CN104882382A - Mosfet终端结构及其制造方法 - Google Patents
Mosfet终端结构及其制造方法 Download PDFInfo
- Publication number
- CN104882382A CN104882382A CN201510256681.2A CN201510256681A CN104882382A CN 104882382 A CN104882382 A CN 104882382A CN 201510256681 A CN201510256681 A CN 201510256681A CN 104882382 A CN104882382 A CN 104882382A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- silicon dioxide
- field
- field oxide
- terminal structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 134
- 229920005591 polysilicon Polymers 0.000 claims abstract description 134
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 123
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 63
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 63
- 230000008878 coupling Effects 0.000 claims abstract description 47
- 238000010168 coupling process Methods 0.000 claims abstract description 47
- 238000005859 coupling reaction Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003050 experimental design method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种MOSFET终端结构及其制造方法，方法包括：S1、在N型重掺杂单晶硅衬底上生长N型轻掺杂硅外延层，并在所述N型轻掺杂硅外延层上生长二氧化硅场氧化层；S2、将若干场限环区域上方的二氧化硅场氧化层除去，形成若干场氧化层开口区；S3、在若干场氧化层开口区中生长二氧化硅栅氧化层，并在二氧化硅场氧化层和二氧化硅栅氧化层上淀积多晶硅层；S4、蚀刻多晶硅层，以形成若干多晶硅场板、若干耦合多晶硅条及若干连接多晶硅条；S5、执行自对准P型杂质离子注入操作，并进行高温退火以形成若干场限环。本发明制造出的终端结构具有尺寸小和不受金属加工精度限制的优点。
Description
技术领域
本发明涉及半导体功率器件领域，特别是涉及一种MOSFET终端结构及其制造方法。
背景技术
功率半导体器件应用领域的不断扩大，对其性价比的要求越来越高，减小功率器件终端尺寸可缩小芯片面积，降低制造成本。
图1为现有技术1的MOSFET(金属-氧化物半导体场效应晶体管)终端结构示意图，包括：单晶硅衬底1，N型轻掺杂半导体外延层2，场氧化层3，多晶硅场板5-1和5-2，隔离介质8，P型掺杂场限环6-1和6-2，金属层10-1和10-2。其中场限环6-1和6-2是与MOSFET元胞P-body同时自对准离子注入和扩散形成，金属层10-1把场限环6-1和多晶硅场板5-1连接起来，金属层10-2把场限环6-2和多晶硅场板5-2连接起来，这类终端结构被称为接触式场板终端结构。其缺点是场限环6-1和6-2间距受金属层10-1和10-2间距S1限制，制约了终端尺寸缩小，给设计带来约束。
图2为现有技术2的终端结构示意图，其与现有技术1的终端结构基本相同，不同之处在于：与现有技术1相比，其多晶硅场板5-1和5-2一部分覆盖有场限环内的栅氧化层4。在场限环6-1和6-2间距不变情况下，该结构的金属层10-1和10-2间距S2比现有技术1的间距S1大，所以采用该技术给带来便利，场限环之间尺寸可以进一步缩小。
图3为现有技术3的终端结构示意图。其与现有技术2的终端结构基本相同，不同之处在于：与现有技术2相比，其多晶硅场板5-1和5-2全部覆盖场限环内的栅氧化层4，且不和底部场限环6-1或6-2连接，场板上方没有金属，被称为浮空式场板结构。该结构具有不受金属加工精度和方便小尺寸终端设计的优点，但需要在多晶硅制备前增加一道光刻掩模和离子注入才能形成场限环6-1和6-2，制造成本增加。
现有技术1-3已经广泛用于MOSFET、IGBT(绝缘栅双极型晶体管)和FRD(快恢复二极管)等半导体功率器件实际生产中，但现有技术1和2中制约了终端结构的尺寸缩小，现有技术3中的制作工艺步骤比较复杂。
发明内容
本发明要解决的技术问题是为了克服现有技术中现有技术中MOSFET终端结构制约了尺寸缩小且制作工艺步骤比较复杂的缺点，提供一种MOSFET终端结构及其制造方法。
本发明是通过下述技术方案来解决上述技术问题的：
本发明提供了一种MOSFET终端结构的制造方法，其特点在于，包括以下步骤：
S1、在N型重掺杂单晶硅衬底上生长N型轻掺杂硅外延层，并在所述N型轻掺杂硅外延层上生长二氧化硅场氧化层；
S2、采用光刻掩模和蚀刻技术将预设的若干场限环区域上方的二氧化硅场氧化层除去，并形成若干场氧化层开口区；
S3、在若干场氧化层开口区中生长二氧化硅栅氧化层，并在所述二氧化硅场氧化层上和所述二氧化硅栅氧化层上淀积多晶硅层；
S4、采用光刻掩模和蚀刻技术蚀刻多晶硅层，以形成若干多晶硅场板、若干耦合多晶硅条及若干连接多晶硅条；
所述多晶硅场板设置于二氧化硅场氧化层上；所述耦合多晶硅条设置于场氧化层开口区中的二氧化硅栅氧化层上，并用于耦合场限环电势；所述耦合多晶硅条通过所述连接多晶硅条与所述多晶硅场板相连接；
S5、执行自对准P型杂质离子注入操作，并使得杂质穿过二氧化硅栅氧化层且不穿过多晶硅层和二氧化硅场氧化层，以形成若干场限环。
较佳地，步骤S5之后还包括：
S6、淀积二氧化硅隔离介质，并制作MOSFET的剩余部分。
较佳地，所述N型轻掺杂硅外延层的厚度为10-100um。
较佳地，所述二氧化硅场氧化层的厚度为0.7-3um。
较佳地，所述二氧化硅栅氧化层的厚度为500-2000A(A为长度单位，1A＝10-7mm)。
较佳地，所述多晶硅层的厚度为0.3-2um。
本发明的目的在于还提供了一种MOSFET终端结构，其特点在于，其利用上述任意一项所述的制造方法制造，所述MOSFET终端结构包括N型重掺杂单晶硅衬底、N型轻掺杂硅外延层及二氧化硅场氧化层，所述N型轻掺杂硅外延层位于所述N型重掺杂单晶硅衬底上，所述二氧化硅场氧化层位于所述N型轻掺杂外延层上；
所述MOSFET终端结构还包括若干场限环，所述二氧化硅场氧化层中设有与若干场限环区域对应的若干场氧化层开口区，在每一场氧化层开口区中设有二氧化硅栅氧化层，在所述二氧化硅场氧化层上淀积有多晶硅层；
所述多晶硅层包括若干多晶硅场板、若干耦合多晶硅条及若干连接多晶硅条；
所述多晶硅场板设置于二氧化硅场氧化层上；所述耦合多晶硅条设置于场氧化层开口区的二氧化硅栅氧化层上，并用于耦合场限环电势；所述耦合多晶硅条通过所述连接多晶硅条与所述多晶硅场板相连接。
较佳地，所述耦合多晶硅条与所述二氧化硅场氧化层的距离为0.5-5um。
较佳地，所述耦合多晶硅条与所述连接多晶硅条相互垂直。
较佳地，所述耦合多晶硅条及所述连接多晶硅条的宽度为0.5-5um。
本发明的积极进步效果在于：本发明适用于低成本小尺寸的MOSFET终端结构的设计和制造，制造出的终端结构具有尺寸小和不受金属加工精度限制的优点，并且节省了光刻掩模和离子注入的工艺步骤，通过优化版图设计，可以显著减低终端结构的尺寸，缩小芯片面积，降低制造成本。
附图说明
图1为现有技术1的MOSFET终端结构的结构示意图。
图2为现有技术2的MOSFET终端结构的结构示意图。
图3为现有技术3的MOSFET终端结构的结构示意图。
图4为本发明的实施例1的MOSFET终端结构的制造方法的流程图。
图5为本发明的实施例1的MOSFET终端结构的制造方法中执行步骤101后的示意图。
图6为本发明的实施例1的MOSFET终端结构的制造方法中执行步骤102后的示意图。
图7为本发明的实施例1的MOSFET终端结构的制造方法中执行步骤103后的示意图。
图8为本发明的实施例1的MOSFET终端结构的结构示意图。
图9为图8沿A-A’方向的剖视图。
图10为图8沿B-B’方向的剖视图。
图11为现有技术的MOSFET终端结构在680V漏源电压下硅表面0.1um处的电场强度分布示意图。
图12为本发明的MOSFET终端结构在680V漏源电压下硅表面0.1um处的电场强度分布示意图。
图13为本发明的实施例2的MOSFET终端结构的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供了一种MOSFET终端结构的制造方法，如图4所示，包括以下步骤：
步骤101、采用外延工艺，在N型重掺杂(例如砷掺杂浓度大于1×1019/cm3)单晶硅衬底11上生长一层厚度为10-100um的N型轻掺杂(例如磷掺杂浓度5×1012-5×1016/cm3)硅外延层12，并采用高温氧化方法(例如在1000-1250℃湿氧气氛中)在所述N型轻掺杂硅外延层12上生长厚度为0.7-3um的二氧化硅场氧化层13；其中，图5示出了执行步骤101后得到的结构示意图。
步骤102、采用光刻掩模和蚀刻技术将预设的第一场限环区域R1和第二场限环区域R2上方的二氧化硅场氧化层13除去，并形成第一场氧化层开口区和第二场氧化层开口区；其中，图6示出了执行步骤102后得到的结构示意图。
在本发明中，预设的场限环区域的数量不限，本实施例具体以2个场限环区域为例，本领域技术人员应当理解可以选择其他数量的场限环区域。
步骤103、采用高温氧化方法在第一场氧化层开口区和第二场氧化层开口区中生长厚度为500-2000A的二氧化硅栅氧化层14，并采用低压化学淀积方法在所述二氧化硅场氧化层13上和所述二氧化硅栅氧化层14淀积厚度为0.3-2um的多晶硅层15；其中，图7示出了执行步骤103后得到的结构示意图。
步骤104、采用光刻掩模和蚀刻技术蚀刻多晶硅层15，以保留下第一多晶硅场板15-1、第一耦合多晶硅条15-1a、第一连接多晶硅条15-1b、第二多晶硅场板15-2、第二耦合多晶硅条15及第二连接多晶硅条15-2b；其中各个部件的结构示意图可参见图8。
所述第一多晶硅场板和所述第二多晶硅场板分别设置于二氧化硅场氧化层上；所述第一耦合多晶硅条和所述第二耦合多晶硅条分别设置于第一场氧化层开口区和第二场氧化层开口区中的二氧化硅栅氧化层上，并均用于耦合场限环电势；所述第一耦合多晶硅条通过所述第一连接多晶硅条与所述第一多晶硅场板相连接，所述第二耦合多晶硅条通过所述第二连接多晶硅条与所述第二多晶硅场板相连接；
在本发明中，多晶硅场板、耦合多晶硅条及连接多晶硅条的数量不限，本实施例具体均以2个为例，本领域技术人员应当理解可以选择其他数量。
步骤105、执行自对准P型杂质离子注入操作，并选择注入能量和离子使得杂质穿过二氧化硅栅氧化层且不穿过多晶硅层和二氧化硅场氧化层，例如选择60-180keV(千电子伏特)的硼离子，然后在1000-1250℃的温度范围内退火，以形成第一场限环16-1和第二场限环16-2(参见图9)。
步骤106、淀积二氧化硅隔离介质18(参见图9和图10)，并完成常规MOSFET金属和钝化等剩余部分的制作流程。
本实施例还要求保护利用上述制造方法制造出的MOSFET终端结构，如图8-10所示，所述MOSFET终端结构包括N型重掺杂单晶硅衬底11、N型轻掺杂硅外延层12及二氧化硅场氧化层13，所述N型轻掺杂硅外延层位于所述N型重掺杂单晶硅衬底上，所述二氧化硅场氧化层位于所述N型轻掺杂外延层上；
所述MOSFET终端结构还包括第一场限环16-1和第二场限环16-2，所述二氧化硅场氧化层中设有与第一场限环区域和第二场限环区域对应的第一场氧化层开口区和第二场氧化层开口区，在第一场氧化层开口区和第二场氧化层开口区中设有二氧化硅栅氧化层14，在所述二氧化硅场氧化层上淀积有多晶硅层；
所述多晶硅层包括第一多晶硅场板15-1、第一耦合多晶硅条15-1a、第一连接多晶硅条15-1b、第二多晶硅场板15-2、第二耦合多晶硅条15-2a及第二连接多晶硅条15-2b；
所述第一多晶硅场板和所述第二多晶硅场板分别设置于二氧化硅场氧化层上；所述第一耦合多晶硅条和所述第二耦合多晶硅条分别设置于第一场氧化层开口区和第二场氧化层开口区中的二氧化硅栅氧化层上，并均用于耦合场限环电势；所述第一耦合多晶硅条通过所述第一连接多晶硅条与所述第一多晶硅场板相连接，所述第二耦合多晶硅条通过所述第二连接多晶硅条与所述第二多晶硅场板相连接。
其中，在本发明要求保护的MOSFET终端结构中，场限环的数量可以不限，多晶硅场板、耦合多晶硅条以及连接多晶硅条的数量也均可以不限，在本实施例中均以2个为例，本领域技术人员应当理解可以选择其他数量。
其中，所述第一耦合多晶硅条15-1a和第二耦合多晶硅条15-2a与场限环或第一多晶硅场板15-1和第二多晶硅场板15-2相互平行，所述第一耦合多晶硅条及所述第二耦合多晶硅条与所述二氧化硅场氧化层的距离为0.5-5um。其中，所述第一耦合多晶硅条与所述第一连接多晶硅条相互垂直，所述第二耦合多晶硅条与所述第二连接多晶硅条相互垂直；所述第一耦合多晶硅条、所述第一连接多晶硅条、所述第二耦合多晶硅条、所述第二连接多晶硅条的宽度为0.5-5um，具体与场限环的PN结深有关，要求小于结深。
在相同600V VD-MOSFET制造工艺流程下，对比了采用现有技术设计的9个场限环接触式场板终端结构和采用本发明技术设计的8个场限环浮空式场板终端结构的TCAD(半导体工艺模拟以及器件模拟工具)仿真结果，二种结构开始雪崩击穿电压均为686V，雪崩区域都在元胞区。图11和图12分别为现有技术和本发明的MOSFET终端结构在680V漏源电压下终端结构硅表面0.1um处的电场强度分布示意图，现有技术终端结构电场强度最大值为2.22×105V/cm，采用本发明方法设计的终端结构电场强度最大值为2.12.22×105V/cm，但本发明终端尺寸可缩小30um，从而显著减低了终端结构的尺寸，降低了制造成本。
在实际制造工艺过程，场限环离子注入和退火是在多晶硅条形成后实施的。如图9所示，虽然耦合场限环电势的多晶硅细条15-2a对多晶硅蚀刻后离子注入有阻挡作用，但由于多晶硅细条15-2a宽度小于结深，退火后注入的P型杂质横向扩散使得整个场限环16-2连在一起。如图10所示，连接作用的多晶硅细条15-2b下的场限环16-2也是连接为一起的。不难理解，图9中15-1b下的场限环结深变浅些，但由于被场板覆盖对电势分布影响不大。所以本发明场限环的完整性和作用基本不变，可近似等效为掺杂浓度降低的场限环。
实施例2
在本发明的MOSFET终端结构中起耦合场限环电势作用的第一耦合多晶硅条15-1a和第二耦合多晶硅条15-2a的数目不限，可以为1-3条，本实施例提供了一种MOSFET终端结构，其与实施例1中的MOSFET终端结构的区别在于：如图13所示，在本实施例中，第一耦合多晶硅条15-1a和第二耦合多晶硅条15-2a的数目均为两条，且间距在0.5-3um之间。
本发明的核心思想是版图设计时采用多晶硅细条作为耦合场限环电势和连接多晶硅场板，构成一种新型浮空式场板终端结构。细线条多晶硅不影响场限环的完整性和基本功能，再借助TCAD工具和DOE(试验设计法)试验，可比较方便开发出所需要的小尺寸终端结构。本发明不局限于两个场限环结构，阻断电压高的功率器件场限环数目需更多。本发明终端结构的半导体材料不局限单晶硅材料，还包括锗、砷化镓、碳化硅和氮化镓等化合物半导体材料。本发明的终端结构适用于其它种类半导体功率器件，例如二极管、超结MOSFET和IGBT等半导体功率器件的终端结构。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (10)
1.一种MOSFET终端结构的制造方法，其特征在于，包括以下步骤：
S1、在N型重掺杂单晶硅衬底上生长N型轻掺杂硅外延层，并在所述N型轻掺杂硅外延层上生长二氧化硅场氧化层；
S2、采用光刻掩模和蚀刻技术将预设的若干场限环区域上方的二氧化硅场氧化层除去，并形成若干场氧化层开口区；
S3、在若干场氧化层开口区中生长二氧化硅栅氧化层，并在所述二氧化硅场氧化层上和所述二氧化硅栅氧化层上淀积多晶硅层；
S4、采用光刻掩模和蚀刻技术蚀刻多晶硅层，以形成若干多晶硅场板、若干耦合多晶硅条及若干连接多晶硅条；
所述多晶硅场板设置于二氧化硅场氧化层上；所述耦合多晶硅条设置于场氧化层开口区中的二氧化硅栅氧化层上，并用于耦合场限环电势；所述耦合多晶硅条通过所述连接多晶硅条与所述多晶硅场板相连接；
S5、执行自对准P型杂质离子注入操作，并使得杂质穿过二氧化硅栅氧化层且不穿过多晶硅层和二氧化硅场氧化层，以形成若干场限环。
2.如权利要求1所述的制造方法，其特征在于，步骤S5之后还包括：
S6、淀积二氧化硅隔离介质，并制作MOSFET的剩余部分。
3.如权利要求1所述的制造方法，其特征在于，所述N型轻掺杂硅外延层的厚度为10-100um。
4.如权利要求1所述的制造方法，其特征在于，所述二氧化硅场氧化层的厚度为0.7-3um。
5.如权利要求1所述的制造方法，其特征在于，所述二氧化硅栅氧化层的厚度为500-2000A。
6.如权利要求1所述的制造方法，其特征在于，所述多晶硅层的厚度为0.3-2um。
7.一种MOSFET终端结构，其特征在于，其利用如权利要求1-6中任意一项所述的制造方法制造，所述MOSFET终端结构包括N型重掺杂单晶硅衬底、N型轻掺杂硅外延层及二氧化硅场氧化层，所述N型轻掺杂硅外延层位于所述N型重掺杂单晶硅衬底上，所述二氧化硅场氧化层位于所述N型轻掺杂外延层上；
所述MOSFET终端结构还包括若干场限环，所述二氧化硅场氧化层中设有与若干场限环区域对应的若干场氧化层开口区，在每一场氧化层开口区中设有二氧化硅栅氧化层，在所述二氧化硅场氧化层上淀积有多晶硅层；
所述多晶硅层包括若干多晶硅场板、若干耦合多晶硅条及若干连接多晶硅条；
所述多晶硅场板设置于二氧化硅场氧化层上；所述耦合多晶硅条设置于场氧化层开口区的二氧化硅栅氧化层上，并用于耦合场限环电势；所述耦合多晶硅条通过所述连接多晶硅条与所述多晶硅场板相连接。
8.如权利要求7所述的MOSFET终端结构，其特征在于，所述耦合多晶硅条与所述二氧化硅场氧化层的距离为0.5-5um。
9.如权利要求7所述的MOSFET终端结构，其特征在于，所述耦合多晶硅条与所述连接多晶硅条相互垂直。
10.如权利要求7所述的MOSFET终端结构，其特征在于，所述耦合多晶硅条及所述连接多晶硅条的宽度为0.5-5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510256681.2A CN104882382B (zh) | 2015-05-19 | 2015-05-19 | Mosfet终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510256681.2A CN104882382B (zh) | 2015-05-19 | 2015-05-19 | Mosfet终端结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104882382A true CN104882382A (zh) | 2015-09-02 |
| CN104882382B CN104882382B (zh) | 2018-01-12 |
Family
ID=53949827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510256681.2A Active CN104882382B (zh) | 2015-05-19 | 2015-05-19 | Mosfet终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104882382B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192916A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 新型超势垒功率器件及其制造方法 |
| CN112271211A (zh) * | 2020-11-02 | 2021-01-26 | 龙腾半导体股份有限公司 | 分段式复合场板的终端结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080035988A1 (en) * | 2006-08-08 | 2008-02-14 | Force-Mos Technology Corp., Ltd. | Trenched MOSFET device with trenched contacts |
| JP2008193043A (ja) * | 2007-01-11 | 2008-08-21 | Fuji Electric Device Technology Co Ltd | 電力用半導体素子 |
| JP2012104577A (ja) * | 2010-11-09 | 2012-05-31 | Fuji Electric Co Ltd | 半導体装置 |
| CN104241347A (zh) * | 2013-06-20 | 2014-12-24 | 株式会社东芝 | 半导体装置 |
-
2015
- 2015-05-19 CN CN201510256681.2A patent/CN104882382B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080035988A1 (en) * | 2006-08-08 | 2008-02-14 | Force-Mos Technology Corp., Ltd. | Trenched MOSFET device with trenched contacts |
| JP2008193043A (ja) * | 2007-01-11 | 2008-08-21 | Fuji Electric Device Technology Co Ltd | 電力用半導体素子 |
| JP2012104577A (ja) * | 2010-11-09 | 2012-05-31 | Fuji Electric Co Ltd | 半導体装置 |
| CN104241347A (zh) * | 2013-06-20 | 2014-12-24 | 株式会社东芝 | 半导体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192916A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 新型超势垒功率器件及其制造方法 |
| CN111192916B (zh) * | 2019-05-31 | 2023-06-09 | 深圳方正微电子有限公司 | 超势垒功率器件及其制造方法 |
| CN112271211A (zh) * | 2020-11-02 | 2021-01-26 | 龙腾半导体股份有限公司 | 分段式复合场板的终端结构 |
| CN112271211B (zh) * | 2020-11-02 | 2024-01-09 | 龙腾半导体股份有限公司 | 分段式复合场板的终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104882382B (zh) | 2018-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| US20110049564A1 (en) | Integrated schottky diode in high voltage semiconductor device | |
| CN104134688B (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN102299180A (zh) | 包含单元区和具有高击穿电压结构的外围区的半导体器件 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN101165863A (zh) | 具有深槽电荷补偿区的半导体器件及方法 | |
| CN103779415B (zh) | 平面型功率mos器件及其制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN104882382A (zh) | Mosfet终端结构及其制造方法 | |
| CN110429137B (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN105826195A (zh) | 一种超结功率器件及其制作方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN201918391U (zh) | 一种射频横向扩散n型mos管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |