JP2012104577A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012104577A
JP2012104577A JP2010250427A JP2010250427A JP2012104577A JP 2012104577 A JP2012104577 A JP 2012104577A JP 2010250427 A JP2010250427 A JP 2010250427A JP 2010250427 A JP2010250427 A JP 2010250427A JP 2012104577 A JP2012104577 A JP 2012104577A
Authority
JP
Japan
Prior art keywords
layer
parallel
semiconductor device
peripheral
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010250427A
Other languages
English (en)
Other versions
JP5664142B2 (ja
Inventor
Yasuhiko Onishi
泰彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010250427A priority Critical patent/JP5664142B2/ja
Priority to CN201110364464.7A priority patent/CN102468337B/zh
Priority to US13/290,508 priority patent/US8735982B2/en
Publication of JP2012104577A publication Critical patent/JP2012104577A/ja
Application granted granted Critical
Publication of JP5664142B2 publication Critical patent/JP5664142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高耐圧および耐圧信頼性の高い周縁耐圧構造部を量産性の高いプロセスで製造することのできる半導体装置の提供。
【解決手段】素子活性部にオン状態で電流を流し、オフ状態では電圧を保持する並列ｐｎ層を有し、この並列ｐｎ層を囲む周縁耐圧構造部の並列ｐｎ層の第２導電型半導体領域の幅が前記素子活性部側の端部から外側に向かって所定の比率で狭くなっている半導体装置とする。
【選択図】 図１

Description

本発明は、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、バイポーラトランジスタ等に適用可能の高耐圧かつ大電流容量の超接合を備える半導体装置（以降超接合半導体装置と記すことがある）に関する。
以下の説明では、前記超接合半導体装置は、半導体基板の主面（表面）に垂直方向に延びる柱状または層状のｐ型領域とｎ型領域とが沿面方向には繰り返し交互に隣接する並列ｐｎ層をドリフト層として備える半導体装置を言う。観点を変えると、前記並列ｐｎ層は主面（表面）に垂直方向に延びる複数のｐｎ接合が沿面方向に相互に平行に並ぶ構成を有するドリフト層と言える。さらに、この並列ｐｎ層を有するドリフト層は、オン状態で電流を流し、オフ状態では電圧を保持する機能を有する。
一般に半導体装置は、半導体基板の片面のみに電極部を備え、主電流が主面に沿って流れる横型半導体装置と、両面に電極部を有し、主電流が両主面の電極間に流れる縦型半導体装置とに大別される。縦型半導体装置は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアス電圧による空乏層が延びる方向とが同じである。たとえば、通常のプレーナ型のｎチャネル縦型ＭＯＳＦＥＴの場合、高抵抗のｎ−ドリフト層の部分は、ＭＯＳＦＥＴがオン状態の時は縦方向にドリフト電流を流す領域として働き、オフ状態の時は空乏化して耐圧を保持する。この高抵抗のｎ−ドリフト層は電流経路が短くなれば、オン時にはドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗を下げる効果に繋がるが、オフ時にはｐベース領域とｎ−ドリフト領域間のｐｎ接合から進行する空乏層の広がる幅が狭くなるので、耐圧は低下することになる。逆に耐圧の高い半導体装置にする場合は、ｎ−ドリフト層を厚くするが、必然的にオン抵抗が大きくなり、損失が増すことになる。このようなオン抵抗と耐圧との間の関係はトレードオフ関係と言われる。このトレードオフ関係は、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等の半導体装置においても同様に成立することが知られている。また、このトレードオフ関係は、ドリフト電流が流れる方向と空乏層の延びる方向が異なる横型半導体装置についても共通である。
このトレードオフ関係の問題に対する解決策の一つが、ドリフト層の不純物濃度を高め、幅の狭いｎ型半導体領域とｐ型半導体領域を交互に配置した並列ｐｎ層で構成した前述の超接合半導体装置とすることである。この超接合半導体装置はドリフト層を前述の並列ｐｎ層構造とすることによりオン抵抗を小さくするとともに、オフ状態の時は、速やかに空乏化させて高耐圧を負担させることができるので、前記トレードオフ関係を弱めることができる。通常のプレーナ型のｎチャネル縦型ＭＯＳＦＥＴとの違いは、超接合半導体装置では、ドリフト層が一様・単一の導電型の層でなく、主面に垂直な柱状、層状のｎ型のドリフト領域とｐ型の仕切領域とを主面に沿って隣接させて交互に繰り返した並列ｐｎ層にされていることである。さらに、前記ｎ型のドリフト領域とｐ型の仕切領域からなるドリフト層は通常の同程度の耐圧の縦型ＭＯＳＦＥＴのドリフト層よりもそれぞれ不純物濃度が高くされ、各領域の幅はより低い逆耐電圧で空乏化されるように狭い幅に制御される構造である。
一方、半導体装置が高耐圧を実現するためには、主電流の流れる素子活性部の外周を環状に取り囲む周縁耐圧構造部が必要となる。周縁耐圧構造部がなければ、素子活性部の下層のドリフト層の終端で耐圧が低下し、高耐圧を実現することが困難となるからである。さらに、周縁耐圧構造部を備えて初期的な高耐圧が確保されたとしても、耐電荷性が低い半導体装置では、周縁耐圧構造部上の絶縁膜表面に誘起される表面電荷が空乏層の延びに影響を及ぼし、時間の経過に伴い耐圧を低下させるので、耐圧の長期的な信頼性保証が困難となる。以降、耐電荷性が高いまたは優れた素子とは、周縁耐圧構造部の表面上に誘起される外部由来の電荷による周縁耐圧構造部での空乏層の延びに対する影響を抑制でき、初期耐圧が所定の使用時間経過後にも維持される、すなわち高い耐圧信頼性を有する半導体装置をいう。
素子耐圧の信頼性を向上させる構成として、一般的には周縁耐圧構造部に、順逆電圧方向に接続される導電性フィールドプレートに導電接続するガードリングを形成した構成の半導体装置が知られている。このような周縁耐圧構造部を備える半導体装置は、正電荷、負電荷が周縁耐圧構造部表面に存在しても、表面近くでの空乏層の延びに対する影響を弱めることができる。その結果、耐圧変動が抑制され、耐電荷性を高めることができることが知られている。
素子活性部内のストライプ状の並列ｐｎ層を囲む、周縁耐圧構造部の並列ｐｎ層の表面にガードリングおよびまたはフィールドプレートを備えることにより高耐圧の超接合半導体装置を得ることに関する記載がある（特許文献１、２）。

さらに、素子活性部の並列ｐｎ構造の外周の周縁耐圧構造部において、周縁耐圧構造部の並列ｐｎ層を素子活性部の並列ｐｎ層のピッチ、不純物濃度と同じにするとともに、周縁耐圧構造部の並列ｐｎ層の表面層の各ｐｎ層にそれぞれ、低不純物濃度領域を設ける構造およびまたは並列ｐｎ層の表面層にｎ型の低不純物濃度領域を設け、そのｎ型の低不純物濃度領域の中に高不純物濃度のｐ型領域を備えた構造が知られている。これら構造によれば、素子活性部付近の周縁耐圧構造部の表面電界が緩和され、高耐圧が保持されるとある（特許文献３、４）。
特開２００３−２０４０６５号公報（００３８段落） 特開２００５−２０３５６５号公報（００１３段落） 特開２００３−２２４２７３号公報（要約） 特開２００３−１１５５８９号公報（要約）
しかしながら、特許文献３、４に開示された超接合半導体装置では、初期的には設計耐圧が維持されても、周縁耐圧構造部上に正電荷（正イオン）が誘起されると、耐圧が次第に低下することがある。これは、次のような理由による。周縁耐圧構造部の表面層に、不純物濃度が低い並列ｐｎ層が配置されているデバイスで考えてみる。この並列ｐｎ層では表面で空乏層が伸びやすく、電界が緩和されるので、高耐圧化が可能となる。しかしながら、周縁耐圧構造部の絶縁膜上に正電荷イオンが誘起されてくると、空乏層が次第に広がりにくくなり、フィールドプレート端での電界が高くなるため、耐圧が時間の経過とともに低下する。このため、耐電荷性に対する対策がまだ不充分であると考えられる。さらに、前記特許文献４では、耐圧特性を確保するために、並列ｐｎ層の上に跨って一様な低不純物濃度を有するｎ型表面領域を形成する必要があり、ｎ型表面領域を形成する工程による製造コストが増加する。また、このｎ型表面領域の不純物濃度を素子活性部のｎ型ドリフト領域より不純物濃度を低くする必要があるが、この不純物濃度の制御が難しい。
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、高耐圧および耐圧信頼性の高い周縁耐圧構造部を量産性の高いプロセスで製造することのできる超接合構造を備える半導体装置を提供することにある。
本発明の半導体装置は前記課題を解決するために、ｎ型低抵抗の半導体基板の表面に垂直に配向する柱状または層状のｎ型半導体領域とｐ型半導体領域とが、沿面方向に繰り返し交互に隣接して並列ｐｎ層を構成する。さらに、オン状態で電流を流し、オフ状態では電圧を保持するドリフト層となり、前記並列ｐｎ層の表面側に、主電流を流す素子活性部を構成する表面構造と該素子活性部を取り巻く周縁耐圧構造部を備える半導体装置である。本発明の半導体装置は、前記周縁耐圧構造部の並列ｐｎ層のｐ型半導体領域の幅が前記素子活性部側の端部から外側に向かって所定の比率で狭くなる構成を特徴とする。また、前記周縁耐圧構造部が並列ｐｎ層の表面層に相互に離間して配置される複数のガードリングを備える構成とすることが好ましい。さらに、前記周縁耐圧構造部が並列ｐｎ層の表面層に前記ガードリングの表面に導電接触する導電性フィールドプレートを備えることも好ましい。
言い換えると、本発明の半導体装置は周縁耐圧構造部に格子状表面パターンで配置された第２導電型半導体領域の幅を素子活性部から素子の端部に向けて次第に狭くすることで、周縁耐圧構造部の表面の絶縁膜上に誘起される正電荷に対しては、空乏層が拡がり易く、負電荷に対しては空乏層が拡がりにくくなるので、耐電荷性が向上する。前記周縁耐圧構造部のｐ型半導体領域の幅を外周に向かい所定の割合で狭くすることで、電荷に対する空乏層の拡がりを制御し易くなるので、耐電荷性が向上するのである。
本発明によれば、高耐圧および耐圧信頼性の高い周縁耐圧構造部を量産性の高いプロセスで製造することのできる超接合構造を備える半導体装置を提供することができる。
本発明の実施例１にかかる縦型超接合ＭＯＳＦＥＴの平面図の一部（１／４素子）を示したものである。 本発明の実施例１にかかる図１のＡ−Ａ’線の断面図である。 本発明の実施例１にかかる縦型超接合ＭＯＳＦＥＴの耐圧と表面電荷量との関係図である。 本発明の実施例２にかかる縦型超接合ＭＯＳＦＥＴの平面図の一部（１／４素子）を示したものである。 本発明の実施例２にかかる図１のＢ−Ｂ’線の断面図である。 本発明の実施例３にかかる図５と同様の断面図である。
以下、本発明にかかる半導体装置の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
本発明の実施例１について、図１〜図３に示す縦型超接合ＭＯＳＦＥＴを参照して以下説明する。図１は縦型超接合ＭＯＳＦＥＴの平面図の一部（１／４素子）を示したものである。理解し易くするために最表面の並列ｐｎ層５０ａ、５０ｂおよびｎ型チャネルストッパー領域１３と素子活性部最外周のｐ型表面領域１４およびｐ型ガードリング３２ａ、３２ｂ、３２ｃの各表面パターンを示し、他の表面構造パターンを省略している。素子活性部Ｋの並列ｐｎ層５０ａの表面パターンはストライプ状である。この素子活性部Ｋの並列ｐｎ層５０ａを周縁耐圧構造部Ｓ内の、格子状の表面パターンで配置された並列ｐｎ層５０ｂが囲んでいる。その外側をｎ型チャネルストッパー領域１３とｐ型表面領域１４がさらに囲む構成となっている。また、周縁耐圧構造部Ｓの並列ｐｎ層５０ｂは、空乏層が素子活性部Ｋから外周方向に均一に広がるように、ｎ型半導体領域２１内にｐ型半導体領域２２を格子状の平面パターンで並べるように構成されている。
図２は図１におけるＡ−Ａ’線での断面図を示したものである。図２からも分かるように、周縁耐圧構造部Ｓにおける並列ｐｎ層５０ｂは素子活性部側から素子の端部に向かいｐ型半導体領域２２の幅が順に狭く、逆にｎ型半導体領域２１の幅は順に広くなる構成となっている。ただし、並列ｐｎ層のピッチＰ１は素子活性部Ｋと周縁耐圧構造部Ｓとで同じである。
なお、本実施例１の縦型超接合ＭＯＳＦＥＴは６００Ｖクラスの耐圧であり、主要な各部の寸法および不純物濃度等の好ましい例を挙げると次の通りである。ドリフト層の厚さＴ１は４４．０μｍ、素子活性部Ｋのｎ型ドリフト領域１とｐ型仕切領域２の幅６．０μｍ（並列ｐｎ層のピッチＰ１が１２．０μｍ）、不純物濃度２．０×１０１５ｃｍ−３である。周縁耐圧構造部Ｓのｐ型半導体領域２２の幅（並列ｐｎ層のピッチＰ１は１２．０μｍ）は素子活性部Ｋ側から素子の端部に向かい、それぞれ８．５μｍ、８．３μｍ、８．１μｍ、７．９μｍであり、不純物濃度はそれぞれ２．０×１０１５ｃｍ−３で同じである。周縁耐圧構造部Ｓのｎ型半導体領域２１の不純物濃度は２．０×１０１５ｃｍ−３である。ｐ型ガードリング領域３２ａ、３２ｂ、３２ｃの拡散深さは３．０μｍ、表面不純物濃度は３．０×１０１７ｃｍ−３である。
実施例１では、周縁耐圧構造部Ｓのｐ型半導体領域２２の幅を素子活性部Ｋから素子の端部に向かう方向へ、次第に狭くすることにより耐圧の耐電荷性の確保を図っている。前述のようにｐ型半導体領域２２の幅が順に狭くなることで総不純物量が順に少なくなる構成およびｎ型半導体領域２１は素子の端部に向かい幅が順に広くなることで総不純物量が順に多くなる構成をそれぞれ持たせることにより、耐圧の耐電荷性を確保している。その理由は、正電荷に対しては素子活性部側での空乏層を拡がりやすく、負電荷に対しては素子の端部で空乏層を拡がり難くしている構造であるからである。
図３にガードリングが４本の場合における実施例１の縦型超接合ＭＯＳＦＥＴの耐電荷性のシミュレーション結果を示す。図３の横軸に７．５Ｅ＋１１などとあるのは７．５×１０１１と同義の記述である。他の同様の記述も同じである。図３から、±５×１０１１ｃｍ−２の表面電荷がある場合でも、電荷がない場合と同等の耐圧を確保することができていることが分かる。このように、ｐ型半導体領域２２の幅を素子の端部に向かい狭くしていくことで、高信頼性で安価な周縁耐圧構造部Ｓを備える超接合ＭＯＳＦＥＴを提供することができる。
本発明の実施例２について、図４、５に示す縦型超接合ＭＯＳＦＥＴを参照して説明する。図４は縦型超接合ＭＯＳＦＥＴの平面図の一部（１／４素子）を示したものであり、図５は図４におけるＡ−Ａ’線での断面図を示したものである。実施例２が実施例１と異なるところは、周縁耐圧構造部Ｓの並列ｐｎ層５０ｂのピッチＰ２が素子活性部Ｋの並列ｐｎ層５０ａのピッチＰ１より小さいことである。また、ｐ型半導体領域２２の幅が実施例１のように素子の端部へ向かって順に変化するのではなく、周縁耐圧構造部Ｓの途中で並列ｐｎ層５０ｂの各領域の幅がグループ単位で切り替わっている点も異なる。すなわち、周縁耐圧構造部の途中で、ｐ型半導体領域の幅は小さくなり、ｎ型半導体領域の幅は広くされている。
さらに、全てのｐ型ガードリング３２ａ、３２ｂ、３２ｃの表面に導電性フィールドプレート（メタル）３３ａ、３３ｂ、３３ｃが導電接触している点が異なる。前述のように、並列ｐｎ層５０ａ、５０ｂのピッチがＰ１からＰ２のように小さくなると、ｐ型半導体領域２２間距離が狭くなり、電界は緩和されやすくなるので、高耐圧化が容易となる。一方、ｐ型ガードリング３２ａ、３２ｂ、３２ｃの表面に導電接触する導電性フィールドプレート（メタル）３３ａ、３３ｂ、３３ｃはｐ型ガードリング３２ａ、３２ｂ、３２ｃの電界緩和および空乏層の拡がりの抑制以外に、外来電荷の収集も行うので、電荷に対する耐圧の変動を抑制し、耐電荷性を向上させることができる。また、素子活性部Ｋ側から素子の端部に向かいｐ型半導体領域２２の幅が段階的ではあるが、狭くなっているので、実施例１と同様の耐電荷性の効果も得られる。
本発明の実施例３について、図６に示す縦型超接合ＭＯＳＦＥＴを参照して説明する。
実施例３は実施例２の変形例であり、実施例２と異なるのはガードリング３２ａ、３２ｂ、３２ｃの表面に導電接触するフィールドプレートが金属ではなく、ポリシリコンフィールドプレート３４ａ、３４ｂ、３４ｃにされている点である。ポリシリコンのパターンエッチングにはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングを使用でき、寸法精度を高めることができるので、初期耐圧、耐電荷性の安定化により大きな効果がある。
以上説明した実施例１、２、３によれば、オン抵抗と耐圧のトレードオフ関係を大幅に改善できる超接合半導体装置の周縁耐圧構造部として、素子活性部側から素子の端部に向かいｐ型半導体領域幅が狭くなる並列ｐｎ層を配置することにより、プロセスを簡単にできて安価でありながら電荷に対する耐圧変動の少ない周縁耐圧構造部を備えた超接合ＭＯＳＦＥＴを提供することができる。
１ ｎ型ドリフト領域
２ ｐ型仕切領域
３ ｐベース領域
４ 表面ｎ型ドリフト領域
５ ｐコンタクト領域
６ ｎ＋ソース領域
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ ソース電極
１１ ドレイン領域
１２ ドレイン電極
１３ チャネルストッパー領域
１４ ｐ型表面領域
１５ 絶縁膜
１６ チャネルストッパー電極
２１ ｎ型半導体領域
２２ ｐ型半導体領域
３２ａ、３２ｂ、３２ｃ ガードリング
３３ａ、３３ｂ、３３ｃ フィールドプレート
３４ａ、３４ｂ、３４ｃ ポリシリコンフィールドプレート
５０ａ、５０ｂ 並列ｐｎ層
Ｐ１、Ｐ２ ピッチ
Ｔ１ ドリフト層
Ｋ 素子活性部
Ｓ 周縁耐圧構造部

Claims (3)

  1. 第１導電型高不純物濃度の半導体基板の表面に垂直に配向する柱状または層状の第１導電型半導体領域と第２導電型半導体領域とが、沿面方向に繰り返し交互に隣接する並列ｐｎ層を構成するとともに、オン状態で電流を流し、オフ状態では電圧を阻止するドリフト層となり、該並列ｐｎ層の表面側に、主電流を流す素子活性部を構成する表面構造と該素子活性部を取り巻く周縁耐圧構造部とを備える半導体装置において、前記周縁耐圧構造部内の並列ｐｎ層の第２導電型半導体領域の幅が前記素子活性部側の端部から外側に向かって所定の比率で狭くなっていることを特徴とする半導体装置。
  2. 前記周縁耐圧構造部が並列ｐｎ層の表面層に相互に離間して配置される複数のガードリングを備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記周縁耐圧構造部が並列ｐｎ層の表面層に配置される前記ガードリングの表面に導電接触する導電性フィールドプレートを備えることを特徴とする請求項２に記載の半導体装置。
JP2010250427A 2010-11-09 2010-11-09 半導体装置 Active JP5664142B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010250427A JP5664142B2 (ja) 2010-11-09 2010-11-09 半導体装置
CN201110364464.7A CN102468337B (zh) 2010-11-09 2011-11-02 半导体器件
US13/290,508 US8735982B2 (en) 2010-11-09 2011-11-07 Semiconductor device with superjunction structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010250427A JP5664142B2 (ja) 2010-11-09 2010-11-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2012104577A true JP2012104577A (ja) 2012-05-31
JP5664142B2 JP5664142B2 (ja) 2015-02-04

Family

ID=46018815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010250427A Active JP5664142B2 (ja) 2010-11-09 2010-11-09 半導体装置

Country Status (3)

Country Link
US (1) US8735982B2 (ja)
JP (1) JP5664142B2 (ja)
CN (1) CN102468337B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
JP2015070184A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置
CN104882382A (zh) * 2015-05-19 2015-09-02 上海先进半导体制造股份有限公司 Mosfet终端结构及其制造方法
WO2016028944A1 (en) * 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
JP2017098550A (ja) * 2015-11-24 2017-06-01 聚積科技股▲ふん▼有限公司 パワー半導体デバイス
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP5812029B2 (ja) 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN103681841B (zh) * 2012-09-12 2016-11-16 上海华虹宏力半导体制造有限公司 超级结器件的终端保护结构
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US9515137B2 (en) 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area
CN105378932B (zh) * 2014-01-16 2017-10-31 富士电机株式会社 半导体装置
US9590092B2 (en) 2014-11-13 2017-03-07 Ixys Corporation Super junction field effect transistor with internal floating ring
DE102014119384A1 (de) * 2014-12-22 2016-06-23 Infineon Technologies Austria Ag Ladungkompensationsvorrichtung
CN106158964B (zh) * 2015-04-24 2019-08-30 北大方正集团有限公司 一种超结功率器件和制造方法
CN106158965A (zh) * 2015-04-24 2016-11-23 北大方正集团有限公司 一种超结功率器件及其制造方法
CN104916700B (zh) * 2015-06-18 2018-05-25 中航（重庆）微电子有限公司 超级结布局结构
TWI562378B (en) * 2015-06-24 2016-12-11 Episil Technologies Inc Semiconductor device
CN105206674A (zh) * 2015-08-11 2015-12-30 张家港意发功率半导体有限公司 一种超结终端的vdmos结构
US10312710B1 (en) * 2017-01-31 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Energy recovery pulse forming network
CN108666368A (zh) * 2017-03-30 2018-10-16 无锡同方微电子有限公司 一种超结mosfet渐变终端结构及其制作方法
CN107516678A (zh) * 2017-08-07 2017-12-26 电子科技大学 一种超结功率器件
CN107464837B (zh) * 2017-08-07 2020-07-31 电子科技大学 一种超结功率器件
CN113410140A (zh) * 2021-06-04 2021-09-17 深圳市威兆半导体有限公司 超结mosfet终端的制备方法
CN113451137A (zh) * 2021-06-29 2021-09-28 深圳铨力半导体有限公司 晶体管制造方法、设备、计算机可读存储介质与程序产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273355A (ja) * 2002-03-18 2003-09-26 Toshiba Corp 半導体素子およびその製造方法
JP2007266505A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 電力用半導体素子
JP2008294214A (ja) * 2007-05-24 2008-12-04 Toshiba Corp 半導体装置
JP2010056154A (ja) * 2008-08-26 2010-03-11 Fuji Electric Systems Co Ltd 半導体装置
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP3731520B2 (ja) 2001-10-03 2006-01-05 富士電機デバイステクノロジー株式会社 半導体装置及びその製造方法
JP4126910B2 (ja) 2002-01-08 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP4304433B2 (ja) 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4867131B2 (ja) 2004-01-15 2012-02-01 富士電機株式会社 半導体装置およびその製造方法
JP4904673B2 (ja) 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP4967236B2 (ja) 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
JP4929594B2 (ja) 2004-12-27 2012-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US7948033B2 (en) * 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
CN103762243B (zh) * 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
JP5245157B2 (ja) * 2008-06-03 2013-07-24 独立行政法人産業技術総合研究所 半導体双方向スイッチング装置
US8476698B2 (en) * 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
CN101826554A (zh) * 2010-05-04 2010-09-08 无锡新洁能功率半导体有限公司 具有超结结构的半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273355A (ja) * 2002-03-18 2003-09-26 Toshiba Corp 半導体素子およびその製造方法
JP2007266505A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 電力用半導体素子
JP2008294214A (ja) * 2007-05-24 2008-12-04 Toshiba Corp 半導体装置
JP2010056154A (ja) * 2008-08-26 2010-03-11 Fuji Electric Systems Co Ltd 半導体装置
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9935193B2 (en) 2012-02-09 2018-04-03 Siliconix Technology C. V. MOSFET termination trench
US10229988B2 (en) 2012-05-30 2019-03-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9385183B2 (en) 2012-12-06 2016-07-05 Mitsubishi Electric Corporation Semiconductor device
JP5991383B2 (ja) * 2012-12-06 2016-09-14 三菱電機株式会社 半導体装置の製造方法
JPWO2014087522A1 (ja) * 2012-12-06 2017-01-05 三菱電機株式会社 半導体装置の製造方法
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
JP2015070184A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016028944A1 (en) * 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
CN104882382A (zh) * 2015-05-19 2015-09-02 上海先进半导体制造股份有限公司 Mosfet终端结构及其制造方法
JP2017098550A (ja) * 2015-11-24 2017-06-01 聚積科技股▲ふん▼有限公司 パワー半導体デバイス

Also Published As

Publication number Publication date
JP5664142B2 (ja) 2015-02-04
CN102468337A (zh) 2012-05-23
CN102468337B (zh) 2016-09-21
US8735982B2 (en) 2014-05-27
US20120112306A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5664142B2 (ja) 半導体装置
US8957502B2 (en) Semiconductor device
JP6009731B2 (ja) 半導体装置
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
US6825565B2 (en) Semiconductor device
EP2219224B1 (en) Igbt semiconductor device
JP5692382B2 (ja) 高耐圧半導体装置
JP6805620B2 (ja) 半導体装置
JP5915076B2 (ja) 超接合半導体装置
JP5298488B2 (ja) 半導体装置
JP5297706B2 (ja) 半導体装置
JP2012080135A (ja) 半導体装置
US20160163854A1 (en) Semiconductor device
JP2012174704A (ja) 超接合半導体素子
JP2014187141A (ja) 半導体装置
US9318590B2 (en) IGBT using trench gate electrode
JP5833277B1 (ja) 半導体装置
JP2012064686A (ja) 半導体装置
JP2018026472A (ja) 半導体装置
TWI416732B (zh) Semiconductor device
JP2017098359A (ja) 逆導通ｉｇｂｔ
US20120241823A1 (en) Power semiconductor device
JP2012069961A (ja) 電力用半導体装置
JP5884772B2 (ja) 半導体装置
JP2022191813A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140827

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250