JP2012080135A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012080135A JP2012080135A JP2012011533A JP2012011533A JP2012080135A JP 2012080135 A JP2012080135 A JP 2012080135A JP 2012011533 A JP2012011533 A JP 2012011533A JP 2012011533 A JP2012011533 A JP 2012011533A JP 2012080135 A JP2012080135 A JP 2012080135A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- guard ring
- well region
- semiconductor device
- type guard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 239000010410 layer Substances 0.000 claims abstract description 153
- 239000002344 surface layer Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 13
- 229920000620 organic polymer Polymers 0.000 claims description 2
- 239000002861 polymer material Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract 2
- 150000004706 metal oxides Chemical class 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 description 111
- 230000000694 effects Effects 0.000 description 29
- 230000002829 reductive effect Effects 0.000 description 27
- 230000005684 electric field Effects 0.000 description 21
- 230000036961 partial effect Effects 0.000 description 21
- 239000002184 metal Substances 0.000 description 20
- 239000000758 substrate Substances 0.000 description 17
- 239000012535 impurity Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 238000005192 partition Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000007423 decrease Effects 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- -1 phosphorus ions Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 3
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第一もしくは第二導電型の低抵抗層と、その低抵抗層上に配置された少なくとも第一導電形半導体領域を含む電圧支持層と、電圧支持層の表面層に配置された第二導電型ウェル領域と、半導体表面において前記第二導電型ウェル領域を囲んで配置された複数の第二導電型ガードリングを備えた半導体装置において、第二導電型ウェル領域と、第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングとの間隔が1μm 以下である。
【選択図】 図13
Description
すなわちオン抵抗と耐圧の間にはトレードオフ関係がある。このトレードオフ関係はMOSFETやIGBTだけでなく、バイポーラトランジスタ、ダイオード等のパワー半導体素子に於いても、程度の差はあれ同様に成立することが知られている。
そのため、目標とされる耐圧を実現するには、半導体基板の厚さを厚くし、或いは余裕度をもった耐圧構造を使用する必要があり、低オン抵抗を要求されるデバイスにおいても、オン抵抗の増大を避けられなかった。
このpウェル領域13の形状効果による耐圧低下を抑制する一つの方法として、例えばUSP5,723,890ではゲート電極の主要部分を一方向に延びたストライプ状とする方法がおこなわれている。
従来の四角形や六角形の窓を持つゲート電極の場合、ゲート電極への制御信号はゲート電極の形状がネットワーク的に作用するため、そのゲート抵抗は低く抑えられていた。しかし、ゲート電極18をストライプ状とした場合、ゲート電極への制御信号は、ストライプの両端からのみの一方向経路しか無いためゲート抵抗は増加してしまい、後述するスイッチング損失の増大を招くことになった。
MOSFETの損失低減には、先に述べたオン抵抗によるオン状態の損失低減と共に、スイッチング時の損失低減も必要である。一般的にスイッチング時の損失低減には、スイッチング時間の短縮、特に素子がオン状態からオフ状態に変わる際のスイッチング時間を短縮することが重要である。
上式からCissを低減することが、Qgの低減につながることがわかる。
MOS型デバイスでのCissは端子間容量で下式で表される。
ここで、Cgsはゲート・ソース間容量、Cgdはゲート・ドレイン間容量(=Crss)である。
そのようにすれば、第二導電形ウェル領域が第一導電形表面領域に囲まれて配置された構造の従来のデバイスと異なり、第二導電形ウェル領域の形状効果による電界の強度の増加を抑制することが可能となり、電圧支持層を低抵抗化しても高い耐圧が確保できるようになる。そして電圧支持層を低抵抗化すれば、低オン抵抗化が実現出来る。
第一導電型表面領域のストライプの幅を小さくすることによって、第一導電形表面領域とゲート絶縁膜を介して対向するゲート電極との間で構成される容量Crssを低減することが可能となる。しかし、同時にオン抵抗が高くなる。
また、ストライプ状の第一導電型表面領域の主たる部分の幅が広がると表面での電界強度が高くなり耐圧が低下する。一方、上記表面ドレイン領域の主たる部分の幅が狭くなるとJFET抵抗が増加してオン抵抗が高くなるが、上のように最適の寸法範囲を限定することで耐圧が低下せず、オン抵抗が高くならないデバイスが可能となる。
ストライプ状の第一導電型表面領域の場合にも、第二導電形ウェル領域と第一導電形ソース領域との表面積の和に対する前記第二導電形ウェル領域に囲まれて配置された第一導電形表面領域の面積比率を小さくすることによって、第一導電形表面領域とゲート絶縁膜を介して対向するゲート電極との間で構成される容量Crssを低減することが可能となる。同時にオン抵抗が増大するが、先に述べたように第一導電型表面領域の面積比率の範囲を限定することで、耐圧の低下が起きずに、オン抵抗の増加が許容範囲内で、Crssも小さく抑えることが出来るデバイスが可能となる。
いくつかの手段を1つのデバイス内で満足する構造とすることでより性能の向上するデバイスが可能となる。
第一導電形表面領域の長さを変えた試作デバイスについての、第一導電形表面領域の長さとスイッチング時間を支配する入力容量Cissおよびオン抵抗Ronとの関係を図8、9、10、11に示す。横軸は第一導電形表面領域の長さ、縦軸はCissまたはRonである。第一導電形表面領域の幅1.6μm 、表面積比率は0.12とした。
図8において、第一導電形表面領域の長さが500μm 以上になるとCissは殆ど変わらない値となるが、500μm 以下では徐々に増加を示している。
また、ゲート電極がストライプ状の複数の部分であってもよい。
そして、そのゲート電極のブリッジ部分の幅は4μm 未満であるものとする。
ゲート電極のブリッジ部分を多数設けると、デバイス内部のゲート抵抗は小さくなるものの、ゲート・ドレイン間容量Cgdが増すので、スイッチング速度が遅く、スイッチング損失が増すことになる。また、ゲート電極の下方は、両側からの拡散により、第二導電形ウェル領域がつながるが、その表面層に形成される第一導電型ソース領域の拡散深さは浅いため、横方向拡散距離も短くつながらない。従って、ゲート電極のブリッジ部分の下方はチャネルが形成されず無効領域となるので、同一面積でのチャネル幅が狭くなることからオン抵抗が高くなる。ブリッジ部分を無闇に数を増やすことは得策でない。ストライプ状ゲート電極の長さ100μm 、望ましくは500μm の間に1個以上設けない方が良い。
第二導電型ウェル領域と一番目の第二導電型ガードリングとの間隔を変えた2次元シミュレーションと試作デバイスについて求めた、間隔と耐圧Vbr (V)との関係を図15に示す。横軸は間隔(μm )、縦軸は耐圧Vbr(V )である。この時のn-ドリフト層の特性はρ=22.5Ωcm、厚さt=57.0μmのSiを使用した。pウェル領域、ガードリングの接合深さは3.5μmである。
pウェル領域から一番目のガードリング迄の間隔が離れるに従い、耐圧は単調に低下して、3μmでn- ドリフト層と従来耐圧構造の組み合わせの耐圧(c2 線)とほぼ同じになってしまう。
オン抵抗と耐圧の関係は、Ron∝Vbr2.5 と知られている。従って、間隔を0.5μm以下とすると、オン抵抗の20%低減可能であり、画期的効果が得られる。
なお、図15でpウェル領域と一番目のガードリングの接続を示す0μm からpウェルとガードリングの重なりを示す負の寸法領域まで耐圧は上昇し、−1μm 程度で飽和している。この理由は、ガードリングがpウェル領域から離れると、pウェル領域のpn接合の曲率形状により電界強度が増加して耐圧低下が発生し、近づくと曲率形状に対する電界強度が緩和されて、pウェル領域とガードリングの重なりが1μm 程度で曲率形状効果が概ね無くなるからである。
一番目と二番目の第二導電型ガードリングの間隔を変えた2次元シミュレーションと試作デバイスについて求めた、間隔と耐圧Vbr (V)との関係を図16に示す。横軸は間隔(μm )、縦軸は耐圧Vbr(V )である。
更に、第二導電型ウェル領域側から数えて二番目と三番目の第二導電型ガードリングの間隔を2.0μm 以下、望ましくは1.0μm 以下とする。
これらも、見方を変えて第二導電型ガードリングの接合深さを基準にして、一番目の第二導電型ガードリングと二番目の第二導電型ガードリング、または二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間隔を規定したものである。前記同様接合部分の電界強度が緩和出来て、高耐圧化が可能となる。
更に、第二導電型ウェル領域と一番目の第二導電型ガードリングとの間の前記電圧支持層表面に絶縁膜を介して導電体膜を配置する。
特に、前記導電体膜がフローティング電位であるものとする。
全く同様に、一番目の第二導電型ガードリングと二番目の第二導電型ガードリングとの間、二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間、三番目の第二導電型ガードリングと四番目の第二導電型ガードリングとの間の前記電圧支持層表面に絶縁膜を介して導電体膜を配置しても同じ効果が得られる。
前記電圧支持層は、第一導電型の半導体領域からなるものでも、第一導電型の半導体領域の表面側が高抵抗層で下側が低抵抗層からなるものでも、また第一導電型半導体領域と第二導電型半導体領域を交互に配置したいわゆる超接合型としても良い。
[実施例1]
図2は本発明第一の実施形態のnチャネル縦型MOSFETの、主電流が流れる活性部分の部分断面図である。MOSFETのチップには、主に周縁領域に耐圧を保持するガードリング、フィールドプレートといった耐圧構造部分が設けられるが、その部分については後述する。
阻止状態では一般に接地されているソース電極19と同電位のpウェル領域13からn- ドリフト層12側に向かって空乏層が広がって、空乏層の幅と電界強度で決まる耐圧が確保される。空乏層の広がりはn- ドリフト層12の厚さと比抵抗とできまり、高耐圧を得る為には比抵抗を高く、厚さを厚くすれば良い。
むしろこの実施例1の縦型MOSFETの特徴を良く表しているのは、図1の半導体基板表面の平面図である。なお図1では、通常半導体素子の周縁領域に設けられる耐圧構造部を、本発明第一の実施形態の本質に係わらないため省略している。
図4のゲート電極18の幅は5.6μm 、長さは3.6mm、ゲート電極18間は9.4μm 、すなわちセルピッチを15μm とした。そのゲート電極18をマスクにpウェル領域13を形成する不純物を導入する。これにより、図1のn- 表面領域14aの幅は、1.6μm 、その間のpウェル領域13の幅は13.4μm となる。図2のpウェル領域13の拡散深さは約4μm 、n+ ソース領域15の幅は2.5μm 、拡散深さは0.3μm 、図4のソース電極接触領域24の幅は7μm である。このとき、半導体表面におけるpウェル領域13の面積に対するn- 表面領域14の面積比率はおよそ0.12となる。
n- ドリフト層12の表面層端部にはp周縁領域33が形成されており、その表面に周縁電極30が設けられている。37は表面保護のためのポリイミド膜である。g1 〜g14はpガードリングである。すなわちソース電極19とドレイン電極電位の周縁電極30との間に14本のガードリングg1 〜g14が設けられている。二本のガードリングの間の下方に記した数値はそれらのガードリング間の間隔をμm 単位で示しており、ソース電極19から遠ざかるに従って間隔が広くなっている。
耐圧BVDSS=600V(以下Vbrとも記す)のため、n- ドリフト層12を比抵抗:20Ωcm、厚さ50μm とした。耐圧Vbr=600Vに対し、ガードリングの数が14本となっている。この本数は、先にのべたガードリング本数nを規定する式、1.0×Vbr/100から求められる値、1.0×600/100=6本より多い。
一方耐圧構造部分では、pウェル領域13から下側のn- ドリフト層12への他に、横方向に向かっても空乏層が広がる。この横方向に広がる空乏層に対してガードリングg1 〜g14が非常に近くに設置されているため、pウェル領域13と1番目のpガードリングg1 との間の半導体表面部分ではpウェル領域13の拡散層が曲率を持つことによる形状効果で増加する電界強度を抑制出来る。同様に各ガードリング間の電界強度を抑制出来る。
上記の設定とすることで、耐圧は664V となつた。これは比抵抗20Ωcm、n- ドリフト層の厚さ50μm の場合の理論耐圧684V の97%の耐圧が確保できたことになる。従来の耐圧構造ではpウェル領域とn-ドリフト層との間のpn接合部分の曲率形状部分が耐圧を低下させる原因となっていたが、その直近に1番目のガードリングを配置することにより、pウェル領域から伸びる空乏層が簡単に1番目のガードリングに到達し、曲率形状部分の電界強度を極端に低減することが可能となったものである。
Ron∝(Vbr)2.5
で表され、耐圧Vbrの2.5乗に比例することが知られている。
つまり耐圧が1%向上すると、(同じ比抵抗で厚さの薄いウェハを使用できるから)オン抵抗は約2.5%低減できることになる。従って、耐圧5%の向上は、オン抵抗の約13%の低減につながり、耐圧7.5%の向上はオン抵抗で20%の大幅低減と画期的効果を持つことになる。
pウェル領域13と1本目ガードリングg1 とは、間隔が0μm で接続しているので、1本目ガードリングg1 は一見意味が無いようにも考えられるが、図15に見られるようにそれらが接続し、或いは重なり合っても耐圧の向上がもたらされる。
更に、試作したMOSFETについて、オン抵抗とゲートドレイン間容量との積[Ron・Crss]を3種類の耐圧クラス毎に従来品と比較し、表2にまとめた。
デバイスの損失はオン抵抗とスイッチング損失で決まり、スイッチング損失はCrssが小さい程小さくなることから[Ron・Crss]積の小さいデバイスが損失が小さいことになる。この特性も本発明品は従来品より大幅に小さくなっていて効果が非常に大きいことが分かる。
図41は本発明第二の実施形態のnチャネル縦型IGBTの、主電流が流れる活性部分の部分断面図である。IGBTのチップには、主に周縁領域に耐圧を保持するガードリング、フィールドプレートといった耐圧構造部分が設けられるが、その部分については後述する。
実施例1のMOSFETと異なっている点は、断面構造であり、ドレイン電極20が接しているのが、n+ ドレイン層ではなく、p+ ドレイン層11aである点である。
[実施例3]
図42は本発明第三の実施形態のnチャネル縦型IGBTの、主電流が流れる活性部分の部分断面図である。
低抵抗率部分12bによって、逆電圧印加時の空乏層の広がりが制限されるので、高比抵抗率部分12aの厚さを薄くできる利点がある。
[実施例4]
図17は本発明第四の実施形態のnチャネル縦型MOSFETの活性部の部分断面図、図18は斜視図である。
図43は、燐イオンのドース量と耐圧Vbrおよびオン抵抗Ronとの関係を示したものである。横軸はドーズ量、縦軸はVbrまたはRonである。図43において、燐イオンのドーズ量が2.5×1012cm-2以上のRonは殆ど変わらない値であるが、2.0×1012cm-2以下ではRonは急激に増大している。また、燐イオンのドーズ量が4.0×1012cm-2以下のVbrは殆ど変わらない値であるが、5.0×1012cm-2以上では、Vbrが急激に低下している。また、VGS=−30V においても、4.4×1012cm-2以上でVbrが急激に低下している。これらの結果により、ドーズ量は、2.0×1012〜5.0×1012cm-2、より好ましくは2.5×1012〜4.0×1012cm-2の範囲が良い。
図19は第四の実施形態のnチャネル縦型MOSFETの耐圧構造部の部分断面図である。実施例1の縦型MOSFETの図13との違いは、耐圧Vbr=600Vに対し、ガードリングの数が6本となっていることである。
この設定とすることで、622V と理論耐圧684V の92%の耐圧が確保できた。勿論ガードリング本数を増せば、耐圧はもっと高くできる。
図20は本発明第五の実施形態のnチャネル縦型MOSFETの耐圧構造部分の部分断面図である。実施例1の縦型MOSFETの図13との違いは、ガードリング数が6本になっていることと、二つのpガードリングの間のフィールド酸化膜17a上に導電体である多結晶シリコン膜のフィールドプレート35が形成されている点である。
この例では、耐圧構造部の層間絶縁膜22とn- ドリフト層12の表面のフィールド酸化膜17a表面との中間に多結晶シリコン膜のフィールドプレート35を設けることにより、静電遮蔽効果を利用して表面電荷の影響を抑えることができる。なお、活性部ではソース電極19とゲート電極18とがn- ドリフト層表面を覆っているため、表面電荷の影響は受けない構造となっている。
[実施例6]
図21は本発明第六の実施形態のnチャネル縦型MOSFETのソース電極接触部24とゲート電極18との相対配置関係を示す平面図である。耐圧構造部は、実施例1と同様とした。
半導体基板表面の平面図は、途中でn- 表面領域14が途切れ、小さなn- 表面領域が挟まれる。加工精度が高ければ、その小さなn- 表面領域は無くすことができる。
図22は本発明第七の実施形態のnチャネル縦型MOSFETの半導体基板表面の平面図である。なお図22は図2と同様に耐圧構造部は省略して示されている。耐圧構造部は、実施例1と同様とした。
図23は図22の半導体表面の各領域を作成するマスクとなるゲート電極18の形状、およびゲート電極18とソース電極接触部24との相対配置関係を示す平面図である。
[実施例8]
図24は本発明第八の実施形態のnチャネル縦型MOSFETのゲート電極18、およびゲート電極18とソース電極接触部24との相対配置関係を示す平面図である。耐圧構造部は実施例1と同様とした。
このようにすることによって、内部ゲート抵抗の低減およびオン抵抗の増加抑制に効果的である。半分の長さのストライプ状ゲート電極18のそれぞれの端に接合部分26を設けるより、実施例8の構造は活性部面積の効率を上げることができる。
このゲート金属電極との接合部分は、この実施例8では1方向に延びたゲート電極の中間に1箇所設けられているだけであるが、当然同様の構造を1方向に延びたゲート電極に対して複数箇所設けることも可能である。
図25は本発明第九の実施形態のnチャネル縦型MOSFETの半導体基板表面の平面図である。図25には実施例1と同様に耐圧構造部は省略して示している。耐圧構造部は実施例1と同様とした。
1方向に延びた形状のゲート電極18が複数配置されている。実施例1の図4と異なる点は、1方向に延びたゲート電極18の幅が全体で同じ幅となっているところである。加工精度が十分に高ければ、このようにゲート電極18の幅内でゲート金属電極接触部26が形成できる。
また、本実施例9ではゲート電極18の1方向に延びた終端部分の角を落として鋭角にならないような形状としているが、直角のまま終端していても本特許の内容の作用・効果に影響は無い。
次に図28は本発明第十の実施形態のnチャネル縦型MOSFETのゲート電極18の形状、およびゲート電極18とソース電極接触部24との配置を示す平面図である。耐圧構造部は実施例1と同様とした。
このようにすることによって、内部ゲート抵抗の低減およびオン抵抗の増加抑制に効果的である。半分の長さのストライプ状ゲート電極18のそれぞれの端に接合部分26を設けるより、実施例2の構造は活性部面積の効率を上げることができる。
図29は、本発明実施例11のnチャネル縦型MOSFETの耐圧支持層部分の斜視断面図である。
近年、特に高耐圧の半導体装置において、逆電圧印加時には空乏化する高不純物濃度で幅の狭いnドリフト領域42aとp仕切り領域42bとを交互に並べた並列pn層を電圧支持層とするいわゆる超接合半導体装置が開発されている。
図30において、低抵抗のnドレイン層11上にnドリフト領域42aとp仕切り領域42bとが交互に配置されており、この並列pn層42が逆電圧印加時に耐圧をもつことになる。例えばそれぞれの幅が5μm 程度の時、不純物濃度は単一のn- ドリフト層12の100〜1000倍に高濃度化でき、しかも厚さも薄くできて、それだけオン抵抗を低減できる。
図31(b)では、pガードリングがnドリフト領域42aとp仕切り領域42bと平行に走ることになるが、図31(c)ではpガードリングがnドリフト領域42aとp仕切り領域42bと直交している。
なお図30において、nドリフト領域42aとp仕切り領域42bの方向と、pウェル領域13の方向とが平行になっているが必ずしも平行でならなければならない訳ではなく、直交しても良い。直交の場合は、pウェル領域13が必ずnドリフト領域42aとp仕切り領域42bと接するので製造が容易である。
図32は、本発明実施例12のnチャネル縦型MOSFETの耐圧支持層部分の斜視断面図である。
その上側のn- ドリフト層12にpウェル領域13から上の構造が形成される。
図33は本発明実施例13のnチャネル縦型MOSFETの耐圧支持層部分の斜視断面図である。実施例11のMOSFETの変形例と見ることができる。
nドリフト領域42aとp仕切り領域42bとの不純物濃度を適当に選ぶことにより、このような構造も考えられる。
図34は本発明実施例14のnチャネル縦型MOSFETの耐圧支持層部分の斜視断面図である。これも実施例11の変形例と見ることができる。
図35(a)は、耐圧構造部分の半導体基板表面の平面図、(b)はE−E線に沿った断面図である。
以上幾つかの例を基に説明したが、活性部と耐圧構造部とは互いに独立であり、自由に組み合わせることができる。また、いずれの実施例においても活性部のn- 表面領域14をnカウンタードープ領域34としても良い。
11a p+ ドレイン層
12 n- ドリフト層
12a n- ドリフト層の高抵抗率部分
12b n- ドリフト層の低抵抗率部分
13 pウェル領域
14、14a、14b、14c、14d n- 表面領域
15 n+ ソース領域
16 チャネル領域
17 ゲート酸化膜
17a フィールド酸化膜
18 ゲート電極
19 ソース電極
20 ドレイン電極
21 p+ コンタクト領域
22 層間絶縁膜
24 ソース電極接触部
26 ゲート金属電極接触部
27 ゲート金属電極
28 ソース電極パッド
29 ゲート電極パッド
30 周縁電極
31 凸部
32 ゲート電極ブリッジ
33 p周縁領域
34 nカウンタードープ領域
35 フィールドプレート
37 ポリイミド膜
38 高比抵抗領域
42 並列pn層
42a nドリフト領域
42b p仕切り領域g、g1 〜g14 ガードリング
Claims (33)
- 第一もしくは第二導電型の低抵抗層と、その低抵抗層上に配置された少なくとも第一導電形半導体領域を含む電圧支持層と、電圧支持層の表面層に配置された第二導電型ウェル領域と、半導体表面において前記第二導電型ウェル領域を囲んで配置された複数の第二導電型ガードリングを備えた半導体装置において、第二導電型ウェル領域と、第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングとの間隔が1μm 以下であることを特徴とする半導体装置。
- 第二導電型ウェル領域と、第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングとの間隔が1μm 以下であることを特徴とする請求項1に記載の半導体装置。
- 第二導電型ウェル領域と、第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングとの間隔が0.5μm 以下であることを特徴とする請求項1または2に記載の半導体装置。
- 第二導電型ウェル領域と、第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングとが接続していることを特徴とする請求項3に記載の半導体装置。
- 第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングと、二番目の第二導電型ガードリングとの間隔が1.5μm 以下であることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
- 一番目の第二導電型ガードリングと二番目の第二導電型ガードリングとの間隔が1μm 以下であることを特徴とする請求項5に記載の半導体装置。
- 一番目の第二導電型ガードリングと二番目の第二導電型ガードリングとの間隔が0.5μm 以下であることを特徴とする請求項6に記載の半導体装置。
- 第二導電型ウェル領域側から数えて二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間隔が2.0μm 以下であることを特徴とする請求項5ないし7のいずれかに記載の半導体装置。
- 二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間隔が1.0μm 以下であることを特徴とする請求項8に記載の半導体装置。
- 三番目の第二導電型ガードリングと四番目の第二導電型ガードリングとの間隔が2.5μm 以下であることを特徴とする請求項8または9に記載の半導体装置。
- 三番目の第二導電型ガードリングと四番目の第二導電型ガードリングとの間隔が2.0μm 以下であることを特徴とする請求項10に記載の半導体装置。
- 第一もしくは第二導電型の低抵抗層と、その低抵抗層上に配置された少なくとも第一導電形半導体領域を含む電圧支持層と、電圧支持層の表面層に配置された第二導電型ウェル領域と、半導体表面において前記第二導電型ウェル領域を囲んで配置された複数の第二導電型ガードリングを備えた半導体装置において、前記第二導電型ウェル領域と第二導電型ガードリングのうちの接合深さの浅い方の深さをd1 としたとき、前記第二導電型ウェル領域と第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングとの間隔がd1 /4以下であることを特徴とする半導体装置。
- 前記第二導電型ウェル領域と一番目の第二導電型ガードリングとの間隔がd1 /8以下であることを特徴とする請求項12に記載の半導体装置。
- 前記第二導電型ガードリングの接合深さをd2 としたとき、第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングと二番目の第二導電型ガードリングとの間隔がd2 /4以下であることを特徴とする請求項12または13に記載の半導体装置。
- 一番目の第二導電型ガードリングと二番目の第二導電型ガードリングとの間隔がd2 /8以下であることを特徴とする請求項14に記載の半導体装置。
- 第二導電型ウェル領域側から数えて二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間隔がd2 /4以下であることを特徴とする請求項14または15に記載の半導体装置。
- 二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間隔がd2 /8以下であることを特徴とする請求項16に記載の半導体装置。
- 第二導電型ウェル領域と第二導電型ウェル領域から数えて一番目の第二導電型ガードリングとの間隔をl1、一番目の第二導電型ガードリングと二番目の第二導電型ガードリングとの間隔をl2としたとき、l2-l1を1μm 以下としたことを特徴とする請求項1ないし17のいずれかに記載の半導体装置。
- l2−l1を0.2〜0.8μm の範囲としたことを特徴とする請求項18に記載の半導体装置。
- 第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングと二番目の第二導電型ガードリングとの間隔をl2、二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間隔をl3としたとき、l3-l2を1μm 以下としたことを特徴とする請求項18または19に記載の半導体装置。
- l3−l2を0.2〜0.8μm の範囲としたことを特徴とする請求項20に記載の半導体装置。
- 第二導電型ウェル領域側から数えて二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間隔をl3、三番目の第二導電型ガードリングと四番目の第二導電型ガードリングとの間隔をl4としたとき、l4-l3を1μm 以下としたことを特徴とする請求項20または21に記載の半導体装置。
- l4−l3を0.2〜0.8μm の範囲としたことを特徴とする請求項22に記載の半導体装置。
- 第二導電形ガードリングの数nが5以上であり、第二導電形ウェル領域側から数えて一番目の第二導電型ガードリングの幅が、五番目の第二導電型ガードリングの幅より大きいことを特徴とする請求項1ないし23のいずれかに記載の半導体装置。
- 第二導電形ガードリングの数nが6以上であり、第二導電形ウェル領域側から数えて二番目の第二導電型ガードリングの幅が、六番目の第二導電型ガードリングの幅より大きいことを特徴とする請求項24に記載の半導体装置。
- 第二導電形ガードリングの数nが7以上であり、第二導電形ウェル領域側から数えて三番目の第二導電型ガードリングの幅が、七番目の第二導電型ガードリングの幅より大きいことを特徴とする請求項25に記載の半導体装置。
- 第二導電型ウェル領域と第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングとの間の前記電圧支持層表面に絶縁膜を介して導電体膜を配置したことを特徴とする請求項1ないし26のいずれかに記載の半導体装置。
- 第二導電型ウェル領域側から数えて一番目の第二導電型ガードリングと二番目の第二導電型ガードリングとの間の前記電圧支持層表面に絶縁膜を介して導電体膜を配置したことを特徴とする請求項27に記載の半導体装置。
- 第二導電形ガードリングの数nが3以上であり、第二導電型ウェル領域側から数えて二番目の第二導電型ガードリングと三番目の第二導電型ガードリングとの間の前記電圧支持層表面に絶縁膜を介して導電体膜を配置したことを特徴とする請求項28に記載の半導体装置。
- 第二導電形ガードリングの数nが4以上であり、第二導電型ウェル領域側から数えて三番目の第二導電型ガードリングと四番目の第二導電型ガードリングとの間の前記電圧支持層表面に絶縁膜を介して導電体膜を配置したことを特徴とする請求項29に記載の半導体装置。
- 前記導電体膜がフローティング電位であることを特徴とする請求項27ないし30のいずれかに記載の半導体装置。
- 前記電圧支持層が第一導電型半導体領域と第二導電型半導体領域を交互に配置した領域を含むことを特徴とする請求項1ないし31のいずれかに記載の半導体装置。
- 半導体装置の表面保護膜として有機高分子材料膜を配置したことを特徴とする請求項1ないし32のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012011533A JP5578183B2 (ja) | 2000-10-31 | 2012-01-23 | 半導体装置 |
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000331840 | 2000-10-31 | ||
JP2000331840 | 2000-10-31 | ||
JP2000355741 | 2000-11-22 | ||
JP2000355741 | 2000-11-22 | ||
JP2000361106 | 2000-11-28 | ||
JP2000361106 | 2000-11-28 | ||
JP2001119221 | 2001-04-18 | ||
JP2001119221 | 2001-04-18 | ||
JP2012011533A JP5578183B2 (ja) | 2000-10-31 | 2012-01-23 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001176500A Division JP5011612B2 (ja) | 2000-10-31 | 2001-06-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012080135A true JP2012080135A (ja) | 2012-04-19 |
JP5578183B2 JP5578183B2 (ja) | 2014-08-27 |
Family
ID=27481749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012011533A Expired - Lifetime JP5578183B2 (ja) | 2000-10-31 | 2012-01-23 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6894319B2 (ja) |
JP (1) | JP5578183B2 (ja) |
DE (1) | DE10153739B4 (ja) |
FR (2) | FR2817658B1 (ja) |
GB (1) | GB2373634B (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2373634B (en) * | 2000-10-31 | 2004-12-08 | Fuji Electric Co Ltd | Semiconductor device |
DE10161125C1 (de) * | 2001-12-12 | 2003-07-31 | Infineon Technologies Ag | Halbleiterbauelement mit optimierter Stromdichte |
US8133789B1 (en) | 2003-04-11 | 2012-03-13 | Purdue Research Foundation | Short-channel silicon carbide power mosfet |
JP4889072B2 (ja) * | 2003-12-19 | 2012-02-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP4904673B2 (ja) * | 2004-02-09 | 2012-03-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
TWI236129B (en) * | 2004-04-05 | 2005-07-11 | Winbond Electronics Corp | Silicon controlled rectifier |
EP2309545A3 (en) * | 2004-09-30 | 2011-10-12 | STMicroelectronics Srl | Vertical power semiconductor device and method of making the same |
US7498633B2 (en) * | 2005-01-21 | 2009-03-03 | Purdue Research Foundation | High-voltage power semiconductor device |
RU2407107C2 (ru) * | 2005-05-24 | 2010-12-20 | Абб Швайц Аг | Полупроводниковый прибор с изолированным затвором |
US7378317B2 (en) * | 2005-12-14 | 2008-05-27 | Freescale Semiconductor, Inc. | Superjunction power MOSFET |
US7598517B2 (en) * | 2006-08-25 | 2009-10-06 | Freescale Semiconductor, Inc. | Superjunction trench device and method |
DE102006047761A1 (de) * | 2006-10-06 | 2008-04-10 | Infineon Technologies Ag | Halbleiterbauteil und Verfahren zu dessen Herstellung |
JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
JP4286877B2 (ja) * | 2007-03-13 | 2009-07-01 | Okiセミコンダクタ株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN101345254A (zh) * | 2007-07-12 | 2009-01-14 | 富士电机电子技术株式会社 | 半导体器件 |
US7977714B2 (en) * | 2007-10-19 | 2011-07-12 | International Business Machines Corporation | Wrapped gate junction field effect transistor |
US8035112B1 (en) | 2008-04-23 | 2011-10-11 | Purdue Research Foundation | SIC power DMOSFET with self-aligned source contact |
US7982253B2 (en) * | 2008-08-01 | 2011-07-19 | Infineon Technologies Austria Ag | Semiconductor device with a dynamic gate-drain capacitance |
IT1397574B1 (it) * | 2008-12-29 | 2013-01-16 | St Microelectronics Rousset | Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo |
JP5543758B2 (ja) | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5762689B2 (ja) * | 2010-02-26 | 2015-08-12 | 株式会社東芝 | 半導体装置 |
JP2012074441A (ja) | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
CN103703565B (zh) * | 2011-09-28 | 2017-09-01 | 三菱电机株式会社 | 半导体装置 |
US9024379B2 (en) * | 2012-02-13 | 2015-05-05 | Maxpower Semiconductor Inc. | Trench transistors and methods with low-voltage-drop shunt to body diode |
EP2682593A3 (en) | 2012-07-03 | 2018-09-12 | Fuji Electric Co., Ltd. | Ignition device with single chip for internal combustion engine |
CN203983264U (zh) * | 2013-10-30 | 2014-12-03 | 英飞凌科技奥地利有限公司 | 半导体器件 |
CN203910808U (zh) * | 2013-10-30 | 2014-10-29 | 英飞凌科技奥地利有限公司 | 半导体器件 |
JP6369173B2 (ja) * | 2014-04-17 | 2018-08-08 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
JP6492903B2 (ja) * | 2015-04-08 | 2019-04-03 | 富士電機株式会社 | 半導体装置 |
JP2019071384A (ja) * | 2017-10-11 | 2019-05-09 | 株式会社東芝 | 半導体装置 |
JP7039982B2 (ja) * | 2017-12-13 | 2022-03-23 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
WO2019124384A1 (ja) | 2017-12-19 | 2019-06-27 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
JP7190256B2 (ja) | 2018-02-09 | 2022-12-15 | ローム株式会社 | 半導体装置 |
US10845670B2 (en) | 2018-08-17 | 2020-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Folded waveguide phase shifters |
JP7275884B2 (ja) | 2019-06-13 | 2023-05-18 | 富士電機株式会社 | 抵抗素子及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270346A (ja) * | 1988-04-22 | 1989-10-27 | Fuji Electric Co Ltd | 半導体装置 |
JPH0697469A (ja) * | 1992-09-17 | 1994-04-08 | Hitachi Ltd | プレーナ接合を有する半導体装置 |
JPH0888346A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
JPH1187698A (ja) * | 1997-09-02 | 1999-03-30 | Kansai Electric Power Co Inc:The | 高耐圧半導体装置及びこの装置を用いた電力変換器 |
JP2000156978A (ja) * | 1998-11-17 | 2000-06-06 | Fuji Electric Co Ltd | ソフトスイッチング回路 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1789043A1 (de) * | 1967-10-14 | 1972-01-05 | Sgs Sa | Mit Schutzringen versehene Planar-Halbleitervorrichtungen |
JPS5320194B2 (ja) * | 1972-04-20 | 1978-06-24 | ||
US4003072A (en) * | 1972-04-20 | 1977-01-11 | Sony Corporation | Semiconductor device with high voltage breakdown resistance |
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
US4412242A (en) | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
US4399449A (en) | 1980-11-17 | 1983-08-16 | International Rectifier Corporation | Composite metal and polysilicon field plate structure for high voltage semiconductor devices |
GB2131603B (en) * | 1982-12-03 | 1985-12-18 | Philips Electronic Associated | Semiconductor devices |
GB2134705B (en) * | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
FR2581252B1 (fr) * | 1985-04-26 | 1988-06-10 | Radiotechnique Compelec | Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation |
US4809045A (en) | 1985-09-30 | 1989-02-28 | General Electric Company | Insulated gate device |
US5075739A (en) * | 1990-01-02 | 1991-12-24 | Motorola, Inc. | High voltage planar edge termination using a punch-through retarding implant and floating field plates |
IT1247293B (it) * | 1990-05-09 | 1994-12-12 | Int Rectifier Corp | Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione |
JP3417013B2 (ja) * | 1993-10-18 | 2003-06-16 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
US5345101A (en) * | 1993-06-28 | 1994-09-06 | Motorola, Inc. | High voltage semiconductor structure and method |
TW290735B (ja) * | 1994-01-07 | 1996-11-11 | Fuji Electric Co Ltd | |
US5723890A (en) * | 1994-01-07 | 1998-03-03 | Fuji Electric Co., Ltd. | MOS type semiconductor device |
JP2870402B2 (ja) * | 1994-03-10 | 1999-03-17 | 株式会社デンソー | 絶縁ゲート型電界効果トランジスタ |
US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
US6114726A (en) * | 1998-03-11 | 2000-09-05 | International Rectifier Corp. | Low voltage MOSFET |
DE19815907C1 (de) * | 1998-04-08 | 1999-05-27 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
EP1032046A1 (en) * | 1999-02-01 | 2000-08-30 | Fuji Electric Co., Ltd. | Semiconductor device having a thin film field-shaping structure |
US6476456B1 (en) * | 1999-06-10 | 2002-11-05 | International Rectifier Corporation | Integrated radiation hardened power mosgated device and schottky diode |
US6642558B1 (en) * | 2000-03-20 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
GB2373634B (en) * | 2000-10-31 | 2004-12-08 | Fuji Electric Co Ltd | Semiconductor device |
JP2003347547A (ja) * | 2002-05-27 | 2003-12-05 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
-
2001
- 2001-10-24 GB GB0125466A patent/GB2373634B/en not_active Expired - Fee Related
- 2001-10-31 DE DE10153739.5A patent/DE10153739B4/de not_active Expired - Lifetime
- 2001-10-31 FR FR0114124A patent/FR2817658B1/fr not_active Expired - Lifetime
- 2001-10-31 US US10/020,573 patent/US6894319B2/en not_active Expired - Lifetime
-
2002
- 2002-06-18 FR FR0207469A patent/FR2826184B1/fr not_active Expired - Lifetime
-
2003
- 2003-08-22 US US10/646,590 patent/US6911692B2/en not_active Expired - Lifetime
-
2012
- 2012-01-23 JP JP2012011533A patent/JP5578183B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270346A (ja) * | 1988-04-22 | 1989-10-27 | Fuji Electric Co Ltd | 半導体装置 |
JPH0697469A (ja) * | 1992-09-17 | 1994-04-08 | Hitachi Ltd | プレーナ接合を有する半導体装置 |
JPH0888346A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
JPH1187698A (ja) * | 1997-09-02 | 1999-03-30 | Kansai Electric Power Co Inc:The | 高耐圧半導体装置及びこの装置を用いた電力変換器 |
JP2000156978A (ja) * | 1998-11-17 | 2000-06-06 | Fuji Electric Co Ltd | ソフトスイッチング回路 |
Also Published As
Publication number | Publication date |
---|---|
US20040113200A1 (en) | 2004-06-17 |
GB2373634B (en) | 2004-12-08 |
DE10153739B4 (de) | 2015-06-25 |
US6911692B2 (en) | 2005-06-28 |
GB2373634A (en) | 2002-09-25 |
FR2817658A1 (fr) | 2002-06-07 |
US20030052329A1 (en) | 2003-03-20 |
US6894319B2 (en) | 2005-05-17 |
GB0125466D0 (en) | 2001-12-12 |
JP5578183B2 (ja) | 2014-08-27 |
DE10153739A1 (de) | 2002-07-25 |
FR2817658B1 (fr) | 2009-07-17 |
FR2826184A1 (fr) | 2002-12-20 |
FR2826184B1 (fr) | 2009-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5578183B2 (ja) | 半導体装置 | |
JP5011612B2 (ja) | 半導体装置 | |
JP5011611B2 (ja) | 半導体装置 | |
US11094808B2 (en) | Semiconductor device | |
US8957502B2 (en) | Semiconductor device | |
JP5511124B2 (ja) | 絶縁ゲート型半導体装置 | |
US9437728B2 (en) | Semiconductor device | |
US9263572B2 (en) | Semiconductor device with bottom gate wirings | |
US20150333118A1 (en) | Semiconductor device and method of manufacturing same | |
JP2012104577A (ja) | 半導体装置 | |
JP2009231622A (ja) | 半導体装置及びその製造方法 | |
JP3591301B2 (ja) | 半導体装置 | |
JP7505217B2 (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
CN103681785A (zh) | 半导体装置 | |
CN112216691A (zh) | 一种集成箝位二极管的半导体功率器件 | |
US6730961B2 (en) | Semiconductor device | |
KR101602411B1 (ko) | 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치 | |
US20230041169A1 (en) | Semiconductor device | |
US20230101553A1 (en) | Transistor device and method for producing a transistor device | |
JP5309428B2 (ja) | 半導体装置 | |
JP2009277956A (ja) | 半導体装置 | |
JP2024009372A (ja) | 超接合半導体装置 | |
JP3846395B2 (ja) | Mos型半導体装置 | |
CN112864244A (zh) | 超结器件 | |
CN115706144A (zh) | 晶体管器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |