JP2022191813A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2022191813A
JP2022191813A JP2021100264A JP2021100264A JP2022191813A JP 2022191813 A JP2022191813 A JP 2022191813A JP 2021100264 A JP2021100264 A JP 2021100264A JP 2021100264 A JP2021100264 A JP 2021100264A JP 2022191813 A JP2022191813 A JP 2022191813A
Authority
JP
Japan
Prior art keywords
layer
region
temperature detection
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021100264A
Other languages
English (en)
Inventor
真一朗 宮原
Shinichiro Miyahara
祥司 水野
Shoji Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2021100264A priority Critical patent/JP2022191813A/ja
Priority to US17/840,083 priority patent/US20220406932A1/en
Publication of JP2022191813A publication Critical patent/JP2022191813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

【課題】構成の簡素化を図ることのできる炭化珪素半導体装置を提供することを目的とする。【解決手段】セル領域には、ベース層の表層部に、第１電極と接続される第１導電型の第１不純物領域および第２導電型の第２不純物領域が形成されるようにする。温度検出領域２には、ベース層２１の表層部に形成された第１導電型の第１構成層４２と、ベース層２１の表層部に形成され、第１構成層と基板の面方向にて接続されている第２導電型の第２構成層４１と、を有するダイオード素子４０が形成されるようにする。【選択図】図３

Description

本発明は、温度検出素子を有する炭化珪素（以下では、ＳｉＣともいう）で構成されたＳｉＣ半導体装置に関するものである。
従来より、例えば、特許文献１には、温度検出素子を有するＳｉＣ半導体装置が提案されている。具体的には、このＳｉＣ半導体装置では、ＳｉＣで構成される半導体基板を備え、半導体基板にＭＯＳＦＥＴ等の半導体素子が形成されていると共に、半導体基板のうちの半導体素子が形成される部分と異なる部分に温度検出素子が形成されている。なお、ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略称である。そして、温度検出素子は、半導体基板にトレンチが形成され、トレンチ内にｎ型のカソード層とｐ型のアノード層とが埋め込まれてなるダイオード素子で構成されている。より詳しくは、温度検出素子は、トレンチの壁面に沿ってカソード層が配置され、カソード層内にアノード層が配置されることで構成されている。
特許６６５９４１８号公報
しかしながら、このようなＳｉＣ半導体装置では、トレンチ内にカソード層とアノード層とを順に埋め込んで温度検出素子を構成している。このため、所望のダイオード特性を有する温度検出素子とするためには、カソード層およびアノード層の詳細な膜厚の制御等が必要になり、構成が複雑になり易く、設計自由度が低くなり易い。
本発明は上記点に鑑み、設計自由度の向上を図ることのできるＳｉＣ半導体装置を提供することを目的とする。
上記目的を達成するための請求項１では、半導体素子が形成されるセル領域（１）と、温度検出素子が形成される温度検出領域（２）とを有するＳｉＣ半導体装置であって、第１導電型または第２導電型とされ、ＳｉＣで構成される基板（１１）と、基板上に形成され、基板よりも低不純物濃度とされた第１導電型のドリフト層（１９）と、ドリフト層上に形成された第２導電型のベース層（２１）と、ドリフト層を挟んで基板と反対側に形成され、セル領域に形成された半導体素子と電気的に接続される第１電極（２８）と、基板を挟んでドリフト層と反対側に形成され、セル領域に形成された半導体素子と電気的に接続される第２電極（２９）と、を備え、セル領域には、ベース層の表層部に、第１電極と接続されて半導体素子を構成する第１導電型の第１不純物領域（２２）および第２導電型の第２不純物領域（２３）が形成され、温度検出領域には、ベース層の表層部に形成された第１導電型の第１構成層（４２）と、ベース層の表層部に形成され、第１構成層と基板の面方向にて接続されている第２導電型の第２構成層（４１）と、を有するダイオード素子（４０）が形成されている。
これによれば、トレンチ内に第１構成層および第２構成層を配置してダイオード素子を構成する場合と比較して、トレンチを形成する必要がなく、構成の簡素化を図ることができる。また、第１構成層および第２構成層がベース層の表層部に形成されているため、例えば、イオン注入等によって第１構成層および第２構成層を容易に形成でき、不純物濃度や深さ等も容易に変更できる。したがって、設計自由度の向上を図ることができる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態におけるＳｉＣ半導体装置の平面図である。 セル領域の断面斜視図である。 図１中のIII－III線に沿った温度検出領域の断面図である。 図３に示す温度検出領域の平面図である。 ダイオード素子の検出状態を示す図である。 第２実施形態における温度検出領域の断面図である。 図６に示す温度検出領域の平面図である。 第３実施形態における温度検出領域の断面図である。 第８に示す温度検出領域の平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。本実施形態では、図１に示されるように、セル領域１、温度検出領域２、および外周領域３を有し、セル領域１に、トレンチゲート構造の反転型のＭＯＳＦＥＴが形成されたＳｉＣ半導体装置について説明する。なお、図１では、ＳｉＣ半導体装置の平面レイアウトにおいて、温度検出領域２が略中央部に形成されている例を示しているが、温度検出領域２が形成される位置は適宜変更可能であり、外縁部等に形成されていてもよい。また、外周領域３には、後述するゲート電極２６と接続されるパッド４や後述するダイオード素子４０と接続されるパッド５等が形成されている。
以下では、図２および図３に示されるように、後述する基板１１の面方向における一方向をＸ軸方向とし、基板の面方向における一方向と交差する方向をＹ軸方向とし、Ｘ軸方向およびＹ軸方向と直交する方向をＺ軸方向として説明する。なお、本実施形態では、Ｘ軸方向とＹ軸方向とは直交している。また、例えば、図３では、紙面左右方向がＸ軸方向に相当し、紙面奥行き方向がＹ軸方向に相当し、紙面上下方向がＺ軸方向に相当している。
ＳｉＣ半導体装置は、図２および図３に示されるように、半導体基板１０を用いて構成されている。具体的には、ＳｉＣ半導体装置は、ＳｉＣからなるｎ＋型の基板１１を備えている。本実施形態では、基板１１として、例えば、（０００１）Ｓｉ面に対して０～８°のオフ角を有し、窒素やリン等のｎ型不純物濃度が１．０×１０１９／ｃｍ３とされ、厚さが３００μｍ程度とされたものが用いられる。なお、基板１１は、本実施形態ではドレイン領域を構成するものである。
基板１１の表面上には、ＳｉＣからなるｎ－型のバッファ層１２が形成されている。バッファ層１２は、基板１１の表面にエピタキシャル成長を行うことによって構成される。そして、バッファ層１２は、ｎ型不純物濃度が、基板１１と、後述する低濃度層１３との間の不純物濃度とされ、厚さが１μｍ程度とされている。
バッファ層１２の表面上には、例えば、ｎ型不純物濃度が５．０～１０．０×１０１５／ｃｍ３とされ、厚さが１０～１５μｍ程度とされたＳｉＣからなるｎ－型の低濃度層１３が形成されている。この低濃度層１３は、不純物濃度がＺ軸方向において一定とされていてもよいが、濃度分布に傾斜が付けられ、低濃度層１３のうちの基板１１側の方が基板１１から離れる側よりも高濃度となるようにされると好ましい。例えば、低濃度層１３は、基板１１の表面から３～５μｍ程度の部分の不純物濃度が２．０×１０１５／ｃｍ３程度他の部分よりも高くされるのが好ましい。このような構成にすることにより、低濃度層１３の内部抵抗を低減でき、オン抵抗を低減することができる。
そして、本実施形態のセル領域１は、低濃度層１３上の構成が以下とされている。すなわち、セル領域１では、図２に示されるように、低濃度層１３の表層部に、ＪＦＥＴ部１４および第１ディープ層１５が形成されている。本実施形態では、ＪＦＥＴ部１４および第１ディープ層１５は、それぞれＸ軸方向に沿って延設されると共に、Ｙ軸方向において交互に繰り返し並べて配置された線状部分を有している。つまり、ＪＦＥＴ部１４および第１ディープ層１５は、基板１１の表面に対する法線方向（以下では、単に法線方向ともいう）において、それぞれＸ軸方向に沿って延設されたストライプ状とされ、それらがＹ軸方向に沿って交互に並べられたレイアウトとなる構成とされている。なお、基板１１の表面に対する法線方向においてとは、言い換えると、基板１１の表面に対する法線方向から視たときということもできるし、Ｚ軸方向から視たときということもできる。
ＪＦＥＴ部１４は、低濃度層１３よりも高不純物濃度とされたｎ型とされており、深さが０．３～１．５μｍとされている。本実施形態では、ＪＦＥＴ部１４は、ｎ型不純物濃度が７．０×１０１６～５．０×１０１７／ｃｍ３とされている。第１ディープ層１５は、例えば、ボロン等のｐ型不純物濃度が２．０×１０１７～２．０×１０１８／ｃｍ３とされている。
また、本実施形態の第１ディープ層１５は、ＪＦＥＴ部１４より浅く形成されている。つまり、第１ディープ層１５は、底部がＪＦＥＴ部１４内に位置するように形成されている。言い換えると、第１ディープ層１５は、低濃度層１３との間にＪＦＥＴ部１４が位置するように形成されている。
ＪＦＥＴ部１４および第１ディープ層１５上には、電流分散層１７および第２ディープ層１８が形成されている。電流分散層１７は、ｎ型不純物層で構成され、厚さが０．５～２μｍとされている。また、電流分散層１７のｎ型不純物濃度は、例えば、１．０×１０１６～５．０×１０１７／ｃｍ３とされている。さらに、電流分散層１７は、ＪＦＥＴ部１４と繋がっている。そして、本実施形態では、低濃度層１３、ＪＦＥＴ部１４、および電流分散層１７が繋がり、これらによってドリフト層１９が構成されている。
第２ディープ層１８は、例えば、ｐ型不純物濃度が２．０×１０１７～２．０×１０１８／ｃｍ３とされており、厚さが電流分散層１７と等しくされている。また、第２ディープ層１８は、第１ディープ層１５と接続されるように形成されている。
電流分散層１７および第２ディープ層１８は、ＪＦＥＴ部１４のうちのストライプ状とされた部分や、第１ディープ層１５の長手方向に対して交差する方向に延設されている。本実施形態では、電流分散層１７および第２ディープ層１８は、Ｙ軸方向を長手方向として延設されると共に、Ｘ軸方向において交互に複数本並べたレイアウトとされている。なお、電流分散層１７および第２ディープ層１８の形成ピッチは、後述するトレンチゲート構造の形成ピッチに合わせてあり、第２ディープ層１８は、後述するゲートトレンチ２４を挟むように形成されている。
電流分散層１７および第２ディープ層１８上には、ｐ型のベース層２１が形成されている。そして、ベース層２１の表層部には、ｎ＋型のソース領域２２およびｐ＋型のコンタクト領域２３が形成されている。ソース領域２２は、後述するゲートトレンチ２４の側面に接するように形成され、コンタクト領域２３は、ソース領域２２を挟んでゲートトレンチ２４と反対側に形成されている。なお、本実施形態では、ソース領域２２が第１不純物領域に相当し、コンタクト領域２３が第２不純物領域に相当している。
ベース層２１は、例えば、ｐ型不純物濃度が３．０×１０１７／ｃｍ３以下とされている。ソース領域２２は、表層部におけるｎ型不純物濃度、すなわち表面濃度が例えば１．０×１０２１／ｃｍ３とされている。コンタクト領域２３は、表層部におけるｐ型不純物濃度、すなわち表面濃度が例えば１．０×１０２１／ｃｍ３とされている。
本実施形態では、上記のように、セル領域１では、基板１１、バッファ層１２、低濃度層１３、ＪＦＥＴ部１４、第１ディープ層１５、電流分散層１７、第２ディープ層１８、ベース層２１、ソース領域２２、コンタクト領域２３等が積層されて半導体基板１０が構成されている。以下、半導体基板１０のうちの基板１１側の面を半導体基板１０の他面１０ｂとし、ソース領域２２およびコンタクト領域２３側の面を半導体基板１０の一面１０ａとする。そして、ソース領域２２およびコンタクト領域２３は、半導体基板１０の一面１０ａから露出した状態となっている。
半導体基板１０には、ベース層２１等を貫通して電流分散層１７に達すると共に、底面が電流分散層１７内に位置するように、一面１０ａ側からゲートトレンチ２４が形成されている。なお、ゲートトレンチ２４は、ＪＦＥＴ部１４および第１ディープ層１５に達しないように形成されている。つまり、ゲートトレンチ２４は、底面よりも下方にＪＦＥＴ部１４および第１ディープ層１５が位置するように形成されている。
また、ゲートトレンチ２４は、Ｙ軸方向に沿って延びるように複数本が延設されていると共に、Ｘ軸方向に等間隔で並べられてストライプ状に形成されている。つまり、本実施形態では、ゲートトレンチ２４は、長手方向が第１ディープ層１５の長手方向と直交するように形成されている。また、ゲートトレンチ２４は、法線方向において、第２ディープ層１８に挟まれるように形成されている。
ゲートトレンチ２４には、内壁面にゲート絶縁膜２５が形成されている。そして、ゲート絶縁膜２５の表面には、ドープトＰｏｌｙ－Ｓｉによって構成されるゲート電極２６が形成されている。これにより、トレンチゲート構造が構成されている。また、ゲート電極２６は、図示しないゲート配線を介してパッド４と電気的に接続されている。
半導体基板１０の一面１０ａ上には、ゲート電極２６やゲート絶縁膜２５等を覆うように、層間絶縁膜２７が形成されている。層間絶縁膜２７は、ＢＰＳＧ（Borophosphosilicate Glassの略）等で構成されている。
層間絶縁膜２７には、ソース領域２２およびコンタクト領域２３を露出させるコンタクトホール２７ａが形成されている。なお、層間絶縁膜２７に形成されたコンタクトホール２７ａのパターンは、任意であり、例えば複数の正方形のものを配列させたパターン、長方形のライン状のものを配列させたパターン、または、ライン状のものを並べたパターン等が挙げられる。本実施形態では、コンタクトホール２７ａは、ゲートトレンチ２４の長手方向に沿ったライン状とされている。
層間絶縁膜２７上には、コンタクトホール２７ａを通じてソース領域２２およびコンタクト領域２３と電気的に接続される上部電極２８が形成されている。なお、本実施形態では、上部電極２８が第１電極に相当している。
本実施形態の上部電極２８は、例えば、Ｎｉ／Ａｌ等の複数の金属にて構成されている。そして、複数の金属のうちのｎ型ＳｉＣ（すなわち、ソース領域２２）を構成する部分と接触する部分は、ｎ型ＳｉＣとオーミック接触可能な金属で構成されている。また、複数の金属のうちの少なくともｐ型ＳｉＣ（すなわち、コンタクト領域２３）と接触する部分は、ｐ型ＳｉＣとオーミック接触可能な金属で構成されている。
半導体基板１０の他面１０ｂ側には、図１に示されるように、基板１１と電気的に接続される下部電極２９が形成されている。本実施形態では、下部電極２９が第２電極に相当している。本実施形態のＳｉＣ半導体装置では、このような構造により、セル領域１には、ｎチャネルタイプの反転型であるトレンチゲート構造のＭＯＳＦＥＴが構成されている。
以上がセル領域１の構成である。次に、温度検出領域２の構成について説明する。温度検出領域２では、図３に示されるように、低濃度層１３上に、ＪＦＥＴ部１４および第１ディープ層１５が形成されている。なお、温度検出領域２におけるＪＦＥＴ部１４は、セル領域１における第１ディープ層１５と低濃度層１３との間のＪＦＥＴ部１４の厚さと等しくされ、低濃度層１３上の全体に形成されている。そして、第１ディープ層１５は、このＪＦＥＴ部１４上の全体に形成されている。つまり、温度検出領域２では、ＪＦＥＴ部１４上に第１ディープ層１５が積層されて配置されている。
第１ディープ層１５上には、セル領域１と同様の電流分散層１７が全体に形成され、電流分散層１７上にセル領域１と同様のベース層２１が形成されている。ベース層２１の表層部には、ｐ＋型のアノード層４１とｎ＋型のカソード層４２とを有し、アノード層４１とカソード層４２とが半導体基板１０の面方向にて接続されている温度検出素子としてのダイオード素子４０が形成されている。なお、本実施形態では、アノード層４１が第２構成層に相当し、カソード層４２が第１構成層に相当している。
アノード層４１は、基板１１側の下面がコンタクト領域２３の下面と同じ深さとされ、コンタクト領域２３と同じ厚さとされている。また、アノード層４１は、ｐ型不純物濃度がコンタクト領域２３と同じとされている。そして、本実施形態のアノード層４１は、上記のようにコンタクト領域２３と同じ厚さおよび同じ不純物濃度とされているため、コンタクト領域２３と同じ工程で形成される。本実施形態では、コンタクト領域２３およびアノード層４１は、半導体基板１０の一面１０ａからイオン注入を行うことで同時に形成される。このため、コンタクト領域２３およびアノード層４１は、イオン注入層で構成される。
同様に、カソード層４２は、基板１１側の下面がソース領域２２の下面と同じ深さとされ、ソース領域２２と同じ厚さとされている。また、カソード層４２は、ｎ型不純物濃度がソース領域２２と同じとされている。そして、本実施形態のカソード層４２は、上記のようにソース領域２２と同じ厚さおよび同じ不純物濃度とされているため、ソース領域２２と同じ工程で形成される。本実施形態では、ソース領域２２およびカソード層４２は、半導体基板１０の一面１０ａからイオン注入を行うことで同時に形成される。このため、ソース領域２２およびカソード層４２は、イオン注入層で構成される。
ここで、本実施形態では、図３および図４に示されるように、温度検出領域２を囲むように枠状の分離トレンチ５１が形成されている。つまり、本実施形態では、分離トレンチ５１で囲まれた領域が温度検出領域２とされ、温度検出領域２は、分離トレンチ５１によってセル領域１や外周領域３と区画されている。なお、図３は、図４中のIII－III線に沿った断面に相当している。
また、本実施形態の温度検出領域２には、当該温度検出領域２を複数の構成領域２ａに区画するように、区画トレンチ５２が形成されている。具体的には、区画トレンチ５２は、分離トレンチ５１と連通するように形成されていると共に、分離トレンチ５１と共にいわゆる梯子状となるように形成されている。本実施形態の区画トレンチ５２は、温度検出領域２が３つの構成領域２ａに区画され、各構成領域２ａがＸ軸方向に沿って配列されるように２本備えられている。
分離トレンチ５１および区画トレンチ５２は、ゲートトレンチ２４と同じ深さとされており、底面が電流分散層１７内に位置するように形成されている。このため、分離トレンチ５１および区画トレンチ５２は、ゲートトレンチ２４が形成される際に同時に形成される。なお、分離トレンチ５１および区画トレンチ５２が上記のように形成されるため、分離トレンチ５１および区画トレンチ５２の底面よりも下方には、ＪＦＥＴ部１４および第１ディープ層１５が配置された構成となる。
そして、分離トレンチ５１および区画トレンチ５２には、ゲート絶縁膜５３とフローティングゲート電極５４とが埋め込まれている。なお、フローティングゲート電極５４は、ゲート電極２６が接続されるパッド４と接続されておらず、フローティング状態とされている。また、図４では、ゲート絶縁膜５３およびフローティングゲート電極５４を省略して示している。
そして、上記アノード層４１およびカソード層４２は、各構成領域２ａにそれぞれ形成されている。本実施形態では、各構成領域２ａにおいて、構成領域２ａの配列方向（すなわち、Ｘ軸方向）に沿ってアノード層４１とカソード層４２とが順に形成されている。
半導体基板１０の一面１０ａには、セル領域１と同様に層間絶縁膜２７が形成されている。層間絶縁膜２７には、アノード層４１およびカソード層４２を露出させるコンタクトホール２７ｂが形成されている。なお、層間絶縁膜２７に形成されたコンタクトホール２７ｂのパターンは、コンタクトホール２７ａと同様に任意のパターンが採用される。本実施形態では、コンタクトホール２７ｂは、分離トレンチ５１の長手方向に沿ったライン状とされている。
層間絶縁膜２７上には、ダイオード素子４０の一端部となるアノード層４１と接続される第１主電極６１が形成されていると共に、ダイオード素子４０の他端部となるカソード層４２と接続される第２主電極６２が形成されている。そして、第１主電極６１および第２主電極６２は、図示しない接続配線を介してパッド５と電気的に接続されている。また、層間絶縁膜２７上には、各構成領域２ａに形成されたアノード層４１とカソード層４２とを接続する連結電極６３が形成されている。そして、本実施形態では、各構成領域２ａに形成されたアノード層４１とカソード層４２とが連結電極６３を介して順に接続されることにより、温度検出素子としてのダイオード素子４０が構成されている。
なお、図４は、層間絶縁膜２７および各電極６１～６３を省略して示しており、温度検出領域２における半導体基板１０の一面１０ａ側の平面図を示している。また、図４では、アノード層４１およびカソード層４２のうちのコンタクトホール２７ｂを介して各電極６１～６３と接続される部分が点線で囲まれる領域となる。
外周領域３の構成については、詳細な説明を省略するが、セル領域１を囲むように、複数本のｐ型のガードリングが備えられる、なお、ガードリングの平面レイアウトは、Ｚ軸方向において、例えば、四隅が丸められた四角形状や円形状等とされている。
以上が本実施形態におけるＳｉＣ半導体装置の構成である。なお、本実施形態では、ｎ＋型、ｎ型、ｎ－型が第１導電型に相当しており、ｐ－型、ｐ型、ｐ＋型が第２導電型に相当している。次に、上記ＳｉＣ半導体装置の作動および効果について説明する。
上記のようなＳｉＣ半導体装置では、ゲート電極２６にゲート電圧が印加される前のオフ状態では、ベース層２１に反転層が形成されない。このため、下部電極２９に正の電圧、例えば１６００Ｖが印加されたとしても、ソース領域２２からベース層２１内に電子が流れず、ＳｉＣ半導体装置は、上部電極２８と下部電極２９との間に電流が流れないオフ状態となる。
また、ＳｉＣ半導体装置がオフ状態である場合には、ドレイン－ゲート間に電界がかかり、ゲート絶縁膜２５、５３の底部に電界集中が発生し得る。しかしながら、上記ＳｉＣ半導体装置では、ゲートトレンチ２４、分離トレンチ５１、および区画トレンチ５２よりも深い位置に、第１ディープ層１５およびＪＦＥＴ部１４が備えられている。このため、第１ディープ層１５およびＪＦＥＴ部１４との間に構成される空乏層により、ドレイン電圧の影響による等電位線のせり上がりが抑制され、高電界がゲート絶縁膜２５、５３に入り込み難くなる。したがって、本実施形態では、オフ時において、ゲート絶縁膜２５、５３が破壊されることを抑制できる。
そして、ゲート電極２６に所定のゲート電圧、例えば２０Ｖが印加されると、ベース層２１のうちのゲートトレンチ２４に接している表面にチャネルが形成される。これにより、上部電極２８と下部電極２９との間に電流が流れ、ＳｉＣ半導体装置がオン状態となる。なお、本実施形態では、チャネルを通過した電子が電流分散層１７、ＪＦＥＴ部１４および低濃度層１３を通過して基板１１へ流れるため、電流分散層１７、ＪＦＥＴ部１４および低濃度層１３を有するドリフト層１９が構成されているといえる。
また、温度検出領域２においては、図５中の矢印Ａのように、ダイオード素子４０に一定電流が流される。そして、セル領域１でスイッチング動作が行われた場合や周囲の環境に応じて半導体基板１０の温度が変化する。この場合、ダイオード素子４０の順方向電圧は、半導体基板１０の温度に依存して変化する。したがって、上記のＳｉＣ半導体装置では、ダイオード素子４０の順方向電圧に基づいて半導体基板１０の温度が検出される。
この場合、本実施形態では、温度検出領域２が分離トレンチ５１によってセル領域１および外周領域３と区画されている。このため、セル領域１から温度検出領域２に電流が流れ込むことが抑制され、検出精度が低下することを抑制できる。
また、本実施形態では、温度検出領域２が複数の構成領域２ａに分割されている。このため、図５中の矢印Ｂのように、アノード層４１からベース層２１を介して異なるアノード層４１へ流れるリーク電流が発生し難くなる。したがって、順方向電圧がばらつくことが抑制され、検出精度が低下することをさらに抑制できる。
さらに、温度検出領域２では、ｐ型のベース層２１とｐ型の第１ディープ層１５との間にｎ型の電流分散層１７が配置されている。このため、図５中の矢印Ｃのように、アノード層４１、ベース層２１、電流分散層１７を介して再びベース層２１へと流れるリーク電流が発生し難くなる。したがって、順方向電圧がばらつくことが抑制され、検出精度が低下することをさらに抑制できる。
以上説明した本実施形態によれば、ダイオード素子４０は、ベース層２１の表層部に形成されたアノード層４１およびカソード層４２にて構成されている。このため、例えば、イオン注入等によってアノード層４１およびカソード層４２を容易に形成でき、不純物濃度や深さ等も容易に変更できる。したがって、設計自由度の向上を図ることができる。
（１）本実施形態では、アノード層４１は、コンタクト領域２３と同じ厚さとされると共に同じ不純物濃度とされ、カソード層４２は、ソース領域２２と同じ厚さとされると共に同じ不純物濃度とされている。このため、アノード層４１をコンタクト領域２３と同じ工程で形成することができ、カソード層４２をソース領域２２と同じ工程で形成することができる。したがって、製造工程を増加させることなく温度検出素子としてのダイオード素子４０を備えたＳｉＣ半導体装置を構成でき、ひいては構成の簡略化を図ることができる。
（２）本実施形態では、温度検出領域２が分離トレンチ５１によってセル領域１および外周領域３と区画されている。このため、セル領域１から温度検出領域２に電流が流れ込むことが抑制され、検出精度が低下することを抑制できる。
（３）本実施形態では、温度検出領域２が複数の構成領域２ａに分割されている。このため、アノード層４１からベース層２１を介して異なるアノード層４１へ流れるリーク電流が発生し難くなる。したがって、順方向電圧がばらつくことが抑制され、検出精度が低下することをさらに抑制できる。
（４）本実施形態では、温度検出領域２では、ｐ型のベース層２１とｐ型の第１ディープ層１５との間にｎ型の電流分散層１７が配置されている。このため、アノード層４１、ベース層２１、電流分散層１７を介して再びベース層２１へと流れるリーク電流が発生し難くなる。したがって、順方向電圧がばらつくことが抑制され、検出精度が低下することをさらに抑制できる。
（５）本実施形態では、分離トレンチ５１および区画トレンチ５２がゲートトレンチ２４と同じ深さとされている。このため、分離トレンチおよび区画トレンチ５２をゲートトレンチ２４と同じ工程で形成でき、製造工程が増加することを抑制できる。
（６）本実施形態では、半導体基板１０にアノード層４１およびカソード層４２を形成してダイオード素子４０を構成している。このため、例えば、半導体基板１０の一面１０ａ上に絶縁膜を介してｐ型およびｎ型のポリシリコン等を配置してダイオード素子４０を構成する場合と比較して、温度の応答性の向上を図ることができる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、引抜部を形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態のＳｉＣ半導体装置では、図６および図７に示されるように、引抜部７０が形成されている。本実施形態の引抜部７０は、セル領域１と温度検出領域２との間に配置される部分を含み、平面形状が分離トレンチ５１を囲む枠状とされている。そして、引抜部７０は、温度検出領域２の第１ディープ層１５と接続されるようにセル領域１と同様の第２ディープ層１８が形成され、ベース層２１の表層部に当該ベース層２１を介して第２ディープ層１８と接続されるコンタクト領域２３が形成されることで構成されている。つまり、引抜部７０は、第１ディープ層１５と接続されるｐ型の層で構成されている。なお、図６は、図７中のIV－IV線に沿った断面図に相当している。
また、層間絶縁膜２７には、引抜部７０を構成するコンタクト領域２３を露出させるコンタクトホール２７ｃが形成されている。そして、引抜部７０を構成するコンタクト領域２３は、コンタクトホール２７ｃを通じて上部電極２８と電気的に接続されている。これにより、温度検出領域２の第１ディープ層１５は、引抜部７０を介して上部電極２８と電気的に接続される。つまり、本実施形態の引抜部７０は、温度検出領域２の第１ディープ層１５と上部電極２８とを接続するものである。
以上説明した本実施形態によれば、ダイオード素子４０は、コンタクト領域２３と同じ厚さとされると共に同じ不純物濃度とされたアノード層４１と、ソース領域２２と同じ厚さとされると共に同じ不純物濃度とされたカソード層４２とを含んで構成されている。このため、上記第１実施形態と同様の効果を得ることができる。
（１）本実施形態では、温度検出領域２の第１ディープ層１５は、セル領域１における上部電極２８よりも近い位置に形成された引抜部７０を介して上部電極２８と電気的に接続される。このため、アバランシェ降伏が発生した場合等、ホールに起因するサージ電流を第１ディープ層１５から引抜部７０を介して上部電極２８へ引き抜くことができる。このため、サージ電流がダイオード素子４０に達することを抑制でき、ダイオード素子４０を保護することができる。
（２）本実施形態では、引抜部７０は、温度検出領域２を囲むように形成されている。このため、引抜部７０を温度検出領域２の周囲に点在して配置する場合と比較して、サージ電流を効率的に引き抜くことができる。
（３）本実施形態では、引抜部７０は、セル領域１と同様のコンタクト領域２３および第２ディープ層１８を用いて構成されている。このため、引抜部７０を構成するためのみの製造工程が不要となり、製造工程が増加することも抑制できる。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第２実施形態に対し、引抜部７０の形成箇所を追加したものである。その他に関しては、第２実施形態と同様であるため、ここでは説明を省略する。
本実施形態のＳｉＣ半導体装置では、図８および図９に示されるように、引抜部７０は、温度検出領域２内にも形成されている。本実施形態では、温度検出領域２は、Ｘ軸方向に３つの構成領域２ａが並べて配置された状態となっている。そして、引抜部７０は、３つの構成領域２ａのうちの中央の構成領域２ａに形成されている。なお、温度検出領域２内に配置された引抜部７０は、図８とは別断面において、上部電極２８と電気的に接続されている。また、図８は、図９中のVIII－VIII線に沿った断面図に相当している。
以上説明した本実施形態によれば、ダイオード素子４０は、コンタクト領域２３と同じ厚さとされると共に同じ不純物濃度とされたアノード層４１と、ソース領域２２と同じ厚さとされると共に同じ不純物濃度とされたカソード層４２とを含んで構成されている。このため、上記第１実施形態と同様の効果を得ることができる。
（１）本実施形態では、温度検出領域２内に引抜部７０が配置されている。このため、さらにサージ電流がダイオード素子４０に達することを抑制でき、さらにダイオード素子４０を保護することができる。
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴがセル領域１に形成されたＳｉＣ半導体装置について説明した。しかしながら、セル領域１に形成される半導体素子は、適宜変更可能であり、例えば、ｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴとされてもよい。さらに、セル領域１に形成される半導体素子は、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴが形成された構成とされていてもよい。ＩＧＢＴの場合、上記各実施形態におけるｎ＋型のドレイン領域（すなわち、基板１１）をｐ＋型のコレクタ領域に変更する以外は、上記第１実施形態で説明したＭＯＳＦＥＴと同様である。
また、上記各実施形態において、区画トレンチ５２が形成されていなくてもよいし、分離トレンチ５１が形成されていなくてもよい。さらに、分離トレンチ５１および区画トレンチ５２が、ゲートトレンチ２４と同じ深さとされていなくてもよい。
そして、上記各実施形態では、第１ディープ層１５がＸ軸方向に沿って延設されている例について説明したが、第１ディープ層１５がＹ軸方向に延設されていてもよい。
さらに、上記各実施形態では、ＪＦＥＴ部１４、第１ディープ層１５、電流分散層１７および第２ディープ層１８等が備えられていない構成とされてもよく、ドリフト層１９が低濃度層１３のみで構成されていてもよい。
また、上記各実施形態において、アノード層４１は、コンタクト領域２３と異なる厚さとされていてもよいし、コンタクト領域２３と異なる不純物濃度とされていてもよい。同様に、カソード層４２は、ソース領域２２と異なる厚さとされていてもよいし、ソース領域２２と異なる不純物濃度とされていてもよい。
１ セル領域
２ 温度検出領域
１１ 基板
１９ ドリフト層
２１ ベース層
２２ ソース領域（第１不純物領域）
２３ コンタクト領域（第２不純物領域）
２８ 上部電極（第１電極）
２９ 下部電極（第２電極）
４０ ダイオード素子
４１ アノード層（第２構成層）
４２ カソード層（第１構成層）

Claims (9)

  1. 半導体素子が形成されるセル領域（１）と、温度検出素子が形成される温度検出領域（２）とを有する半導体装置であって、
    第１導電型または第２導電型とされ、炭化珪素で構成される基板（１１）と、
    前記基板上に形成され、前記基板よりも低不純物濃度とされた第１導電型のドリフト層（１９）と、
    前記ドリフト層上に形成された第２導電型のベース層（２１）と、
    前記ドリフト層を挟んで前記基板と反対側に形成され、前記セル領域に形成された前記半導体素子と電気的に接続される第１電極（２８）と、
    前記基板を挟んで前記ドリフト層と反対側に形成され、前記セル領域に形成された前記半導体素子と電気的に接続される第２電極（２９）と、を備え、
    前記セル領域には、前記ベース層の表層部に、前記第１電極と接続されて前記半導体素子を構成する第１導電型の第１不純物領域（２２）および第２導電型の第２不純物領域（２３）が形成され、
    前記温度検出領域には、前記ベース層の表層部に形成された第１導電型の第１構成層（４２）と、前記ベース層の表層部に形成され、前記第１構成層と前記基板の面方向にて接続されている第２導電型の第２構成層（４１）と、を有するダイオード素子（４０）が形成されている炭化珪素半導体装置。
  2. 前記第１構成層は、前記第１不純物領域と同じ厚さとされると共に同じ不純物濃度とされ、
    前記第２構成層は、前記第２不純物領域と同じ厚さとされると共に同じ不純物濃度とされている請求項１に記載の炭化珪素半導体装置。
  3. 前記温度検出領域は、前記ベース層よりも深く形成されて前記ドリフト層に達する分離トレンチ（５１）で囲まれている請求項１または２に記載の炭化珪素半導体装置。
  4. 前記温度検出領域は、前記分離トレンチと連結された区画トレンチで複数の構成領域（２ａ）に分離され、
    前記第１構成層および前記第２構成層は、少なくとも２つの構成領域にそれぞれ形成されている請求項３に記載の炭化珪素半導体装置。
  5. 前記セル領域には、前記ベース層よりも深く形成されて前記ドリフト層に達し、側面が前記ベース層および前記第１不純物領域と接する状態で形成されたゲートトレンチ（２４）の壁面にゲート絶縁膜（２５）が配置されると共に、前記ゲート絶縁膜上にゲート電極（２６）が配置されたトレンチゲート構造が形成され、
    前記分離トレンチおよび前記区画トレンチは、前記ゲートトレンチと同じ深さとされている請求項４に記載の炭化珪素半導体装置。
  6. 前記セル領域は、
    前記基板上に配置され、前記基板よりも低不純物濃度とされた第１導電型の低濃度層（１３）と、
    前記低濃度層上に形成され、前記基板の面方向における一方向を長手方向とする複数の線状部分を有する第２導電型の第１ディープ層（１５）と、
    前記低濃度層上に配置され、前記第１ディープ層に挟まれた線状部分を有する第１導電型のＪＦＥＴ部（１４）と、
    前記ＪＦＥＴ部上に配置され、前記低濃度層よりも高不純物濃度とされた第１導電型の電流分散層（１７）と、
    前記第１ディープ層上に配置された第２導電型の第２ディープ層（１８）と、
    前記電流分散層および前記第２ディープ層の上に配置された前記ベース層と、を備え、
    前記ドリフト層は、前記低濃度層、前記ＪＦＥＴ部、および前記電流分散層を含んで構成され、
    前記温度検出領域は、
    前記基板上に配置された前記低濃度層と、
    前記低濃度層上に形成された第２導電型の第１ディープ層（１５）と、
    前記第１ディープ層上に配置された前記電流分散層と、
    前記電流分散層上に配置された前記ベース層と、を備えている請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置。
  7. 前記温度検出領域の第１ディープ層は、第２導電型の引抜部（７０）を介して前記第１電極と電気的に接続されている請求項６に記載の炭化珪素半導体装置。
  8. 前記引抜部は、前記温度検出領域と前記セル領域との間に配置される部分を含むと共に、前記温度検出領域を囲む枠状に形成されている請求項７に記載の炭化珪素半導体装置。
  9. 前記引抜部は、前記温度検出領域内に形成されている請求項７または８に記載の炭化珪素半導体装置。
JP2021100264A 2021-06-16 2021-06-16 炭化珪素半導体装置 Pending JP2022191813A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021100264A JP2022191813A (ja) 2021-06-16 2021-06-16 炭化珪素半導体装置
US17/840,083 US20220406932A1 (en) 2021-06-16 2022-06-14 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021100264A JP2022191813A (ja) 2021-06-16 2021-06-16 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2022191813A true JP2022191813A (ja) 2022-12-28

Family

ID=84490869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021100264A Pending JP2022191813A (ja) 2021-06-16 2021-06-16 炭化珪素半導体装置

Country Status (2)

Country Link
US (1) US20220406932A1 (ja)
JP (1) JP2022191813A (ja)

Also Published As

Publication number Publication date
US20220406932A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US10825923B2 (en) Semiconductor device
JP5511124B2 (ja) 絶縁ゲート型半導体装置
US8957502B2 (en) Semiconductor device
US7732869B2 (en) Insulated-gate semiconductor device
JP5630114B2 (ja) 炭化珪素半導体装置
WO2017099096A1 (ja) 半導体装置
JP6668798B2 (ja) 半導体装置
JP6561611B2 (ja) 半導体装置
JP2011171552A (ja) 半導体装置およびその製造方法
JP2005333068A (ja) 半導体装置
US11469318B2 (en) Superjunction semiconductor device having parallel PN structure with column structure and method of manufacturing the same
US20110284923A1 (en) Semiconductor device and manufacturing method of the same
TWI416732B (zh) Semiconductor device
US11201208B2 (en) Semiconductor device
CN113614883B (zh) 半导体装置
US20230111246A1 (en) Semiconductor device and method for manufacturing the same
JP2022191813A (ja) 炭化珪素半導体装置
JP7439746B2 (ja) 炭化珪素半導体装置
JP7243795B2 (ja) 半導体装置
JP2022175975A (ja) 炭化珪素半導体装置
JP7425943B2 (ja) 炭化珪素半導体装置
KR101244003B1 (ko) 전력 반도체 소자
JP2023007744A (ja) 炭化珪素半導体装置
JP2023173412A (ja) 炭化珪素半導体装置
JP2023173420A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240307