JP5630114B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP5630114B2
JP5630114B2 JP2010161766A JP2010161766A JP5630114B2 JP 5630114 B2 JP5630114 B2 JP 5630114B2 JP 2010161766 A JP2010161766 A JP 2010161766A JP 2010161766 A JP2010161766 A JP 2010161766A JP 5630114 B2 JP5630114 B2 JP 5630114B2
Authority
JP
Japan
Prior art keywords
trench
layer
silicon carbide
type
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010161766A
Other languages
English (en)
Other versions
JP2012023291A (ja
Inventor
真一朗 宮原
真一朗 宮原
秀史 高谷
秀史 高谷
雅裕 杉本
雅裕 杉本
森本　淳
淳 森本
渡辺　行彦
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010161766A priority Critical patent/JP5630114B2/ja
Priority to US13/177,747 priority patent/US8334541B2/en
Priority to CN201110206210.2A priority patent/CN102339863B/zh
Priority to DE102011079268A priority patent/DE102011079268A1/de
Publication of JP2012023291A publication Critical patent/JP2012023291A/ja
Application granted granted Critical
Publication of JP5630114B2 publication Critical patent/JP5630114B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、縦型の絶縁ゲート型トランジスタが備えられた炭化珪素半導体装置に関するものである。
従来、例えば特許文献１において、縦型の絶縁ゲート型トランジスタとして縦型ＭＯＳＦＥＴが備えられた炭化珪素（以下、ＳｉＣという）半導体装置が開示されている。このＳｉＣ半導体装置では、図９（ａ）に示した上面レイアウトのように、ｎ+型ソース領域Ｊ１とｐ型ベース領域に接続されるｐ+型コンタクト領域Ｊ２の長手方向がトレンチゲート構造を構成するためのトレンチＪ３の長手方向と平行とされている。そして、層間絶縁膜に形成されるコンタクトホールＪ４をトレンチＪ３の長手方向と平行とし、このコンタクトホールＪ４を介してｎ+型ソース領域Ｊ１とｐ+型コンタクト領域Ｊ２とがソース電極と電気的に接続された構造とされている。
特許第３４８９３５８号公報
しかしながら、従来の構造の半導体装置の場合、微細化のためにセルピッチを縮小すると、図９（ｂ）に示した上面レイアウトのようにソース電極と電気的に接続されるｎ+型ソース領域Ｊ１とｐ+型コンタクト領域Ｊ２の幅が狭くなり、コンタクトが十分に取れなくなる可能性があるという問題がある。
本発明は上記点に鑑みて、微細化してもソース領域およびベース領域に繋がるコンタクト領域とソース電極とのコンタクトが十分に取れるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、反転型のトレンチゲート構造の縦型半導体素子を有するＳｉＣ半導体装置において、ソース領域（４）およびベースコンタクト層（５）は、同方向に延設され、ソース領域（４）がトレンチ（６）の長手方向に対して直交させられる方向に並べられていると共に、ベースコンタクト層（５）もトレンチ（６）の長手方向に対して直交させられる方向に並べられており、かつ、コンタクトホール（１２ａ）がトレンチ（６）の長手方向と同方向を長手方向として形成されていることを特徴としている。
このように、コンタクトホール（１２ａ）の長手方向、つまりソース電極（１１）とソース領域（４）およびベースコンタクト層（５）とのコンタクト領域の長手方向とソース領域（４）およびベースコンタクト層（５）の延設方向を直交させている。したがって、ソース領域（４）やベースコンタクト層（５）それぞれのソース電極（１１）へのコンタクト幅をコンタクトホール（１２ａ）の幅分とすることが可能となる。このため、ソース領域（４）とベースコンタクト層（５）の両方のコンタクトをコンタクトホール（１２ａ）の幅内において取らなければならない構造（従来構造）と比較して、コンタクトを広く取ることが可能となる。これにより、素子を微細化してもソース領域（４）やベースコンタクト層（５）とソース電極（１１）とのコンタクトが十分に取れるようにすることが可能となる。
請求項２に記載の発明では、蓄積型のトレンチゲート構造の縦型半導体素子を有するＳｉＣ半導体装置において、請求項１と同様の構造とすることを特徴としている。このように、蓄積型のトレンチゲート構造の縦型半導体素子を有するＳｉＣ半導体装置について、請求項１と同様の構造を適用しても、請求項１と同様の効果を得ることができる。
例えば、請求項３に記載したように、トレンチ（６）の側面にベースコンタクト層（５）が接した構造、つまりベースコンタクト層（５）が隣り合うトレンチ（６）同士を繋ぐようにベースコンタクト層（５）を配置した構造とすることができる。
また、請求項４に記載したように、トレンチ（６）の側面からベースコンタクト層（５）を離間させ、トレンチ（６）の側面とベースコンタクト層（５）の間にもソース領域（４）が形成された構造とすることもできる。このような構成とすれば、トレンチ（６）の側面を全域チャネルとして機能させることが可能となる。すなわち、請求項３に記載したように、ベースコンタクト層（５）をトレンチ（６）の側面に至るような構造とする場合、その部分をチャネルとして機能させられないため、オン抵抗を増大させることになる。このため、請求項４に記載した構造とすることで、トレンチ（６）の側面全域がチャネルとして機能させられるようにすることで、よりオン抵抗の低減を図ることが可能となる。
請求項５に記載の発明では、ベース領域（３）の下方に配置されると共にトレンチ（６）よりも深い位置まで形成され、トレンチ（６）の長手方向と交差する方向に伸びる上面レイアウトとされる第２導電型のディープ層（１０）が備えられ、該ディープ層（１０）の上面レイアウトがベースコンタクト層（５）の上面レイアウトと同じであることを特徴としている。
請求項３記載のように、ベースコンタクト層（５）が隣り合うトレンチ（６）同士を繋ぐようにした構造のでは、ベースコンタクト層（５）とトレンチ（６）が隣接し、ＭＯＳＦＥＴのオン時にチャネルを狭めオン抵抗を増大させる懸念がある。同様に、ディープ層（１０）を形成した場合も、ディープ層（１０）がＭＯＳＦＥＴのオン時にチャネルを狭めることになり、オン抵抗の増大が懸念される。しかしながら、ディープ層（１０）の上面レイアウトをベースコンタクト層（５）の上面レイアウトと同じにすれば、ＭＯＳＦＥＴのオン時に狭められるチャネルを共通化することができ、オン抵抗の増大を抑制することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴの斜視断面図である。 図１のＡ−Ａ断面図である。 図１のＢ−Ｂ断面図である。 図１に示すＭＯＳＦＥＴの上面レイアウトを示した図である。 本発明の第２実施形態にかかるＳｉＣ半導体装置に備えられるトレンチゲート構造のＭＯＳＦＥＴの断面図である。 図４に示すＭＯＳＦＥＴの上面レイアウトを示した図である。 本発明の第３実施形態にかかるＳｉＣ半導体装置に備えられるトレンチゲート構造のＭＯＳＦＥＴの斜視断面図である。 図５に示すＭＯＳＦＥＴの上面レイアウトを示した図である。 （ａ）は、ｐ型ディープ層１０を形成する構造において、従来のようにトレンチゲート構造の長手方向とｎ+型ソース領域４およびｐ+型ボディ層５の長手方向とを一致させた場合の上面レイアウトであり、（ｂ）は、本実施形態のＳｉＣ半導体装置の上面レイアウトである。 従来の縦型ＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の上面レイアウトである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。ここではＳｉＣ半導体装置に備えられる素子として反転型のトレンチゲート構造のＭＯＳＦＥＴについて説明する。
図１は、本実施形態にかかるトレンチゲート構造のＭＯＳＦＥＴの斜視断面図である。この図は、ＭＯＳＦＥＴの１セル分を抽出したものに相当する。本図ではＭＯＳＦＥＴの１セル分しか記載していないが、図１に示すＭＯＳＦＥＴと同様の構造のＭＯＳＦＥＴが複数列隣り合うように配置されている。また、図２−ａ、ｂは、図１のＭＯＳＦＥＴの断面図である。図２−ａは、図１中のＡ−Ａ線においてｘｚ平面と平行に切断したときの断面、図２−ｂは、図１中のＢ−Ｂ線においてｘｚ平面と平行に切断したときの断面である。また、図３は、図１に示すＭＯＳＦＥＴの上面レイアウトを示した図である。図１は、図３における領域Ｒの断面図に相当している。
図１および図２−ａ、ｂに示すＭＯＳＦＥＴは、ＳｉＣからなるｎ+型基板１が半導体基板として形成されている。ｎ+型基板１は、リン等のｎ型不純物濃度が例えば１．０×１０19／ｃｍ3とされ、厚さが３００μｍ程度とされている。このｎ+型基板１の表面には、リン等のｎ型不純物濃度が例えば３．０×１０15〜１．０×１０16／ｃｍ3で厚さ１０〜１５μｍ程度のＳｉＣからなるｎ-型ドリフト層２が形成されている。ｎ-型ドリフト層２の不純物濃度は深さ方向において一定であっても良いが、濃度分布に傾斜を付けることもできる。例えば、ｎ-型ドリフト層２のうちｎ+型基板１側の方がｎ+型基板１から離れる側よりも高濃度となるようにすることもできる。逆に、ｎ-型ドリフト層２のうちの表層部の濃度を高くしても良い。このように、ｎ-型ドリフト層２の一部の不純物濃度を高濃度にすると内部抵抗を低減できるため、オン抵抗を低減することが可能となる。
このｎ-型ドリフト層２の表層部にはｐ型ベース領域３が形成されており、さらに、ｐ型ベース領域３の上層部分にはｎ+型ソース領域４およびｐ+型ボディ層（ベースコンタクト領域）５が形成されている。
ｐ型ベース領域３は、ボロンもしくはアルミニウム等のｐ型不純物濃度が例えば５．０×１０16〜２．０×１０19／ｃｍ3、厚さ２．０μｍ程度で構成されている。ｎ+型ソース領域４は、表層部におけるリン等のｎ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度で構成されている。ｐ+型ボディ層５は、例えば表層部におけるボロンもしくはアルミニウム等のｐ型不純物濃度（表面濃度）が例えば１．０×１０21／ｃｍ3、厚さ０．３μｍ程度で構成されている。
ｐ型ベース領域３やｎ+型ソース領域４およびｐ+型ボディ層５は、後述するトレンチゲート構造の両側に配置されている。そして、ｎ+型ソース領域４およびｐ+型ボディ層５は、図３に示すようにライン状とされたものが交互に配置されることで、ストライプ状にレイアウトされている。これらｎ+型ソース領域４およびｐ+型ボディ層５の長手方向は、トレンチゲート構造の長手方向と直行する方向とされている。
また、ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように、例えば幅が０．７〜２．０μｍ、深さが２．０μｍ以上（例えば２．４μｍ）のトレンチ６が複数本ストライプ状に形成されている。このトレンチ６の側面と接するように上述したｐ型ベース領域３やｎ+型ソース領域４およびｐ+型ボディ層５が配置されている。つまり、ｎ+型ソース領域４およびｐ+型ボディ層５は、共に、隣り合うトレンチ６の間を繋ぐように形成されている。
さらに、トレンチ６の内壁面はゲート酸化膜８にて覆われており、ゲート酸化膜８の表面に形成されたドープトＰｏｌｙ−Ｓｉにて構成されたゲート電極９により、トレンチ６内が埋め尽くされている。ゲート酸化膜８は、トレンチ６の内壁面を熱酸化することで形成されており、ゲート酸化膜８の厚みはトレンチ６の側面側と底部側共に１００ｎｍ程度となっている。
このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、図１中のｙ方向を長手方向として延設されている。そして、複数のトレンチゲート構造が図１中のｘ方向に平行に並べられることでストライプ状とされている。この複数のトレンチゲート構造の長手方向が、上述したようにｎ+型ソース領域４およびｐ+型ボディ層５の長手方向とが直交させられており、トレンチ６の側面にｎ+型ソース領域４およびｐ+型ボディ層５が共に接触させられた構造となっている。
また、ｎ+型ソース領域４およびｐ+型ボディ層５の表面やゲート電極９の表面には、ソース電極１１やゲート配線（図示せず）が形成されている。ソース電極１１およびゲート配線は、複数の金属（例えばＮｉ／Ａｌ等）にて構成されており、少なくともｎ型ＳｉＣ（具体的にはｎ+型ソース領域４やｎドープの場合のゲート電極９）と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成され、少なくともｐ型ＳｉＣ（具体的にはｐ+型ボディ層５やｐドープの場合のゲート電極９）と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。
これらソース電極１１およびゲート配線は、層間絶縁膜１２上に形成されることで電気的に絶縁されており、層間絶縁膜１２に形成されたコンタクトホール１２ａを通じてソース電極１１はｎ+型ソース領域４およびｐ+型ボディ層５と電気的に接触させられ、図示しないコンタクトホールを通じてゲート配線はゲート電極９と電気的に接触させられている。図３中にハッチングで示した部分は、層間絶縁膜１２のうちｎ+型ソース領域４およびｐ+型ボディ層５を露出させるためのコンタクトホール１２ａの形状を示した部分であり、この部分においてソース電極１１とｎ+型ソース領域４およびｐ+型ボディ層５とのコンタクト領域とされている。
そして、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１３が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造のＭＯＳＦＥＴが構成されている。
このような構成により、本実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが構成されている。このような反転型のトレンチゲート構造のＭＯＳＦＥＴでは、複数のトレンチゲート構造の長手方向とｎ+型ソース領域４およびｐ+型ボディ層５の長手方向とを直交させている。このため、図３中にハッチングで示したように、コンタクトホール１２ａの長手方向、つまりソース電極１１とｎ+型ソース領域４およびｐ+型ボディ層５とのコンタクト領域の長手方向とｎ+型ソース領域４およびｐ+型ボディ層５の長手方向も直交させられることになる。
したがって、ｎ+型ソース領域４やｐ+型ボディ層５それぞれのソース電極１１へのコンタクト幅をコンタクトホール１２ａの幅分とすることが可能となる。このため、ｎ+型ソース領域４とｐ+型ボディ層５の両方のコンタクトをコンタクトホール１２ａの幅内において取らなければならない構造（従来構造）と比較して、本実施形態の方がコンタクトを広く取ることが可能となる。
これにより、素子を微細化してもｎ+型ソース領域４やｐ型ベース領域３に繋がるｐ+型ボディ層５とソース電極１１とのコンタクトが十分に取れるようにすることが可能となる。また、ｎ+型ソース領域４とｐ+型ボディ層５の両方のコンタクトをコンタクトホール１２ａの幅内において取らなければならない構造の場合、ｎ+型ソース領域４やｐ+型ボディ層５の形成やコンタクトホール１２ａの形成用のマスクについて、マスクずれが発生すると、コンタクトを取れなくなる可能性がある。しかしながら、本実施形態のような構造とすれば、上記のようなマスクずれが発生したとしても、その影響を受けることなく、ｎ+型ソース領域４やｐ+型ボディ層５とソース電極１１とのコンタクトを取ることができる。
なお、このように構成されるＳｉＣ半導体装置の製造方法は、従来構造の製造方法と比較して、ｎ+型ソース領域４やｐ+型ボディ層５を形成する際のイオン注入用のマスクのレイアウトを変更するだけで良く、特に製造工程を変更する必要がない。したがって、製造工程の増加なども無く、素子を微細化してもｎ+型ソース領域４やｐ型ベース領域３に繋がるｐ+型ボディ層５とソース電極１１とのコンタクトが十分に取れる構造のＳｉＣ半導体装置を製造することができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対してオン抵抗の低減を図ったものであるが、基本構造に関しては第１実施形態と同様であるため、第１実施形態と異なっている部分に関してのみ説明する。
図４は、本実施形態にかかるＳｉＣ半導体装置に備えられるトレンチゲート構造のＭＯＳＦＥＴの断面図であり、図１のＢ−Ｂ断面に相当する図である。また、図５は、図４に示すＭＯＳＦＥＴの上面レイアウトを示した図である。
本実施形態にかかるＳｉＣ半導体装置の斜視断面構造は、図１と同様であるが、トレンチゲート構造の長手方向に対する垂直方向において、ｐ+型ボディ層５を通過する部分の断面、つまり図４に示される断面を第１実施形態に対して変更している。
図４に示すように、本実施形態では、ソース電極１１とのコンタクト領域においてｐ+型ボディ層５を形成しているが、トレンチ６の側面まではｐ+型ボディ層５を形成せずにトレンチ６から離間させ、トレンチ６の側面にはｎ+型ソース領域４が形成されるようにしている。つまり、ｐ+型ボディ層５は、ｎ+型ソース領域４を挟んでトレンチゲート構造と反対側に備えられた構造とされている。そして、ｎ+型ソース領域４のうち、トレンチゲート構造の長手方向の垂直方向においてｐ+型ボディ層５を通過するライン上に配置された部分は、層間絶縁膜１２で覆われており、コンタクトホール１２ａからはほぼ露出しない状態としてあるが、コンタクトホール１２ａから露出した構造であっても構わない。
このような構成とすれば、トレンチ６の側面を全域チャネルとして機能させることが可能となる。すなわち、第１実施形態のように、ｐ+型ボディ層５をトレンチ６の側面に至るような構造とする場合、その部分をチャネルとして機能させられないため、オン抵抗を増大させることになる。このため、本実施形態のような構造とし、トレンチ６の側面全域がチャネルとして機能させられるようにすることで、よりオン抵抗の低減を図ることが可能となる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対して耐圧向上を図ったものであるが、基本構造に関しては第１実施形態と同様であるため、第１実施形態と異なっている部分に関してのみ説明する。
図６は、本実施形態にかかるＳｉＣ半導体装置に備えられるトレンチゲート構造のＭＯＳＦＥＴの斜視断面図である。また、図７は、図６に示すＭＯＳＦＥＴの上面レイアウトを示した図である。
本実施形態にかかるＳｉＣ半導体装置では、ｎ-型ドリフト層２のうちｐ型ベース領域３よりも下方位置において、トレンチゲート構造におけるトレンチ６の側面のうちチャネル領域が構成される部分に対する法線方向（図６中のｘ方向）、つまりトレンチ６の長手方向に対する垂直方向に伸びるｐ型ディープ層１０が備えられている。ｐ型ディープ層１０は、トレンチ６の底部よりも深くされており、ｎ-型ドリフト層２の表面からの深さが例えば２．６〜３．０μｍ程度（ｐ型ベース領域３の底部からの深さが例えば０．６〜１．０μｍ）とされている。また、ｐ型ディープ層１０におけるボロンもしくはアルミニウム等のｐ型不純物濃度は、例えば１．０×１０17／ｃｍ3〜１．０×１０19／ｃｍ3とされている。
このｐ型ディープ層１０は、ｐ+型ボディ層５と上面から見たときのレイアウトが重なるように形成されており、その幅もｐ+型ボディ層５と同程度とされている。
このようなｐ型ディープ層１０を形成した場合、ＭＯＳＦＥＴのオン時には、チャネルを狭めることにはなるものの基本的には一般的なＭＯＳＦＥＴと同様の動作を行うが、ＭＯＳＦＥＴのオフ時には、ｐ型ディープ層１０によって耐圧向上を図ることができる。すなわち、オフ時には、ゲート電圧が０Ｖとされるためにドレイン−ゲート間にも電界がかかり、ゲート酸化膜８の底部にも電界集中が発生し得る。しかしながら、トレンチ６よりも深いｐ型ディープ層１０を備えた構造としているため、ｐ型ディープ層１０とｎ-型ドリフト層２とのＰＮ接合部での空乏層がｎ-型ドリフト層２側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜８に入り込み難くなる。特に、ｐ型ディープ層１０の不純物濃度をｐ型ベース領域３よりも高濃度とすれば、よりｎ-型ドリフト層２側への空乏層の伸び量が大きくなる。これにより、ゲート酸化膜８内での電界集中、特にゲート酸化膜８のうちのトレンチ６の底部での電界集中を緩和することが可能となり、ゲート酸化膜８が破壊されることを防止することが可能となる。
したがって、本実施形態のような構造のＭＯＳＦＥＴとすることで、第１実施形態と同様の効果を得つつ、耐圧向上を図ることが可能となる。また、ｐ型ディープ層１０を形成する場合、ＭＯＳＦＥＴのオン時にチャネルを狭めることになり得るため、オン抵抗の増大が懸念されるが、本実施形態の構造によれば、オン抵抗の増大を抑制することもできる。これについて、図８を参照して説明する。
図８（ａ）は、ｐ型ディープ層１０を形成する構造において、従来のようにトレンチゲート構造の長手方向とｎ+型ソース領域４およびｐ+型ボディ層５の長手方向とを一致させた場合の上面レイアウトであり、図８（ｂ）は、本実施形態のＳｉＣ半導体装置の上面レイアウトである。
図８（ａ）に示すように、従来のようにトレンチゲート構造の長手方向とｎ+型ソース領域４およびｐ+型ボディ層５の長手方向とを一致させた場合であっても、トレンチゲート構造とｐ型ディープ層１０とが交差する部分（図中一点差線で囲んだ部分）において、電流の流れが阻害されるため、その分、オン抵抗が高くなる。このため、第１実施形態のように、トレンチゲート構造の長手方向とｎ+型ソース領域４およびｐ+型ボディ層５の長手方向とが交叉するような構造とする場合には、トレンチゲート構造とｐ+型ボディ層５とが交差する部分もチャネルとして機能しなくなるため、よりオン抵抗が高くなる可能性がある。
しかしながら、本実施形態では、図８（ｂ）に示すように、ｐ型ディープ層１０とｐ+型ボディ層５の上面レイアウトを合わせるようにしている。そして、ｐ+型ボディ層５が形成されている領域では元々チャネルとして機能しない部分であるため、この部分にｐ型ディープ層１０を形成したとしても、あまりチャネルを狭めないようにできる。したがって、従来のようにトレンチゲート構造の長手方向とｎ+型ソース領域４およびｐ+型ボディ層５の長手方向とを一致させる場合や、ｐ型ディープ層１０を形成しない第１実施形態のような構造に対して、オン抵抗の増大を抑制しつつ、耐圧向上を図ることが可能となる。
（他の実施形態）
（１）上記実施形態では、反転型のトレンチゲート構造のＭＯＳＦＥＴを備えたＳｉＣ半導体装置を例に挙げて説明したが、蓄積型のトレンチゲート構造のＭＯＳＦＥＴを備えたＳｉＣ半導体装置についても本発明を適用することができる。具体的には、上記各実施形態で説明した構造のＳｉＣ半導体装置において、トレンチ６の内壁面にリン等のｎ型不純物濃度が例えば１．０×１０16／ｃｍ3とされたｎ型チャネル層を形成したあとで、ゲート酸化膜８を形成した構造とすれば良い。ｎ型チャネル層はチャネル領域を構成するためのものであり、ノーマリオフ型となる厚さに設定され、例えばトレンチ６の底面上で０．３〜１．０μｍ、トレンチ６の側面上で０．１〜０．３μｍの厚みとすることができる。
（２）上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。また、上記説明では、トレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造のＩＧＢＴに対しても本発明を適用することができる。ＩＧＢＴは、上記各実施形態に対して基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
（３）上記第３実施形態では、ｐ型ディープ層１０の上面レイアウトをｐ+型ボディ層５の上面レイアウトと同じにしたが、これらを共にイオン注入で形成していることから、これらの上面レイアウトを重ねるとリーク電流が発生し易くなるという問題が発生し得る。このため、オン抵抗の増大を抑制するという観点からすると好ましくないが、リーク電流の発生を抑制するために、ｐ型ディープ層１０の上面レイアウトがｐ+型ボディ層５の上面レイアウトと重ならないようにずらすこともできる。
（４）なお、上記実施形態では、トレンチゲート構造の長手方向に対する垂直方向をｎ+型ソース領域４およびｐ+型ボディ層５の長手方向と説明した。しかしながら、ｎ+型ソース領域４およびｐ+型ボディ層５の長手方向が必ずしもトレンチゲート構造の長手方向に対する垂直方向と一致していなくても良く、ｎ+型ソース領域４およびｐ+型ボディ層５がトレンチゲート構造の長手方向に対する垂直方向に延設されていれば良い。つまり、各ｎ+型ソース領域４および各ｐ+型ボディ層５はトレンチゲート構造の間において分断された構造となり、トレンチゲート構造の長手方向に対する垂直方向に分断された各部が並べられることになるが、ｎ+型ソース領域４およびｐ+型ボディ層５の延設方向と分断された各部の長手方向が必ずしも一致していなくても良い。例えば、ｎ+型ソース領域４やｐ+型ボディ層５が正方形の縞状に配置されるようなレイアウトであっても構わない。
１ ｎ+型基板
２ ｎ-型ドリフト層
３ ｐ型ベース領域
４ ｎ+型ソース領域
５ ｐ+型ボディ層
６ トレンチ
８ ゲート酸化膜
９ ゲート電極
１０ ｐ型ディープ層
１１ ソース電極
１２ 層間絶縁膜
１３ ドレイン電極

Claims (5)

  1. 炭化珪素からなる第１または第２導電型の基板（１）と、
    前記基板（１）の上に形成され、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
    前記ドリフト層（２）の上に形成された第２導電型の炭化珪素からなるベース領域（３）と、
    前記ベース領域（３）の上層部に形成され、前記ベース領域（３）よりも高濃度の第２導電型の炭化珪素からなるベースコンタクト層（５）と、
    前記ベース領域（３）の上層部に形成され、前記ドリフト層（２）よりも高濃度の第１導電型の炭化珪素にて構成されたソース領域（４）と、
    前記ソース領域（４）の表面から前記ベース領域（３）よりも深くまで形成され、一方向を長手方向として複数本ストライプ状に形成されたトレンチ（６）と、
    前記トレンチ（６）の内壁面に形成されたゲート絶縁膜（８）と、
    前記トレンチ（６）内において、前記ゲート絶縁膜（８）の上に形成されたゲート電極（９）と、
    前記ゲート電極（９）を覆い、かつ、前記ソース領域（４）および前記ベースコンタクト層（５）を露出させるコンタクトホール（１２ａ）が形成された層間絶縁膜（１２）と、
    前記コンタクトホール（１２ａ）を通じて前記ソース領域（４）および前記ベース領域（３）に電気的に接続されたソース電極（１１）と、
    前記基板（１）の裏面側に形成されたドレイン電極（１３）とを備え、
    前記ゲート電極（９）への印加電圧を制御することで前記トレンチ（６）の側面に位置する前記ベース領域（３）の表面部に反転型のチャネル領域を形成し、前記ソース領域（４）および前記ドリフト層（２）を介して、前記ソース電極（１１）および前記ドレイン電極（１３）の間に電流を流す反転型のＭＯＳＦＥＴを備えた炭化珪素半導体装置であって、
    前記ソース領域（４）および前記ベースコンタクト層（５）は、同方向に延設され、前記ソース領域（４）が前記トレンチ（６）の長手方向に対して直交させられる方向に並べられていると共に、前記ベースコンタクト層（５）も前記トレンチ（６）の長手方向に対して直交させられる方向に並べられており、かつ、前記コンタクトホール（１２ａ）が前記トレンチ（６）の長手方向と同方向を長手方向として形成されていることを特徴とする炭化珪素半導体装置。
  2. 炭化珪素からなる第１または第２導電型の基板（１）と、
    前記基板（１）の上に形成され、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
    前記ドリフト層（２）の上に形成された第２導電型の炭化珪素からなるベース領域（３）と、
    前記ベース領域（３）の上層部に形成され、前記ベース領域（３）よりも高濃度の第２導電型の炭化珪素からなるベースコンタクト層（５）と、
    前記ベース領域（３）の上層部に形成され、前記ドリフト層（２）よりも高濃度の第１導電型の炭化珪素にて構成されたソース領域（４）と、
    前記ソース領域（４）の表面から前記ベース領域（３）よりも深くまで形成され、一方向を長手方向として複数本ストライプ状に形成されたトレンチ（６）と、
    前記トレンチ（６）の内壁に形成されたゲート絶縁膜（８）と、
    前記トレンチ（６）内において、前記ベース領域（３）と前記ゲート絶縁膜（８）との間に形成された炭化珪素からなる第１導電型のチャネル層と、
    前記トレンチ（６）内において、前記ゲート絶縁膜（８）の上に形成されたゲート電極（９）と、
    前記ゲート電極（９）を覆い、かつ、前記ソース領域（４）および前記ベースコンタクト層（５）を露出させるコンタクトホール（１２ａ）が形成された層間絶縁膜（１２）と、
    前記コンタクトホール（１２ａ）を通じて前記ソース領域（４）および前記ベース領域（３）に電気的に接続されたソース電極（１１）と、
    前記基板（１）の裏面側に形成されたドレイン電極（１３）とを備え、
    前記ゲート電極（９）への印加電圧を制御することで前記チャネル層に形成される蓄積型のチャネルを制御し、前記ソース領域（４）および前記ドリフト層（２）を介して、前記ソース電極（１１）および前記ドレイン電極（１３）の間に電流を流す蓄積型のＭＯＳＦＥＴを備えた炭化珪素半導体装置であって、
    前記ソース領域（４）および前記ベースコンタクト層（５）は、同方向に延設され、前記ソース領域（４）が前記トレンチ（６）の長手方向に対して直交させられる方向に並べられていると共に、前記ベースコンタクト層（５）も前記トレンチ（６）の長手方向に対して直交させられる方向に並べられており、かつ、前記コンタクトホール（１２ａ）が前記トレンチ（６）の長手方向と同方向を長手方向として形成されていることを特徴とする炭化珪素半導体装置。
  3. 前記トレンチ（６）の側面に前記ベースコンタクト層（５）が接しており、前記ベースコンタクト層（５）が隣り合うトレンチ（６）同士を繋ぐように配置されていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記トレンチ（６）の側面から前記ベースコンタクト層（５）が離間させられており、前記トレンチ（６）の側面と前記ベースコンタクト層（５）の間にも前記ソース領域（４）が形成されていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  5. 前記ベース領域（３）の下方に配置されると共に前記トレンチ（６）よりも深い位置まで形成され、前記トレンチ（６）の長手方向と交差する方向に伸びる上面レイアウトとされる第２導電型のディープ層（１０）が備えられ、該ディープ層（１０）の上面レイアウトが前記ベースコンタクト層（５）の上面レイアウトと同じであることを特徴とする請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置。
JP2010161766A 2010-07-16 2010-07-16 炭化珪素半導体装置 Expired - Fee Related JP5630114B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010161766A JP5630114B2 (ja) 2010-07-16 2010-07-16 炭化珪素半導体装置
US13/177,747 US8334541B2 (en) 2010-07-16 2011-07-07 SiC semiconductor device
CN201110206210.2A CN102339863B (zh) 2010-07-16 2011-07-15 半导体装置
DE102011079268A DE102011079268A1 (de) 2010-07-16 2011-07-15 SIC-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010161766A JP5630114B2 (ja) 2010-07-16 2010-07-16 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2012023291A JP2012023291A (ja) 2012-02-02
JP5630114B2 true JP5630114B2 (ja) 2014-11-26

Family

ID=45466237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010161766A Expired - Fee Related JP5630114B2 (ja) 2010-07-16 2010-07-16 炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US8334541B2 (ja)
JP (1) JP5630114B2 (ja)
CN (1) CN102339863B (ja)
DE (1) DE102011079268A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5638558B2 (ja) 2012-03-26 2014-12-10 株式会社東芝 半導体装置及びその製造方法
CN102664169B (zh) * 2012-05-03 2014-10-22 上海华力微电子有限公司 基于SOI的后栅型积累模式Si-NWFET制备方法
JP6077251B2 (ja) * 2012-09-28 2017-02-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR101420528B1 (ko) * 2012-12-07 2014-07-16 삼성전기주식회사 전력 반도체 소자
US9997599B2 (en) 2013-10-07 2018-06-12 Purdue Research Foundation MOS-based power semiconductor device having increased current carrying area and method of fabricating same
JP6226786B2 (ja) * 2014-03-19 2017-11-08 三菱電機株式会社 半導体装置およびその製造方法
JP6335089B2 (ja) * 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9583605B2 (en) * 2015-02-05 2017-02-28 Changzhou ZhongMin Semi-Tech Co. Ltd Method of forming a trench in a semiconductor device
JP2019096631A (ja) * 2016-04-07 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
JP6639365B2 (ja) 2016-09-16 2020-02-05 株式会社東芝 半導体装置
JP2018060943A (ja) * 2016-10-06 2018-04-12 トヨタ自動車株式会社 スイッチング素子
JP6830390B2 (ja) * 2017-03-28 2021-02-17 エイブリック株式会社 半導体装置
JP7056163B2 (ja) * 2018-01-17 2022-04-19 富士電機株式会社 半導体装置
JP7005453B2 (ja) * 2018-08-08 2022-01-21 株式会社東芝 半導体装置
CN113690296A (zh) * 2020-05-19 2021-11-23 无锡华润上华科技有限公司 沟槽栅igbt器件及其制备方法
CN112259598A (zh) * 2020-09-21 2021-01-22 倪炜江 一种沟槽型mosfet器件及其制备方法
JPWO2022113609A1 (ja) 2020-11-30 2022-06-02
JPWO2022137649A1 (ja) 2020-12-23 2022-06-30
CN113838756B (zh) * 2021-09-24 2024-08-16 南瑞联研半导体有限责任公司 一种改善Trench-IGBT晶圆微形变的器件制备方法
WO2024060261A1 (zh) * 2022-09-23 2024-03-28 华为数字能源技术有限公司 半导体器件、其制备方法、功率转换电路及车辆
CN115241282B (zh) * 2022-09-23 2023-01-10 浙江大学杭州国际科创中心 一种SiC MOSFET器件及其制备方法
CN116525683B (zh) * 2023-07-05 2023-10-31 华羿微电子股份有限公司 一种深阱型SiC Mosfet器件及制备方法
CN117038708B (zh) * 2023-09-28 2024-01-23 绍兴中芯集成电路制造股份有限公司 沟槽型场效应晶体管及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
SE9602745D0 (sv) * 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
JP3489358B2 (ja) * 1996-11-18 2004-01-19 株式会社豊田中央研究所 半導体装置の製造方法
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP2003303967A (ja) * 2002-04-09 2003-10-24 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP4179139B2 (ja) * 2003-11-14 2008-11-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7052932B2 (en) * 2004-02-24 2006-05-30 Chartered Semiconductor Manufacturing Ltd. Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
JP5194380B2 (ja) * 2006-04-28 2013-05-08 日産自動車株式会社 半導体装置
JP5135879B2 (ja) * 2007-05-21 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
JP4793390B2 (ja) * 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009302436A (ja) * 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法
JP2010225814A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2012023291A (ja) 2012-02-02
US20120012860A1 (en) 2012-01-19
US8334541B2 (en) 2012-12-18
CN102339863B (zh) 2014-07-02
CN102339863A (zh) 2012-02-01
DE102011079268A1 (de) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5630114B2 (ja) 炭化珪素半導体装置
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
JP5531787B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6277814B2 (ja) 半導体装置
JP5136674B2 (ja) 半導体装置およびその製造方法
JP5831526B2 (ja) 半導体装置およびその製造方法
JP6668798B2 (ja) 半導体装置
JP6509673B2 (ja) 半導体装置
JP2012169384A (ja) 炭化珪素半導体装置およびその製造方法
JP2012169385A (ja) 炭化珪素半導体装置
US20140339602A1 (en) Semiconductor device
JP2008085188A (ja) 絶縁ゲート型半導体装置
JP2009088198A (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
JP2009088385A (ja) 半導体装置及びその製造方法
JP2011101036A (ja) 炭化珪素半導体装置およびその製造方法
JP6866792B2 (ja) 半導体装置およびその製造方法
TW201533901A (zh) 半導體裝置
JP2010016309A (ja) 半導体装置
JP2023040134A (ja) 半導体装置
JP6639365B2 (ja) 半導体装置
JP2008306022A (ja) 半導体装置
JP7439746B2 (ja) 炭化珪素半導体装置
JP2023056697A (ja) 半導体装置およびその製造方法
US11387318B2 (en) Semiconductor device and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140922

R151 Written notification of patent or utility model registration

Ref document number: 5630114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees