CN117038708B - 沟槽型场效应晶体管及其制备方法 - Google Patents

沟槽型场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN117038708B
CN117038708B CN202311265134.1A CN202311265134A CN117038708B CN 117038708 B CN117038708 B CN 117038708B CN 202311265134 A CN202311265134 A CN 202311265134A CN 117038708 B CN117038708 B CN 117038708B
Authority
CN
China
Prior art keywords
well
region
source
doped region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311265134.1A
Other languages
English (en)
Other versions
CN117038708A (zh
Inventor
罗顶
徐承福
韩玉亮
陆珏
樊如雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202311265134.1A priority Critical patent/CN117038708B/zh
Publication of CN117038708A publication Critical patent/CN117038708A/zh
Application granted granted Critical
Publication of CN117038708B publication Critical patent/CN117038708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种沟槽型场效应晶体管及其制备方法。该沟槽型场效应晶体管中，将阱区设置为具有多个沿着栅极结构的延伸方向依次排布的第一阱掺杂区，并在第一阱掺杂区内形成有第一源掺杂区，从而在晶体管器件正向导通时，使得每一个第一阱掺杂区内均可反型形成横向导电沟道和纵向导电沟道，大大增加了晶体管器件的沟道密度，有效提高晶体管器件的电流导通能力。

Description

沟槽型场效应晶体管及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种沟槽型场效应晶体管及其制备方法。
背景技术
沟槽型场效应晶体管的导电沟道垂直设置，相比于平面型场效应晶体管而言，沟槽型场效应晶体管可以实现更加紧凑的元胞排布，达到更高的电流导通密度。
针对高电压、大电流的工作环境下，通常要求所采用的场效应晶体管具备高耐压特性，此时例如可使用碳化硅基场效应晶体管代替硅基场效应晶体管。具体来说，碳化硅（SiC）是一种带隙高于硅（Si）的宽带隙半导体材料，碳化硅的击穿电场高于硅的击穿电场，与硅相比碳化硅即使在高温条件下也可以保持稳定性，因此与硅基场效应晶体管相比碳化硅基场效应晶体管具有高击穿电压和优异的散热性。
然而，随着半导体技术的发展，仍然有必要对沟槽型场效应晶体管做进一步的优化改进，其中包括了使器件在较小尺寸下仍具备较大的沟道密度，进而提升器件的电流导通能力。尤其是，在对晶体管器件的某一性能进行优化时，可能还会以牺牲器件的电流导通能力为代价，此时提高晶体管器件的沟道密度以确保器件的电流导通能力尤为重要。
发明内容
本发明的目的在于提供一种沟槽型场效应晶体管，用于改善晶体管器件的电流导通能力。
为此，本发明提供了一种沟槽型场效应晶体管，包括：栅极结构，形成在一衬底中并沿着第一方向延伸；阱区，形成在所述衬底中并位于所述栅极结构的侧边，所述阱区包括多个沿着第一方向依次排布的第一阱掺杂区；以及，源区，形成在所述阱区中，所述源区包括多个第一源掺杂区，所述第一源极掺杂区形成在所述第一阱掺杂区内。
可选的，所述阱区还包括第二阱掺杂区，所述第二阱掺杂区形成在相邻的第一阱掺杂区之间并连接相邻的第一阱掺杂区，所述第二阱掺杂区的底边界高于所述第一阱掺杂区的底边界。
可选的，所述源区还包括多个第二源掺杂区，所述第二源掺杂区形成在相邻的第一源掺杂区之间并连接相邻的第一源掺杂区，所述第二源掺杂区的底边界高于所述第一源掺杂区的底边界。
可选的，所述第一阱掺杂区内形成有源极沟槽，所述第一源掺杂区形成在所述源极沟槽的内壁中。
可选的，所述第一阱掺杂区的侧向截面形状包括三角形、V字形、梯形、矩形或者半圆形。
可选的，所述第一阱掺杂区具有相对于所述第一源掺杂区向下扩展出的纵向尺寸和相对于所述第一源掺杂区侧向扩展出的横向尺寸，所述纵向尺寸大于所述横向尺寸。
可选的，所述第一阱掺杂区包括靠近栅极结构的内侧部分和远离栅极结构的外侧部分。其中，所述栅极结构的至少内侧部分沿着高度方向向下扩展至所述栅极结构的1/3高度位置的下方，并且所述内侧部分的底部不低于所述栅极结构的底部。
可选的，所述栅极结构的外侧部分沿着高度方向向下扩展至所述栅极结构的下方。
本发明还提供了一种沟槽型场效应晶体管的制备方法，包括：提供一衬底；执行第一离子注入工艺，以在所述衬底内形成阱区，所述阱区包括多个沿着第一方向依次排布第一阱掺杂区；执行第二离子注入工艺，以在所述阱区内形成源区，所述源区包括形成在所述第一阱掺杂区内的第一源掺杂区；刻蚀所述衬底，以在所述衬底内形成栅极沟槽，所述栅极沟槽沿着第一方向延伸并横穿所述多个第一阱掺杂区；以及，填充栅极材料至所述栅极沟槽中，以形成栅极结构。
可选的，所述阱区还包括位于相邻的第一阱掺杂区之间的第二阱掺杂区。其中，执行所述第一离子注入工艺以形成所述阱区的方法包括：利用掩模版在所述衬底上定义出第一阱掺杂区的掺杂区域；执行第一次离子注入过程，以在所述衬底内形成多个所述第一阱掺杂区；以及，在无掩模下对所述衬底执行第二次离子注入过程，以使相邻的第一阱掺杂区之间注入有离子而形成所述第二阱掺杂区。
可选的，所述源区还包括位于相邻的第一源掺杂区之间的第二源掺杂区。其中，执行所述第二离子注入工艺以形成所述源区的方法包括：利用掩模版在所述衬底上定义出第一源掺杂区的掺杂区域；执行第一次离子注入过程，以在所述第一阱掺杂区内形成所述第一源掺杂区；以及，在无掩模下对所述衬底执行第二次离子注入过程，以使相邻的第一源掺杂区之间注入有离子而形成第二源掺杂区。
可选的，在所述阱区内形成源区的方法包括：在形成所述阱区之后，刻蚀所述衬底以在所述第一阱掺杂区内形成源极沟槽；以及，执行所述第二离子注入工艺，以至少将离子注入至所述源极沟槽的内壁中用于形成所述第一源掺杂区。
可选的，所述第一阱掺杂区和所述第一源掺杂区的制备方法包括：在所述衬底上形成掩模层，所述掩模层中形成有多个开口，所述开口对应于所述第一阱掺杂区的掺杂区域；在所述掩模层的掩模下执行第一离子注入工艺，以在所述开口的衬底内形成所述第一阱掺杂区；以及，在所述掩模层的侧壁上形成侧墙，并在所述掩模层和所述侧墙的掩模下执行第二次离子注入工艺，以在所述第一阱掺杂区内形成所述第一源掺杂区。
在本发明提供的沟槽型场效应晶体管中，将阱区设置为具有多个沿着栅极结构的延伸方向依次排布的第一阱掺杂区，并在第一阱掺杂区内形成有第一源掺杂区。如此一来，在晶体管器件正向导通时，使得每一个第一阱掺杂区内均可反型形成横向导电沟道和纵向导电沟道，大大增加了晶体管器件的沟道密度，相当于增加了晶体管器件的导电沟道的宽度，进而可提高晶体管器件的电流导通能力。
进一步的方案中，还可使第一阱掺杂区在衬底内向下扩展至更深位置，以提高器件的耐压性能。应当认识到，此时虽然会引起对应区域的纵向导电沟道的长度增加，导致该区域的导通电阻增大；但是，基于本发明中针对阱区和源区的独特设计，能够有效提高晶体管器件的沟道密度，有利于整体上降低器件的导通电阻。因此，本发明提供的沟槽型场效应晶体管，有利于在提高器件的耐压性能的同时，保障晶体管器件的电流导通能力。
附图说明
图1为一种沟槽型场效应晶体管的结构示意图。
图2为本发明实施例一中的沟槽型场效应晶体管的结构示意图。
图3-图5为本发明实施例一中的沟槽型场效应晶体管的其中一种制备方法在其制备过程中的结构示意图。
图6-图7为本发明实施例一中的沟槽型场效应晶体管的另一种制备方法在其制备过程中的结构示意图。
图8为本发明实施例二中的沟槽型场效应晶体管的结构示意图。
图9-图11为本发明实施例二中的沟槽型场效应晶体管在其制备过程中的结构示意图。
图12为本发明实施例三中的一种沟槽型场效应晶体管的结构示意图。
图13-图14为本发明实施例三中的一种沟槽型场效应晶体管在其制备过程中的结构示意图。
图15为本发明实施例三中的另一种沟槽型场效应晶体管的结构示意图。
图16为本发明实施例四中的沟槽型场效应晶体管的结构示意图。
图17为本发明实施例四中的一种沟槽型场效应晶体管沿着第一方向的剖面示意图。
图18-图22为本发明实施例五中的多种沟槽型场效应晶体管的结构示意图。
其中，附图标记如下：100-衬底；200-栅极结构；210-栅极介质层；220-栅极导电层；310-第一阱掺杂区；320-第二阱掺杂区；410-第一源掺杂区；420-第二源掺杂区；510-掩模层；520-侧墙。
具体实施方式
承如背景技术所述，现有技术中采用沟槽型场效应晶体管可以实现更加紧凑的元胞排布，达到更高的电流导通密度。以及，为了提高器件的耐压性能，还可采用碳化硅基场效应晶体管代替硅基场效应晶体管。即使目前的晶体管器件的性能已经得到较大的改进，但是随着技术的发展，仍然还有必要对其做进一步的优化，其中包括如何提升器件的电流导通能力。而在面对器件的电流导通能力和器件的其他性能存在冲突而难以平衡的情况下，提高器件的电流导通能力也变的尤为重要。
例如可参考图1所示的一种沟槽型场效应晶体管的结构示意图，如图1所示，针对沟槽型场效应晶体管而言，由于其栅极结构20位于衬底10中的栅极沟槽内，因此在栅极沟槽的底角位置（如图1中的虚线圈所示）会聚集极高的电场强度，长时间工作在高电场下极易导致栅极介质层21发生退化，器件可靠性下降。尤其是，针对碳化硅基的沟槽型场效应晶体管来说，由于碳化硅材料可以承受较大的击穿电场强度，因此碳化硅基场效应晶体管的栅极介质层在反向阻断时所承受的电场强度也更大，严重影响了碳化硅基器件的长期可靠性。
为了提高沟槽型场效应晶体管的耐压性能，通常可使阱区30进一步向下扩展至更深位置，以将所对应的PN结引入至衬底10的更深位置而更靠近栅极沟槽的底部。如此一来，即可通过PN结的耗尽区屏蔽栅极沟槽的底角位置，从而降低沟槽底角的栅极介质层21所承受的电场强度，提高器件的耐压性能。然而，随着阱区30的深度扩展，使得晶体管器件的沟道长度增加，进而导致晶体管器件的导通电阻Ron增大，影响器件的电流导通能力。
对此，本发明提供了一种提高沟槽型场效应晶体管的电流导通能力的技术构思。具体的，本发明提供的沟槽型场效应晶体管包括：栅极结构，形成在一衬底中并沿着第一方向延伸；形成在所述衬底中的阱区，所述阱区位于所述栅极结构的侧边，并且所述阱区包括多个沿着第一方向依次排布的第一阱掺杂区；以及，形成在所述阱区中的源区，所述源极包括多个第一源掺杂区，所述第一源掺杂区形成在所述第一阱掺杂区内。
即，本发明提供的沟槽型场效应晶体管中，在栅极结构的侧边依次排布有多个第一阱掺杂区和第一源掺杂区，每一组第一阱掺杂区和第一源掺杂区的组合均可界定出横向导电沟道和纵向导电沟道，大大增加了晶体管器件的沟道密度，提高晶体管器件的电流导通能力。
以下结合附图和具体实施例对本发明提出的沟槽型场效应晶体管及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
<实施例一>
图2为本发明实施例一中的沟槽型场效应晶体管的结构示意图，如图2所示，该沟槽型场效应晶体管包括：形成在一衬底100内的栅极结构200、阱区（包括第一阱掺杂区310）和源区（包括第一源掺杂区410）。
其中，所采用的衬底100例如为硅衬底或者碳化硅衬底。以碳化硅衬底为例，由此可形成碳化硅基场效应晶体管（SiC MOSFET），需要说明的是，相对于平面型的SiC MOSFET而言，沟槽型的SiC MOSFET的沟道迁移率可更进一步提升。具体来说，平面型的沟道晶面通常为（0001），其沟道迁移率通常在10~30cm2/Vs；而沟槽型的沟道晶面通常为（1120），其沟道迁移率可以做到35~10030cm2/Vs，沟槽型的SiC MOSFET的沟道电阻更低，有助于提高器件的导通能力。
进一步的，该碳化硅衬底例如包括基底和外延生长在该基底上的碳化硅外延层，栅极结构200、阱区和源区可均形成在该碳化硅外延层内。以及，碳化硅外延层具体为第一导电类型的外延层，阱区具体为第二导电类型的掺杂区，源区具体为第一导电类型的掺杂区，第一导电类型和第二导电类型中的一者为N型，另一者为P型，在一示例中，以第一导电类型是N型、第二导电类型是P型为例进行说明。
继续参考图2所示，栅极结构200为沟槽型栅极结构，其形成在衬底100内并沿着第一方向（X方向）延伸。即，在衬底100内形成有沿着第一方向（X方向）延伸的栅极沟槽，栅极结构200形成在该栅极沟槽内。其中，该栅极结构200包括栅极介质层210和栅极导电层220，栅极介质层210形成在栅极沟槽的内壁上，栅极导电层220形成在栅极介质层210上并填充栅极沟槽。
进一步的，阱区形成在衬底100内并位于栅极结构100的侧边。本实施例中，该阱区包括多个沿着第一方向（X方向）依次排布的第一阱掺杂区310，其中多个第一阱掺杂区310可以相同间距或者不同间距依次排布，以及相邻的第一阱掺杂区310之间的距离可小于等于第一阱掺杂区310的在第一方向上的宽度尺寸。在一示例中，该阱区（包括第一阱掺杂区310）具备第二导电类型（例如，P型），其例如可通过离子注入的方式形成。
更进一步的，源区形成在阱区中，而相应的位于栅极结构200的侧边。本实施例中，源极包括多个第一源掺杂区410，第一源掺杂区410形成在第一阱掺杂区310内。具体的，每一个第一阱掺杂区310内均配置有第一源掺杂区410，由此构成一组导电沟道。
继续参考图2所示，第一阱掺杂区310由衬底100的顶表面向内扩展至第一深度位置，第一源掺杂区410在第一阱掺杂区310内由衬底100的顶表面向内扩展至第二深度位置，并且第二深度位置高于第一深度位置。如此，以使第一阱掺杂区310相对于第一源掺杂区410向下扩展至更深位置，而第一阱掺杂区310相对于第一源掺杂区410向下扩展出的部分，即可在晶体管器件正向导通时反型形成纵向导电沟道（如图2中的纵向虚线所示）。以及，第一源掺杂区410的宽度小于第一阱掺杂区310的宽度，使得第一阱掺杂区310相对于第一源掺杂区410侧向延伸出，而第一阱掺杂区310侧向延伸出的部分，即可在晶体管器件正向导通时反型形成横向导电沟道（如图2中的横向虚线所示）。尤其是，本实施例中，第一源掺杂区410的两侧均可形成有横向导电沟道，大大提高了晶体管器件的沟道密度。
也就是说，在该晶体管器件正向导通时，每一组导电沟道内均可产生有横向导电沟道（如图2中的横向虚线所示）和纵向导电沟道（如图2中的纵向虚线所示），大大增加了晶体管器件的沟道密度，相当于增加了晶体管器件的导电沟道的宽度，提高晶体管器件的电流导通能力。
接着结合图1和图2，在图1所示的沟槽型场效应晶体管中，其导电沟道仅包括纵向导电沟道（如图1中的纵向虚线所示），其导电沟道的宽度难以在不增加器件尺寸的基础上得以扩大。而与传统的场效应晶体管相比，本实施例中的场效应晶体管可以在不增加器件尺寸的基础上，增大导电沟道的宽度，降低晶体管器件的导通电阻Ron，进而提高晶体管器件的电流导通能力。
本实施例中，第一阱掺杂区310具有相对于第一源掺杂区410在高度方向（Z方向）上向下扩展出的纵向尺寸和相对于第一源掺杂区410在水平方向（X方向）上侧向扩展出的横向尺寸。进一步的方案中，还可使第一阱掺杂区310的纵向尺寸大于其横向尺寸。
需要说明的是，本实施例中的各个第一阱掺杂区310间隔排布，相应的使各个第一源掺杂区410也相互间隔，从而在衬底100内使得各个第一阱掺杂区310之间、各个第一源掺杂区410之间没有物理连接。对此，则在进一步的方案中，可以通过衬底100上的互连结构（图中未示出）实现各个第一阱掺杂区310之间相互电连接、各个第一源掺杂区410之间相互电连接。例如，可在衬底100上形成源极金属层，所述源极金属层电连接各个第一源掺杂区410。
针对如上所述的沟槽型场效应晶体管，下面对其制备方法进行说明。具体的，沟槽型场效应晶体管的制备方法包括：对衬底执行第一离子注入工艺，以在所述衬底内形成阱区，所述阱区包括多个沿着第一方向依次排布第一阱掺杂区；对衬底执行第二离子注入工艺，以在所述阱区内形成源区，所述源区包括形成在所述第一阱掺杂区内的第一源掺杂区；刻蚀所述衬底，以在所述衬底内形成沿着第一方向延伸的栅极沟槽，所述栅极沟槽横穿多个第一阱掺杂区，以使剩余的第一阱掺杂区位于栅极沟槽的侧边；以及，填充栅极材料至所述栅极沟槽中以形成栅极结构。
为了更明晰的解释本实施例中的晶体管器件的制备方法，下面结合图3-图5对制备本实施例中的晶体管器件的其中一种方法进行说明，其中图3-图5为本发明实施例一中的沟槽型场效应晶体管在其制备过程中的结构示意图。
首先参考图3所示，提供一衬底100，该衬底100具体可包括基底和外延生长在该基底上的外延层，该外延层具体为第一导电类型（例如为N型）的外延层。在一示例中，该外延层可进一步为碳化硅外延层，由此形成碳化硅基的沟槽型场效应晶体管。
继续参考图3所示，对衬底100执行第一离子注入工艺（例如P型离子注入工艺），以在该衬底100内形成多个第一阱掺杂区310，第一阱掺杂区310具体为沿着第二方向（Y方向）延伸的条状结构，以及多个第一阱掺杂区310沿着第一方向（X方向）依次排布。
接着参考图4所示，对衬底100执行第二离子注入工艺（例如N型离子注入工艺），以在第一阱掺杂区310内形成第一源掺杂区410。其中，第一源掺杂区410相应的沿着第二方向（Y方向）延伸，以及多个第一源掺杂区410沿着第一方向（X方向）依次排布。进一步的，第一源掺杂区410在衬底100内的注入深度高于第一阱掺杂区310的注入深度，以使第一源掺杂区410完全位于第一阱掺杂区310内。
接着参考图5所示，刻蚀衬底100，以在该衬底100内形成沿着第一方向（X方向）延伸的栅极沟槽200a，栅极沟槽200a横穿多个第一阱掺杂区310和多个第一源掺杂区410，以使剩余的第一阱掺杂区310和第一源掺杂区410位于栅极沟槽200a的侧边。具体的，栅极沟槽200a的深度更低于第一阱掺杂区310的深度。
接着结合图2所示，填充栅极材料至栅极沟槽200a中以形成栅极结构200。该栅极结构200的制备方法具体包括：在栅极沟槽200a的侧壁和底部上形成栅极介质层210，之后在栅极介质层210上形成栅极导电层220。
进一步的方案中，还可在衬底100的顶表面上形成源极金属层，并使各个第一源掺杂区410均连接至该源极金属层上。
针对本实施例中的晶体管器件，下面结合图6-图7对其另一种制备方法进行说明，图6-图7为本发明实施例一中的沟槽型场效应晶体管其另一种制备方法在其制备过程中的结构示意图。与上述制备方法不同的是，该方法中针对第一源掺杂区410的注入区域可通过自对准方式定义出。
首先参考图6所示，在衬底100上形成掩模层510，该掩模层510中形成有多个开口，所述开口即对应于第一阱掺杂区的掺杂区域，因此在掩模层510的掩模下执行第一离子注入工艺（例如P型离子注入工艺），即可在所述开口的衬底100内形成第一阱掺杂区310。
接着参考图7所示，保留该掩模层510，并在该掩模层510的侧壁上自对准形成侧墙520。该侧墙520的制备方法具体包括：在衬底100上沉积侧墙材料层，该侧墙材料层覆盖掩模层510的顶表面和侧壁，以及还覆盖所述开口的底部；以及，执行刻蚀工艺，以去除侧墙材料层中覆盖掩模层510的顶表面的部分和覆盖开口底部的部分，并保留侧墙材料层中覆盖掩模层510侧壁的部分以构成所述侧墙520。
接着，即可在掩模层510和侧墙520的掩模下，对衬底100执行第二次离子注入过程（例如N型离子注入工艺），以在第一阱掺杂区310内形成第一源掺杂区410。
之后，即可去除该掩模层510和侧墙520，并在衬底100内形成沿着第一方向（X方向）延伸的栅极结构。其中，形成栅极结构的方法与上述示例类似，此处不再赘述。
<实施例二>
与实施例一不同的是，本实施例中的阱区还包括第二阱掺杂区，用于连接相邻的第一阱掺杂区。在此基础上，还可使源区还包括多个第二源掺杂区，该第二源掺杂区形成在第二阱掺杂区内。
图8为本发明实施例二中的沟槽型场效应晶体管的结构示意图，如图8所示，该沟槽型场效应晶体管中，阱区还包括第二阱掺杂区320，第二阱掺杂区320位于相邻的第一阱掺杂区310之间，并连接相邻的第一阱掺杂区310，以及第二阱掺杂区320的底边界高于第一阱掺杂区310的底边界。以及，源区还包括第二源掺杂区420，第二源掺杂区420位于相邻的第一源掺杂区410之间并连接相邻的第一源掺杂区410，以及第二源掺杂区420的底边界高于第一源掺杂区410的底边界。
具体的，第二阱掺杂区320由衬底100的顶表面向内扩展至第三深度位置，第二源掺杂区420在第二阱掺杂区320内由衬底100的顶表面向内扩展至第四深度位置，并且第四深度位置高于第三深度位置。如此，即可使第二阱掺杂区320相对于第二源掺杂区420向下延伸出，第二阱掺杂区320向下延伸出的部分即可在晶体管器件正向导通时产生纵向导电沟道，进一步提高晶体管器件的沟道密度。
如上所述，第一阱掺杂区310扩展至第一深度位置，第一源掺杂区410扩展至第二深度位置，本实施例中具体使第一深度位置低于第二深度位置，第二深度位置低于第三深度位置，第三深度位置低于第四深度位置，进而在该晶体管器件正向导通时，于第一源掺杂区410的下方和第二源掺杂区420的下方均产生有纵向导电沟道，于第一源掺杂区410的侧边形成有横向导电沟道。
本实施例中，相邻的第一阱掺杂区310通过第二阱掺杂区320相互连接，使得阱区在第一方向（X方向）一体连接，以及相邻的第一源掺杂区410通过第二源掺杂区420相互连接，使得源区在第一方向（X方向）也一体连接，从而可简化例如源极金属层的结构，并且还能够进一步提高器件的沟道密度。
针对如上所述的沟槽型场效应晶体管，下面结合图9-图11对其制备方法进行说明。其中图9-图11为本发明实施例二中的沟槽型场效应晶体管在其制备过程中的结构示意图。
首先参考图9所示，提供一衬底100。如上所述，该衬底100具有第一导电类型（例如为N型）的外延层，该外延层可进一步为碳化硅外延层。
继续参考图9所示，对衬底100执行第一离子注入工艺（例如P型离子注入工艺），以在该衬底100内形成阱区，本实施例中的阱区包括多个第一阱掺杂区310和第二阱掺杂区320。具体的，第一阱掺杂区310从衬底的顶表面向内扩展至第一深度位置并沿着第二方向（Y方向）延伸，本实施例中将相邻的第一阱掺杂区310之间的部分定义为第二阱掺杂区320，第二阱掺杂区320从衬底的顶表面向内扩展至第三深度位置，第三深度位置高于第一深度位置。
具体示例中，利用第一离子注入工艺形成阱区的方法包括：首先利用掩模版在衬底100上定义出第一阱掺杂区的掺杂区域，接着执行第一次离子注入过程，以在衬底100内形成多个第一阱掺杂区310，第一阱掺杂区310具体沿着第二方向（Y方向）延伸，以及多个第一阱掺杂区310沿着第一方向（X方向）依次排布；之后，在完全暴露出沟槽型场效应晶体管的器件区的情况下，对衬底100执行第二次离子注入过程，以使相邻的第一阱掺杂区310之间也注入有离子而形成第二阱掺杂区320。
接着参考图10所示，对衬底100执行第二离子注入工艺（例如N型离子注入工艺），以在阱区内形成源区。本实施例中，源区包括第一源掺杂区410和第二源掺杂区420，其中第一源掺杂区410形成在第一阱掺杂区310内，第二源掺杂区420形成在相邻的第一源掺杂区410之间并连接相邻的第一源掺杂区410。具体的，第一源掺杂区410从衬底的顶表面向内扩展至第二深度位置并沿着第二方向（Y方向）延伸，本实施例中将相邻的第一源掺杂区410之间的部分定义为第二源掺杂区420，第二源掺杂区420从衬底的顶表面向内扩展至第四深度位置，第四深度位置高于第二深度位置。
具体示例中，利用第二离子注入工艺形成源区的方法包括：首先利用掩模版在衬底100上定义出第一源掺杂区的掺杂区域，接着执行第一次离子注入过程，以在衬底100内形成多个第一源掺杂区410，第一源掺杂区410具体沿着第二方向（Y方向）延伸，以及多个第一源掺杂区410沿着第一方向（X方向）依次排布；之后，在完全暴露出沟槽型场效应晶体管的器件区的情况下，对衬底100执行第二次离子注入过程，以使相邻的第一源掺杂区410之间也注入有离子而形成第二源掺杂区420。
接着参考图11所示，刻蚀衬底100，以在该衬底100内形成沿着第一方向（X方向）延伸的栅极沟槽200a。其中，栅极沟槽200a的深度更低于第一阱掺杂区310的深度。
接着结合图8所示，填充栅极材料至栅极沟槽200a中以形成栅极结构200。栅极结构200的制备方法可参考上述实施例，此处不再赘述。
<实施例三>
与上述实施例不同的是，本实施例中的第一阱掺杂区内形成有源极沟槽，第一源掺杂区形成在源极沟槽的内壁中。具体可通过对源极沟槽执行离子注入工艺，以将第一源掺杂区形成在源极沟槽的内壁中。
图12为本发明实施例三中的沟槽型场效应晶体管的结构示意图，如图12所示，该沟槽型场效应晶体管中，第一阱掺杂区310内形成有源极沟槽410a，第一源掺杂区410即形成在源极沟槽的内壁中。
具体示例中，可通过对衬底100执行第二导电类型（例如P型）的离子注入工艺，以在衬底100内形成由衬底顶表面向内扩展的第一阱掺杂区310，接着刻蚀第一阱掺杂区310以形成源极沟槽410a，之后执行第一导电类型（例如N型）的离子注入工艺，以将离子注入至源极沟槽410a的内壁中，进而形成第一源掺杂区410。该第一源掺杂区410与源极沟槽410a的沟槽形状相对应，例如，本实施例中的源极沟槽410a为矩形，则第一源掺杂区410相应呈U字型结构；其他实施例中，第一源掺杂区410还可以呈V字型结构或者碗状结构等。
需要说明的是，实施例一和实施例二中，利用离子注入工艺形成第一源掺杂区410时，离子从衬底顶表面向内注入至第二深度位置，因此离子的注入深度较大。然而本实施例中，利用离子注入工艺形成第一源掺杂区410时，离子由源极沟槽410a的内壁向内扩展，此时离子的注入深度较小，可以实现在较低的能量下实现离子注入，形成满足要求的第一源掺杂区410。其中，第一源掺杂区410具有在源极沟槽410a的侧壁上侧向扩展的横向尺寸和在源极沟槽410a的底部向下扩展的纵向尺寸，横向尺寸和纵向尺寸可以相同，也可以不同。
针对本实施例中的沟槽型场效应晶体管，下面结合图13-图14对其制备方法进行说明。其中图13-图14为本发明实施例三中的沟槽型场效应晶体管在其制备过程中的结构示意图。
首先参考图13所示，提供一衬底100。如上所述，该衬底100具有第一导电类型（例如为N型）的外延层，该外延层可进一步为碳化硅外延层。
继续参考图13所示，对衬底100执行第一离子注入工艺（例如P型离子注入工艺），以在该衬底100内形成阱区，本实施例中的阱区包括多个沿着第二方向（Y方向）延伸的第一阱掺杂区310。
继续参考图13所示，刻蚀衬底100，以在第一阱掺杂区310内形成源极沟槽410a，该源极沟槽410a相应的沿着第一阱掺杂区310的延伸方向延伸，即沿着第二方向（Y方向）延伸。
接着参考图14所示，对衬底100执行第二离子注入工艺（例如N型离子注入工艺），以在阱区内形成源区，本实施例中的源区包括第一源掺杂区410，所述第一源掺杂区410形成在源极沟槽410a的内壁中。具体的，所采用的第二离子注入工艺例如包括倾斜离子注入，以使离子可被注入至源极沟槽410a的侧壁中。
之后，还包括：刻蚀衬底100，以在该衬底100内形成沿着第一方向（X方向）延伸的栅极沟槽200a，并填充栅极材料至栅极沟槽200a中以形成栅极结构200。栅极沟槽和栅极结构200的制备方法可参考上述实施例，此处不再赘述。
此外，图12所示的晶体管器件结构是在实施例一中的晶体管器件的基础上所作出的变形；而应当认识到，本实施例中的第一源掺杂区的结构同样适用于实施例二中的晶体管器件。
例如参考图15所示的沟槽型场效应晶体管的结构示意图，在图15所示的晶体管器件中其阱区包括第一阱掺杂区310和第二阱掺杂区320，源区包括第一源掺杂区410和第二源掺杂区420，第一源掺杂区410形成在源极沟槽410a的内壁中，第二源掺杂区420连接第一源掺杂区410对应在源极沟槽410a的侧壁顶部的部分。
进一步的，在制备例如图15所示的沟槽型场效应晶体管时，其具体可以在形成阱区（例如图9所示）之后，刻蚀衬底100以形成源极沟槽，接着利用第二离子注入工艺，将所述第一源掺杂区410形成在源极沟槽的内壁中，以及在源极沟槽侧边的衬底表面内形成第二源掺杂区420。
<实施例四>
与上述实施例不同的是，本实施例中的第一阱掺杂区在衬底内向下扩展至更低深度。
在一示例中，可使第一阱掺杂区其远离栅极结构的外侧部分扩展至更低深度，该外侧部分的扩展深度可不低于栅极结构的底部位置，也可低于栅极结构的底部位置。进一步的，还可使第一阱掺杂区其靠近栅极结构的内侧部分也扩展至更低深度，该内侧部分的扩展深度不低于栅极结构的底部位置，以确保在该内侧部分中可反型形成有效的导电沟道。应当认识到，第一阱掺杂区中的内侧部分即为在第二方向（Y方向）上更靠近栅极结构200的部分，而外侧部分即位于内侧部分背离栅极结构的一侧。
下面结合图16所示的本发明实施例四中的沟槽型场效应晶体管的结构示意图，该示例中，晶体管器件的第一阱掺杂区310例如可整体向下扩展至更深位置，此时可使第一阱掺杂区310整体向下扩展至栅极结构200的1/3高度位置（1/3H）的下方，并且扩展的深度不低于栅极结构200的底部位置。
而其他示例中，例如可结合图17所示，图17具体为图16所示的沟槽型场效应晶体管沿着Y方向的剖面示意图。如图17所示，在该示例中，可使第一阱掺杂区310中靠近栅极结构200的内侧部分311的扩展深度不低于栅极结构200的底部位置（例如，第一阱掺杂区310中靠近栅极结构的内侧部分311向下扩展至栅极结构的1/3高度位置的下方），而第一阱掺杂区320中远离栅极结构200的外侧部分312的扩展深度可低于栅极结构200的底部位置，即，第一阱掺杂区320中远离栅极结构200的外侧部分312的向下扩展至栅极结构200的下方。
也就是说，本实施例中的第一阱掺杂区310的底部可以更靠近栅极结构200的沟槽底角，进而在晶体管器件反向阻断时，使得第一阱掺杂区310所对应的PN结的耗尽区可以屏蔽栅极沟槽的底角位置，降低沟槽底角的栅极介质层210所承受的电场强度，提高器件的耐压性能。尤其是，当第一阱掺杂区320的外侧部分可向下扩展至更深的位置时，即能够更好的屏蔽栅极沟槽的底角位置，进一步提高器件的耐压性能。
需要说明的是，虽然第一阱掺杂区310其靠近栅极结构的内侧部分311向下扩展至更深位置，使得对应区域的纵向导电沟道的长度增加，而容易引起该区域的导通电阻Ron增大；但是，本实施例中基于第一阱掺杂区310和第一源掺杂区410的这一独特设计，大大提高了晶体管器件的沟道密度，从而可补偿第一阱掺杂区310内的纵向导电沟道其增大的导通电阻，有效保障了晶体管器件的电流导通能力。因此，本实施例提供的晶体管器件，其可以在提高器件的耐压性能的同时，保障晶体管器件的电流导通能力。
可选的方案中，在第一阱掺杂区310向下扩展至更深位置时，还可进一步使第一源掺杂区410也向下扩展至更深位置，例如可使第一源掺杂区410中靠近栅极结构的部分向下扩展至栅极结构200的2/3高度位置（2/3H）至1/3高度位置（1/3H）之间。如此，以降低因第一阱掺杂区310的扩展而导致对应的纵向导电沟道的导通电阻的增大幅度。而针对第一阱掺杂区310的外侧部分312扩展至栅极结构200下方的情况下，则可使第一源掺杂区410在对应区域内也进一步向下扩展至低于栅极结构200的位置，例如图17所示。
应当认识到，图16和图17所示的晶体管器件是在实施例二所示的晶体管器件的基础上所作出的变形；然而，本实施例中的技术构思同样适用于实施例一和实施例四中的晶体管器件，此处不再赘述。
此外，在制备本实施例中的晶体管器件时，即可利用增大第一离子注入工艺的注入能量，以增大第一阱掺杂区310的注入深度。以及，在需要增大第一源掺杂区410的注入深度的情况下，也可相应的提高第二离子注入工艺的注入能量。
<实施例五>
本实施例中列举了多种不同于上述实施例中的晶体管器件的变形示例。具体来说，在上述实施例中其第一阱掺杂区310的纵向截面呈现为矩形，而在本实施中的第一阱掺杂区310的纵向截面例如可以为三角形、V字形、碗状、半圆形或者梯形等。以及，第一源掺杂区410的纵向截面的形状也可以相应的调整。
例如在图18所示的晶体管器件中，其第一阱掺杂区310的纵向截面为三角形或者V字形，第一源掺杂区410的纵向截面也可以为三角形或者V字形。在图19所示的晶体管器件中，其第一阱掺杂区310的纵向截面呈碗状结构或者半圆形，第一源掺杂区410的纵向截面也可呈碗状结构或者半圆形。在图20所示的晶体管器件中，其第一阱掺杂区310的纵向截面为梯形，第一源掺杂区410的纵向截面也可以为梯形。
此外，针对将第一阱掺杂区310进一步扩展至更深位置，以提高器件的耐压性能的这一方案中，则可使第一阱掺杂区310中向下扩展的下部分的截面形状和第一阱掺杂区310的上部分的截面形状相同，也可以不同。
例如在图16所示的晶体管器件中，第一阱掺杂区310的上部分（形成有第一源掺杂区410的部分）和下部分（相对于第一源掺杂区410向下扩展出的部分）的截面形状均为矩形。然而，在图21-图22所示的晶体管器件中，第一阱掺杂区310的上部分和下部分的截面形状并不相同。在图21中第一阱掺杂区310的上部分的截面形状为三角形或者V字形，而第一阱掺杂区310的下部分的截面形状则为矩形；类似的，在图22中第一阱掺杂区310的上部分的截面形状为半圆形，而第一阱掺杂区310的下部分的截面形状为矩形。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。以及，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。

Claims (14)

1.一种沟槽型场效应晶体管，其特征在于，包括：
栅极结构，形成在一衬底中并沿着第一方向延伸；
阱区，形成在所述衬底中并位于所述栅极结构的侧边，所述阱区包括多个沿着第一方向依次排布的第一阱掺杂区；以及，
源区，形成在所述阱区中并被所述阱区围绕在内，所述源区包括多个第一源掺杂区，所述第一源掺杂区形成在所述第一阱掺杂区内。
2.如权利要求1所述的沟槽型场效应晶体管，其特征在于，所述阱区还包括第二阱掺杂区，所述第二阱掺杂区形成在相邻的第一阱掺杂区之间并连接相邻的第一阱掺杂区，所述第二阱掺杂区的底边界高于所述第一阱掺杂区的底边界。
3.如权利要求2所述的沟槽型场效应晶体管，其特征在于，所述源区还包括多个第二源掺杂区，所述第二源掺杂区形成在相邻的第一源掺杂区之间并连接相邻的第一源掺杂区，所述第二源掺杂区的底边界高于所述第一源掺杂区的底边界。
4.如权利要求1所述的沟槽型场效应晶体管，其特征在于，所述第一阱掺杂区内形成有源极沟槽，所述第一源掺杂区形成在所述源极沟槽的内壁中。
5.如权利要求1所述的沟槽型场效应晶体管，其特征在于，所述第一阱掺杂区的侧向截面形状包括三角形、V字形、梯形、矩形或者半圆形。
6.如权利要求1所述的沟槽型场效应晶体管，其特征在于，所述沟槽型场效应晶体管为碳化硅基的沟槽型场效应晶体管。
7.如权利要求1-6任一项所述的沟槽型场效应晶体管，其特征在于，所述第一阱掺杂区具有相对于所述第一源掺杂区向下扩展出的纵向尺寸和相对于所述第一源掺杂区侧向扩展出的横向尺寸，所述纵向尺寸大于所述横向尺寸。
8.如权利要求7所述的沟槽型场效应晶体管，其特征在于，所述第一阱掺杂区包括靠近栅极结构的内侧部分和远离栅极结构的外侧部分；
其中，所述栅极结构的至少内侧部分沿着高度方向向下扩展至所述栅极结构的1/3高度位置的下方，并且所述内侧部分的底部不低于所述栅极结构的底部。
9.如权利要求8所述的沟槽型场效应晶体管，其特征在于，所述栅极结构的外侧部分沿着高度方向向下扩展至所述栅极结构的下方。
10.一种沟槽型场效应晶体管的制备方法，其特征在于，包括：
提供一衬底；
执行第一离子注入工艺，以在所述衬底内形成阱区，所述阱区包括多个沿着第一方向依次排布第一阱掺杂区；
执行第二离子注入工艺，以在所述阱区内形成源区，所述源区包括形成在所述第一阱掺杂区内的第一源掺杂区；
刻蚀所述衬底，以在所述衬底内形成栅极沟槽，所述栅极沟槽沿着第一方向延伸并横穿所述多个第一阱掺杂区；以及，
填充栅极材料至所述栅极沟槽中，以形成栅极结构。
11.如权利要求10所述的沟槽型场效应晶体管的制备方法，其特征在于，所述阱区还包括位于相邻的第一阱掺杂区之间的第二阱掺杂区；其中，执行所述第一离子注入工艺以形成所述阱区的方法包括：
利用掩模版在所述衬底上定义出第一阱掺杂区的掺杂区域；
执行第一次离子注入过程，以在所述衬底内形成多个所述第一阱掺杂区；以及，
在无掩模下对所述衬底执行第二次离子注入过程，以使相邻的第一阱掺杂区之间注入有离子而形成所述第二阱掺杂区。
12.如权利要求11所述的沟槽型场效应晶体管的制备方法，其特征在于，所述源区还包括位于相邻的第一源掺杂区之间的第二源掺杂区；其中，执行所述第二离子注入工艺以形成所述源区的方法包括：
利用掩模版在所述衬底上定义出第一源掺杂区的掺杂区域；
执行第一次离子注入过程，以在所述第一阱掺杂区内形成所述第一源掺杂区；以及，
在无掩模下对所述衬底执行第二次离子注入过程，以使相邻的第一源掺杂区之间注入有离子而形成第二源掺杂区。
13.如权利要求10所述的沟槽型场效应晶体管的制备方法，其特征在于，在所述阱区内形成源区的方法包括：
在形成所述阱区之后，刻蚀所述衬底以在所述第一阱掺杂区内形成源极沟槽；以及，
执行所述第二离子注入工艺，以至少将离子注入至所述源极沟槽的内壁中用于形成所述第一源掺杂区。
14.如权利要求10所述的沟槽型场效应晶体管的制备方法，其特征在于，所述第一阱掺杂区和所述第一源掺杂区的制备方法包括：
在所述衬底上形成掩模层，所述掩模层中形成有多个开口，所述开口对应于所述第一阱掺杂区的掺杂区域；
在所述掩模层的掩模下执行第一离子注入工艺，以在所述开口的衬底内形成所述第一阱掺杂区；以及，
在所述掩模层的侧壁上形成侧墙，并在所述掩模层和所述侧墙的掩模下执行第二次离子注入工艺，以在所述第一阱掺杂区内形成所述第一源掺杂区。
CN202311265134.1A 2023-09-28 2023-09-28 沟槽型场效应晶体管及其制备方法 Active CN117038708B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311265134.1A CN117038708B (zh) 2023-09-28 2023-09-28 沟槽型场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311265134.1A CN117038708B (zh) 2023-09-28 2023-09-28 沟槽型场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN117038708A CN117038708A (zh) 2023-11-10
CN117038708B true CN117038708B (zh) 2024-01-23

Family

ID=88632065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311265134.1A Active CN117038708B (zh) 2023-09-28 2023-09-28 沟槽型场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN117038708B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238173A (ja) * 1988-03-18 1989-09-22 Sanyo Electric Co Ltd パワーｍｏｓｆｅｔ
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
CN102339863A (zh) * 2010-07-16 2012-02-01 株式会社电装 半导体装置
CN108155240A (zh) * 2017-12-22 2018-06-12 电子科技大学 一种SiC VDMOS器件
CN108666370A (zh) * 2017-03-28 2018-10-16 艾普凌科有限公司 半导体装置
CN108899369A (zh) * 2018-06-27 2018-11-27 东南大学 一种石墨烯沟道碳化硅功率半导体晶体管
CN109786462A (zh) * 2017-11-14 2019-05-21 丰田自动车株式会社 开关元件及其制造方法
CN114744037A (zh) * 2022-02-28 2022-07-12 无锡先瞳半导体科技有限公司 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法
CN115763562A (zh) * 2022-11-23 2023-03-07 东南大学 一种高迁移率碳化硅n型ldmos器件
CN116092942A (zh) * 2023-01-06 2023-05-09 株洲中车时代半导体有限公司 一种功率半导体器件的制作方法及功率半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997599B2 (en) * 2013-10-07 2018-06-12 Purdue Research Foundation MOS-based power semiconductor device having increased current carrying area and method of fabricating same
US9716144B2 (en) * 2014-12-19 2017-07-25 General Electric Company Semiconductor devices having channel regions with non-uniform edge

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238173A (ja) * 1988-03-18 1989-09-22 Sanyo Electric Co Ltd パワーｍｏｓｆｅｔ
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
CN102339863A (zh) * 2010-07-16 2012-02-01 株式会社电装 半导体装置
CN108666370A (zh) * 2017-03-28 2018-10-16 艾普凌科有限公司 半导体装置
CN109786462A (zh) * 2017-11-14 2019-05-21 丰田自动车株式会社 开关元件及其制造方法
CN108155240A (zh) * 2017-12-22 2018-06-12 电子科技大学 一种SiC VDMOS器件
CN108899369A (zh) * 2018-06-27 2018-11-27 东南大学 一种石墨烯沟道碳化硅功率半导体晶体管
CN114744037A (zh) * 2022-02-28 2022-07-12 无锡先瞳半导体科技有限公司 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法
CN115763562A (zh) * 2022-11-23 2023-03-07 东南大学 一种高迁移率碳化硅n型ldmos器件
CN116092942A (zh) * 2023-01-06 2023-05-09 株洲中车时代半导体有限公司 一种功率半导体器件的制作方法及功率半导体器件

Also Published As

Publication number Publication date
CN117038708A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
JP6654221B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
CN108807548B (zh) 带有改良fom的可扩展的sgt结构
US10062774B2 (en) Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
JP7279770B2 (ja) 半導体装置
TWI475614B (zh) 溝渠裝置結構及製造
JPH08316479A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2004515907A (ja) パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。
CN104701182A (zh) 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN112164719B (zh) 具有等势浮空槽的低阻器件及其制造方法
JP2023099104A (ja) 半導体装置
CN113284954B (zh) 一种高沟道密度的碳化硅mosfet及其制备方法
CN117497567B (zh) 一种sgtmos器件及其制备方法、芯片
CN117316769B (zh) 一种自对准的碳化硅mosfet器件及其制备方法
CN117038708B (zh) 沟槽型场效应晶体管及其制备方法
CN116110935A (zh) 一种沟槽型碳化硅器件及其制备方法
CN117438459A (zh) 半导体器件及其制备方法
CN115224111A (zh) 沟槽栅器件的制备方法及沟槽栅器件
CN112151600A (zh) 一种功率半导体器件的元胞结构及其制造方法
GB2586158A (en) Semiconductor device and method for producing same
CN117790579B (zh) 一种ldmos结构以及制备方法
JP2007115943A (ja) 半導体装置
CN117673163B (zh) 高短路耐量的超结mosfet及其制备方法、芯片
CN117673164B (zh) 屏蔽栅超结mosfet及其制备方法、芯片
CN113690301B (zh) 半导体器件及其制备方法
CN117637831B (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant