CN113690296A - 沟槽栅igbt器件及其制备方法 - Google Patents

沟槽栅igbt器件及其制备方法 Download PDF

Info

Publication number
CN113690296A
CN113690296A CN202010425278.9A CN202010425278A CN113690296A CN 113690296 A CN113690296 A CN 113690296A CN 202010425278 A CN202010425278 A CN 202010425278A CN 113690296 A CN113690296 A CN 113690296A
Authority
CN
China
Prior art keywords
region
emitter
trench
layer
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010425278.9A
Other languages
English (en)
Inventor
方冬
肖魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
CSMC Technologies Corp
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202010425278.9A priority Critical patent/CN113690296A/zh
Priority to PCT/CN2020/140599 priority patent/WO2021232810A1/zh
Publication of CN113690296A publication Critical patent/CN113690296A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请涉及一种沟槽栅IGBT器件及其制备方法，该器件包括：依次叠设的漂移区、体区、第一发射区和第二发射区；沟槽沿第一方向分布并穿透第一发射区、体区并向下延伸至漂移区内；第一介质层形成于沟槽内壁上，栅导电层形成于第一介质层上并填于沟槽内，第二介质层形成于栅导电层上；第一发射区和第二发射区沿第二方向衔接分布，位于相邻两沟槽之间的第一发射区和第二发射区均与两侧相邻的沟槽的侧面接触。通过将第二发射区设置于第一发射区内并穿透第一发射区，发射极层直接与第一发射区和第二发射区接触，不需要设置导电栓塞，省去了传统中导电栓塞占据的空间，从而可以提高沟槽栅的密度。

Description

沟槽栅IGBT器件及其制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种沟槽栅IGBT器件及沟槽栅IGBT器件制备方法。
背景技术
在制备IGBT时，通常形成沟槽栅以提高芯片的集成度和沟道电流密度。其中，沟槽栅为在体区内开设沟槽并在沟槽内填入栅极结构所形成。在形成沟槽栅后，需要在体区内形成两个不同导电类型的发射区并在体区上形成与各发射区电连接的发射极层。发射极层需借助导电栓塞以实现与N型发射区和P型发射区的电连接，而导电栓塞需要占据一定的器件空间，由此限制了沟槽栅密度的进一步提升。
发明内容
针对上述问题，提出一种新的IGBT器件及其制备方法。
本申请提出的第一种解决方案为：
一种沟槽栅IGBT器件，包括：
漂移区，具有第一导电类型；
体区，具有第二导电类型，形成于所述漂移区上；
第一发射区，具有第一导电类型，形成于所述体区上，所述第一发射区内开设沿第一方向并排分布的多个沟槽，各所述沟槽依次贯穿所述第一发射区和所述体区并延伸至所述漂移区；
第二发射区，具有第二导电类型，形成于所述第一发射区的部分区域中并穿透所述第一发射区以与所述体区接触，所述第一发射区和所述第二发射区沿第二方向衔接分布，位于相邻两沟槽之间的所述第一发射区和所述第二发射区均与两侧相邻的所述沟槽的侧面接触，所述第二方向不同于所述第一方向；
栅导电层和介质结构，所述介质结构包括第一介质层和第二介质层，所述第一介质层形成于所述沟槽内壁上，所述栅导电层形成于所述第一介质层上并填于所述沟槽内，所述第二介质层形成于所述栅导电层上；
发射极层，形成于所述第一发射区和所述第二发射区上，所述发射极层与所述第一发射区和所述第二发射区接触并通过所述第二介质层与所述栅导电层隔离。
在其中一个实施例中，所述第一发射区的顶面与所述第二发射区的顶面齐平，所述第一发射区的底面与所述第二发射区的底面齐平。
在其中一个实施例中，所述第一发射区的注入深度和第二发射区的注入深度均大于所述第二介质层的厚度。
在其中一个实施例中，所述第二介质层的顶面与所述沟槽的顶面齐平。
在其中一个实施例中，所述第二发射区的覆盖面积小于所述第一发射区的覆盖面积。
在其中一个实施例中，相邻沟槽之间的第一发射区内形成有多个间隔设置的第二发射区，所述第一发射区和所述第二发射区在第二方向上交替分布。
在其中一个实施例中，所述沟槽两侧的所述第一发射区中均设置第二发射区，所述沟槽两侧的第一发射区和第二发射区的排布方式相同。
在其中一个实施例中，所述沟槽两侧的所述第一发射区中均设置第二发射区，所述沟槽两侧的第一发射区和第二发射区的排布方式不同。
在其中一个实施例中，同一沟槽具有相对的第一侧面和第二侧面，在所述第一方向上，与所述第一侧面接触的第一发射区正对于与所述第二侧面接触的第二发射区，与所述第一侧面接触的第二发射区正对于与所述第二侧面接触的第一发射区。
一种沟槽栅IGBT器件制备方法，包括：
形成具有第一导电类型的漂移区，所述漂移区内开设有沿第一方向并排分布的多个沟槽；
在所述沟槽的内壁上形成第一介质层并填入栅导电层，在所述栅导电层上形成第二介质层；
通过离子注入工艺，在所述漂移区的表层形成具有第二导电类型的体区，所述体区的深度小于所述沟槽的深度；
通过离子注入工艺，在所述体区的表层形成具有第一导电类型的第一发射区并在所述第一发射区的部分区域中形成具有第二导电类型的第二发射区，所述第二发射区穿透所述第一发射区并与所述体区接触，且所述第一发射区和所述第二发射区沿第二方向衔接分布，位于相邻两沟槽之间的所述第一发射区和所述第二发射区均与两侧相邻的所述沟槽的侧面接触，所述第二方向不同于所述第一方向；
在所述第一发射区和所述第二发射区上形成与所述第一发射区和所述第二发射区直接接触的发射极层，所述发射极层通过所述第二介质层与所述栅导电层隔离。
上述IGBT器件及其制备方法，通过改变第一发射区和第二发射区的分布方式，使第二发射区位于第一发射区内并穿透第一发射区以与体区接触，即第一发射区和第二发射区分布于与体区顶面平行的平面内，此时，仅需要在第一发射区和第二发射区上直接形成发射极层，便可使发射极层直接与第一发射区和第二发射区接触，不需要设置导电栓塞，省去了传统中导电栓塞占据的空间，从而可以提高沟槽栅的密度。而由于栅导电层上形成有第二介质层，通过第二介质层可以隔离栅导电层和发射极层。同时，相比于第一发射区和第二发射区沿第一方向分布的分布方式，本申请中，沟槽之间的第一发射区和第二发射区沿第二方向衔接分布并同时与两侧相邻的沟槽侧面接触的分布方式，可以减小沟槽之间的间距，从而可以进一步提高沟槽栅密度。
附图说明
图1为一实施例中的沟槽栅IGBT器件的结构示意图；
图2a、图3和图4分别为不同实施例中未形成发射极层的沟槽栅IGBT器件的结构示意图；
图2b为一实施例的发射极层与第一发射区、第二发射区的接触方式示意图；
图5为一实施例栅极层的分布示意图；
图6为一实施例的沟槽栅IGBT器件制备方法的步骤流程图；
图7a～图7f为一实施例的对应沟槽栅IGBT器件制备方法相关步骤对应的结构示意图。
元件标号说明：
漂移区：100；体区：110；发射区层：120；缓冲区：130；集电区：140；第一发射区：121；第二发射区：122；栅导电层：210；介质结构：220；第一介质层：221；第二介质层：222；沟槽栅：200；集电极层：300；发射极层：400；有源区：AA；外围区域：W。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示为一实施例中的沟槽栅IGBT器件，体区110＇位于漂移区100＇上，漂移区100＇为N型，体区110＇为P型，P型发射区122＇和N型发射区121＇叠设于体区110＇上。沟槽栅200＇穿透N型发射区121＇和体区110＇并延伸至漂移区100＇内。发射极层400＇形成于N型发射区121＇上方，在相邻沟槽栅200＇之间还形成有穿透N型发射区121＇并延伸至P型发射区122＇中的导电栓塞410＇。发射极层400＇通过导电栓塞410＇实现与P型发射区122＇和N型发射区121＇的电连接。在传统技术中，由于在沟槽栅210＇之间需形成导电栓塞410＇，导电栓塞410＇需占据一定的空间，由此限制了进一步减小沟槽栅200＇之间的间距，不利于提高沟槽栅密度。
基于此，本申请提出一种新的沟槽栅IGBT器件。结合图2a和图2b所示，本申请中的沟槽栅IGBT器件包括漂移区100、体区110、第一发射区121和第二发射区122、沟槽、栅导电层210、介质结构220、发射极层400。
其中，漂移区100具有第一导电类型，具体的，漂移区100具体可以是第一导电类型的晶片外延层。定义漂移区100的一个表面为正面，与漂移区100正面相对的一面为背面。
体区110具有第二导电类型并形成于漂移区100的正面上。具体的，可以对漂移区100的表层进行第二导电类型掺杂，使漂移区100的表层由第一导电类型转变为第二导电类型，从而使漂移区100的表层转变为具有第二导电类型的体区110。
第一发射区121具有第一导电类型且形成于体区110上。
第一发射区121内开设有沿第一方向并排分布的多个沟槽，各沟槽依次贯穿第一发射区121和体区110并延伸至漂移区100内，在一实施例中，第一方向为图2a中所示的X轴方向。
第二发射区122具有第二导电类型且第二发射区122的掺杂浓度高于体区110，第二发射区122形成于第一发射区121的部分区域中并穿透第一发射区121以与体区110接触。位于相邻两沟槽之间的第一发射区121和第二发射区122沿第二方向衔接分布，位于相邻两沟槽之间的第一发射区121和第二发射区均与两侧相邻的沟槽的侧面接触，也即，各沟槽具有沿第二方向延伸的侧面，第一发射区121夹设于相邻沟槽之间，且第一发射区121分别与两侧沟槽接触，第二发射区122也夹设于相邻沟槽之间，且第二发射区122分别与两侧沟槽接触。在一实施例中，第二方向为图2a中所示的Y轴方向。在其他实施例中，第二方向不同于第一方向，即第一方向与第二方向之间的夹角大于0°小于180°。可选的，第一方向与第二方向相互垂直。此时，第一发射区121和第二发射区122组成发射区层120。如图2a所示，漂移区100、体区110、发射区层120所在的平面为XY平面，漂移区100、体区110、发射区层120沿Z轴方向依次叠设。第一发射区121和第二发射区122分布于该XY平面。
在沟槽的内壁上形成有第一介质层221，栅导电层210形成于第一介质层221上并填于沟槽内，在栅导电层210上形成有第二介质层222，第一介质层221和第二介质层222相互连接组成包围栅导电层210的介质结构220。需要说明的是，将形成于沟槽内壁上的所有介质层均定义为第一介质层221，第一介质层221可以仅包含一种介质材料，也可以包含多种介质材料，例如，位于不同位置处的第一介质层221的介质材料可以相同，也可以不同。同理，将位于栅导电层210上方的所有介质层定义为第二介质层222，第二介质层222可以仅包含一种介质材料，也可以包含多种介质材料，例如，位于不同位置处的第二介质层222的介质材料可以相同，也可以不同。在一实施例中，第一介质层221具体可以是氧化硅，也可以是其他具有高介电常数的材料。栅导电层210可以是多晶硅，也可以是其他导电性良好的材料如金属。第二介质层222可以与第一介质层221的材料相同，也可以不同，具体可选用氮化硅、氧化硅等。
发射极层400形成于第一发射区121和第二发射区122上，即发射极层400形成于发射区层120上，且发射极层400的底面直接与第一发射区121和第二发射区122接触而不需形成导电栓塞，发射极层400通过第二介质层222与栅导电层210电隔离。
其中，上述第一导电类型与第二导电类型相反，例如，当第一导电类型为N型时，第二导电类型为P型；当第一导电类型为N型时，第二导电类型为P型。
可以理解的，如图2a或图2b所示，上述IGBT器件还包括栅极层(图中未示出)、集电区140、与集电区140电连接的集电极层300。其中，栅极层与沟槽栅200中的栅导电层210电连接以控制器件的开关。其中，集电区140具有第二导电类型，集电区140通常形成于漂移区100的背面。在一实施例中，在集电区140和漂移区100之间，还形成有缓冲区130，缓冲区130具有第一导电类型且缓冲区130的掺杂浓度高于漂移区100的掺杂浓度。第一发射区121、第二发射区122、体区110、沟槽栅200和漂移区100形成MOS管结构，体区110、漂移区100、缓冲区130和集电区140形成三极管结构，通过沟槽栅200可以控制该MOS结构的通断，从而控制IGBT的通断。
上述沟槽栅IGBT器件，沟槽穿透第一发射区121、体区110并延伸至漂移区100内，沟槽内壁上形成有第一介质层221，在沟槽内填入位于第一介质层221上的栅导电层210，夹设于栅导电层210和沟槽内壁之间的第一介质层221为栅介质层，栅导电层210和栅介质层形成沟槽栅200，通过沟槽栅200控制IGBT器件的通断。
同时，通过改变第一发射区121和第二发射区122的分布方式，使第二发射区位于第一发射区内并穿透第一发射区以与体区接触，即第一发射区121和第二发射区122分布于与体区110顶面平行的平面内，此时，仅需要在第一发射区121和第二发射区122上直接形成发射极层400便可直接与第一发射区121和第二发射区122接触，不需要设置导电栓塞，省去了导电栓塞占据的空间，从而可以提高沟槽栅200的密度，有效减少器件面积。而由于栅导电层210上形成有第二介质层222，通过第二介质层222可以隔离栅导电层210和发射极层400。同时，第一发射区121和第二发射区122在第二方向沿沟槽侧面衔接分布，相比于第一发射区121和第二发射区122沿第一方向分布的分布方式，可以减小沟槽之间的间距，从而可以进一步提高沟槽栅200密度，继而提高沟道电流密度。同时，相比于传统技术中发射极层400通过导电栓塞与第一发射区121和第二发射区122电连接，本申请中，发射极层400直接与第一发射区121和第二发射区122接触，可以提高器件的电输出能力，降低功率损耗，且更有利于器件散热。
在一实施例中，第一发射区121的顶面和第二发射区122的顶面齐平，第一发射区121的底面与第二发射区122的底面齐平，第一发射区121和第二发射区122的厚度相同或不同。在具体的工艺制程中，第一发射区121和第二发射区122均是由对体区110表层进行掺杂所形成，第一发射区121和第二发射区122的厚度相同，也即，第一发射区121和第二发射区122的注入深度相同，由此可以尽量减少第一发射区121扩散至第二发射区122下方或者第二发射区122扩散至第一发射区121下方的现象，使得结构更加稳定。当然，在其他实施例中，第一发射区121和第二发射区122的注入深度也可以不同，只需要调节掺杂条件便可灵活调节两发射区的注入深度，能确保第二发射区122与体区110接触即可。
在一实施例中，第一发射区121和第二发射区122的注入深度大于第二介质层222的厚度，即第一发射区121和第二发射区122均与第二介质层222下方的栅介质层接触，保证第一发射区121、体区110和漂移区100之间能够形成完整的电流通路。
在一实施例中，栅导电层210并未填满沟槽，即顶部沟槽并未填入栅导电层210，栅导电层210的顶面低于发射区层120的顶面，第二介质层222填充于栅导电层210上方的沟槽内。进一步的，第二介质层222刚好填满沟槽，第二介质层222的顶面与沟槽的顶面齐平。更进一步的，第二介质层222的顶面、第一发射区121的顶面以及第二发射区122的顶面齐平。在本实施例中，第二介质层222、第一发射区121和第二发射区122三者顶面齐平，可以保证发射极层400的表面平整。
在一实施例中，第一发射区121和第二发射区122的尺寸可根据需要灵活设置。具体的，第一发射区121的覆盖面积大于第二发射区122的覆盖面积，由此增大第一发射区121与沟槽栅200的接触面积，从而提高导电沟道的密度。
在一实施例中，第二方向为Y轴方向，相邻沟槽之间形成的第一发射区121内形成有多个第二发射区122，即在第二方向上，与沟槽同一侧面接触的第一发射区121和第二发射区122的总数量大于或等于三，第一发射区121和第二发射区122在第二方向上交替分布，由此提高发射极层400电能传输的均匀性。
在一实施例中，如图2a所示，第一方向为X轴方向，第二方向为Y轴方向，IGBT器件具有设有多个沿第一方向并排分布的沟槽以形成多个沿第一方向并排分布的沟槽栅200时，在各相邻的沟槽之间均设置沿第二方向衔接分布的第一发射区121和第二发射区122。在另一实施例中，如图3所示，第一方向为X轴方向，第二方向为Y轴方向，也可以在其中部分相邻沟槽之间设置沿第二方向衔接分布的第一发射区121和第二发射区122，在其他相邻沟槽之间仅形成第一发射区121。
在一实施例中，第一方向为X轴方向，第二方向为Y轴方向，多个沟槽沿X轴方向间隔分布，沟槽具有沿Y轴方向延伸的侧面，沟槽两侧的第一发射区121和第二发射区122的分布方式相同，即第一发射区121和第二发射区122在Y轴方向上交替衔接分布，位于X轴方向的同一直线上，沟槽两侧发射区的类型相同，在X轴方向的同一直线上，沟槽两侧的发射区同为第一发射区121或同为第二发射区122。在本实施例中，位于X轴方向的同一直线上，沟槽两侧发射区的类型相同，即在X轴方向上并排分布的发射区的类型相同，可以减低工艺制程的难度，例如，通过掺杂工艺形成第一发射区121或第二发射区122时，需要在发射区层120上形成掩膜层，由于X轴方向上的发射区类型相同，掩膜层的开口呈一维条状分布，相比于Y轴方向上和X轴方向上的发射区类型均不相同时需要使用二维网格状的掩膜，本实施例中所需的掩膜对准工艺要求更低。
在一实施例中，第一方向为X轴方向，第二方向为Y轴方向，沟槽两侧的第一发射区121中均设置第二发射区122，且沟槽两侧的第一发射区的排布方式不同。在一具体的实施例中，参考图4所示，定义同一沟槽具有相对的第一侧面和第二侧面，在第一方向上，与第一侧面接触的第一发射区121正对于与第二侧面接触的第二发射区122，与第一侧面接触的第二发射区122正对于与第二侧面接触的第一发射区121。换言之，第一发射区121和第二发射区122在第二方向上交替衔接分布，且第一发射区121和第二发射区122在第一方向上也交替分布。在本实施例中，第一发射区121和第二发射区122在发射区层120上分布均匀，使得电流传输更加均匀，从而提高器件的稳定性。
在一实施例中，参考图2a所示，上述沟槽呈长条形，沟槽的开口具有长边和短边，沟槽的长边沿Y轴方向延伸，沟槽的短边沿X轴方向延伸。在本实施例中，设置条型沟槽以形成条型的沟槽栅200，可以增大沟槽栅200的密度。
上述IGBT器件还包括与栅导电层210电连接的栅电极层。在一实施例中，如图5所示，沟槽栅IGBT器件具有有源区AA和包围有源区AA的外围区域W，发射区层120均形成于有源区AA内，上述沟槽为沿Y轴方向延伸的长条形沟槽，且沿Y轴方向的沟槽开口自有源区AA延伸至外围区域W，发射极层400覆盖有源区AA，栅极层位于外围区域W且与位于外围区域W中沟槽内的栅导电层210电连接。在本实施例中，使沟槽延伸至外围区域W，可以在外围区域W引出栅极层，发射极层400覆盖有源区AA，从而通过简单的工艺使栅电极层和发射极层400分布于不同区域。
上述沟槽栅IGBT器件，通过改变第一发射区121和第二发射区122的分布方式，使第一发射区121和第二发射区122分布于XY平面内，此时，仅需要在第一发射区121和第二发射区122上直接形成发射极层400，便可使发射极层400直接与第一发射区121和第二发射区122接触，不需要设置导电栓塞，省去了传统中导电栓塞占据的空间，从而可以提高沟槽栅200的密度。而由于栅导电层210上形成有第二介质层222，通过第二介质层222可以隔离栅导电层210和发射极层400。同时，相比于第一发射区121和第二发射区122沿第一方向分布的分布方式，本申请中第一发射区121和第二发射区122沿第二方向衔接分布的分布方式，可以减小相邻沟槽之间的间距，从而提高沟槽栅200密度。
本申请还涉及一种沟槽栅IGBT器件制备方法，用于制备上述沟槽栅IGBT器件。
如图6所示为沟槽栅IGBT器件制备方法的步骤流程图，该制备方法包括：
步骤S100：形成具有第一导电类型的漂移区，所述漂移区内开设有沿第一方向并排分布的多个沟槽。
如图7a所示，在半导体衬底上形成漂移区100，漂移区100具有第一导电类型，漂移区100开设有沿第一方向并排分布的多个沟槽。第一方向为X轴方向，沟槽的开口具有长边和短边，沟槽的长边沿Y轴方向延伸，沟槽的短边沿X轴方向延伸，多个沟槽沿X轴方向间隔且平行设置。
步骤S200：在所述沟槽的内壁上形成第一介质层并填入栅导电层，在所述栅导电层上形成第二介质层。
如图7b所示，首先，在沟槽内壁上形成第一介质层221。在一实施例中，具体可以通过沉积工艺在沟槽内壁上沉积第一介质层221，沉积工艺可以是化学气相沉积工艺或原子层沉积工艺。在另一实施例中，也可以通过热氧化工艺在沟槽内壁上生长氧化层作为第一介质层221。
在形成第一介质层221后，在沟槽内填入栅导电层210。在一实施例中，通过沉积工艺在沟槽内填入栅导电层210。
在填入栅导电层210后，在栅导电层210上形成第二介质层222。在一实施例中，可通过热氧化工艺在栅导电层210上生长出氧化层作为第二介质层222。在另一实施例中，可沉积一层第二介质层222，选择性去掉第二介质层222，仅保留栅导电层210上的第二介质层222。在一实施例中，上述栅导电层210填满沟槽，第二介质层222位于沟槽上方。在另一实施例中，在沟槽内填满栅导电层210后，对栅导电层210进行回刻，降低栅导电层210的高度，然后在栅导电层210上方的沟槽内沉积第二介质层222，并使第二介质层222的顶面与沟槽顶面齐平。
步骤S300：通过离子注入工艺，在所述漂移区的表层形成具有第二导电类型的体区，所述体区的深度小于所述沟槽的深度。
如图7c所示，通过离子注入工艺，对漂移区100的表层注入第二导电类型的掺杂离子，且注入深度小于沟槽底部深度，使漂移区100的表层转变成具有第二导电类型的体区110，形成位于漂移区100上的体区110，体区110深度小于沟槽底部深度，此时，沟槽穿透体区110并延伸至漂移区100内。
步骤S400：通过离子注入工艺，在所述体区的表层形成具有第一导电类型的第一发射区并在所述第一发射区的部分区域中形成具有第二导电类型的第二发射区，所述第二发射区穿透所述第一发射区并与所述体区接触，且所述第一发射区和所述第二发射区沿第二方向衔接分布，位于相邻两沟槽之间的所述第一发射区和所述第二发射区均与两侧相邻的所述沟槽的侧面接触。
在一实施例中，如图7d所示，第二方向为Y轴方向。对体区110的表层的不同区域分别注入具有第一导电类型的掺杂离子和具有第二导电类型的掺杂离子，以在体区110不同区域的表层分别形成具有第一导电类型的第一发射区121和具有第二导电类型的第二发射区122，即第一发射区121和第二发射区122均由体区110的上表面向体区110内部延伸，且第一发射区121和第二发射区122沿第二方向衔接分布，位于相邻两沟槽之间的第一发射区121和第二发射区122均与两侧相邻的沟槽的侧面接触。
具体的，可以先形成第一掩膜层，通过第一掩膜层的开口暴露出需形成第一发射区121的体区110表层区域，对体区110表层注入具有第一导电类型的掺杂离子，使所暴露区域的体区110表层转变成第一发射区121；去除第一掩膜层，并形成第二掩膜层，第二掩膜层覆盖第一发射区121，且第二掩膜层的开口暴露出需形成第二发射区122的体区110表层区域，对体区110表层掺入具有第二导电类型的掺杂离子，使所暴露的另一区域的体区110表层转变成第二发射区122。
在另一实施例中，也可以先在体区110表层注入具有第一导电类型的掺杂离子，形成第一发射区121，然后对第一发射区121的部分区域注入具有第二导电类型的掺杂离子，使部分第一发射区121转变为具有第二导电类型的第二发射区122。
在一实施例中，在形成第一发射区121和第二发射区122后，执行背面工艺，如图7e所示，在漂移区100背离体区110的一侧表面上形成具有第二导电类型的集电区140，在一实施例中，在漂移区100和集电区140之间还形成有具有第一导电类型的缓冲区130，缓冲区130的掺杂浓度高于漂移区100的掺杂浓度。
步骤S500：在所述第一发射区和所述第二发射区上形成与所述第一发射区和所述第二发射区直接接触的发射极层，所述发射极层通过所述第二介质层与所述栅导电层隔离。
如图7f所示，通过沉积工艺在第一发射区121和第二发射区122上沉积发射极层400，发射极层400与第一发射区121和第二发射区122直接接触，且第一发射极层400通过第二介质层222于栅导电结构隔离。可以理解的，在背面的集电区140上也沉积一层集电极层300。
上述IGBT器件制备方法，在体区110表层形成第一发射区121和第二发射区122，此时，仅需要在第一发射区121和第二发射区122上直接沉积发射极层400，便可使发射极层400直接与第一发射区121和第二发射区122接触，不需要设置导电栓塞，省去了传统中导电栓塞占据的空间，从而可以提高沟槽栅200的密度。而由于栅导电层210上形成有第二介质层222，通过第二介质层222可以隔离栅导电层210和发射极层400。同时，相比于第一发射区121和第二发射区122沿第一方向分布的分布方式，本申请中第一发射区121和第二发射区122沿第二方向衔接分布的分布方式，可以减小相邻沟槽之间的距离，从而可以进一步提高沟槽栅200密度。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种沟槽栅IGBT器件，其特征在于，包括：
漂移区，具有第一导电类型；
体区，具有第二导电类型，形成于所述漂移区上；
第一发射区，具有第一导电类型，形成于所述体区上，所述第一发射区内开设沿第一方向并排分布的多个沟槽，各所述沟槽依次贯穿所述第一发射区和所述体区并延伸至所述漂移区；
第二发射区，具有第二导电类型，形成于所述第一发射区的部分区域中并穿透所述第一发射区以与所述体区接触，所述第一发射区和所述第二发射区沿第二方向衔接分布，位于相邻两沟槽之间的所述第一发射区和所述第二发射区均与两侧相邻的所述沟槽的侧面接触，所述第二方向不同于所述第一方向；
栅导电层和介质结构，所述介质结构包括第一介质层和第二介质层，所述第一介质层形成于所述沟槽内壁上，所述栅导电层形成于所述第一介质层上并填于所述沟槽内，所述第二介质层形成于所述栅导电层上；
发射极层，形成于所述第一发射区和所述第二发射区上，所述发射极层与所述第一发射区和所述第二发射区接触并通过所述第二介质层与所述栅导电层隔离。
2.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第一发射区的顶面与所述第二发射区的顶面齐平，所述第一发射区的底面与所述第二发射区的底面齐平。
3.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第一发射区的注入深度和第二发射区的注入深度均大于所述第二介质层的厚度。
4.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第二介质层的顶面与所述沟槽的顶面齐平。
5.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第二发射区的覆盖面积小于所述第一发射区的覆盖面积。
6.如权利要求1所述的沟槽栅IGBT器件，其特征在于，相邻沟槽之间的第一发射区内形成有多个间隔设置的第二发射区，所述第一发射区和所述第二发射区在第二方向上交替分布。
7.如权利要求1至6任一项所述的沟槽栅IGBT器件，其特征在于，所述沟槽两侧的所述第一发射区中均设置第二发射区，所述沟槽两侧的第一发射区和第二发射区的排布方式相同。
8.如权利要求1至6任一项所述的沟槽栅IGBT器件，其特征在于，所述沟槽两侧的所述第一发射区中均设置第二发射区，所述沟槽两侧的第一发射区和第二发射区的排布方式不同。
9.如权利要求8所述的沟槽栅IGBT器件，其特征在于，同一沟槽具有相对的第一侧面和第二侧面，在所述第一方向上，与所述第一侧面接触的第一发射区正对于与所述第二侧面接触的第二发射区，与所述第一侧面接触的第二发射区正对于与所述第二侧面接触的第一发射区。
10.一种沟槽栅IGBT器件制备方法，其特征在于，包括：
形成具有第一导电类型的漂移区，所述漂移区内开设有沿第一方向并排分布的多个沟槽；
在所述沟槽的内壁上形成第一介质层并填入栅导电层，在所述栅导电层上形成第二介质层；
通过离子注入工艺，在所述漂移区的表层形成具有第二导电类型的体区，所述体区的深度小于所述沟槽的深度；
通过离子注入工艺，在所述体区的表层形成具有第一导电类型的第一发射区并在所述第一发射区的部分区域中形成具有第二导电类型的第二发射区，所述第二发射区穿透所述第一发射区并与所述体区接触，且所述第一发射区和所述第二发射区沿第二方向衔接分布，位于相邻两沟槽之间的所述第一发射区和所述第二发射区均与两侧相邻的所述沟槽的侧面接触，所述第二方向不同于所述第一方向；
在所述第一发射区和所述第二发射区上形成与所述第一发射区和所述第二发射区直接接触的发射极层，所述发射极层通过所述第二介质层与所述栅导电层隔离。
CN202010425278.9A 2020-05-19 2020-05-19 沟槽栅igbt器件及其制备方法 Pending CN113690296A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010425278.9A CN113690296A (zh) 2020-05-19 2020-05-19 沟槽栅igbt器件及其制备方法
PCT/CN2020/140599 WO2021232810A1 (zh) 2020-05-19 2020-12-29 沟槽栅igbt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010425278.9A CN113690296A (zh) 2020-05-19 2020-05-19 沟槽栅igbt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113690296A true CN113690296A (zh) 2021-11-23

Family

ID=78575852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010425278.9A Pending CN113690296A (zh) 2020-05-19 2020-05-19 沟槽栅igbt器件及其制备方法

Country Status (2)

Country Link
CN (1) CN113690296A (zh)
WO (1) WO2021232810A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153992B (zh) * 2023-04-21 2023-06-23 上海陆芯电子科技有限公司 一种逆导型绝缘栅双极型晶体管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078994A1 (en) * 2007-09-21 2009-03-26 Yoshinori Takami Semiconductor device and method for fabricating the same
CN201829504U (zh) * 2010-10-15 2011-05-11 无锡新洁能功率半导体有限公司 具有改进型终端的igbt
CN102339863A (zh) * 2010-07-16 2012-02-01 株式会社电装 半导体装置
CN103594501A (zh) * 2012-08-14 2014-02-19 三星电机株式会社 槽栅型功率半导体器件
JP2014157883A (ja) * 2013-02-14 2014-08-28 Sanken Electric Co Ltd 半導体装置
CN110828567A (zh) * 2018-08-08 2020-02-21 株式会社东芝 半导体装置
CN111146288A (zh) * 2018-11-06 2020-05-12 无锡华润上华科技有限公司 一种半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416283B (zh) * 2019-07-17 2022-11-01 国电南瑞科技股份有限公司 一种igbt器件结构
CN110797403B (zh) * 2019-10-18 2023-08-01 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078994A1 (en) * 2007-09-21 2009-03-26 Yoshinori Takami Semiconductor device and method for fabricating the same
CN102339863A (zh) * 2010-07-16 2012-02-01 株式会社电装 半导体装置
CN201829504U (zh) * 2010-10-15 2011-05-11 无锡新洁能功率半导体有限公司 具有改进型终端的igbt
CN103594501A (zh) * 2012-08-14 2014-02-19 三星电机株式会社 槽栅型功率半导体器件
JP2014157883A (ja) * 2013-02-14 2014-08-28 Sanken Electric Co Ltd 半導体装置
CN110828567A (zh) * 2018-08-08 2020-02-21 株式会社东芝 半导体装置
CN111146288A (zh) * 2018-11-06 2020-05-12 无锡华润上华科技有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2021232810A1 (zh) 2021-11-25

Similar Documents

Publication Publication Date Title
US6693338B2 (en) Power semiconductor device having RESURF layer
JP7279770B2 (ja) 半導体装置
TWI399815B (zh) 具有優化的可製造性的垂直功率裝置的高壓結構及方法
US7855413B2 (en) Diode with low resistance and high breakdown voltage
CN103650148B (zh) 绝缘栅双极晶体管
US12094939B2 (en) Semiconductor device having a gate electrode, an interlayer insulating film and a barrier metal provided in a trench
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
US20160197152A1 (en) Semiconductor component and method for producing it
JP2002100772A (ja) 電力用半導体装置及びその製造方法
JP2023099104A (ja) 半導体装置
CN113644108A (zh) 沟槽栅半导体器件及其制备方法
JP2003086800A (ja) 半導体装置及びその製造方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
CN113690296A (zh) 沟槽栅igbt器件及其制备方法
JP2020205408A (ja) 半導体装置
CN113809162B (zh) 功率元件
JP2023096841A (ja) 半導体装置およびその製造方法
CN114388612A (zh) 半导体装置及半导体装置的制造方法
CN113809148A (zh) 功率元件及其制造方法
CN116632052B (zh) 一种沟槽栅igbt器件及其制备方法
JP2023158315A (ja) 半導体装置
US20240097025A1 (en) Semiconductor device
US20240347585A1 (en) Mosfet with distributed doped p-shield zones under trenches having different depths
KR100194691B1 (ko) 반도체 장치 및 그 제조 방법
KR20210101154A (ko) 트랜지스터 장치 및 트랜지스터 장치의 게이트를 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211123