CN110828567A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110828567A
CN110828567A CN201910022277.7A CN201910022277A CN110828567A CN 110828567 A CN110828567 A CN 110828567A CN 201910022277 A CN201910022277 A CN 201910022277A CN 110828567 A CN110828567 A CN 110828567A
Authority
CN
China
Prior art keywords
semiconductor region
region
semiconductor
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910022277.7A
Other languages
English (en)
Other versions
CN110828567B (zh
Inventor
加藤浩朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN110828567A publication Critical patent/CN110828567A/zh
Application granted granted Critical
Publication of CN110828567B publication Critical patent/CN110828567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一实施方式的半导体装置具备第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅电极、及第2电极。第1半导体区域设置于第1电极上。上述第2半导体区域设置于第1半导体区域上。第3半导体区域设置于第2半导体区域的一部分上。栅电极具有第1部分及第2部分。第1部分在与从第1电极朝向第1半导体区域的第1方向垂直的第2方向上，隔着栅绝缘部而与第1半导体区域的一部分、第2半导体区域、及第3半导体区域相对。第2部分在与第1方向及第2方向垂直的第3方向上，与第1部分并列。第2部分在第2方向上隔着栅绝缘部而与第2半导体区域相对。第2部分的下端处于比第1半导体区域和第2半导体区域的交界面更上方的位置。

Description

半导体装置
相关申请
本申请基于日本专利申请2018-149637号(申请日:2018年8月8日)主张优先权，引用其全部内容。
技术领域
本发明的实施方式一般与半导体装置相关。
背景技术
MOSFET(Metal Oxide Semiconductor Field Effect Transistor金属-氧化物半导体场效应晶体管)或IGBT(Insulated Gate Bipolar Transistor绝缘栅双极型晶体管)等半导体装置例如用于电力变换。期望半导体装置的开关损失小。
发明内容
本发明的实施方式提供能够降低开关损失的半导体装置。
一实施方式的半导体装置具备：第1电极；第1导电型的第1半导体区域；第2导电型的第2半导体区域；第1导电型的第3半导体区域；栅电极；第2电极。上述第1半导体区域设置于上述第1电极上。上述第2半导体区域设置于上述第1半导体区域上。上述第3半导体区域设置于上述第2半导体区域的一部分上。上述栅电极具有第1部分及第2部分。上述第1部分在与从上述第1电极朝向上述第1半导体区域的第1方向垂直的第2方向上，与上述第1半导体区域的一部分、上述第2半导体区域及上述第3半导体区域隔着栅绝缘部而相对。上述第2部分在与上述第1方向及上述第2方向垂直的第3方向上，与上述第1部分并列。上述第2部分在上述第2方向上与上述第2半导体区域隔着上述栅绝缘部而相对。上述第2部分的下端处于比上述第1半导体区域和上述第2半导体区域的交界面更靠上方的位置。上述第2电极设置于上述第2半导体区域及上述第3半导体区域上，与上述第2半导体区域及上述第3半导体区域电连接。
附图说明
图1是表示第1实施方式涉及的半导体装置的一部分的斜视剖面图。
图2(a)～(c)是表示第1实施方式涉及的半导体装置的制造工序的斜视剖面图。
图3(a)～(c)是表示第1实施方式涉及的半导体装置的制造工序的斜视剖面图。
图4(a)～(c)是表示第1实施方式涉及的半导体装置的制造工序的斜视剖面图。
图5(a)及(b)是用于说明第1实施方式涉及的半导体装置的图。
图6是表示第1实施方式的第1变形例涉及的半导体装置的一部分的斜视剖面图。
图7是表示第1实施方式的第1变形例涉及的半导体装置的一部分的平面图。
图8(a)及图8(b)是表示第1实施方式涉及的半导体装置的动作的示意图。
图9是表示第1实施方式的第2变形例涉及的半导体装置的一部分的斜视剖面图。
图10是表示第2实施方式涉及的半导体装置的一部分的斜视剖面图。
图11是表示第2实施方式的第1变形例涉及的半导体装置的一部分的斜视剖面图。
图12是表示第2实施方式的第2变形例涉及的半导体装置的一部分的斜视剖面图。
图13是表示第3实施方式涉及的半导体装置的一部分的斜视剖面图。
具体实施方式
以下，关于本发明的各实施方式，参照附图来说明。
附图是示意的或概念的图，各部分的厚度和宽度的关系、部分间的大小的比率等未必限于与现实的情况相同。即使在表示相同部分的情况下，也存在相互的尺寸或比率通过附图表示为不同的情况。
在本申请说明书和各图中，在与已经说明的内容相同的要素上附上相同的符号而适当省略详细的说明。
以下的说明及附图中，n+、n、n-及p+、p的标注表示各导电型中的杂质浓度的相对的高低。即，表示为：附上“+”的标注，与未附上“+”及“-”的某一个的标注相比，杂质浓度相对高，附上“-”的标注，与未附上“+”及“-”的某一个的标注相比，杂质浓度相对低。这些标注表示：在各自的区域，p型杂质和n型杂质双方被包含的情况下，那些杂质相互补偿之后的净杂质浓度的相对的高低。
关于在以下说明的各实施方式，使各半导体区域的p型和n型反转即可。
(第1实施方式)
图1是表示第1实施方式涉及的半导体装置的一部分的斜视剖面图。
图1所示的第1实施方式涉及的半导体装置100是MOSFET。半导体装置100具有：n-型(第1导电型)漂移区域1(第1半导体区域)、p型(第2导电型)基区域2(第2半导体区域)、n+型源区域3(第3半导体区域)、p+型接触区域4(第4半导体区域)、n+型漏区域5、栅电极10、导电部20、漏电极31(第1电极)、及源电极32(第2电极)。
图1中，为了表示半导体装置100上表面的构造，透过源电极32地来进行表示。
实施方式的说明中，使用XYZ正交坐标系。将从漏电极31朝向n-型漂移区域1的方向设为Z方向(第1方向)。将相对Z方向而垂直且相互正交的2方向设为X方向(第2方向)及Y方向(第3方向)。为了说明，将从漏电极31朝向n-型漂移区域1的方向称为“上”，其相反方向称为“下”。这些方向基于与漏电极31和n-型漂移区域1的相对的位置关系，与重力的方向没有关系。
漏电极31设置于半导体装置100的下表面。n+型漏区域5设置于漏电极31上，与漏电极31电连接。n-型漂移区域1设置于n+型漏区域5上。p型基区域2设置于n-型漂移区域1上。n+型源区域3设置于p型基区域2的一部分上。p+型接触区域4设置于p型基区域2的另一部分上。源电极32设置于p型基区域2、n+型源区域3、及p+型接触区域4上，与这些半导体区域电连接。
导电部20隔着第1绝缘部21而设置于n-型漂移区域1中。导电部20与源电极32电连接。栅电极10隔着第2绝缘部22而设置于导电部20上。栅电极10在X方向上隔着栅绝缘部15而与p型基区域2相对。
更具体来说，栅电极10具有第1部分11及第2部分12。第1部分11和第2部分12在Y方向上并列。第1部分11在X方向上隔着栅绝缘部而与15n-型漂移区域1的一部分、p型基区域2及n+型源区域3相对。第2部分12在X方向上隔着栅绝缘部15而与p型基区域2及n+型源区域3相对。即，第2部分12在X方向上不与n-型漂移区域1相对。
第1部分11的下端处于比n-型漂移区域1和p型基区域2的交界面(pn接合面)更下方的位置。第2部分12的下端处于比pn接合面更上方的位置。例如，第2部分12和导电部20之间的距离比第1部分11和导电部20之间的距离长。分别在Y方向上设置多个第1部分11及第2部分12。多个第1部分11及多个第2部分12在Y方向上交替设置。
在X方向上分别有多个p型基区域2、n+型源区域3、p+型接触区域4、栅电极10及导电部20被设置，并沿Y方向延伸。图1所示的例子中，在各个p型基区域2上，在X方向上设置多个n+型源区域3。p+型接触区域4在各个p型基区域2上，设置于n+型源区域3相互之间。
说明半导体装置100的动作。
相对于源电极32，在对漏电极31施加正电圧的状态下，对栅电极10施加阈值以上的电圧。由此，在p型基区域2的栅绝缘部15附近形成沟道(反转层)，半导体装置变为导通状态。电子通过该沟道而从源电极32向漏电极31流动。
第2部分12在X方向上与n-型漂移区域1不相对。在与第2部分12相对的位置上形成的沟道不与n-型漂移区域1连接。在导通状态下，电子主要在形成于与第1部分11相对的位置的沟道中流动。之后，施加于栅电极10的电圧若变得比阈值低，则形成于p型基区域2的沟道消亡，半导体装置100变为关闭状态。
n-型漂移区域1、p型基区域2、n+型源区域3、p+型接触区域4及n+型漏区域5作为半导体材料而包含硅、碳化硅、氮化镓或砷化镓。使用硅作为半导体材料的情况下，可以使用砷、磷或锑作为n型杂质。能够使用硼作为p型杂质。
栅电极10及导电部20包含多晶硅等导电材料。栅绝缘部15、第1绝缘部21及第2绝缘部22包含氧化硅等绝缘材料。第2绝缘部22也可以还包含磷或硼。例如，第2绝缘部22中的磷或硼的浓度比第1绝缘部21中的磷或硼的浓度高。第1绝缘部21可以包含也可以不包含磷或硼。例如、第1绝缘部21中的磷或硼的浓度可以是0。漏电极31及源电极32包含铝等金属。
参照图2～图4，说明第1实施方式涉及的半导体装置的制造方法的一例。
图2～图4是表示第1实施方式涉及的半导体装置的制造工序的斜视剖面图。
首先，准备半导体基板S。半导体基板S例如具有n+型半导体区域5a、设置于n+型半导体区域5a上的n-型半导体区域1a。在n-型半导体区域1a上表面，形成沿Y方向延伸的多个沟槽T。如图2(a)所示，沿n-型半导体区域1a上表面及沟槽T的内壁，形成绝缘层21a。绝缘层21a例如通过CVD(Chemical Vapor Deposition化学气相沉积)或半导体基板S的热氧化而被形成。绝缘层21a也可以包含由热氧化而形成的绝缘层、及通过CVD而在其上形成的绝缘层。
在绝缘层21a上形成导电层20a。沟槽T被导电层20a嵌入。除去导电层20a的一部分，使导电层20a上表面后退。由此，如图2(b)所示，多个导电层20a分别形成于多个沟槽T内部。
在导电层20a及绝缘层21a上形成有嵌入沟槽T的绝缘层22a。绝缘层22a例如包含BPSG(Boron Phosphorus Silicon Glass硼磷硅玻璃)。通过例如RIE(Reactive IonEtching反应离子刻蚀)或湿蚀刻，除去绝缘层21a的一部分及绝缘层22a的一部分，使绝缘层21a上表面及绝缘层22a上表面后退。由此，如图2(c)所示，多个绝缘层22a分别形成于多个导电层20a上。1个绝缘层21a被分为多个。n-型半导体区域1a的表面的一部分被露出。
在多个绝缘层21a及多个绝缘层22a上，形成多个光抗蚀剂PR。各个光抗蚀剂PR如图3(a)所示，沿X方向延伸。即，关于各个的绝缘层21a及各个绝缘层22a，被光抗蚀剂PR覆盖的部分和未被光抗蚀剂PR覆盖的部分在Y方向上交替存在。
将光抗蚀剂PR用作掩膜，使绝缘层21a上表面及绝缘层22a上表面后退。该处理中，例如RIE或湿蚀刻被使用。由此，如图3(b)所示，在绝缘层21a及绝缘层22a，Z方向上的厚度不同的部分在Y方向上被交替形成。
如图3(c)所示，除去光抗蚀剂PR。通过对半导体基板S进行热氧化，在露出的n-型半导体区域1a的表面，形成绝缘层15a。绝缘层15a比绝缘层21a薄。
在绝缘层15a及绝缘层22a上，形成嵌入沟槽T的导电层10a。除去导电层10a的一部分，使导电层10a上表面后退。由此，如图4(a)所示，多个导电层10a分别形成于多个绝缘层22a上。
在沟槽T相互之间，将p型杂质离子注入，形成p型半导体区域2a。在p型半导体区域2a的表面依次将n型杂质及p型杂质离子注入，形成n+型半导体区域3a及p+型半导体区域4a。如图4(b)所示，在多个导电层10a及绝缘层15a上形成绝缘层25a。
将绝缘层15a的一部分及绝缘层25a的一部分除去，以使得n+型半导体区域3a及p+型半导体区域4a露出。在n+型半导体区域3a及p+型半导体区域4a上形成金属层32a，图案化为规定的形状。研磨n+型半导体区域5a的下表面，直至n+型半导体区域5a成为规定的厚度。如图4(c)所示，在研磨的n+型半导体区域5a的下表面，形成金属层31a。通过以上的工序，制造了图1所示的半导体装置100。
在图4(c)所示的状态中，n+型半导体区域5a对应图1所示的n+型漏区域5。n-型半导体区域1a、p型半导体区域2a、n+型半导体区域3a、及p+型半导体区域4a分别对应n-型漂移区域1、p型基区域2、n+型源区域3、及p+型接触区域4。导电层10a及导电层20a分别对应栅电极10及导电部20。金属层31a及金属层32a分别对应漏电极31及源电极32。
说明第1实施方式的效果。
第1实施方式涉及的半导体装置100中，栅电极10具有第1部分11及第2部分12。第2部分12的下端处于比n-型漂移区域1和p型基区域2的pn接合面更上方的位置。即，第2部分12在X方向上与n-型漂移区域1不相对。由此，能够降低第2部分12和n-型漂移区域1之间产生的电容。能够降低栅电极10和漏电极31之间的电容CGD。若电容CGD降低，则反馈电容Crss降低。若反馈电容Crss降低，则能够缩短开关半导体装置100之时的漏电流的上升时间及下降时间。由此，能够降低半导体装置100的开关损失。
为了降低第2部分12和n-型漂移区域1之间的电容，第2部分12的下端和pn接合面也可以在X方向上并列。但是，半导体装置100的制造过程中，在第2部分12的下端的位置及pn接合面的位置处会产生偏差。若第2部分12和pn接合面被设计在相同位置，则由于上述的位置的偏差，第2部分12和n-型漂移区域1在X方向上相对的半导体装置、第2部分12和n-型漂移区域1在X方向不相对的半导体装置会被制造出来。即，由第2部分12形成的沟道连接n-型漂移区域1的半导体装置、沟道未连接n-型漂移区域1的半导体装置会被制造出来。这些半导体装置的特性有很大不同。为了使制造出的半导体装置的特性的偏差相对缩小，第2部分12的下端的位置优选地设计在比pn接合面更上方。
栅电极10中，多个第1部分11及多个第2部分12优选地在Y方向上交替设置。根据该构成，与1个长的第1部分11及1个长的第2部分12被设置的情况相比，更能够使电流均匀地流动在半导体装置100的面内。
半导体装置100也可以没有导电部20。该情况，第2部分12由于在X方向上不与n-型漂移区域1相对，能够降低电容CGD。但是，导电部20未设置的情况下，栅电极10在Z方向上隔着栅绝缘部15而与n-型漂移区域1相对。栅电极10由于在Z方向上与n-型漂移区域1相对，电容CGD变大。通过设置第2部分12致使的、电容CGD的降低的比例变小。在设置导电部20而降低电容CGD方面，还通过第2部分12而降低电容CGD，由此能够有效地降低半导体装置100的开关损失。
关于栅电极10的更优选的构造，参照图5进行说明。
图5(a)是表示栅电极10的示意图。图5(b)是表示第1实施方式涉及的半导体装置的特性的图表。
如图5(a)所示，将第1部分11的Y方向上的长度设为a(μm)。将第2部分12的Y方向上的长度设为b(μm)。将第1部分11的Z方向上的长度设为1μm。将第2部分12的Z方向上的长度设为0.5μm。
图5(b)中，纵轴表示半导体装置100的每单位面积的导通电阻RONA和反馈电容Crss的积RONA×Crss(a.u.)。横轴表示长度b。图5(b)表示使长度b变化之时的、RONA×Crss的变化的计算结果。
从图5(b)可知以下内容。长度a为2μm之时，长度b在1μm以上，能够使得RONA×Crss充分降低。例如能够使RONA×Crss在70以下。长度a在0.2μm之时，b在1μm以上6μm以下的范围内，RONA×Crss在70以下。从这些结果来看，长度b优选地是长度a的0.5倍以上30倍以下。
从图5(b)可知以下内容。长度a为0.2μm之时，若长度b是1.0μm，则RONA×Crss为最小。长度a是0.5μm之时，若长度b是2μm，则RONA×Crss最小。长度a是1μm之时，若长度b是5μm则RONA×Crss最小。长度a是2μm之时，若长度b是10μm，则RONA×Crss最小。从这些结果来看，长度b优选地是长度a的4倍以上5倍以下。
第2部分12的下端在Z方向上的位置考虑n-型漂移区域1和p型基区域2的交界面的位置的偏差、第2部分12的下端的位置的偏差等而被决定。
例如，从n-型漂移区域1和p型基区域2的交界面到p型基区域2和n+型源区域3的交界面为止的、Z方向上的距离被设定为1.0μm。在栅电极10的下端的Z方向上的位置上，存在0.1μm左右的偏差。在n-型漂移区域1和p型基区域2的交界面的Z方向上的位置上，存在0.05μm左右的偏差。考虑这些偏差，第2部分12的下端、与n-型漂移区域1和p型基区域2的交界面之间的Z方向上的距离优选地设定为0.15μm以上。第1部分11的下端，与n-型漂移区域1和p型基区域2的交界面之间在Z方向上的距离优选地设定为0.15μm以上。
第2部分12的下端优选地处于比p型基区域2和n+型源区域3的交界面更下方的位置。第2部分12的下端若处于比该交界面更上方的位置，则变得无法抑制硅表面的泄漏。第2部分12的下端若处于比该交界面更下方的位置，则由此能够抑制泄漏电流。
(第1变形例)
图6是表示第1实施方式的第1变形例涉及的半导体装置的一部分的斜视剖面图。
图7是表示第1实施方式的第1变形例涉及的半导体装置的一部分的平面图。
第1变形例涉及的半导体装置110中，如图6所示，在各自的p型基区域2上，多个n+型源区域3和多个p+型接触区域4在Y方向上交替地设置。
图7是表示图6的沿A-A’线的剖面的构造的平面图。如图7所示，n+型源区域3在X方向上隔着栅绝缘部15而与第1部分11相对。p+型接触区域4在Y方向上隔着栅绝缘部15而与第2部分12相对。
图8是表示第1实施方式涉及的半导体装置的动作的示意图。
图8(a)是表示图1所示的半导体装置100的动作。图8(b)是表示图6及图7所示的半导体装置110的动作。
若在栅电极10施加阈值以上的电圧，则在p型基区域2有沟道形成。如图8(a)所示，在与第1部分11相对的位置，沟道ch1被形成。在与第2部分12相对的位置，沟道ch2被形成。沟道ch1虽然连接n-型漂移区域1，但沟道ch2不连接n-型漂移区域1。从n+型源区域3向沟道ch1流动的电子如箭头A1所示，向n-型漂移区域1流动。从n+型源区域3向沟道ch2流动的电子，如箭头A2所示，通过沟道ch1而向n-型漂移区域1流动。因此，根据半导体装置100，相比于沟道ch2连接n-型漂移区域1的情况，沟道电阻增大。
另一方面，第1变形例涉及的半导体装置110中，在沟道ch1形成的位置上，n+型源区域3被设置。在沟道ch2形成的位置上，p+型接触区域4被设置。电子从n+型源区域3向沟道ch1流动，电子未从p+型接触区域4被注入。即，使流动于沟道ch2的电子減少，能够向沟道ch1高效地注入电子。其结果，能够抑制在栅电极10设置第2部分12而导致的导通电阻的增大。即，根据第1变形例，抑制导通电阻的增大的同时，能够降低开关损失。
(第2变形例)
图9是表示第1实施方式的第2变形例涉及的半导体装置的一部分的斜视剖面图。
第2变形例涉及的半导体装置120中，栅电极10及导电部20的构造与半导体装置100及110不同。
导电部20的下部隔着第1绝缘部21而设置于n-型漂移区域1。导电部20上部在X方向上位于栅电极10相互之间的位置。在栅电极10和导电部20之间，第2绝缘部22被设置。栅电极10在X方向上隔着栅绝缘部15而与p型基区域2相对。
半导体装置120中，栅电极10与半导体装置100及110同样地具有第1部分11及第2部分12。由此，能够降低半导体装置120的开关损失。
在半导体装置120中，如第1变形例那样，也可以将多个n+型源区域3和多个p+型接触区域4交替地设置于Y方向。由此，在抑制半导体装置120的导通电阻的增大的同时能够降低开关损失。
(第2实施方式)
图10是表示第2实施方式涉及的半导体装置的一部分的斜视剖面图。
第2实施方式涉及的半导体装置200如图10所示，栅电极10的构造与第1实施方式涉及的半导体装置100～120不同。
半导体装置200中，第2部分12上端处于比第1部分11上端更下方的位置。通过在栅电极10设置第2部分12，能够缩小在X方向上与p型基区域2及n+型源区域3相对的栅电极10的面积。
p型基区域2及n+型源区域3与源电极32电连接。通过缩小与p型基区域2及n+型源区域3相对的栅电极10的面积，能够缩小栅电极10和源电极32之间的电容CGS。电容CGS越小，输入电容Ciss越变小。若输入电容Ciss较小，则开关半导体装置200之时，半导体装置200的充电或放电所需要的电荷量能够缩小。即，根据第2实施方式，能够与第1实施方式同样地降低半导体装置200的开关损失。
例如，第2部分12上端处于比p型基区域2和n+型源区域3的交界面更下方的位置。上述交界面的位置由于场所而不同的情况下，第2部分12上端处于比上述交界面的最深的位置更下方的位置。第1部分11上端处于比上述交界面更上方的位置。第2部分12上端处于比上述交界面更下方的位置，由此，能够缩小与p型基区域2及n+型源区域3相对的栅电极10的面积。由此，还能够降低半导体装置200的开关损失。
(第1变形例)
图11是表示第2实施方式的第1变形例涉及的半导体装置的一部分的斜视剖面图。
在第2实施方式的第1变形例涉及的半导体装置210中，如图11所示，在各自的p型基区域2上，多个n+型源区域3和多个p+型接触区域4在Y方向上交替设置。
例如，第2部分12上端处于比p型基区域2和n+型源区域3的交界面更下方的位置。该情况下，由第2部分12形成的沟道未连接n+型源区域3。由此，半导体装置的导通电阻得以增大。
半导体装置210中，与第1实施方式的第1变形例相同，在与第2部分12相对的位置上不设置n+型源区域3。即，第1部分11的至少一部分在Y方向上的位置与n+型源区域3的至少一部分在Y方向上的位置相同。第2部分12的至少一部分在Y方向上的位置与p+型接触区域4的至少一部分在Y方向上的位置相同。根据本变形例，能够与第1实施方式的第1变形例同样地抑制由于在栅电极10上设置第2部分12而导致的导通电阻的增大。
(第2变形例)
图12是表示第2实施方式的第2变形例涉及的半导体装置的一部分的斜视剖面图。
在第2实施方式的第2变形例涉及的半导体装置220中，栅电极10的构造与半导体装置200不同。
半导体装置220中，第2部分12的下端处于比n-型漂移区域1和p型基区域2的交界面更上方的位置。即，半导体装置220具有第1实施方式涉及的半导体装置100的特征和第2实施方式涉及的半导体装置100的特征这二者。由此，能够降低电容CGD及电容CGS这二者，能够更加降低开关损失。
从开关损失降低的观点来看，比较半导体装置100和半导体装置200的情况，优选半导体装置100的一方。一般来说，若将半导体装置从导通状态切换至关闭状态，则通过该半导体装置连接的电路的电容成分，对漏电极31临时施加大电圧(反电动势)。此时，从n-型漂移区域1向栅电极10，通过栅绝缘部15而有位移电流流入的情况。若向栅电极10流动的位移电流较大，则栅电极10的电位会临时上升。其结果，虽然进行了将半导体装置切换至关闭状态的控制，但半导体装置可能维持导通状态(自我开启)。若产生此现象，在使半导体装置开关之时流动的电流增大，半导体装置的开关损失会增大。位移电流虽然是反馈电容Crss越大而越增大，但不依存于输入电容Ciss。通过半导体装置100的构造，使反馈电容Crss減少，使开关损失降低，由此，能够降低自我开启产生的可能性。由此，能够抑制由自我开启致使的开关损失。
(第3实施方式)
图13是表示第3实施方式涉及的半导体装置的一部分的斜视剖面图。
图13所示的第3实施方式涉及的半导体装置300是IGBT。半导体装置300代替n+型漏区域5，p+型集电极区域6及n型缓冲区域7。在半导体装置300中，漏电极31作为集电极而发挥作用。源电极32作为发射电极而发挥作用。
p+型集电极区域6设置于漏电极31上，与漏电极31电连接。n型缓冲区域7设置于p+型集电极区域6和n-型漂移区域1之间。
即使在作为IGBT的半导体装置300中，通过在栅电极10上设置第2部分12，能够降低栅电极10和漏电极31之间的电容CGD。由此，能够降低半导体装置300的开关损失。关于其他的半导体装置110、120、200～220也是相同的，通过取代n+型漏区域5而设置p+型集电极区域6及n型缓冲区域7，能够设为IGBT。在该情况下，也同样地能够降低电容CGD或电容CGS，能够降低半导体装置的开关损失。
在以上说明的各实施方式中，关于各半导体区域之间的杂质浓度的相对的高低，例如能够用SCM(扫描式电容显微镜)来确认。各半导体区域中的载流子浓度能够看成是在各半导体区域中与已活性化的杂质浓度相等。由此，关于各半导体区域之间的载流子浓度的相对高低，能够用SCM来确认。关于各半导体区域中的杂质浓度例如能够通过SIMS(二次离子质谱)来测定。
以上，虽然举例说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，无意于限定发明的范围。这些新的实施方式，能够以其他的各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式或其变形例，包含于发明的范围或要旨的同时，包含于与记载于专利权利要求的发明等同的范围。上述的各实施方式，能够相互组合地实施。

Claims (15)

1.一种半导体装置，其中，
具备：
第1电极；
第1导电型的第1半导体区域，设置于所述第1电极上；
第2导电型的第2半导体区域，设置于所述第1半导体区域上；
第1导电型的第3半导体区域，设置于所述第2半导体区域的一部分上；
栅电极，具有第1部分和第2部分，所述第1部分在与从所述第1电极朝向所述第1半导体区域的第1方向垂直的第2方向上，与所述第1半导体区域的一部分、所述第2半导体区域及所述第3半导体区域隔着栅绝缘部而相对，所述第2部分在与所述第1方向及所述第2方向垂直的第3方向上，与所述第1部分并列，在所述第2方向上，与所述第2半导体区域隔着所述栅绝缘部而相对，下端处于比所述第1半导体区域和所述第2半导体区域的交界面更上方的位置；及
第2电极，设置于所述第2半导体区域及所述第3半导体区域上，与所述第2半导体区域及所述第3半导体区域电连接。
2.如权利要求1所述的半导体装置，其中，
分别设置多个所述第1部分及所述第2部分，
所述多个第1部分及所述多个第2部分在所述第3方向上交替设置。
3.如权利要求1所述的半导体装置，其中，
还具备设置于所述第2半导体区域的另一部分上的第2导电型的第4半导体区域，
所述第4半导体区域中的第2导电型的杂质浓度比所述第2半导体区域中的第2导电型的杂质浓度高。
4.如权利要求3所述的半导体装置，其中，
所述第4半导体区域在所述第3方向上与所述第3半导体区域并列，
所述第2部分在所述第2方向上与所述第4半导体区域隔着所述栅绝缘部而相对。
5.如权利要求1所述的半导体装置，其中，
所述第2部分在所述第3方向上的长度是所述第1部分在所述第3方向上的长度的0.5倍以上30倍以下。
6.如权利要求1所述的半导体装置，其中，
所述第2部分的所述下端、与所述第1半导体区域和所述第2半导体区域的所述交界面之间，在所述第1方向上的距离为0.15μm以上。
7.如权利要求1所述的半导体装置，其中，
所述第1部分的下端、与所述第1半导体区域和所述第2半导体区域的所述交界面之间，在所述第1方向上的距离为0.15μm以上。
8.权利要求1所述的半导体装置，其中，
还具备隔着第1绝缘部而设置于所述第1半导体区域中的第1导电部，
所述第1导电部与所述第2电极电连接，
所述栅电极隔着第2绝缘部而设置于所述第1导电部上。
9.如权利要求8所述的半导体装置，其中，
所述第2部分和所述第1导电部之间的距离比所述第1部分和所述第1导电部之间的距离长。
10.如权利要求8所述的半导体装置，其中，
所述第2绝缘部中的硼或磷的浓度比所述第1绝缘部中的硼或磷的浓度高。
11.一种半导体装置，其中，
具备：
第1电极；
第1导电型的第1半导体区域，设置于所述第1电极上；
第2导电型的第2半导体区域，设置于所述第1半导体区域上；
第1导电型的第3半导体区域，设置于所述第2半导体区域的一部分上；
栅电极，具有第1部分和第2部分，所述第1部分在与从所述第1电极朝向所述第1半导体区域的第1方向垂直的第2方向上，与所述第1半导体区域的一部分、所述第2半导体区域及所述第3半导体区域隔着栅绝缘部而相对，所述第2部分在与所述第1方向及所述第2方向垂直的第3方向上，与所述第1部分并列，在所述第2方向上与所述第2半导体区域隔着所述栅绝缘部而相对，上端处于比所述第1部分的上端更下方的位置；及
第2电极，设置于所述第2半导体区域及所述第3半导体区域上，与所述第2半导体区域及所述第3半导体区域电连接。
12.如权利要求11所述的半导体装置，其中，
所述第2部分的所述上端处于比所述第2半导体区域和所述第3半导体区域的交界面更下方的位置。
13.如权利要求11所述的半导体装置，其中，
分别设置多个所述第1部分及所述第2部分，
所述多个第1部分及所述多个第2部分在所述第3方向上交替设置。
14.如权利要求11所述的半导体装置，其中，
还具备设置于所述第2半导体区域的另一部分上的第2导电型的第4半导体区域，
所述第4半导体区域中的第2导电型的杂质浓度比所述第2半导体区域中的第2导电型的杂质浓度高。
15.如权利要求14所述的半导体装置，其中，
所述第4半导体区域在所述第3方向上与所述第3半导体区域并列，
所述第2部分的至少一部分在所述第3方向上的位置、与所述第4半导体区域的至少一部分在所述第3方向上的位置相同。
CN201910022277.7A 2018-08-08 2019-01-10 半导体装置 Active CN110828567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-149637 2018-08-08
JP2018149637A JP7005453B2 (ja) 2018-08-08 2018-08-08 半導体装置

Publications (2)

Publication Number Publication Date
CN110828567A true CN110828567A (zh) 2020-02-21
CN110828567B CN110828567B (zh) 2023-09-19

Family

ID=69406778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910022277.7A Active CN110828567B (zh) 2018-08-08 2019-01-10 半导体装置

Country Status (3)

Country Link
US (1) US10872975B2 (zh)
JP (1) JP7005453B2 (zh)
CN (1) CN110828567B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690296A (zh) * 2020-05-19 2021-11-23 无锡华润上华科技有限公司 沟槽栅igbt器件及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7120916B2 (ja) * 2018-12-27 2022-08-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7164497B2 (ja) * 2019-08-23 2022-11-01 株式会社東芝 半導体装置
JP7392612B2 (ja) * 2020-08-26 2023-12-06 株式会社デンソー 半導体装置
JP7392613B2 (ja) * 2020-08-26 2023-12-06 株式会社デンソー 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534795A (zh) * 2003-03-28 2004-10-06 株式会社东芝 半导体器件及其制造方法
CN1809928A (zh) * 2002-08-23 2006-07-26 快捷半导体有限公司 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置
JP2007523487A (ja) * 2004-02-21 2007-08-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置とその製造
CN102194879A (zh) * 2010-02-26 2011-09-21 株式会社东芝 半导体装置
CN102339863A (zh) * 2010-07-16 2012-02-01 株式会社电装 半导体装置
US20130069150A1 (en) * 2011-09-20 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
CN106449752A (zh) * 2015-08-12 2017-02-22 株式会社东芝 半导体装置
CN107135668A (zh) * 2015-02-20 2017-09-05 新电元工业株式会社 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP2008078175A (ja) 2006-09-19 2008-04-03 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置の製造方法
JP2016040820A (ja) 2013-09-20 2016-03-24 サンケン電気株式会社 半導体装置
CN106067484B (zh) 2013-09-20 2019-06-14 三垦电气株式会社 半导体装置
JP2015195286A (ja) 2014-03-31 2015-11-05 サンケン電気株式会社 半導体装置
JP6089070B2 (ja) * 2015-06-02 2017-03-01 株式会社東芝 半導体装置
JP6426642B2 (ja) * 2016-03-08 2018-11-21 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1809928A (zh) * 2002-08-23 2006-07-26 快捷半导体有限公司 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置
CN1534795A (zh) * 2003-03-28 2004-10-06 株式会社东芝 半导体器件及其制造方法
JP2007523487A (ja) * 2004-02-21 2007-08-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置とその製造
CN102194879A (zh) * 2010-02-26 2011-09-21 株式会社东芝 半导体装置
CN102339863A (zh) * 2010-07-16 2012-02-01 株式会社电装 半导体装置
US20130069150A1 (en) * 2011-09-20 2013-03-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
CN107135668A (zh) * 2015-02-20 2017-09-05 新电元工业株式会社 半导体装置
CN106449752A (zh) * 2015-08-12 2017-02-22 株式会社东芝 半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690296A (zh) * 2020-05-19 2021-11-23 无锡华润上华科技有限公司 沟槽栅igbt器件及其制备方法
WO2021232810A1 (zh) * 2020-05-19 2021-11-25 无锡华润上华科技有限公司 沟槽栅igbt器件及其制备方法

Also Published As

Publication number Publication date
JP2020025050A (ja) 2020-02-13
CN110828567B (zh) 2023-09-19
US20200052111A1 (en) 2020-02-13
US10872975B2 (en) 2020-12-22
JP7005453B2 (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
US8829608B2 (en) Semiconductor device
CN110828567A (zh) 半导体装置
US8362551B2 (en) Semiconductor device
US8946002B2 (en) Method of forming a semiconductor device having a patterned gate dielectric and structure therefor
JP6378220B2 (ja) 半導体装置
CN105609409B (zh) 在底部分上选择性地具有厚电介质的沟槽
CN107833919B (zh) 半导体装置及其制造方法
JP6818712B2 (ja) 半導体装置
CN111613675B (zh) 半导体装置
CN210296383U (zh) Mosfet器件和碳化硅mosfet器件
CN110718546A (zh) 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet
CN111697074B (zh) 半导体装置及其制造方法
CN112531010A (zh) 半导体装置
JP6970068B2 (ja) 半導体装置
JP7370781B2 (ja) 半導体装置
JP2006210865A (ja) 半導体装置
JP6450659B2 (ja) 半導体装置
US10522620B2 (en) Semiconductor device having a varying length conductive portion between semiconductor regions
JP7123613B2 (ja) 半導体装置
US11824111B2 (en) Semiconductor device
JP7381425B2 (ja) 半導体装置及びその製造方法
JP2023140026A (ja) 半導体装置
JP2022137629A (ja) 半導体装置、及び半導体装置の製造方法
JP2024044148A (ja) 半導体装置、及び半導体装置の製造方法
CN114203815A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant