JP2024044148A - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2024044148A JP2024044148A JP2022149522A JP2022149522A JP2024044148A JP 2024044148 A JP2024044148 A JP 2024044148A JP 2022149522 A JP2022149522 A JP 2022149522A JP 2022149522 A JP2022149522 A JP 2022149522A JP 2024044148 A JP2024044148 A JP 2024044148A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- region
- electrode
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 177
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】破壊発生を抑制できる半導体装置、及び半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置は、第1電極と、第2電極と、第1半導体領域と、第2半導体領域と、第3半導体領域と、第1導電部と、第2導電部と、ゲート電極と、第1絶縁部と、第2絶縁部と、第3絶縁部と、第4絶縁部と、を有する。第2電極は、第1部分と、第1部分から第1方向において第1電極側に延在した第2部分とを有する。第1半導体領域は、第1電極と第2電極との間に設けられる。第2半導体領域は、第1半導体領域と第2電極との間に設けられる。第3半導体領域は第2半導体領域と第2電極との間に設けられる。第1導電部は第1半導体領域中に設けられる。ゲート電極は、第2半導体領域と第2部分との間に設けられる。第2導電部は、第1導電部と、ゲート電極及び第2部分との間に設けられる。【選択図】図1
Description
本発明の実施形態は、半導体装置、及び半導体装置の製造方法に関する。
金属酸化膜半導体電界効果トランジスタ(Metal Oxide Semiconductor Field Effect Transistor;MOSFET)などの半導体装置は、スイッチング素子として用いられる。半導体装置においては、スイッチング効率の向上や破壊発生の抑制、オン動作時の抵抗低減などが求められている。
本発明が解決しようとする課題は、破壊発生を抑制できる半導体装置、及び半導体装置の製造方法を提供することである。
実施形態の半導体装置は、第1電極と、第2電極と、第1半導体領域と、第2半導体領域と、第3半導体領域と、第1導電部と、第2導電部と、ゲート電極と、第1絶縁部と、第2絶縁部と、第3絶縁部と、第4絶縁部と、を有する。第2電極は、第1電極と離間して設けられた第1部分と、第1部分から第1方向において第1電極側に延在した第2部分とを有する。第1導電型の第1半導体領域は、第1電極と第2電極との間に設けられ、第1電極と電気的に接続される。第2導電型の第2半導体領域は、第1半導体領域と第2電極との間に設けられる。第1導電型の第3半導体領域は、第2半導体領域と第2電極との間に設けられ、第2電極と電気的に接続される。第1導電部は、第1半導体領域中に設けられる。第1絶縁部は、第1導電部と第1半導体領域との間に設けられる。ゲート電極は、第1方向と交わる第2方向において、第2半導体領域と第2部分との間に設けられる。第2導電部は、第1導電部と、ゲート電極及び第2部分との間に設けられ、第2部分と電気的に接続される。第2絶縁部は、第1絶縁部及び第1導電部と、第2導電部との間に設けられる。第3絶縁部は、第2半導体領域とゲート電極との間、及び第1半導体領域と第2導電部との間に設けられる。第4絶縁部は、ゲート電極と第2導電部との間に設けられる。
また、実施形態の半導体装置の製造方法は、第1方向において、第1導電型の第1半導体領域の表面から第1半導体領域中にトレンチを形成する工程と、トレンチの表面に第1絶縁部を形成する工程と、トレンチ内に第1絶縁部を介して第1導電部を形成する工程と、を有する。さらに、トレンチ内に第2絶縁部を形成する工程と、第1絶縁部の一部及び第2絶縁部の一部を除去し、第1方向と交わる第2方向においてトレンチの内壁の一部を露出する工程と、第1絶縁部及び第2絶縁部の表面を酸化することで第2絶縁部及び第3絶縁部の一部を形成する工程と、第2絶縁部の表面に第2導電部を形成する工程と、第2導電部の表面及び露出した前記トレンチの内壁を酸化することで第3絶縁部の一部及び第4絶縁部を形成する工程と、を有する。さらにまた、第3絶縁部の表面及び第4絶縁部の表面の一部にゲート電極を形成する工程と、第2方向において、第1半導体領域中に第3絶縁部を介してゲート電極と対向する第2導電型の第2半導体領域を形成する工程と、トレンチの表面と第2半導体領域との間に第1導電型の第3半導体領域を形成する工程と、を有する。
以下、本発明の実施形態について、図面を参照しながら説明する。この説明に際し、全図にわたり、共通する部分には共通する符号を付す。また、図面の寸法比率は、図示の比率に限定されるものではない。なお、本実施形態は、本発明を限定するものではない。
[第1の実施形態]
(半導体装置100の構造)
第1の実施形態に係る半導体装置100の詳細な構造について、図1、及び図2を参照して説明する。図1(a)は第1の実施形態に係る半導体装置100の断面図、図1(b)は図1(a)の破線A部を示す断面図、図1(c)は第1の実施形態に係る半導体装置100の断面図である。図2は第1の実施形態に係る半導体装置100の寄生容量を示している。
(半導体装置100の構造)
第1の実施形態に係る半導体装置100の詳細な構造について、図1、及び図2を参照して説明する。図1(a)は第1の実施形態に係る半導体装置100の断面図、図1(b)は図1(a)の破線A部を示す断面図、図1(c)は第1の実施形態に係る半導体装置100の断面図である。図2は第1の実施形態に係る半導体装置100の寄生容量を示している。
以下、第1導電型がn型、第2導電型がp型である場合を例に説明する。また、以下の説明において、n+、n、n-及び、p+、p、p-の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちn+はnよりもn型の不純物濃度が相対的に高く、n-はnよりもn型の不純物濃度が相対的に低いことを示す。また、p+はpよりもp型の不純物濃度が相対的に高く、p-はpよりもp型の不純物濃度が相対的に低いことを示す。なお、n+型、n-型を単にn型、p+型、p-型を単にp型と記載する場合もある。
図1に表す第1の実施形態に係る半導体装置100は、MOSFETである。半導体装置100は、ドレイン電極10(第1電極)と、ソース電極14(第2電極)と、ゲート電極13と、n型の第1半導体領域20と、p型の第2半導体領域23と、n+型の第3半導体領域26と、第1導電部31と、第2導電部32と、絶縁層40と、を有する。
ドレイン電極10からソース電極14に向かう方向をZ方向(第1方向)とする。また、Z方向と直交する方向をX方向(第2方向)、X方向及びZ方向と直交する方向をY方向(第3方向)とする。図1(a)、図1(b)及び図1(c)に示す半導体装置100はX-Z平面における断面図を示している。なお、X方向、Y方向、及びZ方向は本実施形態では直交関係で示しているが直交に限定されず、互いに交差する関係であればよい。また、説明のために、ドレイン電極10からソース電極14に向かう方向を「上」と言い、その反対方向を「下」と言う。
n型の第1半導体領域20と、p型の第2半導体領域23と、n+型の第3半導体領域26とは、半導体材料として、シリコン(Si)又は炭化シリコン(SiC)を含む。半導体材料としてシリコンが用いられる場合、n型不純物として、ヒ素(As)、リン(P)、またはアンチモン(Sb)を用いることができる。p型不純物として、ボロン(B)を用いることができる。
n型の第1半導体領域20は、n+型のドレイン領域21と、n-型のドリフト領域22と、を有する。n+型のドレイン領域21は、ドレイン電極10上に設けられ、ドレイン電極10と電気的に接続されている。n-型のドリフト領域22は、Z方向においてn+型のドレイン領域21の上に設けられる。n-型のドリフト領域22は、n+型のドレイン領域21を介してドレイン電極10と電気的に接続されている。
p型の第2半導体領域23は、p型のベース領域24と、p+型のコンタクト領域25と、を有し、複数設けられる。複数のp型のベース領域24は、X方向において離間してn-型のドリフト領域22の上に設けられる。p+型のコンタクト領域25は各p型のベース領域24の上に設けられる。n+型の第3半導体領域26はn+型のソース領域であり、p型のベース領域24の上に設けられる。
図1(b)は、図1(a)の破線A部で示した領域を拡大した断面図である。
絶縁層40は、第1絶縁部41、第2絶縁部42、第3絶縁部43、第4絶縁部44、及び第5絶縁部45を有する。図1(b)において、第1絶縁部41、及び第5絶縁部45は2点鎖線、第2絶縁部42、及び第3絶縁部43は破線、第4絶縁部44は1点鎖線で示しており、一体に形成されている。絶縁層40は、酸化シリコンなどの絶縁材料を含む。第1絶縁部41、第2絶縁部42、第3絶縁部43、第4絶縁部44、及び第5絶縁部45は、不純物(例えばボロン)を含んでいても良い。絶縁層40の具体的な構造については、後述する。
第1導電部31はn-型のドリフト領域22中に第1絶縁部41を介して設けられる。第1導電部31は、例えば、フィールドプレート電極である。第1絶縁部41はフィールドプレート絶縁膜であり、第1導電部31と、n-型のドリフト領域22とを電気的に絶縁する。
第2導電部32は、第1導電部31及び第1絶縁部41の上に第2絶縁部42を介して設けられる。また、第2導電部32はn-型のドリフト領域22中に第3絶縁部43を介して設けられる。第3絶縁部43は、第2導電部32と、n-型のドリフト領域22とを電気的に絶縁する。第2導電部32はX方向において延在し、Z方向において後述するゲート電極13と隣接する部分を有する。第2導電部32と第3絶縁部43とが接している面のX方向における位置は、後述するゲート電極13と第3絶縁部43とが接している面のX方向における位置よりも第1半導体領域20側にあることが望ましい。また、第2導電部32の面のうち、第1導電部31側の面の曲率は小さい方が望ましい。
第1導電部31、第2導電部32及びゲート電極13は、ポリシリコンなどの導電材料を含む。導電材料には、例えばリンなどの不純物が添加されている。
ソース電極14は、第1部分15と、第2部分16と、を有する。第1部分15は、n+型のソース領域26及びp+型のコンタクト領域25の上に設けられる。第2部分16は、第1部分15から下に向かって延在し、第2導電部32と直接接続されている。第2部分16は、X方向において、p型のベース領域24及びn+型のソース領域26と絶縁層40の一部を介して並んでいる。ソース電極14は、第1導電部31、第2導電部32、n+型のソース領域26、及びp+型のコンタクト領域25と電気的に接続される。
図1(a)及び図1(b)に示すように、ゲート電極13は、X方向において、p型のベース領域24、及びn+型のソース領域26と、第2部分16との間に設けられる。p型のベース領域24、及びn+型のソース領域26と、ゲート電極13との間には第3絶縁部43が設けられる。第3絶縁部43は、p型のベース領域24、及びn+型のソース領域26と、ゲート電極13とを電気的に絶縁する。
また、ゲート電極13は、Z方向において、第2導電部32と隣接して設けられる。ゲート電極13と、第2導電部32との間には第4絶縁部44が設けられる。第4絶縁部44は、ゲート電極13と、第2導電部32とを電気的に絶縁する。
ゲート電極13と、第2部分16との間には第5絶縁部45が設けられる。第5絶縁部45は、ゲート電極13と、ソース電極14の第1部分15及び第2部分16とを電気的に絶縁する。
さらに、図1に示すように、ゲート電極13は複数設けられていてもよい。この場合、前述したp型のベース領域24とは異なるp型のベース領域24、及び前述したn+型のソース領域26とは異なるn+型のソース領域26と、第2部分16、との間に設けられる。第2部分16と、ゲート電極13間には第5絶縁部45が設けられており、互いに電気的に分離されている。ゲート電極13と、p型のベース領域24、及びn+型のソース領域26との間には第3絶縁部43が設けられており、互いに電気的に絶縁する。
以上のように、図1に示す半導体装置100は、X方向においてp型のベース領域24(またはn+型のソース領域26)、第3絶縁部43、ゲート電極13、第5絶縁部45、第2部分16、第5絶縁部45、ゲート電極13、第3絶縁部43、p型のベース領域24(またはn+型のソース領域26)の順に並ぶ領域を有する。なお、半導体装置100は、上述した構造が図1(c)のようにX方向において繰り返し設けられる。
図2(a)は半導体装置100の平面図を示しており、図1で示したソース電極14は省略されている。また、p型のベース領域24(またはn+型のソース領域26)と第3絶縁部43(または第5絶縁部45)との境界部分を破線にて示している。図2(a)に示すように、p+型のコンタクト領域25はY方向に延在している。p+型のコンタクト領域25と同様に、半導体装置100に設けられている各領域、例えば、p型のベース領域24、n+型のソース領域26、導電部30、及びゲート電極13は、それぞれがY方向に延在している。
なお、図2(a)のB-B’における断面図は、図1(a)で示したような構造を有しており、電流を流す素子領域となる。素子領域を囲み、電流を流さない領域を終端領域と呼ぶ。半導体装置100の一部には、外部電源(またはゲートコントローラー)と接続されるゲートパッド53が、終端領域の一部に設けられる。
n+型のソース領域26、及びp+型のコンタクト領域25は、素子領域において、ソース電極14と電気的に接続されている。また、第2導電部32は、素子領域において、ソース電極14の第2部分16と電気的に接続されている。
図2(a)のC-C’における断面図は図2(b)である。Y方向に延在した第1導電部31は、半導体装置100の終端領域において、ソースコンタクト部51を介して半導体装置100の表面側に引き出され、ソース電極14と電気的に接続されている。
また、図2(a)のD-D’における断面図は図2(c)である。Y方向に延在したゲート電極13は、半導体装置100の終端領域において、ゲートコンタクト部52を介して半導体装置100の表面側(絶縁層40上)に引き出され、ゲート配線を介してゲートパッド53と電気的に接続されている。ゲート配線は図示していないが、ソース電極14と電気的に分離されながら半導体装置100の終端領域上などに形成されている。
なお、本実施形態では、ソースコンタクト部51が、ゲートコンタクト部52よりも半導体装置100の終端領域側に位置している。ソースコンタクト部51とゲートコンタクト部52が形成される位置はゲート電極13や第1導電部31の設計を適宜変更することで変更可能であり、ゲートコンタクト部52の方がソースコンタクト部51よりも終端領域側に位置していても構わない。
また、図3に示すように、一般にMOSFETは寄生容量を有する。スイッチング特性に影響を与える寄生容量は、主に、ゲート・ソース間容量Cgs、ゲート・ドレイン間容量Cgd、ドレイン・ソース間容量Cdsである。ゲート・ソース間容量Cgsは、第4絶縁部44を介しゲート電極13と第2導電部32との間に形成される。ゲート・ドレイン間容量Cgdは、第3絶縁部43、及び第4絶縁部44を介し、ゲート電極13と第1半導体領域20との間に形成される。ドレイン・ソース間容量Cdsは、第1半導体領域20と第2半導体領域23との間に形成される。
(半導体装置100の動作)
第1の実施形態に係る半導体装置100の動作について説明する。
第1の実施形態に係る半導体装置100の動作について説明する。
まず、ターンオン動作について説明する。ドレイン電極10に正電圧が印加された状態で、ゲート電極13に閾値以上の電圧が印加される。これにより、第3絶縁部43を介してゲート電極13に隣接するp型のベース領域24にチャネル(反転層)が形成され、半導体装置100がオン状態となる。電子は、チャネルを通ってソース電極14からドレイン電極10へ流れる。すなわち、半導体装置100がオン状態では、電流はドレイン電極10からソース電極14へ流れる。
次に、ターンオフ動作について説明する。ゲート電極13に閾値よりも低い電圧が印加されると、p型のベース領域24におけるチャネルが消滅し、半導体装置100がオフ状態になる。
半導体装置100がオフ状態に切り替わると、ドレイン電極10に印加される正電圧が増大する。一方で、ソース電極14にはドレイン電極10と相対的に負電圧(例えば、接地)が印加されている。その結果、フィールドプレート電極の役割を有する第1導電部31の周りに設けられた第1絶縁部41とn-型のドリフト領域22との界面から、n-型のドリフト領域22に向けて空乏層が広がる。さらに、第2導電部32の周りに設けられた第3絶縁部43とn-型のドリフト領域22との界面から、n-型のドリフト領域22に向けて空乏層が広がる。この空乏層の広がりにより、n-型のドリフト領域22内における電界集中が抑制され、半導体装置100の耐圧を高めることができる。または、半導体装置100の耐圧を維持したまま、n-型のドリフト領域22におけるn型不純物濃度を高め、半導体装置100のオン抵抗を低減できる。
(半導体装置100の製造方法)
図4~図11は、第1の実施形態に係る半導体装置100の製造工程を表す工程断面図である。図4~図11を参照して、第1の実施形態に係る半導体装置100の製造方法の一例を説明する。
図4~図11は、第1の実施形態に係る半導体装置100の製造工程を表す工程断面図である。図4~図11を参照して、第1の実施形態に係る半導体装置100の製造方法の一例を説明する。
まず、n+型の半導体基板21を用意する。半導体基板21はn+型の半導体領域21である。図4(a)に表すように、Z方向において、n+型の半導体領域21の上にエピタキシャル成長させることで、n-型の半導体領域22を形成する。
反応性イオンエッチング(RIE)により、図4(b)に表すように、Y方向に沿って延伸する複数のトレンチTを、n-型の半導体領域22の上面に形成する。
図5(a)に表すように、n-型の半導体領域22の上面及びトレンチTの内面に沿って、第1絶縁層41aを形成する。第1絶縁層41aは、n-型の半導体領域22を熱酸化することで形成される。又は、化学気相成長法(CVD)により第1絶縁層41aを堆積することにより形成しても良い。第1絶縁層41aは、酸化シリコンを含む。
図5(b)に表すように、トレンチTを埋め込むように、導電層31aがCVDにより第1絶縁層41aの上に形成される。導電層31aは例えばポリシリコンであり、導電性不純物として、例えばリンやボロンを含んでいる。
反応性イオンエッチング(RIE)により、図6(a)に表すように、第1絶縁層41aの上に形成された導電層31aを一部除去し、第1導電部31が形成される。
図6(b)に表すように、第1導電部31及び第1絶縁層41aの上に、CVDにより第2絶縁部42の一部(第2絶縁層42a)が形成される。
ウェットエッチング又はCDEにより、第1絶縁層41aの一部、及び第2絶縁層42aの一部を除去し、第1絶縁層41a、及び第2絶縁層42aの上面を後退させ、第1絶縁部41、及び第2絶縁部42の一部(第2絶縁層42b)を形成する。これにより、図7(a)に表すように、n-型の半導体領域22の上面が露出する。n-型の半導体領域22の側面は、トレンチTの内壁に露出する。
その後、酸化処理により、n-型の半導体領域22の上面と側面、及び第2絶縁層42bの上面を酸化する。図7(b)に表すように、第2絶縁層42bの上面が酸化されることにより第2絶縁部42が形成される。n-型の半導体領域22の表面の酸化により第3絶縁層43aが形成される。
図8(a)に表すように、第2絶縁部42、及び第3絶縁層43aの上に、CVDにより導電層32aが形成される。導電層32aは、例えばポリシリコンであり、導電性不純物(例えばリン)を含んでも良い。さらに、導電層32aの上に、CVDにより絶縁層40aが形成される。
図8(b)に表すように、ウェットエッチング又はCDEにより、絶縁層40aの一部が除去される。この時、トレンチT内の第2導電部の上には絶縁層40aが残される。
図9(a)に表すように、反応性イオンエッチング(RIE)又はCDEにより、導電層32aの一部が除去され、第2導電部32が形成される。その後、ウェットエッチング又はCDEにより、第2導電部32の上の絶縁層40a、及び第1半導体領域20の上の第3絶縁層43aを除去する。
酸化処理により、n-型の半導体領域22の上面と側面、及び第2導電部32の上面を酸化する。図9(b)に表すように、第2導電部32の上面が酸化されることにより第4絶縁層44aが形成される。n-型の半導体領域22の表面の酸化により第3絶縁部43が形成される。
図10(a)に表すように、第3絶縁部43の上、第4絶縁層44aの上、n-型のドリフト領域22の上に、CVDにより、導電層13aを形成する。この導電層は、ポリシリコンを含む。導電層13aは、導電性不純物(例えばリン)を含んでも良い。
導電層13aの一部を、RIEなどで除去し、導電層13aの上面を後退させる。これにより、図10(b)に表すように、トレンチT内にゲート電極13が形成される。
図11(a)に表すように、n-型の半導体領域22の上部に、p型不純物及びn型不純物を順次イオン注入し、p型のベース領域24、及びn+型のソース領域26を形成する。その後、ゲート電極13、第3絶縁部43、第4絶縁層44a、及びn+型のソース領域26を覆う第5絶縁層45aを形成する。
図11(b)に表すように、n+型のソース領域26の上部の第5絶縁層45aの一部を除去する。これにより、n+型のソース領域26を通ってp型のベース領域24に達する第1開口OP1の上部を形成し、n+型のソース領域26の一部を露出させる。また、第2導電部32の上部に形成された第4絶縁層44aの一部及び第5絶縁層45aの一部を除去し、第4絶縁部44及び第5絶縁部45を形成する。これにより、第5絶縁部45及び第4絶縁部44を通って第2導電部32に達する第2開口OP2を形成し、第2導電部32の一部を露出させる。
その後、図12(a)に表すように、n+型のソース領域26の一部、p+型のコンタクト領域25の一部を除去する。これにより、n+型のソース領域26を通ってp型のベース領域24に達する第1開口OP1を形成し、n+型のソース領域26の一部、p型のベース領域24の一部を露出させる。
図12(b)に表すように、露出したp型のベース領域24にp型不純物をイオン注入し、p+型のコンタクト領域25を形成する。その後、第5絶縁部45の上に、第1開口OP1、及び第2開口OP2に埋め込まれるソース電極14の第1部分15、及び第2部分16を形成する。n+型のドレイン領域21の下にドレイン電極10を形成する。以上の工程により、図1に表す半導体装置100が製造される。
(第1の実施形態の効果)
第1の実施形態に係る半導体装置100の効果について、図13に示す比較例に係る半導体装置300を用いて説明する。
第1の実施形態に係る半導体装置100の効果について、図13に示す比較例に係る半導体装置300を用いて説明する。
比較例に係る半導体装置300は、ソース電極14の第2部分16が設けられず、X方向におけるゲート電極13の幅が半導体装置100よりも大きい点で、第1の実施形態に係る半導体装置100と異なる。また、比較例に係る半導体装置300は、第2導電部32の面のうち、第1導電部31側の面の曲率が大きく形成されている点で、第1の実施形態に係る半導体装置100と異なる。
比較例に係る半導体装置300のように、X方向におけるゲート電極13の幅が大きい場合、すなわち、ゲート電極13の底部とドリフト領域22との対向面積が大きい場合、寄生容量の1つであるゲート・ドレイン間容量Cgdが大きくなる。しかし、ゲート・ドレイン間容量Cgdが大きいほど、ターンオン動作時に電流が定常状態になるまでの時間、及びターンオフ動作時に電流が流れなくなるまでの時間がかかり、スイッチング損失が生じる。そのため、ゲート・ドレイン間容量Cgdはできるだけ小さい方が望ましい。
第1の実施形態に係る半導体装置100は、X方向におけるゲート電極13の幅が比較例に係る半導体装置300に比べ小さいため、ゲート・ドレイン間容量Cgdを小さくすることができる。これにより、第1の実施形態に係る半導体装置100は、スイッチング損失を低減することができる。
ゲート電極13とドリフト領域22との間に生じた電界が大きいほど、ゲート・ドレイン間容量Cgdおよび電荷量Qgdは大きくなる。第1の実施形態に係る半導体装置100は、ゲート電極13とドリフト領域22との間にソース電極14と電気的に接続された第2導電部32が存在する。そのため、半導体装置100は、ゲート電極13とドリフト領域22との間の電界を遮断し、ゲート・ドレイン間容量Cgdおよび電荷量Qgdを低減することができる。
また、第1の実施形態に係る半導体装置100は第2導電部32が設けられているため、ゲート電極13とドリフト領域22との間にある、少なくとも第2絶縁部42及び第4絶縁部44の厚さが、第2導電部32の厚さだけ小さくなる。これにより、第1の実施形態に係る半導体装置100は、ゲート・ドレイン間容量Cgd(及び電荷量Qgd)を小さくすることができ、スイッチング効率を向上させることができる。
また、第1の実施形態に係る半導体装置100と比較例に係る半導体装置300は共に、X方向において延在し、第4絶縁部44を介しゲート電極13と隣接する部分を有する第2導電部32が設けられている。そのため、ゲート電極13の下部と接する第3絶縁部43、及び第4絶縁部44と、n-型のドリフト領域22との界面からn-型のドリフト領域22に向けて、空乏層が広がる。この空乏層の広がりにより、ゲート電極13の下部における電界集中が抑制され、半導体装置100の耐圧を高めることができる。
ここで、第1の実施形態に係る半導体装置100は、第2導電部32の面のうち、第1導電部31側の面の曲率が、比較例に係る半導体装置300に比べ小さい。すなわち、第1の実施形態に係る半導体装置100は第2導電部32の下部に角部を有する。そのため、電界は第2導電部32の下部の角部に集中しやすくなり、ゲート電極13の下部における電界集中を抑制することができる。
前述したように、第2導電部32と第3絶縁部43とが接している面のX方向における位置は、ゲート電極13と第3絶縁部43とが接している面のX方向における位置よりも第1半導体領域20側にあることが望ましい。これにより、電界はより第2導電部32の下部の角部に集中しやすくなるため、ゲート電極13の下部における電界集中を抑制することができる。さらに、第2導電部32と第3絶縁部43とが接している面のX方向における位置がより第1半導体領域20側にあることによって、ゲート電極13と第1半導体領域20との間にある第3絶縁部43のX方向の厚さをさらに小さくすることができる。そのため、第1の実施形態に係る半導体装置100は、ゲート・ドレイン間容量Cgdをさらに小さくすることができ、スイッチング効率を向上させることができる。
また、第1の実施形態に係る半導体装置100は、オフ動作時におけるダイナミックアバランシェの発生も抑制することができる。MOSFETがオフ動作する際、排出されずに半導体層内に残ったホールが集中し、MOSFETの耐圧が減少するダイナミックアバランシェという現象が生じる可能性がある。加えて、ダイナミックアバランシェが生じたMOSFETは、電流損失やスイッチング効率悪化も引き起こす。
第1の実施形態に係る半導体装置100の場合、第2導電部32の直上領域とソース電極14の第2部分16が直接接続されているため、Z方向における第2導電部32の抵抗を小さくすることができる。すなわち、オフ動作時に第1導電部31、及び第2導電部32に入ってきたホールを効率的にソース電極14から排出することが可能となる。これにより、オフ動作時における半導体装置100のダイナミックアバランシェの発生を抑制できる。
さらにまた、サージ電流が絶縁層40を介してドレイン電極10から第1導電部31、及び第2導電部32を通過したのち、ゲート電極13に入力される可能性がある。サージ電流がゲート電極13に入力されると、ゲート電極13の電位が上昇し、MOSFETはオフ状態であるにも関わらず、自動的にMOSFETがオン状態となるセルフターンオンという現象を引き起こす。
一方で、第1の実施形態に係る半導体装置100は、第2導電部32の直上領域とソース電極14の第2部分16が直接接続されている。そのため、入力されたサージ電流は絶縁層40を介してドレイン電極10から第1導電部31、及び第2導電部32を通過したのち、第2部分16からソース電極14へ排出することができる。したがって、半導体装置100は、ゲート電極13底部の電界集中の抑制、耐圧の向上、スイッチング効率の向上、及びセルフターンオンの抑制をすることが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100、300 半導体装置
10 ドレイン電極
13 ゲート電極
14 ソース電極
15 第1部分
16 第2部分
20 第1半導体領域
21 ドレイン領域(半導体基板)
22 ドリフト領域
23 第2半導体領域
24 ベース領域
25 コンタクト領域
26 ソース領域
31 第1導電部(フィールドプレート電極)
32 第2導電部
40 絶縁層
41 第1絶縁部
42 第2絶縁部
43 第3絶縁部
44 第4絶縁部
45 第5絶縁部
51 ソースコンタクト部
52 ゲートコンタクト部
53 ゲートパッド
10 ドレイン電極
13 ゲート電極
14 ソース電極
15 第1部分
16 第2部分
20 第1半導体領域
21 ドレイン領域(半導体基板)
22 ドリフト領域
23 第2半導体領域
24 ベース領域
25 コンタクト領域
26 ソース領域
31 第1導電部(フィールドプレート電極)
32 第2導電部
40 絶縁層
41 第1絶縁部
42 第2絶縁部
43 第3絶縁部
44 第4絶縁部
45 第5絶縁部
51 ソースコンタクト部
52 ゲートコンタクト部
53 ゲートパッド
Claims (5)
- 第1電極と、
第1方向において前記第1電極と離間して設けられた第1部分と、
前記第1部分から前記第1方向において前記第1電極側に延在した第2部分と、
を有する第2電極と、
前記第1電極と前記第2電極との間に設けられ、前記第1電極と電気的に接続された第1導電型の第1半導体領域と、
前記第1半導体領域と前記第2電極との間に設けられた第2導電型の複数の第2半導体領域と、
前記第2半導体領域と前記第2電極との間に設けられ、前記第2電極と電気的に接続された第1導電型の第3半導体領域と、
前記第1半導体領域中に設けられた第1導電部と、
前記第1導電部と前記第1半導体領域との間に設けられた第1絶縁部と、
前記第1方向と交わる第2方向において、前記第2半導体領域と前記第2部分との間に設けられたゲート電極と、
前記第1導電部及び前記第1絶縁部と、前記ゲート電極及び前記第2部分との間に設けられ、前記第2部分と電気的に接続された第2導電部と、
前記第1導電部及び前記第1絶縁部と、前記第2導電部との間に設けられた第2絶縁部と、
前記第2半導体領域と前記ゲート電極との間、及び前記第1半導体領域と前記第2導電部との間に設けられた第3絶縁部と、
前記ゲート電極と前記第2導電部との間に設けられた第4絶縁部と、
を有する半導体装置。 - 前記第2導電部は、前記第1方向において前記第2絶縁部を介して前記ゲート電極と隣接する部分を有する請求項1に記載の半導体装置。
- 前記第3絶縁部と接する前記第2導電部の面の前記第2方向における位置は、前記第3絶縁部と接する前記ゲート電極の面の前記第2方向における位置よりも前記第1半導体領域側にある請求項2に記載の半導体装置。
- 前記ゲート電極は複数設けられ、前記第2方向において隣接する前記ゲート電極間には、前記第2導電部が位置する請求項1に記載の半導体装置。
- 第1方向において、第1導電型の第1半導体領域の表面から前記第1半導体領域中にトレンチを形成する工程と、
前記トレンチの表面に第1絶縁部を形成する工程と、
前記トレンチ内に前記第1絶縁部を介して第1導電部を形成する工程と、
前記トレンチ内に第2絶縁部を形成する工程と、
前記第1絶縁部の一部及び前記第2絶縁部の一部を除去し、前記第1方向と交わる第2方向において前記トレンチの内壁の一部を露出する工程と、
前記第2絶縁部の表面に第2導電部を形成する工程と、
前記第2導電部の表面及び露出した前記トレンチの内壁を酸化することで第3絶縁部及び第4絶縁部を形成する工程と、
前記第3絶縁部の表面及び第4絶縁部の表面の一部にゲート電極を形成する工程と、
前記第2方向において、第1半導体領域中に前記第3絶縁部を介して前記ゲート電極と対向する第2導電型の第2半導体領域を形成する工程と、
前記トレンチの表面と前記第2半導体領域との間に第1導電型の第3半導体領域を形成する工程と、
を有する半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022149522A JP2024044148A (ja) | 2022-09-20 | 2022-09-20 | 半導体装置、及び半導体装置の製造方法 |
CN202211675280.7A CN117747659A (zh) | 2022-09-20 | 2022-12-26 | 半导体装置以及半导体装置的制造方法 |
US18/179,294 US20240097024A1 (en) | 2022-09-20 | 2023-03-06 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022149522A JP2024044148A (ja) | 2022-09-20 | 2022-09-20 | 半導体装置、及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024044148A true JP2024044148A (ja) | 2024-04-02 |
Family
ID=90244524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022149522A Pending JP2024044148A (ja) | 2022-09-20 | 2022-09-20 | 半導体装置、及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240097024A1 (ja) |
JP (1) | JP2024044148A (ja) |
CN (1) | CN117747659A (ja) |
-
2022
- 2022-09-20 JP JP2022149522A patent/JP2024044148A/ja active Pending
- 2022-12-26 CN CN202211675280.7A patent/CN117747659A/zh active Pending
-
2023
- 2023-03-06 US US18/179,294 patent/US20240097024A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240097024A1 (en) | 2024-03-21 |
CN117747659A (zh) | 2024-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777278B2 (en) | Lateral semiconductor component with a drift zone having at least one field electrode | |
US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
US10861965B2 (en) | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench | |
US20090072304A1 (en) | Trench misfet | |
JP7024626B2 (ja) | 半導体装置、半導体装置の製造方法 | |
CN108461546B (zh) | 半导体装置 | |
CN112054051B (zh) | 半导体装置 | |
US11581409B2 (en) | Transistor device with a field electrode that includes two layers | |
JP2012089824A (ja) | 半導体素子およびその製造方法 | |
TW201944494A (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
US9735244B2 (en) | Quasi-vertical structure having a sidewall implantation for high voltage MOS device and method of forming the same | |
JP7327672B2 (ja) | 半導体装置 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
CN116031303B (zh) | 超结器件及其制作方法和电子器件 | |
JP2024044148A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP7352360B2 (ja) | 半導体装置 | |
KR102030464B1 (ko) | 레터럴 타입의 전력 반도체 소자 | |
JP2010245369A (ja) | Ldmosトランジスタ及びその製造方法 | |
US11862698B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP7405230B2 (ja) | スイッチング素子 | |
US20240128372A1 (en) | Method for manufacturing a vertical field effect transistor structure and corresponding vertical field effect transistor structure | |
US20230146397A1 (en) | Semiconductor device | |
JP2023140026A (ja) | 半導体装置 | |
JP2023039219A (ja) | 半導体装置 | |
TW202322400A (zh) | 半導體裝置 |