CN108461546B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108461546B
CN108461546B CN201710700472.1A CN201710700472A CN108461546B CN 108461546 B CN108461546 B CN 108461546B CN 201710700472 A CN201710700472 A CN 201710700472A CN 108461546 B CN108461546 B CN 108461546B
Authority
CN
China
Prior art keywords
region
insulating film
semiconductor layer
electrode
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710700472.1A
Other languages
English (en)
Other versions
CN108461546A (zh
Inventor
新田峻介
松冈长
加藤俊亮
新井雅俊
小泽慎也
田中文悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN108461546A publication Critical patent/CN108461546A/zh
Application granted granted Critical
Publication of CN108461546B publication Critical patent/CN108461546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明一般涉及半导体装置。目的在于提供耐压更高的半导体装置。实施方式所涉及的半导体装置具备半导体层、第一电极以及第一绝缘膜。所述第一电极设置在所述半导体层内，在第一方向上延伸。所述第一绝缘膜设置在所述半导体层与所述第一电极之间，从所述第一电极朝向所述半导体层的方向上的厚度随着向所述第一方向而阶段性地变厚。所述第一绝缘膜具有相互不同的3个以上的厚度。

Description

半导体装置
相关申请：
本申请享受以日本专利申请2017-30339号(申请日：2017年2月21日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式一般涉及半导体装置。
背景技术
作为用于电力控制等用途的半导体装置，存在MOSFET(金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor))。在这样的MOSFET中，存在具有沟槽栅构造的MOSFET，设置有设置了半导体元件的元件区域和包围元件区域的末端区域。从元件区域扩展到末端区域地形成沟槽，在沟槽的内部嵌入导电体、绝缘膜。在具有沟槽栅构造的MOSFET中，提高末端区域中的绝缘膜的耐压成为课题。
发明内容
实施方式提供耐压更高的半导体装置。
实施方式所涉及的半导体装置具备半导体层、第一电极和第一绝缘膜。所述第一电极设置在所述半导体层内，在第一方向上延伸。所述第一绝缘膜设置在所述半导体层与所述第一电极之间，从所述第一电极朝向所述半导体层的方向上的厚度随着向所述第一方向而阶段性地变厚。所述第一绝缘膜具有相互不同的3个以上的厚度。
附图说明
图1是表示第一实施方式所涉及的半导体装置的俯视图。
图2是图1的区域R的放大图。
图3是图2的A1-A2线的剖面图。
图4是图2的B1-B2线的剖面图。
图5是图2的C1-C2线的剖面图。
图6是图2的D1-D2线的剖面图。
图7是图2的E1-E2线的剖面图。
图8(a)及图8(b)是表示半导体装置的连接方式的电路图。
图9是表示第二实施方式所涉及的半导体装置的俯视图。
图10是图9的A1-A2线的剖面图。
图11是图9的B1-B2线的剖面图。
图12是图9的C1-C2线的剖面图。
图13是表示第三实施方式所涉及的半导体装置的俯视图。
图14是图13的A1-A2线的剖面图。
图15是图13的B1-B2线的剖面图。
图16是表示第四实施方式所涉及的半导体装置的俯视图。
图17是图16的A1-A2线的剖面图。
图18是图16的B1-B2线的剖面图。
图19是表示第五实施方式所涉及的半导体装置的俯视图。
图20是图19的A1-A2线的剖面图。
图21是图19的B1-B2线的剖面图。
图22是图19的C1-C2线的剖面图。
图23是图19的D1-D2线的剖面图。
图24是表示第六实施方式所涉及的半导体装置的俯视图。
图25是图24的A1-A2线的剖面图。
图26是图24的B1-B2线的剖面图。
图27是表示第七实施方式所涉及的半导体装置的俯视图。
图28是图27的A1-A2线的剖面图。
图29是图27的B1-B2线的剖面图。
图30是图27的C1-C2线的剖面图。
具体实施方式
以下，参照附图说明本发明的各实施方式。
另外，附图是示意性或者概念性的图，各部分的厚度和宽度的关系、部分间的大小的比率等不一定与现实相同。此外，还存在即使在表示相同的部分的情况下，根据附图的不同而相互的尺寸、比率不同地加以表示的情况。
另外，在本申请说明书和各图中，关于已经提出的图，对于与前述的要素同样的要素赋予同一标号，并适当省略详细说明。
以下，在本说明书中，采用XYZ正交坐标系。将与基板10的上表面10a平行、且相互正交的2个方向设为“X方向”及“Y方向”，将与X方向及Y方向这双方正交的方向设为“Z方向”。
(第一实施方式)
图1是表示本实施方式所涉及的半导体装置的俯视图。图2是图1的区域R的放大图。图3、图4、图5、图6及图7是图2的A1-A2线、B1-B2线、C1-C2线、D1-D2及E1-E2线的剖面图。
如图1所示，在半导体装置1中，设置有元件部8和衬垫9。元件部8经由布线与衬垫9电连接。在元件部8，设置有后述的半导体层20、栅极电极40、绝缘膜50、源极电极70以及漏极电极80，形成有单元图案。衬垫9例如是栅极衬垫，经由引出布线而与栅极电极40连接。元件部8的上表面成为源极电极70，下表面成为漏极电极80，分别与外部电路连接。
如图3～图7所示，在半导体装置1中设置有基板10。基板10例如是硅基板等半导体基板。例如，基板10的导电形为n+形。
“n+形”表示是n形且实效的杂质浓度比“n-形”高。关于“p+形”及“p-形”也是同样。“实效的杂质浓度”是指对半导体材料的导电性有贡献的杂质的浓度，在包含成为施体的杂质和成为受体的杂质这双方的情况下，是指去除了其抵消部分之后的浓度。另外，n形杂质例如是磷(P)，p形杂质例如是硼(B)。
在半导体装置1中，设置有元件区域R1和末端区域R2。元件区域R1设置在元件部8的中央。末端区域R2设置在元件部8的端部。例如，末端区域R2被设置为包围元件区域R1的周围。例如，在图1中，位于X方向的两端的末端区域R2的结构相互相同，位于Y方向的两端的末端区域R2的结构相互相同。此外，位于X方向的两端的末端区域R2的结构与位于Y方向的两端的末端区域R2的结构不同。
首先，说明元件区域R1。
如图2所示，元件区域R1包含区域R1a及区域R1b。区域R1a及区域R1b在从元件部8的中央朝向端部的方向上按顺序配置。也就是说，区域R1a及区域R1b以相邻的方式沿着X方向配置。
如图3所示，在元件区域R1的区域R1a中，半导体装置1具有基板10、半导体层20、场板电极30、栅极电极40、绝缘膜50、接触部60、源极电极70以及漏极电极80。
半导体层20设置在基板10的上表面10a上。半导体层20例如是硅层。半导体层20具有漂移层22、基底层23以及源极层24。
漂移层22设置在基板10上，其导电形例如是n-形。
基底层23设置在漂移层22上，其导电形例如是p形。
源极层24选择性地设置在基底层23上，其导电形例如是n+形。
场板电极30及栅极电极40配置于在半导体层20内形成的沟槽T1内。沟槽T1形成为从源极层24的上表面到达漂移层22。沟槽T1例如在X方向上延伸。
如图2及图3所示，沿着Y方向配置的多个沟槽T1被形成在半导体层20内，在各沟槽T1内，配置场板电极30及栅极电极40。也就是说，本实施方式的半导体装置1是具有沟槽栅构造的MOSFET，并且包含场板电极30。
场板电极30与栅极电极40相比位于下方，栅极电极40隔着绝缘膜50位于场板电极30上。例如，场板电极30及栅极电极40在沟槽T1内分别在X方向上延伸。场板电极30及栅极电极40例如包含多晶硅。
绝缘膜50配置在沟槽T1内。绝缘膜50例如包含硅氧化物。绝缘膜50例如也可以包含BPSG、PSG、NSG等硅酸盐玻璃(Silicate glass)。绝缘膜50例如也可以包含氮化硅或者氮氧化硅。绝缘膜50具有场板绝缘膜50a、层间绝缘膜50b、栅极绝缘膜50c、以及层间绝缘膜50d。
场板绝缘膜50a设置在半导体层20与场板电极30之间。场板绝缘膜50a覆盖场板电极30的下表面30b及侧面30s。例如，隔着场板绝缘膜50a，场板电极30和漂移层22对置。
层间绝缘膜50b设置在场板电极30与栅极电极40之间。层间绝缘膜50b覆盖场板电极30的上表面30a以及栅极电极40的下表面40b，将场板电极30及栅极电极40电绝缘。
栅极绝缘膜50c设置在半导体层20与栅极电极40之间。栅极绝缘膜50c覆盖栅极电极40的侧面40s。例如，隔着栅极绝缘膜50c，栅极电极40与漂移层22、基底层23及源极层24对置。
层间绝缘膜50d设置在栅极电极40与源极电极70之间。层间绝缘膜50d覆盖栅极电极40的上表面40a，将栅极电极40及源极电极70电绝缘。
场板绝缘膜50a的厚度W1比栅极绝缘膜50c的厚度W2大。在元件区域R1的区域R1a中，厚度W1的最大值比厚度W2的最大值大。
在本说明书中，场板绝缘膜50a的厚度是位于场板电极30与半导体层20的至少一部分之间的场板绝缘膜50a的厚度。例如，场板绝缘膜50a的厚度是位于场板电极30的侧面30s上的场板绝缘膜50a在Y方向上的厚度。
此外，栅极绝缘膜50c的厚度是位于栅极电极40与半导体层20的至少一部分之间的栅极绝缘膜50c的厚度。例如，栅极绝缘膜50c的厚度是位于栅极电极40的侧面40s上的栅极绝缘膜50c在Y方向上的厚度。
在图3所示的例中，厚度W1是位于场板电极30与漂移层22的一部分之间的场板绝缘膜50a在Y方向上的厚度。此外，厚度W2是位于栅极电极40与漂移层22的一部分、基底层23及源极层24的一部分之间的栅极绝缘膜50c在Y方向上的厚度。
接触部60选择性地设置在基底层23上。接触部60例如设置于在Y方向上相邻的源极层24之间形成的沟槽T2内。例如，在沟槽T2内嵌入钛钨(TiW)等而形成接触部60。在该情况下，设为在嵌入金属等之前沟槽T2的正下方的部位成为p+形。此外，也可以在不形成沟槽T2的情况下形成接触部60。在该情况下，例如，通过p+形的离子注入而形成接触部60。通过形成接触部60，从而能够降低基底层23及源极电极70的连接电阻。
源极电极70设置在源极层24、层间绝缘膜50d及接触部60上。源极电极70在未图示的部分中与场板电极30电连接。例如，源极电极70具有包含阻挡金属及金属膜的双层构造。
漏极电极80设置在基板10的下表面10b上。
如图4所示，在元件区域R1的区域R1b中，半导体装置1具有基板10、漂移层22、保护环层25、场板电极30、栅极电极40、绝缘膜50、接触部60、源极电极70、以及漏极电极80。
保护环层25设置在漂移层22上，位于在Y方向上相邻的沟槽T1之间。保护环层25是半导体层20的一部分。保护环层25的导电形与漂移层22的导电形不同，例如是p形。保护环层25缓和在末端区域R2中产生的电场集中。
绝缘膜50配置在沟槽T1内，具有场板绝缘膜50a、层间绝缘膜50b、栅极绝缘膜50c、以及层间绝缘膜50d。
场板绝缘膜50a覆盖场板电极30的下表面30b及侧面30s。例如，隔着场板绝缘膜50a，场板电极30与漂移层22对置。
栅极绝缘膜50c覆盖栅极电极40的侧面40s。例如，隔着栅极绝缘膜50c，栅极电极40与漂移层22及保护环层25对置。
元件区域R1的区域R1b中的场板绝缘膜50a的厚度与元件区域R1的区域R1a中的场板绝缘膜50a的厚度W1大致相同。元件区域R1的区域R1b中的栅极绝缘膜50c的厚度与元件区域R1的区域R1a中的栅极绝缘膜50c的厚度W2大致相同。
接着，说明末端区域R2。
如图2所示，末端区域R2包含区域R2a1、区域R2a2及区域R2b。区域R2a1、区域R2a2及区域R2b在从元件部8的中央朝向端部的方向上按顺序配置。也就是说，区域R2a1、区域R2a2及区域R2b以相邻的方式沿着X方向配置。
因此，元件区域R1的区域R1a、R1b、以及末端区域R2的区域R2a1、R2a2、R2b以相邻的方式沿着X方向按顺序配置。
如图5所示，在末端区域R2的区域R2a1中，半导体装置1具有基板10、漂移层22、保护环层25、场板电极30、栅极电极40、绝缘膜50、层间绝缘膜55、以及漏极电极80。
保护环层25设置在漂移层22上，位于在Y方向上相邻的沟槽T1之间。层间绝缘膜55设置在绝缘膜50(层间绝缘膜50d)上。层间绝缘膜55例如包含硅氧化物。层间绝缘膜55例如也可以包含BPSG、PSG、NSG等硅酸盐玻璃。层间绝缘膜55例如也可以包含氮化硅或者氮氧化硅。有时将层间绝缘膜50d及层间绝缘膜55合称为层间绝缘膜。
绝缘膜50配置在沟槽T1内，具有场板绝缘膜50a、层间绝缘膜50b、栅极绝缘膜50c、以及层间绝缘膜50d。
场板绝缘膜50a覆盖场板电极30的下表面30b及侧面30s。例如，隔着场板绝缘膜50a，场板电极30与漂移层22对置。
栅极绝缘膜50c覆盖栅极电极40的侧面40s。例如，隔着栅极绝缘膜50c，栅极电极40与漂移层22及保护环层25对置。
末端区域R2的区域R2a1中的场板绝缘膜50a的厚度与元件区域R1的区域R1a中的场板绝缘膜50a的厚度W1大致相同。末端区域R2的区域R2a1中的栅极绝缘膜50c的厚度与元件区域R1的区域R1a中的栅极绝缘膜50c的厚度W2大致相同。
如图6所示，在末端区域R2的区域R2a2中，半导体装置1具有基板10、漂移层22、保护环层25、场板电极30、栅极电极40、绝缘膜50、层间绝缘膜55、以及漏极电极80。如图2所示，栅极电极40经由接触部61而与衬垫9等连接。
保护环层25设置在漂移层22上，位于在Y方向上相邻的沟槽T1之间。层间绝缘膜55设置在绝缘膜50(层间绝缘膜50d)上。
绝缘膜50配置在沟槽T1内，具有场板绝缘膜50a、层间绝缘膜50b、栅极绝缘膜50c、以及层间绝缘膜50d。
场板绝缘膜50a覆盖场板电极30的下表面30b及侧面30s。例如，隔着场板绝缘膜50a，场板电极30与漂移层22对置。
栅极绝缘膜50c覆盖栅极电极40的侧面40s。例如，隔着栅极绝缘膜50c，栅极电极40与漂移层22及保护环层25对置。
场板绝缘膜50a的厚度W1a比栅极绝缘膜50c的厚度W3大。在末端区域R2的区域R2a2中，厚度W1a的最大值比厚度W3的最大值大。
在图6所示的例中，厚度W1a是位于场板电极30与漂移层22的一部分之间的场板绝缘膜50a在Y方向上的厚度。此外，厚度W3是位于栅极电极40与漂移层22的一部分及保护环层25的一部分之间的栅极绝缘膜50c在Y方向上的厚度。
末端区域R2的区域R2a2中的场板绝缘膜50a的厚度W1a与元件区域R1的区域R1a中的场板绝缘膜50a的厚度W1大致相同。
末端区域R2的区域R2a2中的栅极绝缘膜50c的厚度W3比元件区域R1的区域R1a中的栅极绝缘膜50c的厚度W2大。区域R2a2中的厚度W3的最大值比区域R1a中的厚度W2的最大值大。
例如，厚度W3为厚度W2的1.3倍以上的厚度。
如图7所示，在末端区域R2的区域R2b中，半导体装置1具有基板10、漂移层22、保护环层25、场板电极30、栅极电极40、绝缘膜50、层间绝缘膜55、以及漏极电极80。
绝缘膜50配置在沟槽T1内，具有场板绝缘膜50a、层间绝缘膜50b、栅极绝缘膜50c、以及层间绝缘膜50d。
场板绝缘膜50a覆盖场板电极30的下表面30b及侧面30s。例如，隔着场板绝缘膜50a，场板电极30与漂移层22对置。
栅极绝缘膜50c覆盖栅极电极40的侧面40s。例如，隔着栅极绝缘膜50c，栅极电极40与漂移层22及保护环层25对置。
场板绝缘膜50a的厚度W1b与栅极绝缘膜50c的厚度W1c大致相同。
在图7所示的例中，厚度W1b是位于场板电极30与漂移层22的一部分之间的场板绝缘膜50a在Y方向上的厚度。此外，厚度W1c是位于栅极电极40与漂移层22的一部分及保护环层25的一部分之间的栅极绝缘膜50c在Y方向上的厚度。
末端区域R2的区域R2b中的场板绝缘膜50a的厚度W1b与元件区域R1的区域R1a中的场板绝缘膜50a的厚度W1大致相同。
末端区域R2的区域R2b中的栅极绝缘膜50c的厚度W1c比末端区域R2的区域R2a2中的栅极绝缘膜50c的厚度W3大。末端区域R2的区域R2b中的厚度W1c的最大值比末端区域R2的区域R2a2中的厚度W3的最大值大。
根据以上，关于元件区域R1及末端区域R2，场板绝缘膜50a的厚度W1、W1a、W1b与栅极绝缘膜50c的厚度W2、W3、W1c满足以下的关系式(1)。
W1(W1a、W1b、W1c)＞W3＞W2···(1)
栅极绝缘膜50c的厚度W2、W3、W1c满足上述式(1)，因此栅极绝缘膜50c的厚度从元件区域R1向末端区域R2阶段性地变大。由此，如图2所示，例如，栅极电极40设置成，栅极电极40的厚度Wg从元件区域R1向末端区域R2阶段性地变小。
接着，说明半导体装置1的动作。
在本实施方式的半导体装置1中，由半导体层20(漂移层22、基底层23、源极层24)、场板电极30、栅极电极40、绝缘膜50、接触部60、源极电极70及漏极电极80形成纵型的n沟道形MOSFET。
在该晶体管中，在相对于源极电极70而向漏极电极80施加正电压的状态下向栅极电极40施加规定的电压的情况下，在栅极绝缘膜50c附近的基底层23中形成沟道(反转层)，半导体装置1成为导通状态。电子通过沟道从源极电极70流向漏极电极80。也就是说，电子电流从源极层24流向漂移层22。
接着，说明半导体装置1的连接方式的一例。
图8(a)及图8(b)是表示转换器内的半导体装置1的连接方式的电路图。图8(a)表示AC-DC转换器100的电路图，图8(b)表示DC-DC转换器200的电路图。
如图8(a)所示，在AC-DC转换器100中，半导体装置1A与控制电路90及变压器91连接。半导体装置1B与变压器91及驱动电路92连接。半导体装置1A、1B例如是MOSFET。此外，在半导体装置1B及变压器91上连接有电容器93。
在AC-DC转换器100中，所输入的AC电压被变换而作为DC电压加以输出。
如图8(b)所示，在DC-DC转换器200中，半导体装置1C设置在高电位侧，与控制电路90及线圈94连接。半导体装置1D设置在低电位侧，与控制电路90连接。此外，半导体装置1D连接在半导体装置1C和线圈94之间。半导体装置1C、1D例如是MOSFET。电容器93与线圈94连接。
在DC-DC转换器200中，所输入的DC电压被变换而作为DC电压加以输出。
接着，说明本实施方式的效果。
在本实施方式所涉及的半导体装置1中，将栅极绝缘膜50c设置成，从元件区域R1朝向末端区域R2如厚度W2、W3、W1c那样阶段性地变厚。若在末端区域R2的区域R2a2中形成栅极绝缘膜50c，使得该栅极绝缘膜50c具有比厚度W1c小且比厚度W2大的厚度即厚度W3，则能够提高半导体装置1的关断时的雪崩耐量。
在此，在MOSFET等的半导体装置中，有时为了高速地关断而通过开关的断开动作对栅极电极施加反向偏压。此外，在高速地关断的情况下，源极电极与漏极电极之间的区域的耐压易被末端区域内的结构要素影响。例如，若对源极电极与漏极电极之间的区域施加过度的电压，则产生雪崩击穿而产生电子电流、霍尔电流。所产生的电子电流、霍尔电流从保护环层流向电位低的基底层。也就是说，在是n沟道形MOSFET的情况下，霍尔电流从末端区域流向元件区域，在是p沟道形场效应型晶体管的情况下，电子电流从末端区域流向元件区域。
在半导体装置为n沟道形MOSFET的情况下，若霍尔电流从保护环层流向基底层，则电位由于基底层的电阻而上升，因此对栅极电极及栅极绝缘膜施加正向偏压。进而，若通过开关的断开动作而对栅极电极施加反向偏压，则有时在载波排出时对栅极绝缘膜施加过度的电场。在该情况下，存在末端区域中栅极绝缘膜被破坏的顾虑。
在本实施方式所涉及的半导体装置1中，改变栅极绝缘膜50c的厚度，使栅极绝缘膜50c从元件区域R1朝向末端区域R2具有3个阶段(例如，厚度W2、W3、W1c)的厚度。通过这样阶段性地改变栅极绝缘膜50c的厚度，在产生了雪崩击穿的情况下，能够使施加给栅极绝缘膜50c的电场缓和。由此，即使在半导体装置1的关断时对栅极电极施加反向偏压的状态下，也能够提高雪崩耐量而抑制栅极绝缘膜的破坏。
在本实施方式中，改变栅极绝缘膜50c的厚度，使栅极绝缘膜50c从元件区域R1朝向末端区域R2如厚度W2、W3、W1c那样具有3个阶段的厚度，但只要从元件区域R1到末端区域R2阶段性地变厚即可。例如，也可以改变栅极绝缘膜50c的厚度，使得从元件区域R1到末端区域R2具有4个阶段以上的厚度。
根据本实施方式，能够提供耐压更高的半导体装置。
(第二实施方式)
图9是表示本实施方式所涉及的半导体装置的俯视图。图10、图11及图12是图9的A1-A2线、B1-B2线及C1-C2线的剖面图。
如图9所示，在本实施方式所涉及的半导体装置2中，设置有元件区域R1和末端区域R2。元件区域R1包含区域R1a及区域R1b，末端区域R2包含区域R2a及区域R2b。元件区域R1的区域R1a、R1b以及末端区域R2的区域R2a、R2b以相邻的方式沿着X方向按顺序配置。
另外，在本实施方式中，在各区域中形成的栅极绝缘膜50c的厚度与第一实施方式不同。因此，省略这以外的结构的详细说明。
在元件区域R1的区域R1a、R1b以及末端区域R2的区域R2a、R2b中，场板绝缘膜50a的厚度大致相同。
在元件区域R1的区域R1a中，栅极绝缘膜50c具有厚度W2。
如图10所示，在元件区域R1的区域R1b中，场板绝缘膜50a的厚度W1a比栅极绝缘膜50c的厚度W3大。在栅极绝缘膜50c中，厚度W3比厚度W2大。
如图11所示，在末端区域R2的区域R2a中，场板绝缘膜50a的厚度与厚度W1a大致相同，并且栅极绝缘膜50c的厚度与厚度W3大致相同。
如图12所示，在末端区域R2的区域R2b中，场板绝缘膜50a的厚度W1b与栅极绝缘膜50c的厚度W1c大致相同。在栅极绝缘膜50c中，厚度W1c比厚度W3大。
根据以上，关于元件区域R1及末端区域R2，场板绝缘膜50a的厚度W1、W1a、W1b和栅极绝缘膜50c的厚度W2、W3、W1c满足前述的关系式(1)。
在本实施方式中，设置有栅极绝缘膜50c，使得栅极绝缘膜50c从元件区域R1到末端区域R2如厚度W2、W3、W1c那样阶段性地变厚。也就是说，设置有栅极绝缘膜50c，使得栅极绝缘膜50c从元件区域R1的区域R1b向末端区域R2的区域R2a具有比厚度W1c小且比厚度W2大的厚度即厚度W3。此外，如图9及图10所示，在区域R1b中，与作为漏极电位的漂移层22对置的栅极绝缘膜50c的厚度W3与第一实施方式的栅极绝缘膜50c的厚度W2(参照图4)相比更厚，因此能够降低栅极-漏极间电容(Cgd)。
本实施方式中的上述以外的效果与前述的第一实施方式同样。
(第三实施方式)
图13是表示本实施方式所涉及的半导体装置的俯视图。图14及图15是图13的A1-A2线及B1-B2线的剖面图。
如图13所示，在本实施方式所涉及的半导体装置3中，设置有元件区域R1和末端区域R2。元件区域R1包含区域R1a及区域R1b，末端区域R2包含区域R2a1、区域R2a2、区域R2b1及区域R2b2。元件区域R1的区域R1a、R1b以及末端区域R2的区域R2a1、R2a2、R2b1、R2b2以相邻的方式沿着X方向按顺序配置。
另外，在本实施方式中，元件区域R1的结构以及末端区域R2的区域R2a1、R2a2的结构与第一实施方式相同。因此，省略这些结构的详细说明。
如图14所示，在末端区域R2的区域R2b1中，半导体装置3具有基板10、漂移层22、保护环层25、场板电极30、栅极电极40、绝缘膜50、层间绝缘膜55、以及漏极电极80。
场板绝缘膜50a的厚度W1b与栅极绝缘膜50c的厚度W1c大致相同。在栅极绝缘膜50c中，厚度W1c比厚度W3大。另外，厚度W3是末端区域R2的区域R2a2中的栅极绝缘膜50c的厚度。
如图15所示，在末端区域R2的区域R2b2中，半导体装置3具有基板10、漂移层22、保护环层25、场板电极31、绝缘膜50、层间绝缘膜55、以及漏极电极80。
绝缘膜50配置在沟槽T1内，具有层间绝缘膜50d和场板绝缘膜50e。
场板绝缘膜50e对场板电极31覆盖下表面31b及侧面31s。隔着场板绝缘膜50e，场板电极31与漂移层22及保护环层25对置。
场板绝缘膜50e的厚度与末端区域R2的区域R2b1中的场板绝缘膜50a的厚度W1b大致相同。
根据以上，关于元件区域R1及末端区域R2，场板绝缘膜50a的厚度W1、W1a、W1b和栅极绝缘膜50c的厚度W2、W3、W1c满足前述的关系式(1)。
在本实施方式中，场板电极31被形成在作为漏极电位的末端区域R2的区域R2b1，因此能够降低栅极-漏极间电容(Cgd)。
本实施方式中的上述以外的效果与前述的第一实施方式同样。
(第四实施方式)
图16是表示本实施方式所涉及的半导体装置的俯视图。图17及图18是图16的A1-A2线及B1-B2线的剖面图。
如图16所示，在本实施方式所涉及的半导体装置4中，设置有元件区域R1和末端区域R2。元件区域R1包含区域R1a及区域R1b，末端区域R2包含区域R2a、区域R2b1及区域R2b2。元件区域R1的区域R1a、R1b以及末端区域R2的区域R2a、R2b1、R2b2以相邻的方式沿着X方向按顺序配置。
另外，在本实施方式中，元件区域R1的结构及末端区域R2的区域R2a的结构与第二实施方式相同。因此，省略这些结构的详细说明。
如图17所示，在末端区域R2的区域R2b1中，场板绝缘膜50a的厚度W1b与栅极绝缘膜50c的厚度W1c大致相同。在栅极绝缘膜50c中，厚度W1c比厚度W3大。另外，厚度W3是元件区域R1的区域R1b中的栅极绝缘膜50c的厚度。
如图18所示，在末端区域R2的区域R2b2中，场板绝缘膜50e的厚度与末端区域R2的区域R2b1中的场板绝缘膜50a的厚度W1b大致相同。
根据以上，关于元件区域R1及末端区域R2，场板绝缘膜50a的厚度W1、W1a、W1b和栅极绝缘膜50c的厚度W2、W3、W1c满足前述的关系式(1)。
在本实施方式中，场板电极31被形成在作为漏极电位的末端区域R2的区域R2b2，因此能够降低栅极-漏极间电容(Cgd)。
本实施方式中的上述以外的效果与前述的第二实施方式同样。
(第五实施方式)
图19是表示本实施方式所涉及的半导体装置的俯视图。图20、图21、图22及图23是图19的A1-A2线，B1-B2线，C1-C2线及D1-D2线的剖面图。
如图19所示，在本实施方式所涉及的半导体装置5中，设置有元件区域R1和末端区域R2。元件区域R1包含区域R1a及区域R1b，末端区域R2包含区域R2a及区域R2b。元件区域R1的区域R1a、R1b以及末端区域R2的区域R2a、R2b以相邻的方式沿着X方向按顺序配置。
如图20所示，在元件区域R1的区域R1a中，半导体装置5具有基板10、半导体层20、场板电极30、栅极电极40、绝缘膜50、接触部60、源极电极70、以及漏极电极80。
在绝缘膜50中，场板绝缘膜50a的厚度W1比栅极绝缘膜50c的厚度W2大。
如图21所示，在元件区域R1的区域R1b中，半导体装置5具有基板10、漂移层22、保护环层25、场板电极30、栅极电极40、绝缘膜50、接触部60、源极电极70、以及漏极电极80。
在绝缘膜50中，场板绝缘膜50a的厚度W1a比栅极绝缘膜50c的厚度W3大。
元件区域R1的区域R1b中的场板绝缘膜50a的厚度W1a与元件区域R1的区域R1a中的场板绝缘膜50a的厚度W1大致相同。元件区域R1的区域R1b中的栅极绝缘膜50c的厚度W3比元件区域R1的区域R1a中的栅极绝缘膜50c的厚度W2大。
如图22所示，在末端区域R2的区域R2a中，半导体装置5具有基板10、漂移层22、保护环层25、场板电极30、栅极电极40、绝缘膜50、层间绝缘膜55、以及漏极电极80。
末端区域R2的区域R2a中的场板绝缘膜50a的厚度与元件区域R1的区域R1b中的场板绝缘膜50a的厚度W1a大致相同。末端区域R2的区域R2a中的栅极绝缘膜50c的厚度与元件区域R1的区域R1b中的栅极绝缘膜50c的厚度W3大致相同。此外，层间绝缘膜50d在Z方向上的厚度与厚度W3大致相同。
如图23所示，在末端区域R2的区域R2b中，半导体装置5具有基板10、漂移层22、保护环层25、场板电极30、栅极电极40、绝缘膜50、层间绝缘膜55、以及漏极电极80。
场板绝缘膜50a的厚度W1b与栅极绝缘膜50c的厚度W1c大致相同。
末端区域R2的区域R2b中的场板绝缘膜50a的厚度W1b与元件区域R1的区域R1a中的场板绝缘膜50a的厚度W1大致相同。末端区域R2的区域R2b中的栅极绝缘膜50c的厚度W1c比元件区域R1的区域R1b中的栅极绝缘膜50c的厚度W3大。
根据以上，关于元件区域R1及末端区域R2，场板绝缘膜50a的厚度W1、W1a、W1b和栅极绝缘膜50c的厚度W2、W3、W1c满足前述的关系式(1)。
在本实施方式中，如图19及图22所示，在末端区域R2内的接触部61附近，对导电膜进行图案化而形成栅极电极40，在栅极电极40与保护环层25之间形成有具有比厚度W2大的厚度W3的层间绝缘膜50d。由此，能够缓和沟槽T1的角部附近的电场集中，因此能够抑制绝缘膜50的沟槽T1的角部附近的耐压降低。
本实施方式中的上述以外的效果与前述的第一实施方式同样。
(第六实施方式)
图24是表示本实施方式所涉及的半导体装置的俯视图。图25及图26是图24的A1-A2线及B1-B2线的剖面图。
如图24所示，在本实施方式所涉及的半导体装置6中，设置有元件区域R1和末端区域R2。元件区域R1包含区域R1a及区域R1b，末端区域R2包含区域R2a、区域R2b1及区域R2b2。元件区域R1的区域R1a、R1b及末端区域R2的区域R2a、R2b1、R2b2以相邻的方式沿着X方向按顺序配置。
另外，在本实施方式中，元件区域R1的结构及末端区域R2的区域R2a的结构与第五实施方式相同。因此，省略这些结构的详细说明。
如图25所示，在末端区域R2的区域R2b1中，场板绝缘膜50a的厚度W1b与栅极绝缘膜50c的厚度W1c大致相同。在栅极绝缘膜50c中，厚度W1c比厚度W3大。另外，厚度W3是元件区域R1的区域R1b中的栅极绝缘膜50c的厚度。
如图26所示，在末端区域R2的区域R2b2中，场板绝缘膜50e的厚度与末端区域R2的区域R2b1中的场板绝缘膜50a的厚度W1b大致相同。
根据以上，关于元件区域R1及末端区域R2，场板绝缘膜50a的厚度W1、W1a、W1b和栅极绝缘膜50c的厚度W2、W3、W1c满足前述的关系式(1)。
在本实施方式中，场板电极31被形成在作为漏极电位的末端区域R2的区域R2b1，因此能够降低栅极-漏极间电容(Cgd)。
本实施方式中的上述以外的效果与前述的第五实施方式同样。
(第七实施方式)
图27是表示本实施方式所涉及的半导体装置的俯视图。图28、图29及图30是图27的A1-A2线，B1-B2线及C1-C2线的剖面图。
如图27所示，在本实施方式所涉及的半导体装置7中，设置有元件区域R1和末端区域R2。元件区域R1包含区域R1a及区域R1b。元件区域R1的区域R1a、R1b及末端区域R2以相邻的方式沿着X方向按顺序配置。
如图28所示，在元件区域R1的区域R1a中，半导体装置7具有基板10、半导体层20、栅极电极40、栅极绝缘膜50c1、接触部60、源极电极70、以及漏极电极80。半导体层20具有漂移层22、基底层23、以及源极层24。
在半导体层20内，形成有沿着Y方向配置的多个沟槽T1，在各沟槽T1内配置有栅极电极40。也就是说，本实施方式的半导体装置7是具有沟槽栅构造的MOSFET。
在元件区域R1的区域R1a中，栅极绝缘膜50c1具有厚度W2。
如图29所示，在元件区域R1的区域R1b中，半导体装置7具有基板10、漂移层22、基底层23、栅极电极40、栅极绝缘膜50c1、接触部60、源极电极70、以及漏极电极80。
在元件区域R1的区域R1b中，栅极绝缘膜50c1具有厚度W3。厚度W3比厚度W2大。
如图30所示，在末端区域R2中，半导体装置7具有基板10、漂移层22、基底层23、栅极电极40、栅极绝缘膜50c1、层间绝缘膜55、以及漏极电极80。
末端区域R2中的栅极绝缘膜50c1的厚度与元件区域R1的区域R1b中的栅极绝缘膜50c1的厚度W3大致相同。
在本实施方式中，设置有栅极绝缘膜50c1，使得栅极绝缘膜50c1从元件区域R1到末端区域R2如厚度W2、W3那样阶段性地变厚。也就是说，设置有栅极绝缘膜50c1，使得栅极绝缘膜50c1在元件区域R1的区域R1b及末端区域R2中具有比厚度W2大的厚度W3。
另外，改变栅极绝缘膜50c1的厚度，使得栅极绝缘膜50c1从元件区域R1到末端区域R2如厚度W2、W3那样具有2个阶段的厚度，但只要从元件区域R1到末端区域R2阶段性地变厚即可。例如，也可以改变栅极绝缘膜50c1的厚度，使得栅极绝缘膜50c1从元件区域R1到末端区域R2具有3个阶段以上的厚度。
本实施方式中的上述以外的效果与前述的第一实施方式同样。
如前所述，作为一例，说明了各实施方式所涉及的半导体装置为纵型的功率MOSFET的情况，但各实施方式所涉及的半导体装置并非限定于纵型的功率MOSFET。例如，各实施方式所涉及的半导体装置也可以是纵型的IGBT、或横型的功率MOSFET。此外，极性也可以是n沟道形或者p沟道形。
以上，说明了本发明的几个实施方式，但这些实施方式作为例而提示，没有意图限定发明的范围。这些新的实施方式能够以其他各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式、其变形包含于发明的范围、主旨中，且包含于权利要求书中记载的发明及其等价物的范围中。

Claims (5)

1.一种半导体装置，其中，具备：半导体层，具有第一导电型的第一半导体层、第二导电型的第二半导体层、第一导电型的第三半导体层以及第二导电型的第四半导体层，并且具有第一区域、第二区域以及设置于所述第一区域与所述第二区域之间的第三区域；第一电极，设置在所述半导体层内，与所述第二半导体层相对置，在从所述第二区域朝向所述第一区域的第一方向上延伸；第一绝缘膜，设置在所述半导体层与所述第一电极之间，从所述第二半导体层朝向所述第一电极且与所述第一方向正交的第二方向上的厚度沿着所述第一方向而阶段性地变厚；第二电极，设置在所述半导体层的所述第一半导体层侧；第一导电型的第五半导体层，设置于所述半导体层与所述第二电极之间；第三电极，设置在所述半导体层内，位于所述第一电极与所述第二电极之间，在所述第一方向上延伸；第二绝缘膜，在所述第一区域、所述第二区域以及所述第三区域设置于所述第一半导体层与所述第三电极之间；以及第三绝缘膜，设置于所述第一电极与所述第三电极之间，所述第一电极朝向所述半导体层的端部延伸，所述第一电极在所述第一区域、所述第二区域以及所述第三区域延伸，所述第一区域位于所述半导体层的端部，在所述第一区域，所述第四半导体层在与所述第一方向和所述第二方向正交的第三方向上设置于所述第一半导体层上，所述第一绝缘膜在所述第二方向上具有第一厚度，在所述第二区域，所述第二半导体层在所述第三方向上设置于所述第一半导体层与所述第三半导体层之间，所述第一绝缘膜在所述第二方向上具有第二厚度，在所述第三区域，所述第一绝缘膜在所述第二方向上具有第三厚度，所述第三厚度比所述第一厚度小且比所述第二厚度大，在所述第三区域，未设置有所述第三半导体层，所述第二绝缘膜在所述第二方向上具有与所述第一厚度相同的第四厚度。
2.如权利要求1所述的半导体装置，其中，所述第三厚度为所述第二厚度的1.3倍以上的厚度。
3.一种半导体装置，其中，具备：第一电极；半导体层，在第一方向上设置于所述第一电极上；第二电极，设置在所述半导体层内，在与所述第一方向正交的第二方向上延伸；以及第一绝缘膜，设置在所述半导体层与所述第二电极之间，所述半导体层具有第一导电型的第一半导体层、在所述第一方向设置在所述第一半导体层上的第二导电型的第二半导体层、在所述第一方向设置在所述第二半导体层上的第一导电型的第三半导体层以及在所述第一方向设置在所述第一半导体层上且在所述第二方向与所述第二半导体层相邻的第二导电型的第四半导体层，所述第一方向和所述第二方向与第三方向正交，所述第二半导体层设置在所述第一半导体层和所述第三半导体层之间的区域的所述第一绝缘膜在所述第三方向上的厚度，与所述第四半导体层设置在所述第一半导体层上的区域的所述第一绝缘膜在所述第三方向上的厚度相同，所述半导体层具有在所述第二方向上从所述第二半导体层朝向所述第四半导体层依次设置的第一区域、第二区域以及第三区域，所述第一区域的所述第一绝缘膜在所述第三方向上的厚度、所述第二区域的所述第一绝缘膜在所述第三方向上的厚度、所述第三区域的所述第一绝缘膜在所述第三方向上的厚度依次变厚，所述第一绝缘膜在所述第一区域与所述第三半导体层相接，在所述第二区域和所述第三区域不与所述第三半导体层相接，所述半导体装置还具有：第三电极，设置在所述半导体层内，位于所述第一电极与所述第二电极之间，在所述第二方向上延伸；第二绝缘膜，设置于所述第一半导体层与所述第三电极之间；以及第三绝缘膜，设置于所述第二电极与所述第三电极之间，所述第一电极在所述第一区域、所述第二区域以及所述第三区域延伸，所述第四半导体层设置在所述第一半导体层上的区域之中的所述第三区域的所述第一绝缘膜在所述第三方向上的厚度，与所述第二绝缘膜在所述第三方向上的厚度相同。
4.一种半导体装置，其中，具备：第一导电型的半导体层；第一导电型的第一半导体层，设置在所述半导体层上；第二导电型的第二半导体层，选择性地设置在所述第一半导体层上；第一导电型的第三半导体层，选择性地设置在所述第二半导体层上；沟槽，在侧面具有所述第一半导体层、所述第二半导体层以及所述第三半导体层，并在第一方向上延伸；第一电极，设置在所述沟槽内；第一绝缘膜，设置在所述沟槽的所述侧面与所述第一电极之间；第二电极，设置在所述沟槽内，位于所述第一电极的上方，与所述第二半导体层相对置，在所述第一方向上延伸；第二绝缘膜，设置在所述沟槽的所述侧面与所述第二电极之间；第三绝缘膜，设置在所述第一电极与所述第二电极之间，第三电极，设置在所述半导体层的下表面上；以及第四电极，设置在所述第三半导体层上，所述第二绝缘膜具有在所述第一方向上从所述第二绝缘膜的中央朝向端部依次设置的第一区域、第二区域以及第三区域，将从所述沟槽的所述侧面朝向所述第二电极且与所述第一方向正交的方向设为第二方向，所述第一区域的所述第二绝缘膜在所述第二方向上的厚度、所述第二区域的所述第二绝缘膜在所述第二方向上的厚度、所述第三区域的所述第二绝缘膜在所述第二方向上的厚度依次变厚，所述第二绝缘膜在所述第一区域中与所述第三半导体层相接，在所述第二区域和所述第三区域中不与所述第三半导体层相接，所述第三区域的所述第一绝缘膜在所述第二方向上的厚度，与所述第三区域的所述第二绝缘膜在所述第二方向上的厚度相同，所述第一电极在所述第一区域、所述第二区域以及所述第三区域延伸。
5.一种半导体装置，其中，具备：半导体层，具有第一导电型的第一半导体层、第二导电型的第二半导体层、第一导电型的第三半导体层以及第二导电型的第四半导体层，并且具有第一区域、第二区域以及设置于所述第一区域与所述第二区域之间的第三区域；第一电极，设置在所述半导体层内，与所述第二半导体层相对置，在从所述第二区域朝向所述第一区域的第一方向上延伸；以及第一绝缘膜，设置在所述半导体层与所述第一电极之间，从所述第二半导体层朝向所述第一电极且与所述第一方向正交的第二方向上的厚度沿着所述第一方向而阶段性地变厚，在所述第一区域，所述第四半导体层在与所述第一方向和所述第二方向正交的第三方向上设置于所述第一半导体层上，所述第一绝缘膜在所述第二方向上具有第一厚度，在所述第二区域，所述第二半导体层在所述第三方向上设置于所述第一半导体层与所述第三半导体层之间，所述第一绝缘膜在所述第二方向上具有第二厚度，在所述第三区域，所述第一绝缘膜在所述第二方向上具有第三厚度，所述第三厚度比所述第一厚度小且比所述第二厚度大，所述第一电极朝向所述半导体层的端部延伸，所述第一电极在所述第一区域、所述第二区域以及所述第三区域延伸，所述第一区域位于所述半导体层的端部，所述半导体装置还具有：第二电极，设置在所述半导体层的所述第一半导体层侧；第一导电型的第五半导体层，设置于所述半导体层与所述第二电极之间；第三电极，设置在所述半导体层内，位于所述第一电极与所述第二电极之间，在所述第一方向上延伸；第二绝缘膜，在所述第一区域、所述第二区域以及所述第三区域设置于所述第一半导体层与所述第三电极之间，在所述第二方向上具有第四厚度；以及第三绝缘膜，设置于所述第一电极与所述第三电极之间，所述第一厚度与所述第四厚度相同。
CN201710700472.1A 2017-02-21 2017-08-16 半导体装置 Active CN108461546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017030339A JP6739372B2 (ja) 2017-02-21 2017-02-21 半導体装置
JP2017-030339 2017-02-21

Publications (2)

Publication Number Publication Date
CN108461546A CN108461546A (zh) 2018-08-28
CN108461546B true CN108461546B (zh) 2024-03-12

Family

ID=63167983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710700472.1A Active CN108461546B (zh) 2017-02-21 2017-08-16 半导体装置

Country Status (3)

Country Link
US (1) US11004931B2 (zh)
JP (1) JP6739372B2 (zh)
CN (1) CN108461546B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145646A (ja) * 2018-02-20 2019-08-29 株式会社東芝 半導体装置
JP6970632B2 (ja) * 2018-03-16 2021-11-24 株式会社東芝 半導体装置
JP7193371B2 (ja) * 2019-02-19 2022-12-20 株式会社東芝 半導体装置
JP7224979B2 (ja) 2019-03-15 2023-02-20 株式会社東芝 半導体装置
JP7252860B2 (ja) * 2019-08-20 2023-04-05 株式会社東芝 半導体装置
JP7248541B2 (ja) * 2019-08-23 2023-03-29 株式会社東芝 半導体装置
JP2023039219A (ja) * 2021-09-08 2023-03-20 株式会社東芝 半導体装置
CN113990921B (zh) * 2021-10-18 2023-12-08 深圳市威兆半导体股份有限公司 半导体纵向器件及其生产方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190868A (ja) * 1986-02-18 1987-08-21 Matsushita Electronics Corp 半導体記憶装置
US9048214B2 (en) * 2012-08-21 2015-06-02 Semiconductor Components Industries, Llc Bidirectional field effect transistor and method
CN105990426A (zh) * 2014-09-30 2016-10-05 株式会社东芝 半导体装置及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5315638B2 (zh) 1972-12-13 1978-05-26
JP2001358338A (ja) 2000-06-14 2001-12-26 Fuji Electric Co Ltd トレンチゲート型半導体装置
JP2006202931A (ja) 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP5315638B2 (ja) 2007-07-24 2013-10-16 サンケン電気株式会社 半導体装置
US8748977B2 (en) * 2011-03-23 2014-06-10 Panasonic Corporation Semiconductor device and method for producing same
JP2013026488A (ja) * 2011-07-22 2013-02-04 Semiconductor Components Industries Llc 絶縁ゲート型半導体装置およびその製造方法
US9029215B2 (en) * 2012-05-14 2015-05-12 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device having a shield electrode structure
JP2014120656A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
JP6062269B2 (ja) 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
DE102014119466A1 (de) * 2014-12-22 2016-06-23 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen und gateverbinderstruktur
KR102271239B1 (ko) * 2015-03-23 2021-06-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6317727B2 (ja) * 2015-12-28 2018-04-25 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190868A (ja) * 1986-02-18 1987-08-21 Matsushita Electronics Corp 半導体記憶装置
US9048214B2 (en) * 2012-08-21 2015-06-02 Semiconductor Components Industries, Llc Bidirectional field effect transistor and method
CN105990426A (zh) * 2014-09-30 2016-10-05 株式会社东芝 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN108461546A (zh) 2018-08-28
JP6739372B2 (ja) 2020-08-12
US11004931B2 (en) 2021-05-11
US20180240867A1 (en) 2018-08-23
JP2018137324A (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
CN108461546B (zh) 半导体装置
CN107580725B (zh) 高压半导体器件及其制造方法
US8890252B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
US7679136B2 (en) Semiconductor device and manufacturing method of the same
US8610235B2 (en) Trench MOSFET with integrated Schottky barrier diode
US8154073B2 (en) Semiconductor device
JP5271515B2 (ja) 半導体装置
WO2012124786A1 (ja) 半導体装置およびその製造方法
US8546875B1 (en) Vertical transistor having edge termination structure
US9543451B2 (en) High voltage junction field effect transistor
JP2014027182A (ja) 半導体装置
US11855184B2 (en) Method of manufacturing a power semiconductor device having source region and body contact region formed between trench-type gate electrodes
JP2012064849A (ja) 半導体装置
WO2020129375A1 (ja) 半導体装置
CN110098124A (zh) 功率半导体器件和用于制造功率半导体器件的方法
US20150364562A1 (en) Semiconductor device
US8482060B2 (en) Semiconductor device
JP2014216573A (ja) 半導体装置
US10008594B2 (en) High voltage semiconductor device
CN107579109B (zh) 半导体器件及其制造方法
US11677033B2 (en) Passive element on a semiconductor base body
JP2013201286A (ja) 半導体素子
US20230038806A1 (en) Semiconductor device
JP2024044148A (ja) 半導体装置、及び半導体装置の製造方法
JP2023074678A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant