JP5271515B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5271515B2
JP5271515B2 JP2007183917A JP2007183917A JP5271515B2 JP 5271515 B2 JP5271515 B2 JP 5271515B2 JP 2007183917 A JP2007183917 A JP 2007183917A JP 2007183917 A JP2007183917 A JP 2007183917A JP 5271515 B2 JP5271515 B2 JP 5271515B2
Authority
JP
Japan
Prior art keywords
diode
gate
electrode
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007183917A
Other languages
English (en)
Other versions
JP2009021461A (ja
Inventor
悠佳 清水
秀勝 小野瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007183917A priority Critical patent/JP5271515B2/ja
Priority to US12/126,887 priority patent/US8049223B2/en
Priority to CN2008101081994A priority patent/CN101345243B/zh
Publication of JP2009021461A publication Critical patent/JP2009021461A/ja
Application granted granted Critical
Publication of JP5271515B2 publication Critical patent/JP5271515B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置に関し、特に、炭化珪素を母材に用いた半導体素子を備えた半導体装置に適用して有効な技術に関するものである。
一般に、数ワット以上の電力を扱える大電力用途の半導体素子をパワー半導体素子という。パワー半導体素子においてオン抵抗と耐圧は基板材料のバンドギャップで規定されるトレードオフの関係にある。そのため、パワー半導体素子として広く用いられているシリコン（Ｓｉ）素子の性能を超えるためには、シリコンよりもバンドギャップが大きな基板材料を用いることが有効である。特に、炭化珪素(ＳｉＣ)は、シリコンに比べバンドギャップが約３倍と十分大きいこと、ｐ型およびｎ型の導電型を容易に形成できること、熱酸化により酸化膜を形成できることなどの特長を有することから、高性能のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が実現できる可能性があり大きな注目を集めている。
しかしながら、炭化珪素基板上に形成する酸化膜には大きな問題がある。それは、炭化珪素を熱酸化すると酸化膜中に炭素が残留し高密度の界面準位を形成しまうことである。これにより、ＭＩＳＦＥＴのチャネル移動度は大きく劣化しオン抵抗が著しく上昇してしまう。また、酸化膜中の炭素は酸化膜の信頼性劣化の原因ともなり、ＭＩＳＦＥＴ実現の大きな障壁となっている。
酸化膜界面の問題を回避する半導体素子の構造として接合ＦＥＴ（Field Effect Transistor）がある。接合ＦＥＴはｐｎ接合をゲートとしチャネルを制御するタイプの素子で、シリコンを母材として形成された場合のように通常はゲートに負の電圧をかけないとオフしないノーマリオン型である。なお、ノーマリオン型のパワー半導体素子はフェールセーフの観点から用途が限定されるため、パワー半導体素子では一般にノーマリオフ型が望まれる。
シリコンの接合ＦＥＴはノーマリオフで高耐圧を持たすことはできないが、炭化珪素を用いるとチャネル幅を狭くすることによりノーマリオフで高耐圧を実現することができる。それは、炭化珪素のｐｎ接合の拡散電位は約２．５Ｖと高いため、ゲートに負の電圧をかけなくてもチャネルをオフできるからである。
このように炭化珪素を母材とした接合ＦＥＴにより、ノーマリオフ型で酸化膜界面に関係のない高性能の素子が実現可能である。なお、ノーマリオフ型の炭化珪素接合ＦＥＴの一例が特開２００４−１３４５４７号公報（特許文献１）に開示されている。
一方、炭化珪素を母材としたパワー半導体素子において、ＭＩＳ構造を維持した上でゲート酸化膜の問題を回避する手段として、埋め込みチャネル型の構造が提案されている。埋め込みチャネル型のＭＩＳＦＥＴの断面構造図を図２６に示す。なお、符号３０はドレイン領域となるｎ＋基板、符号２９はドリフト領域となるｎ−層、２８はボディ領域となるｐ層、２７はボディ引き出し用のｐ＋層、２６はソース領域となるｎ＋層、３１は埋め込みｎ層、３２は酸化膜（ゲート絶縁膜）、３４はゲート電極、３３はソース電極、３５はドレイン電極である。
通常のＭＩＳＦＥＴはｐボディ領域となるｐ層２８と酸化膜３２の界面にチャネルを形成するが、図２６で示す構造ではｐボディ領域となるｐ層２８と酸化膜３２の間に薄い埋め込みｎ層３１を入れることによりチャネルを酸化膜３２界面から遠ざけている。これによりチャネルを流れるキャリアが界面準位の影響を受けにくくなることからチャネル移動度を向上することができる。なお、埋め込みチャネル構造の一例が“1.8mΩcm2, 10A Power MOSFET in 4H-SiC”Proceedings of International Electron Device Meeting 2006（非特許文献１）に開示されている。
特開２００４−１３４５４７号公報 "1.8mΩcm2, 10A Power MOSFET in 4H-SiC"Proceedings of International Electron Device Meeting 2006
しかしながら、炭化珪素を母材とするノーマリオフ型の接合ＦＥＴおよび埋め込みチャネル型のＭＩＳＦＥＴには素子をオンさせるためのゲート電圧、つまり閾値電圧が低いという共通の問題点がある。ノーマリオフ型の接合ＦＥＴは閾値電圧をｐｎ接合の拡散電位以下に設定する必要があるため通常１〜２Ｖ程度である。また、埋め込みチャネル型のＭＩＳＦＥＴは表面にｎ型領域（図２６の埋め込みｎ層３１）があるため通常のＭＩＳＦＥＴに比べ閾値電圧は低くなる。非特許文献１の例では閾値電圧は約２Ｖ程度であり、通常のＭＩＳＦＥＴに比べ３Ｖ程度も低い。
このように閾値電圧が低いと、オフ状態でゲートにノイズが入ったときにゲート電圧が閾値電圧を超えることにより誤ってオン状態となってしまい、大電流が流れることで素子を破壊してしまうという問題があった。
本発明の目的は、ゲートへのノイズマージンが大きいゲート制御型の半導体素子を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は炭化珪素を母材とする半導体素子を備え、前記半導体素子のチップ上に複数のダイオードが内蔵されており、前記複数のダイオードのうちの第１ダイオードはアノードが前記半導体素子のゲートに、カソードが前記チップのゲートパッドに接続されており、前記複数のダイオードのうちの第２ダイオードはカソードが前記半導体素子の前記ゲートに、アノードが前記チップの前記ゲートパッドに接続されている。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、ゲート電圧が低いときはゲートに印加した電圧の大部分がダイオードにかかり接合ＦＥＴはオンせず、ゲート電圧がダイオードの拡散電位以上になるとその分が接合ＦＥＴのゲートにかかるようになることから、接合ＦＥＴの見かけ上の閾値電圧が上昇し、ゲートのノイズに対するマージンを大きくすることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
まず、本実施の形態１では、ゲート制御型の半導体素子（スイッチング素子、トランジスタ）として接合ＦＥＴを備えた半導体装置について図１〜図４を参照して説明する。図１〜図４は、それぞれ本実施の形態１における半導体装置の等価回路図、平面図、要部平面図、および要部断面図を示している。図２には、チップ状態の半導体装置（チップＣＨＰ）が示されており、そのチップＣＨＰ上にはゲートパッドＧＰおよびソースパッドＳＰが設けられている。また、図３は図２のゲートパッドＧＰ領域であって、ゲートパッドＧＰを取り除いた場合の平面図である。また、図３のＡ−Ａ’線の断面が図４に示されている。なお、本願においてはゲートパッドＧＰをゲート電極と、またソースパッドＳＰをソース電極として説明する場合もある。また、図２のチップＣＨＰの裏面電極として図４に示すようにドレイン電極１７が設けられている。
本実施の形態１における半導体装置は、アクティブ領域に設けられ、炭化珪素からなるｎ＋基板（半導体基板）１２を母材としたトレンチ型接合ＦＥＴ１を備えている。この接合ＦＥＴ１はソース領域のｎ＋層８、ドリフト領域のｎ−層１１、ドレイン領域のｎ＋基板１２、ゲート領域のｐ＋層９、ゲートパッドＧＰと電気的に接続されたゲート電極１４、ソースパッドＳＰと電気的に接続されたソース電極１６、およびドレイン電極１７から構成されている。後述するが、接合ＦＥＴ１は、ゲート領域のｐ＋層９とドリフト領域のｎ−層１１とが接合し（図４参照）、その接合面から拡がる空乏層によって、チャネルを狭める動作をするものである。
ｎ＋基板１２上にはドリフト領域のｎ−層１１が設けられており、本願においてはｎ＋基板１２とｎ−層１１を合わせて基板という場合もある。ｎ−層１１の表面側にはトレンチゲート用の溝が掘られており、その溝に沿ってゲート領域のｐ＋層９が設けられている。また、ｎ−層１１の表面側にはソース領域となるｎ＋層８が設けられている。また、基板の主面（素子形成面）上には、ゲート電極１４およびソース電極１６が設けられており、基板の裏面上には、ドレイン電極１７が設けられている。ゲート電極１４はゲート領域のｐ＋層９と電気的に接続され、ソース電極１６はソース領域のｎ＋層８と電気的に接続され、ドレイン電極１７はドレイン領域のｎ＋基板１２と電気的に接続されている。
また、本実施の形態１における半導体装置は、ダイオード、具体的にはｐｎダイオード２、３を備えている。ｐｎダイオード２は、アノードのｐウェル１０がゲート領域のｐ＋層９と電気的に接続され、カソードのｎ＋層４がゲート電極１４と電気的に接続されている。また、ｐｎダイオード３は、カソードのｎウェル１３がゲート領域のｐ＋層９と電気的に接続され、アノードのｐ＋層５がゲート電極１４と電気的に接続されている。すなわち、ゲート電極１４からゲート領域のｐ＋層９をみた場合、ｐｎダイオード２は逆方向に接続され、ｐｎダイオード３は順方向に接続され、ｐｎダイオード２とｐｎダイオード３で並列に接続されている。
このように、本実施の形態１では、炭化珪素を母材とするトレンチ型接合ＦＥＴ１のゲートパッドＧＰ領域に双方向のダイオードとして、一方を逆方向、他方を順方向に並列接続したｐｎダイオード２、３を作りこんでいる。このゲートパッドＧＰは、ゲート電極１４と同一材料、同層で形成され、電気的に接続されている。このように、本実施の形態１では、接合ＦＥＴ１がゲート領域のｐ＋層９とゲート電極１４とを電気的に接続するｐｎダイオード２、３を内蔵している。また、図２に示したゲートパッドＧＰ下であって基板の主面にはダイオードが形成され、ソースパッドＳＰ下であって基板の主面、すなわちアクティブ領域には接合ＦＥＴ１が形成されている。
具体的に説明すると、ｐｎダイオード２は素子のゲートパッドＧＰ領域中のｐウェル１０とその上に形成されたｎ＋層４とのｐｎ接合構造から成っており、ｐウェル１０から直接ｐ＋層９に接続されている。ｐｎダイオード３はｐウェル１０中に形成されたｎウェル１３とその上に形成されたｐ＋層５から成っており、ｎウェル１３からｎ＋層６、コンタクト電極１５、ｐ＋層７を介してゲート領域のｐ＋層９に接続されている。すなわち、ｎ＋基板１２を構成する炭化珪素を母材としたｐｎダイオード２、３が設けられている。
次に、本実施の形態１における接合ＦＥＴ１の動作について説明する。まず、ゲート電極１４に電圧を印加するとダイオード部（ｐｎダイオード２、３）と接合ＦＥＴ１で電圧を分担する。このとき、電圧の分担比はダイオード部の容量と接合ＦＥＴ１のゲート容量の比に反比例する。すなわち、容量が大きい方には小さな電圧しかかからない。この場合、ゲート（ゲート領域のｐ＋層９）の総面積に比べゲートパッドＧＰ下に作製したダイオード部の面積は非常に小さいことから接合ＦＥＴ１のゲートに比べダイオード部の容量は非常に小さく、電圧のほとんどはダイオード部にかかることになる。なお、ダイオード部のトータルの容量は逆方向のｐｎダイオード２と順方向のｐｎダイオード３の容量の和で決まるが、逆方向のｐｎダイオード２は空乏層が広がり容量が非常に小さくなることから電圧分担は順方向のｐｎダイオード３の容量で決まる。
次いで、ゲート電圧を上げていき順方向のｐｎダイオード３がオン状態になるとｐｎダイオード３にはほとんど空乏層がなくなり容量は増大する。これにより接合ＦＥＴ１にも電圧がかかるようになり、さらにゲート電圧を上げていくと接合ＦＥＴ１はオン状態になる。
図５には本発明の実施の形態１における接合ＦＥＴ１の特性図を示している。炭化珪素のｐｎ接合の拡散電位は約２．５Ｖであるため、ダイオード部を設けていない従来の接合ＦＥＴに比べ閾値電圧を約２．５Ｖ上昇することができる。
また、逆方向のｐｎダイオード２を並列に接続しているのは、接合ＦＥＴ１のスイッチングの際にゲートの容量で電荷が充放電されるが、放電の際に電流の経路を確保しスイッチングの遅延によりスイッチング損失を増加させないためである。すなわち、逆方向のｐｎダイオード２はスイッチングの際に電流経路の確保ができさえすればよい。このため、逆方向のｐｎダイオード２の拡散電位は小さいほうが望ましい。本実施の形態１では、順方向のｐｎダイオード３を形成するｎウェル１３に比べ逆方向のｐｎダイオード２を形成するｐウェル１０の方が濃度を低くしているため、逆方向のｐｎダイオード２の方が順方向のｐｎダイオード３より拡散電位が小さくなっている。また、逆方向のｐｎダイオード２に拡散電位の小さなショットキーバリアダイオードを用いることも有効である。
次に、本実施の形態１における半導体装置の製造方法について図６〜図１２を参照して順に説明する。図６〜図１２は、本実施の形態１における製造工程中の半導体装置の要部断面図である。
まず、図６に示すように、ｎ＋型炭化珪素基板であるｎ＋基板１２上にエピタキシャル成長によりドリフト領域のｎ−層１１を形成する。次いで、リソグラフィ技術およびイオン注入により、イオン注入マスク５１を用いて所定の領域にｐ型の不純物を導入し、ｎ−層１１の表面側に不純物領域（半導体領域）のｐウェル１０を形成する。このｐウェル１０はいわゆるターミネーションとなる。
続いて、図７に示すように、リソグラフィ技術およびイオン注入により、イオン注入マスク５２を用いて所定の領域にｎ型の不純物を導入し、ｐウェル１０の表面側に不純物領域（半導体領域）のｎウェル１３を形成する。
続いて、図８に示すように、リソグラフィ技術およびイオン注入により、イオン注入マスク５３を用いて所定の領域にｐ型の不純物を導入し、ｐウェル１０の表面側に不純物領域（半導体領域）のｐ＋層７を形成し、またｎウェル１３の表面側に不純物領域（半導体領域）のｐ＋層５を形成する。
続いて、図９に示すように、リソグラフィ技術およびイオン注入により、イオン注入マスク５４を用いて所定の領域にｎ型の不純物を導入し、ｎ−層１１の表面側に不純物領域（半導体領域）のｎ＋層８を形成し、ｐウェル１０の表面側に不純物領域（半導体領域）のｎ＋層４を形成し、またｎウェル１３の表面側に不純物領域（半導体領域）のｎ＋層６を形成する。
このように、まずターミネーションとなるｐウェル１０、次いで、順方向のｐｎダイオード３のカソードとなるｎウェル１３、次いで、順方向のｐｎダイオード３のアノードとなるｐ＋層５およびコンタクト引き出しのためのｐ＋層７、次いで、逆方向のダイオード２のカソードとなるｎ＋層４、コンタクト引き出しのためのｎ＋層６およびソース領域となるｎ＋層８の順でイオン注入しているが、これらのイオン注入の順番は入れ替えても良い。
続いて、図１０に示すように、マスクとして酸化シリコン膜などの絶縁膜５５を用いてアクティブ領域にトレンチ４１を形成した後、図１１に示すように、斜めイオン注入によりｐ型の不純物を導入し、ｎウェル１３の表面側に不純物領域（半導体領域）のｐ＋層９を形成する。
その後、全ての不純物領域を形成したら高温アニールにより不純物を活性化させ、コンタクト形成、メタル配線を形成し、半導体装置を仕上げる。
ここで、本実施の形態１の半導体装置とは異なり、ダイオード部を設けない場合について説明する。図４で示した半導体装置のうち、ｎ＋層４、ｐ＋層５、ｎ＋層６、ｎウェル１３、コンタクト電極１５を設けないで、ｐ＋層７をゲート電極１４の引き出しとした場合が、ダイオード部を設けない接合ＦＥＴを備えた半導体装置である。なお、ｐウェル１０はターミネーションである。
このダイオード部を設けない接合ＦＥＴは前述したようにノーマリオフ型であるが、閾値電圧が低いという課題を有していた。しかしながら、本実施の形態１の半導体装置のようにダイオード部を設けた場合、ゲート電圧が低いときはゲート電極１４に印加した電圧の大部分がダイオード部にかかり接合ＦＥＴ１はオンせず、ゲート電圧がダイオード部の拡散電位以上になるとその分が接合ＦＥＴ１のゲート領域であるｐ＋層９にかかるようになることから、接合ＦＥＴ１の見かけ上の閾値電圧が上昇し、ゲートのノイズに対するマージンを大きくすることができる。
また、本実施の形態１の半導体装置の製造方法は、ダイオード部を設けない場合の製造方法に対して、ｐｎダイオード２のｐ層をターミネーションのｐウェル１０を用い、そのウェル１０にｎウェル１３を形成する。また、ｐｎダイオード２のｎ＋層４およびコンタクト電極１５の引き出しのｎ＋層６をソース領域のｎ＋層８と共に形成する。また、ｐｎダイオード３のｐ＋層５をゲート電極１４の引き出しのｐ＋層と共に形成する。また、コンタクト電極１５をゲート電極１４と共に形成する。このように、従来の工程からｎウェル１３のマスクを１枚追加するだけでダイオード部を作りこむことができる。
本実施の形態１では、トレンチ型で縦チャネル型の接合ＦＥＴの場合について説明したが、プレナー型および横チャネル型のノーマリオフ接合ＦＥＴにおいても同様の効果がある。また、双方向のダイオードを同一基板上に作りこむ方法は本実施の形態１以外にも多数存在するが、どのようなレイアウトやプロセスで作製しても同様の効果がある。
（実施の形態２）
本実施の形態２では、ゲート制御型の半導体素子（スイッチング素子、トランジスタ）として接合ＦＥＴを備えた半導体装置について図１３、図１４を参照して説明する。図１３および図１４は、それぞれ本実施の形態２における半導体装置の等価回路図および要部断面図を示している。
図１３および図１４に示すように、本実施の形態２の半導体装置は、前記実施の形態１とは、ダイオード部の逆方向ダイオードがｐｎダイオード２ではなくショットキーバリアダイオード１８になっている点で相違する。ショットキーバリアダイオード１８は、図１４に示すように、半導体領域のｐウェル１０を形成した後、そのｐウェル１０と整流特性を持つ接合となるように、金属のショットキーメタル１９を接触させて形成することによってなる。
ショットキーバリアダイオード１８はｐｎダイオード２に比べ拡散電位が小さいため、スイッチング、特にゲートの放電の際の損失が小さくなるという特徴を持つ。
（実施の形態３）
本実施の形態３では、ゲート制御型の半導体素子（スイッチング素子、トランジスタ）としてＭＩＳＦＥＴを備えた半導体装置について図１５〜図１７を参照して説明する。図１５および図１６は、それぞれ本実施の形態３における半導体装置の要部平面図および要部断面図を示している。図１５は例えば図２で示したゲートパッドＧＰ領域であって、ゲートパッドＧＰを取り除いた場合の平面図であり、図１５のＢ−Ｂ’線の断面が図１６に示されている。また、図１７は、本実施の形態３における半導体装置をインバータ回路に適用した場合の回路図を示す。
図１５および図１６に示すように、本実施の形態３の半導体装置は、ＭＩＳＦＥＴ（例えば図２６参照）を、例えば図２で示したゲートパッドＧＰ領域にダイオード部を作りこんだものである。逆方向のｐｎダイオード２はｎウェル１３と、ｎウェル１３中に形成されたｐ＋層５とから構成される。また、順方向のｐｎダイオード３はｐウェル１０と、ｐウェル１０中に形成されたｎ＋層４とから構成される。なお、図１０の符号２０、２０’はゲート配線であり、ゲート電極１４と共に形成される。
これにより、ＭＩＳＦＥＴでもスイッチング特性を損なうことなく閾値電圧を上げることができる。なお、前記実施の形態２と同様の方法で逆方向ダイオードにショットキーバリアダイオード１８を適用することも可能である。
また、インバータ回路とは直流を任意の周波数の交流に変換する回路で、モータの駆動等に広く用いられている。その中で、ハイブリッドカーや電気自動車の駆動などの大電流を必要とする用途においてはゲートにノイズが乗りやすい。このため、図１７に示すようなインバータ回路に本発明を適用することは特に有効である。なお、図１７中の符号２１はフリーホイールダイオードを示している。
（実施の形態４）
まず、本実施の形態４では、ゲート制御型の半導体素子（スイッチング素子、トランジスタ）として接合ＦＥＴを備えた半導体装置について図１８〜図２０を参照して説明する。図１８〜図２０は、それぞれ本実施の形態４における半導体装置の等価回路図、要部平面図、および要部断面図を示している。図１９は例えば図２で示したゲートパッドＧＰ領域であって、ゲートパッドＧＰを取り除いた場合の平面図であり、図１９のＣ−Ｃ’線の断面が図２０に示されている。
本実施の形態４の半導体装置は、前記実施の形態１とは、ダイオード部が炭化珪素を母材としてなるものではなく、ポリシリコンを母材とする点で相違する。すなわち、逆方向のｐｎダイオード２２及び順方向のｐｎダイオード２３、２３’、２３’’はポリシリコンで形成されている。ポリシリコンのダイオードは拡散電位が０．６Ｖ程度しかないため閾値電圧を十分上げるためには複数の順方向ダイオードを直列に接続することが有効である。本実施の形態４では順方向ダイオードを３つ直列に接続しているため、０．６×３＝１．８Ｖ程度閾値電圧を上昇させることができる。
本実施の形態４では、絶縁膜３６上にポリシリコン膜３７を堆積させて、そのポリシリコン膜３７にダイオード部を形成するため、アクティブ領域に設けられる半導体素子が接合ＦＥＴに限らず、ＭＩＳＦＥＴ、ＩＧＢＴなどの半導体素子でも適用可能である。なお、図１９および図２０ではダイオード部が設けられるゲートパッドＧＰ領域下のみを示している。
逆方向のｐｎダイオード２２と順方向のｐｎダイオード２３、２３’、２３’’は絶縁膜３６で電気的に分離されており、逆方向のｐｎダイオード２２のアノードと順方向ダイオード２３’’のカソードがアクティブ領域のゲート領域（ゲート配線）に、逆方向のｐｎダイオード２２のカソードと順方向のｐｎダイオード２３のアノードがゲート電極１４、すなわちゲートパッドＧＰに電気的に接続されている。また、順方向のｐｎダイオード２３、２３’、２３’’は直列につながっており、ｐｎダイオード２３のカソードとｐｎダイオード２３’のアノードが接続され、ｐｎダイオード２３’のカソードとｐｎダイオード２３’’のアノードが接続されている。
次に、本実施の形態４における半導体装置の製造方法について図２１〜図２４を参照して順に説明する。図２１〜図２４は、実施の形態４における製造工程中の半導体装置の要部断面図である。
まず、図２１に示すように、ｎ＋型炭化珪素基板であるｎ＋基板１２上にエピタキシャル成長により接合ＦＥＴのドリフト領域のｎ−層１１を形成した後、アクティブ領域に接合ＦＥＴ（例えば図４でダイオード部を有しない接合ＦＥＴ）を形成する。この接合ＦＥＴは、例えば前記実施の形態１と同様の製造方法で形成することができる。次いで、ｎ−層１１上に例えば酸化シリコンからなる絶縁膜３６を形成し、さらに絶縁膜３６上にｎ−型のポリシリコン膜３７を形成する。
続いて、図２２に示すように、リソグラフィ技術およびイオン注入により、レジスト膜５６を用いて所定の領域にｐ型の不純物を導入し、ポリシリコン膜３７の一部に、絶縁膜３６に接するｐ＋層３８を形成する。
続いて、図２３に示すように、リソグラフィ技術およびイオン注入により、マスクとしてレジスト膜５７を用いて所定の領域にｎ型の不純物を導入し、ポリシリコン膜３７の一部に、絶縁膜３６に接するｎ＋層３９を形成する。
続いて、図２４に示すように、マスクとしてレジスト膜（図示しない）を用いてポリシリコン膜３７をパターニングした後、パターン間を絶縁膜４０で埋め込む。その後、ゲート配線２０、２０’を含む配線を形成し、半導体装置を仕上げる。
このように本実施の形態４における製造方法は、アクティブ領域で半導体素子を形成した後に、絶縁膜３６、ｎ−型のポリシリコン膜３７を形成し、イオン注入及びポリシリコン膜３７のエッチングにより各ｐｎダイオード２２、２３、２３’、２３’’を電気的に分離して形成できる。
（実施の形態５）
本実施の形態５では、ゲート制御型の半導体素子（スイッチング素子、トランジスタ）として接合ＦＥＴおよびゲートドライバ回路を備えた半導体装置について図２５を参照して説明する。図２５は、本実施の形態５における半導体装置の等価回路図を示している。
前記実施の形態１、２では、ダイオード部を半導体素子である接合ＦＥＴ１に内蔵しているが、本実施の形態５では、接合ＦＥＴ１内や接合ＦＥＴ１を含むモジュール内ではなく、ゲートを制御するゲートドライバ回路ＧＤＲ内に配置している。そのため、半導体素子の母材に炭化珪素を用い、ダイオード部の母材に炭化珪素より安価なシリコンを用いることができる。
ゲートドライバ回路ＧＤＲは、その出力側に互いに逆並列接続されたｐｎダイオード２４、ｐｎダイオード２５、２５’を有し、ダイオード部を有さない接合ＦＥＴ１’のゲートに向かって逆方向に接続されたｐｎダイオード２４に比べ、順方向に接続されたｐｎダイオード５、２５’の拡散電位が大きくなるようにしている。
この場合も前記実施の形態２と同様に順方向ダイオードは拡散電位を上昇させるために複数のｐｎダイオード２５、２５’を直列に接続している。本実施の形態５では、出来上がった半導体素子の閾値電圧に合わせてｐｎダイオードを直列に接続する数を調整することにより見かけ上の閾値電圧をコントロールすることができる。
本実施の形態５においても、半導体素子は接合ＦＥＴに限らず埋め込みチャネル型ＭＩＳＦＥＴやＩＧＢＴなど閾値電圧の調整が必要な素子にも有効である。また、逆方向のダイオード２４には拡散電位の小さなシリコンのショットキーバリアダイオードを用いることもできる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、ゲート制御型の半導体素子（スイッチング素子、トランジスタ）として接合ＦＥＴまたはＭＩＳＦＥＴの場合について説明したが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を適用することもできる。基板のドレイン領域がｎ＋型（例えば図２６参照）ではなくｐ＋ｎ＋型であることを除けば、ＩＧＢＴはＭＩＳＦＥＴと基本的には同一構造だからである。
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
本発明の実施の形態１における半導体装置の等価回路図である。 本発明の実施の形態１における半導体装置の平面図である。 本発明の実施の形態１における半導体装置の要部平面図である。 本発明の実施の形態１における半導体装置の要部断面図である。 本発明の実施の形態１における接合ＦＥＴの特性図である。 本発明の実施の形態１における製造工程中の半導体装置の要部断面図である。 図６に続く製造工程中の半導体装置の要部断面図である。 図７に続く製造工程中の半導体装置の要部断面図である。 図８に続く製造工程中の半導体装置の要部断面図である。 図９に続く製造工程中の半導体装置の要部断面図である。 図１０に続く製造工程中の半導体装置の要部断面図である。 図１１に続く製造工程中の半導体装置の要部断面図である。 本発明の実施の形態２における半導体装置の等価回路図である。 本発明の実施の形態２における半導体装置の要部断面図である。 本発明の実施の形態３における半導体装置の要部平面図である。 本発明の実施の形態３における半導体装置の要部断面図である。 本発明の実施の形態３における半導体装置をインバータ回路に適用した場合の回路図である。 本発明の実施の形態４における半導体装置の等価回路図である。 本発明の実施の形態４における半導体装置の要部平面図である。 本発明の実施の形態４における半導体装置の要部断面図である。 本発明の実施の形態４における製造工程中の半導体装置の要部断面図である。 図２１に続く製造工程中の半導体装置の要部断面図である。 図２２に続く製造工程中の半導体装置の要部断面図である。 図２３に続く製造工程中の半導体装置の要部断面図である。 本実施の形態５における半導体装置の等価回路図を示している。 埋め込みチャネル型ＭＩＳＦＥＴの断面図である。
符号の説明
１、１’ 接合ＦＥＴ
２ ｐｎダイオード
３ ｐｎダイオード
４ ｎ＋層
５ ｐ＋層
６ ｎ＋層
７ ｐ＋層
８ ｎ＋層
９ ｐ＋層
１０ ｐウェル
１１ ｎ−層
１２ ｎ＋基板
１３ ｎウェル
１４ ゲート電極
１５ コンタクト電極
１６ ソース電極
１７ ドレイン電極
１８ ショットキーバリアダイオード
１９ ショットキーメタル
２０、２０’ ゲート配線
２１ フリーホイールダイオード
２２ ｐｎダイオード
２３、２３’、２３’’ ｐｎダイオード
２４ ｐｎダイオード
２５、２５’ ｐｎダイオード
２６ ｎ＋層
２７ ｐ＋層
２８ ｐ層
２９ ｎ−層
３０ ｎ＋基板
３１ 埋め込みｎ層
３２ 酸化膜
３３ ソース電極
３４ ゲート電極
３５ ドレイン電極
３６ 絶縁膜
３７ ポリシリコン膜
３８ ｐ＋層
３９ ｎ＋層
４０ 絶縁膜
４１ トレンチ
５１、５２、５３、５４ イオン注入マスク
５５ 絶縁膜
５６、５７ レジスト膜
ＣＨＰ チップ
ＧＤＲ ゲートドライバ回路
ＧＰ ゲートパッド
ＳＰ ソースパッド

Claims (7)

  1. 炭化珪素を母材とする半導体素子には、前記半導体素子のチップ上に複数のダイオードが内蔵されており、
    前記複数のダイオードのうちの第１ダイオードはアノードが前記半導体素子のゲートに、カソードが前記チップのゲートパッドに接続されており、
    前記複数のダイオードのうちの第２ダイオードはカソードが前記半導体素子の前記ゲートに、アノードが前記チップの前記ゲートパッドに接続されており、
    前記第１ダイオードが炭化珪素を母材とするショットキーバリアダイオードであり、
    前記第２ダイオードが炭化珪素を母材とするｐｎダイオードであることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記半導体素子が接合ＦＥＴ、ＭＩＳＦＥＴ、ＩＧＢＴのいずれかであることを特徴とする半導体装置。
  3. 第１面に第１電極および第２電極、前記第１面とは反対の第２面に第３電極を有する炭化珪素基板と、
    前記炭化珪素基板の主面に設けられたゲート制御型のトランジスタと、
    前記炭化珪素基板の主面に設けられたダイオードと、
    を備え、
    前記第１電極は前記トランジスタのゲートと電気的に接続されており、
    前記第２電極および前記第３電極は前記トランジスタのドリフト領域と電気的に接続されており、
    前記ダイオードが前記第１電極と前記ゲートとの間で電気的に接続されており、
    前記ダイオードは第１ダイオードと第２ダイオードとで並列に接続されてなり、
    前記第１ダイオードのカソードが前記第１電極と、前記第１ダイオードのアノードが前記ゲートと電気的に接続されており、
    前記第２ダイオードのアノードが前記第１電極と、前記第２ダイオードのカソードが前記ゲートと電気的に接続されており、
    前記第１ダイオードがショットキーダイオード、前記第２ダイオードがｐｎダイオードであることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記トランジスタは、接合ＦＥＴ、ＭＩＳＦＥＴ、またはＩＧＢＴの何れかであることを特徴とする半導体装置。
  5. 請求項３記載の半導体装置において、
    前記第２ダイオードは複数で直列に接続されてなることを特徴とする半導体装置。
  6. 第１面に第１電極および第２電極、前記第１面とは反対の第２面に第３電極を有する炭化珪素基板と、
    前記炭化珪素基板の主面に設けられた接合ＦＥＴと、
    前記炭化珪素基板の主面に設けられたダイオードと、
    を備え、
    第１導電型の前記炭化珪素基板の主面に、前記接合ＦＥＴの前記第１導電型のドリフト領域が設けられており、
    前記炭化珪素基板の主面に、前記ドリフト領域に接合し、前記第１導電型とは逆の第２導電型のゲート領域が設けられており、
    前記第１電極は前記ゲート領域と電気的に接続されており、
    前記２電極および前記第３電極は前記接合ＦＥＴの前記ドリフト領域と電気的に接続されており、
    前記ダイオードが前記第１電極と前記ゲート領域との間で電気的に接続されており、
    前記ダイオードは第１ダイオードと第２ダイオードとで並列に接続されてなり、
    前記第１ダイオードのカソードが前記第１電極と、前記第１ダイオードのアノードが前記ゲートと電気的に接続されており、
    前記第２ダイオードのアノードが前記第１電極と、前記第２ダイオードのカソードが前記ゲートと電気的に接続されており、
    前記第１電極下であって前記炭化珪素の主面に、前記ゲート領域に接合し、第２導電型の第１ウェルが設けられており、
    前記炭化珪素の主面であって、前記第１ウェル内に第１導電型の第２ウェルが設けられており、
    前記炭化珪素の主面であって、前記第１ウェル内に第１導電型の第１半導体領域が設けられており、
    前記炭化珪素の主面であって、前記第２ウェル内に第２導電型の第２半導体領域が設けられており、
    前記第１ダイオードのカソードが、前記第１半導体領域であり、
    前記第１ダイオードのアノードが、前記第１ウェルであり、
    前記第２ダイオードの前記カソードが、前記第２ウェルであり、
    前記第２ダイオードの前記アノードが、前記第２半導体領域であることを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、
    前記第１電極下に前記ダイオードが形成されており、前記第２電極下にトランジスタが形成されていることを特徴とする半導体装置。
JP2007183917A 2007-07-13 2007-07-13 半導体装置 Expired - Fee Related JP5271515B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007183917A JP5271515B2 (ja) 2007-07-13 2007-07-13 半導体装置
US12/126,887 US8049223B2 (en) 2007-07-13 2008-05-25 Semiconductor device with large blocking voltage
CN2008101081994A CN101345243B (zh) 2007-07-13 2008-05-30 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007183917A JP5271515B2 (ja) 2007-07-13 2007-07-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2009021461A JP2009021461A (ja) 2009-01-29
JP5271515B2 true JP5271515B2 (ja) 2013-08-21

Family

ID=40247192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007183917A Expired - Fee Related JP5271515B2 (ja) 2007-07-13 2007-07-13 半導体装置

Country Status (3)

Country Link
US (1) US8049223B2 (ja)
JP (1) JP5271515B2 (ja)
CN (1) CN101345243B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
JP5324157B2 (ja) * 2008-08-04 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8264058B2 (en) * 2009-02-13 2012-09-11 University Of South Carolina MOS-driver compatible JFET structure with enhanced gate source characteristics
JP5844956B2 (ja) * 2009-03-05 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US7911833B2 (en) * 2009-07-13 2011-03-22 Seagate Technology Llc Anti-parallel diode structure and method of fabrication
DE112010003053B4 (de) * 2009-07-24 2013-10-10 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
KR101060127B1 (ko) * 2009-09-03 2011-08-29 (주) 트리노테크놀로지 모스 게이트 전력 반도체 소자
JP5136544B2 (ja) * 2009-12-16 2013-02-06 三菱電機株式会社 半導体装置
JP5607947B2 (ja) * 2010-02-17 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6008377B2 (ja) * 2010-03-03 2016-10-19 ルネサスエレクトロニクス株式会社 Ｐチャネル型パワーｍｏｓｆｅｔ
JP5484138B2 (ja) 2010-03-12 2014-05-07 ルネサスエレクトロニクス株式会社 電子回路装置
CN101859703B (zh) * 2010-05-14 2011-04-20 深圳市芯威科技有限公司 低开启电压二极管的制备方法
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
JP6017127B2 (ja) * 2011-09-30 2016-10-26 株式会社東芝 炭化珪素半導体装置
WO2014041808A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 半導体装置
JP6213006B2 (ja) * 2013-07-19 2017-10-18 富士通セミコンダクター株式会社 半導体装置
JP6185411B2 (ja) * 2013-08-22 2017-08-23 帝人株式会社 延伸フィルム用ポリエステル樹脂組成物
KR101938909B1 (ko) * 2014-02-21 2019-01-16 매그나칩 반도체 유한회사 수직형 바이폴라 정션 트랜지스터 소자 및 제조 방법
DE102015102138B4 (de) * 2015-02-13 2017-02-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
WO2016148156A1 (ja) * 2015-03-17 2016-09-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017203671A1 (ja) * 2016-05-26 2017-11-30 新電元工業株式会社 半導体装置
KR102424762B1 (ko) * 2016-09-23 2022-07-25 주식회사 디비하이텍 쇼트키 배리어 다이오드 및 그 제조 방법
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
US11309416B2 (en) * 2017-12-21 2022-04-19 Mitsubishi Electric Corporation Semiconductor device
JP7450330B2 (ja) * 2018-09-27 2024-03-15 富士電機株式会社 半導体素子及び半導体装置
FR3093598B1 (fr) * 2019-03-05 2023-08-04 St Microelectronics Srl Dispositif de protection contre les surtensions
CN114388606A (zh) * 2020-10-19 2022-04-22 珠海格力电器股份有限公司 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN112928114B (zh) * 2021-02-03 2022-08-23 中国科学院微电子研究所 一种功率器件模块及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841936B2 (ja) * 1991-07-12 1998-12-24 松下電工株式会社 絶縁ゲート型電界効果半導体装置
JPH08172188A (ja) * 1994-12-19 1996-07-02 Kawasaki Steel Corp 半導体装置
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
JP4846106B2 (ja) * 2001-02-16 2011-12-28 三菱電機株式会社 電界効果型半導体装置及びその製造方法
JP4197400B2 (ja) * 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置
JP4961646B2 (ja) * 2001-08-29 2012-06-27 株式会社デンソー 半導体装置およびその製造方法
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
CN101345243B (zh) 2010-09-29
JP2009021461A (ja) 2009-01-29
US20090014719A1 (en) 2009-01-15
CN101345243A (zh) 2009-01-14
US8049223B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP5271515B2 (ja) 半導体装置
JP6929404B2 (ja) 炭化珪素半導体装置および電力変換装置
CN107580725B (zh) 高压半导体器件及其制造方法
JP6021032B2 (ja) 半導体素子およびその製造方法
JP6926869B2 (ja) 半導体装置
JP5520215B2 (ja) 改良された電力用スイッチングトランジスター
JP5481605B2 (ja) 半導体素子
JP2009033036A (ja) 半導体装置及びこれを用いた電気回路装置
CN111466031B (zh) 碳化硅半导体装置以及电力变换装置
JP2014131008A (ja) ワイドバンドギャップ半導体装置
US9620595B2 (en) Semiconductor device
JP2017069551A (ja) 半導体素子
JP6601086B2 (ja) 半導体装置及びその製造方法
JP4719472B2 (ja) シリコンカーバイド静電誘導トランジスタ
US11233052B2 (en) Method of manufacturing semiconductor integrated circuit
US8482060B2 (en) Semiconductor device
JP4020871B2 (ja) 半導体装置
JP6976489B2 (ja) 炭化珪素半導体装置および電力変換装置
JP2009071082A (ja) 半導体装置
US20230155025A1 (en) Semiconductor device
US20230139229A1 (en) Semiconductor device and power converter
JP3495498B2 (ja) 半導体装置
WO2012042640A1 (ja) 半導体装置
US20170069624A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5271515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees