JP5315638B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5315638B2
JP5315638B2 JP2007192161A JP2007192161A JP5315638B2 JP 5315638 B2 JP5315638 B2 JP 5315638B2 JP 2007192161 A JP2007192161 A JP 2007192161A JP 2007192161 A JP2007192161 A JP 2007192161A JP 5315638 B2 JP5315638 B2 JP 5315638B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
insulating film
semiconductor device
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007192161A
Other languages
English (en)
Other versions
JP2009032728A (ja
Inventor
正行 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2007192161A priority Critical patent/JP5315638B2/ja
Priority to CN2008800218004A priority patent/CN101689560B/zh
Priority to PCT/JP2008/061492 priority patent/WO2009013967A1/ja
Priority to US12/670,413 priority patent/US8212313B2/en
Publication of JP2009032728A publication Critical patent/JP2009032728A/ja
Application granted granted Critical
Publication of JP5315638B2 publication Critical patent/JP5315638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)

Description

本発明は、半導体装置に関し、特に、高耐圧化のための構造に特徴を有する半導体装置に関する。
従来技術として、深い拡散層を形成することなく、高耐圧の半導体素子を提供する技術が開示されている（例えば、特許文献１参照。）。
特許文献１に記載された高耐圧半導体装置は、図１１に示すように、素子領域５１とその周囲に配置された接合終端領域５２とを有する。素子領域５１および接合終端領域５２において、高抵抗のｎ型ベース層３１の表面内にｐ型ベース層３４が拡散形成される。素子領域５１には、ゲート電極を埋め込んだ複数のトレンチ３５が形成される。素子領域５１を囲んで、接合終端領域５２には連続或いは不連続なリング形状を有する複数の終端トレンチ５５が形成される。終端トレンチ５５はｐ型ベース層３４を貫通し、ｎ型ベース層３１の途中まで達する深さを有する。接合終端領域５２において、ｐ型ベース層３４は終端トレンチ５５により電気的に分離された複数の部分に分割される。
特許文献１に記載された高耐圧半導体装置においては、図１１に示すように、各トレンチ（３５、５５）の深さが、隣り合うトレンチ（３５、５５）の間隔（ｐ型ベース層３４の幅）よりも大きくなるように設定されている。
特開平９−２８３７５４号公報（第２−３頁、第１図）
本発明者は、図１１に示す従来型構造に基づいて、電位分布をシミュレーションした。その結果を図１１中に、１０Ｖ／本の等電位面で示す。特許文献１に記載された高耐圧半導体装置においては、図１１に示すように、トレンチ３５、５５の深さが、トレンチ３５、５５の幅よりも大きくなるように設定されているが、図１１中に示すシミュレーション結果によれば、接合終端領域５２における電界緩和の効果は少なく所望の耐圧を得ることができない。
特許文献１に記載された高耐圧半導体装置においては、各トレンチ（３５、５５）の深さが、隣り合うトレンチ（３５、５５）の間隔（ｐ型ベース層３４の幅）よりも大きくなるように設定されているが、本発明者は、逆に各トレンチ（３５、５５）の深さが、隣り合うトレンチ（３５、５５）の間隔（ｐ型ベース層３４の幅）よりも小さく設定した方が、接合終端領域５２における電界緩和効果があり、高耐圧が得られることを見出した。
本発明の目的は、接合終端領域における電界を緩和し、高耐圧化可能な半導体装置を提供することにある。
上記目的を達成するための本発明の一態様によれば、第１導電型の不純物を有する第１半導体領域と、前記第１半導体領域の上面と接し、かつ第１導電型と異なる第２導電型の第２半導体領域とを有する半導体基体には、スイッチング素子が形成された素子領域と、上方から見て、前記素子領域を取り囲むように形成された終端領域と、前記終端領域の前記第２半導体領域の上面から深さ方向に形成された溝と、前記溝の側壁および底面に形成された絶縁膜と、前記絶縁膜を介して前記溝の内側に埋め込まれた第１導電層とを有し、 前記第２半導体領域の上面から前記溝の底面までの溝の深さが前記第２半導体領域の厚みの０．９〜２．０倍であり、上方から見て、終端領域には素子領域側から半導体装置の終端側に向かって複数からなる溝が横切るように形成されており、隣り合う溝の間隔は、素子領域側に比べて終端側が狭い半導体装置が提供される。
本発明の他の態様によれば、半導体基体には一方の主面と他方の主面を有し、前記半導体基体には、スイッチング素子が形成された素子領域と、上方から見て、前記素子領域を取り囲むように形成された終端領域とを備え、前記素子領域は、第１導電型の不純物を有する第１半導体領域と、前記第１半導体領域の上面と接し、前記一方の主面において一部が露出し、かつ第１導電型と異なる第２導電型の第２半導体領域と、前記第２半導体領域の上面と接し、前記一方の主面において一部が露出し、かつ第１導電型の第３半導体領域と、前記一方の主面から前記第２半導体領域および第３半導体領域を貫通し、底面が前記第１半導体領域に達するトレンチと、前記トレンチの側面および底面に形成された第１絶縁膜と、前記第１絶縁膜の内側に埋め込まれた第１導電層と、前記第１導電層と電気的に接続された制御電極と、前記第１半導体領域と電気的に接続された第１の電極と、前記第３半導体領域と電気的に接続された第３の電極とを有し、前記終端領域は、前記素子領域を取り囲むように前記第２半導体領域が露出した上面から深さ方向に形成された溝と、前記溝の側壁および底面に形成された第２絶縁膜と、前記第２絶縁膜を介して前記溝の内側に埋め込まれた第２導電層とを有し、前記第２半導体領域の上面から前記溝の底面までの溝の深さが前記第２半導体領域の厚みの０．９〜２．０倍でであり、前記第２半導体領域と前記第１半導体領域間のキャパシタンスをＣ１、前記トレンチにおける前記第１導電層と前記第１半導体領域間のキャパシタンスをＣ２、前記トレンチの両側壁部における前記第１導電層と前記第２半導体領域間のキャパシタンスをそれぞれＣ３,Ｃ４とすると、Ｃ１,Ｃ２はＣ３,Ｃ４の１０分の１以下であり、上方から見て、終端領域には素子領域側から半導体装置の終端側に向かって複数からなる溝が横切るように形成されており、隣り合う溝の間隔は、素子領域側に比べて終端側が狭い半導体装置が提供される。
本発明の半導体装置によれば、接合終端領域における電界を緩和し、高耐圧化することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
図１は、本発明の第１の実施の形態に係る半導体装置の素子領域５１の模式的断面構造図を示す。また、図２は、本発明の第１の実施の形態に係る半導体装置の接合終端領域５２の模式的断面構造図を示す。上記において、素子領域５１、接合終端領域５２は一部分を拡大して模式的に示したものであり、紙面左右方向および表裏方向に連続して形成され、配置されている。また、上面から見て、素子領域５１を取り囲むように、接合終端領域５２は配置されている。
本発明の第１の実施の形態に係る半導体装置の素子領域５１は、一方の主面５ａと他方の主面５ｂを有する半導体基体に配置されている。当該半導体基体には、図１に示すように、第１導電型の不純物を有する第１半導体領域（ｎ-型ベース層）２と、第１半導体領域２の上面と接し、一方の主面５ａにおいて一部が露出し、かつ第１導電型と異なる第２導電型の第２半導体領域（ｐ型ベース層）４と、第２半導体領域４の上面と接し、一方の主面５ａにおいて一部が露出し、かつ第１導電型の第３半導体領域（ｎ型エミッタ領域）１０と、一方の主面５ａから第２半導体領域４および第３半導体領域１０を貫通し、底面が第１半導体領域２に達するトレンチ３５と、トレンチ３５の側面および底面に形成されたゲート絶縁膜１２と、ゲート絶縁膜１２の内側に埋め込まれたゲート電極（第１導電層）８と、ゲート電極８と電気的に接続された制御電極（図示省略）と、第１半導体領域２と電気的に接続された第１の電極（コレクタ電極）（図示省略）と、第２半導体領域４および第３半導体領域１０と電気的に接続された第３の電極１６（エミッタ電極）とを備える。
図１に示される半導体装置において、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）として構成される場合には、第１半導体領域２の他方の主面５ｂには、さらに第２導電型の第４半導体領域（コレクタ領域）が配置される。ＩＧＢＴの場合、第２半導体領域４および第３半導体領域１０はそれぞれベース領域、エミッタ領域となる。
一方、図１に示される半導体装置において、絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ：Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）として構成される場合には、第１半導体領域２の他方の主面５ｂには、さらに第１導電型の第４半導体領域（ドレイン領域）が配置されることが望ましい。ＭＩＳＦＥＴの場合、第２半導体領域４および第３半導体領域１０はそれぞれベース領域、ソース領域となる。
ゲート電極（８）／ゲート絶縁膜（１２）／ｐ型ベース層（４）からなるＭＩＳ構造のｐ型ベース層４の界面近傍にｎチャネル領域が導通状態において形成される点は、ＩＧＢＴの場合もＭＩＳＦＥＴの場合も同様である。
また、図１に示すように、ｎ型バッファ層３をｐ型ベース層４とｎ-型ベース層２との間に介在させて、隣り合うｐ型ベース層４間のパンチングスルーを防止し、ｎチャネルＭＩＳ構造のチャネル長を明確に規定する構成としても良い。
また、図１に示すように、トレンチ３５の上部において、ｎ型エミッタ（ソース）領域１０とゲート絶縁膜１２とゲート電極８の上部には層間絶縁膜１４が配置されている。層間絶縁膜１４は後述する接合終端領域５２における層間絶縁膜１８と同一材料で、同時プロセスで形成することもできる。
本発明の第１の実施の形態に係る半導体装置の上方から見て、素子領域５１を取り囲むように形成された接合終端領域５２は、図２に示すように、第１導電型の不純物を有する第１半導体領域（ｎ-型ベース層）２と、第１半導体領域２の上面と接し、かつ第１導電型と異なる第２導電型の第２半導体領域（ｐ型ベース層）４と、第２半導体領域４の上面（一方の主面５ａ）から深さ方向に形成された溝からなる終端トレンチ５５と、終端トレンチ５５の側壁および底面に形成されたゲート絶縁膜１２と、ゲート絶縁膜１２を介して終端トレンチ５５の内側に埋め込まれたゲート電極（第２導電層）８とを有し、第２半導体領域４の上面から終端トレンチ５５の溝の底面までの深さＷＴが第２半導体領域の厚みＷＢの０．９〜２．０倍であることを特徴とする。
さらに、本発明の第１の実施の形態に係る半導体装置の接合終端領域５２には、図２に示すように、第２半導体領域４の上面（一方の主面５ａ）上に配置された層間絶縁膜１８と、層間絶縁膜１８上に配置されたフィールドプレート電極２０を備える。
本発明の第１の実施の形態に係る半導体装置において、素子領域５１内の第１導電層からなるゲート電極８、および接合終端領域５２内の第２導電層からなるゲート電極８は、図１、２に示すように、同時プロセスによって、ポリシリコンが充填されたトレンチ構造によって形成されていても良い。
本発明の第１の実施の形態に係る半導体装置において、素子領域５１内のｐ型ベース層４と、接合終端領域５２内のｐ型ベース層４は、同時プロセスによって形成することができる。
また、本発明の第１の実施の形態に係る半導体装置において、接合終端領域５２内の終端トレンチ５５は、図２に示すように、紙面上垂直にまた素子表面に素子領域５１を囲みながらリング状に形成されている。さらに、接合終端領域５２において、外周に拡散形成されたｐ型ベース層４はリング状に分断形成されている。
図３は、本発明の第１の実施の形態に係る半導体装置の接合終端領域５２の構造における各部のキャパシタのモデル図を示す。
ｐ型ベース層４がリング状に分断形成されている外周構造の素子に電圧印加した場合、各部位の電位は、図３に示すように、容量の分布定数回路としても解析することができる。
本発明の第１の実施の形態に係る半導体装置として、図１に示すようなＩＧＢＴ若しくはＭＩＳＦＥＴにおいて、所定の耐圧限界近くまでコレクタ電圧若しくはドレイン電圧を印加されている場合、図３内に模式的に示すように、ｎ-型ベース層２（ｎ-ドレイン領域）に空乏層が形成される。また、ｐ型ベース層４と終端トレンチ５５内のゲート電極８間には薄いゲート絶縁膜１２が形成されているため、Ｃ３，Ｃ４,Ｃ１，Ｃ２間には、後述するように、（１）式の関係が成立することが望ましい。
この場合、表面近傍の電位分布は、直列接続されたｐ型ベース層４と終端トレンチ５５内のポリシリコン（ゲート電極８）間の容量結合によって決定される。
この性質を利用すると外周の電位分布は任意に調整が可能となる。
図３に示すように、ｐ型ベース層４の厚さを示すベース深さはＷＢで定義され、トレンチ深さはＷＴで定義される。Ｃ１はｐ型ベース層４とｎ-型ベース層２間のキャパシタを表す。Ｃ２はトレンチ構造におけるゲート電極８とｎ-型ベース層２間のキャパシタを表す。Ｃ３,Ｃ４は、トレンチ構造におけるゲート電極８とｐ型ベース層４間のキャパシタを表す。上述した各部のキャパシタの間には、
Ｃ３,Ｃ４＞＞Ｃ１,Ｃ２ …（１）
の関係が成立していることが望ましい。
また、図４は、本発明の第１の実施の形態に係る半導体装置において、トレンチ深さを浅く設定した場合の電位分布シミュレーション結果の模式図を示す。すなわち、図４においては、ｐ型ベース層４の間隔を最適化せず、各トレンチ（３５、５５）の深さが、隣り合うトレンチ（３５、５５）の間隔（ｐ型ベース層４の幅）よりも浅く設定しただけでも、接合終端領域５２における電界緩和効果があり、高耐圧が得られる。図４において、各ラインは１０Ｖ／本で示されている。
さらに、図５は、本発明の第１の実施の形態に係る半導体装置において、各トレンチ（３５、５５）の深さを、隣り合うトレンチ（３５、５５）の間隔（ｐ型ベース層４の幅）よりも浅く設定し、かつｐ型ベース層４の間隔を最適化した場合の電位分布シミュレーション結果の模式図を示す。すなわち、図５においては、高耐圧を得られるように外周各部のｐ型ベース層４の分断幅を最適化して設定したシミュレーション結果を示す。
図５において、各ラインは２０Ｖ／本で示されている。図５から明らかなように、各トレンチ（３５、５５）の深さを、隣り合うトレンチ（３５、５５）の間隔（ｐ型ベース層４の幅）よりも浅く設定し、かつｐ型ベース層４の間隔を最適化した場合には、素子領域５１近傍の電界緩和効果が顕著に得られ、かつ等電位面は、素子領域５１から離隔した接合終端領域５２まで均一に延伸している。
図６は、耐圧相対値とトレンチ深さ／ベース深さ（ＷＴ／ＷＢ）の関係を表す。図６から明らかなように、トレンチ深さ／ベース深さ（ＷＴ／ＷＢ）の値は、例えば約０．９〜２．０の範囲において、所望の耐圧相対値が得られることがわかる。
図７は、本発明の第１の実施の形態に係る半導体装置において、各トレンチ（３５、５５）の深さを、隣り合うトレンチ（３５、５５）の間隔（ｐ型ベース層４の幅）よりも浅く設定し、かつｐ型ベース層４の間隔を最適化した場合における図３に対応する容量Ｃ１〜Ｃ４とコレクタ電圧ＶCE（Ｖ）との関係を示す。ＩＧＢＴ構造において、コレクタ電圧ＶCE＝６００Ｖを印加した場合、ＷＴ／ＷＢ＝１．３において、
Ｃ１：Ｃ２：Ｃ３：Ｃ４＝１：１．５：７９：７９ …（２）
の結果が得られている。すなわち、（１）式の関係が成立している。
図５において示した、高耐圧を得られるように外周各部のｐ型ベース層４の分断幅を最適化して設定したシミュレーション結果を引き出すためにはｐ型ベース層４の拡散深さＷＢとトレンチ深さＷＴの比を、ＷＢ：ＷＴ＝１：０．９〜１：２．０程度に抑える必要がある。
終端トレンチ５５の深さＷＴが深いと、終端トレンチ５５の側面の面積が増加するためゲート電極８とｎ-型ベース層２間の容量（Ｃ２）が大きくなり、電位分布制御可能の前提となる（１）式の条件（Ｃ３，Ｃ４＞＞Ｃ１，Ｃ２）が満たされなくなるためである。
また、ＷＢ：ＷＴ＝１：０．９の場合、すなわちトレンチ深さＷＴがｐ型ベース層４の深さＷＢより浅い場合においても、コレクタ電圧ＶCE（Ｖ）の印加によって、ｐ型ベース層４／ｎ-型ベース層２間のｐｎ接合からの空乏層の広がりにより、ｐ型ベース層４が分断され、同等の効果が期待できる。ただし、本発明の第１の実施の形態に係る半導体装置の効果を十分に得るためには、ＷＴ／ＷＢ＞１であることが望ましい。
（外周構造）
本発明の第１の実施の形態に係る半導体装置において、外周構造は、以下の複数の構成を複数組み合わせて実施して、最適化し調整することができる。
（ａ）接合終端領域５２のｐ型ベース層４の分断寸法を適切に設定する。すなわち、素子領域５１に近い場所はｐ型ベース層４の幅を相対的に広く設定し、素子領域５１から離隔するに従い、ｐ型ベース層４の幅を相対的に狭く設定して、大きな耐圧が確保することができる。
（ｂ）トレンチ側壁のゲート絶縁膜１２の厚みが２種類以上使用可能な場合、例えば素子領域５１に近いトレンチは薄いゲート絶縁膜１２を用い、素子領域５１から離隔するに従い、相対的に厚いゲート絶縁膜１２を用いると、接合終端領域５２において、素子領域５１に近いほど容量Ｃ１は大きくなり、一方、素子領域５１から離隔方向への位置変化に対して素子領域５１に近い場所の電位変化は小さくなり電界は緩和される。
素子領域５１から離隔した場所の電位変化は大きく電界は高まるが、ｐ型ベース層４とｎ-ベース層２との間の電位差は小さいため、素子領域５１から離隔した場所における耐圧破壊は生じない。
（ｃ）図８は、本発明の第１の実施の形態に係る半導体装置の接合終端領域において、フィールドプレート電極構造の模式的断面構造を示す。すなわち、図８に示すように、少なくとも素子領域５１近傍の接合終端領域５２上に配置された層間絶縁膜１８と、層間絶縁膜１８上に延在して配置されたフィールドプレート電極２０とを備えることを特徴とする。
フィールドプレート電極２０は、エミッタ領域（ソース領域）１０に接続された第３の電極と等電位になされていてもよく、或いはまた、素子領域５１内の第１導電層からなるゲート電極８と等電位になされていても良い。
層間絶縁膜１８は、例えばリン・ケイ酸ガラス（ＰＳＧ：Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓｅｓ）膜、ホウ素・リン・ケイ酸ガラス（ＢＰＳＧ：Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓｅｓ）膜、ノンドープ・ケイ酸ガラス膜、窒化シリコン膜、ポリシリコン膜などを用いることができる。
フィールドプレート電極２０は、例えばアルミニウム電極で形成し、ＰＳＧ膜などからなる層間絶縁膜１８上にフィールドプレート電極２０を作成することで素子領域５１に近い場所の電位変化を小さくし、電界を緩和することができる。
（ｄ）図９は、本発明の第１の実施の形態に係る半導体装置の接合終端領域５２において、第２導電層からなるゲート電極８と接続する取り出し電極２２および当該取り出し電極２２と接続されたフィールドプレート電極２０からなる構造の模式的断面構造を示す。
すなわち、接合終端領域５２上に配置された層間絶縁膜１８と、接合終端領域５２上に層間絶縁膜１８を介して配置され、第２導電層からなるゲート電極８と接続する取り出し電極２２と、層間絶縁膜１８上に延在して配置され、取り出し電極２２と接続されたフィールドプレート電極２０とを備えることを特徴とする。
層間絶縁膜１８は、例えばＰＳＧ膜、ＢＰＳＧ膜、ノンドープ・ケイ酸ガラス膜、窒化シリコン膜、ポリシリコン膜などを用いて形成することができる。フィールドプレート電極２０は、例えばアルミニウム電極で形成し、ＰＳＧ膜などからなる層間絶縁膜１８上にフィールドプレート電極２０を作成することで、フィールドプレート電極２０の下側のｐ型ベース層４近傍の電位変化を小さくし、電界を緩和することができる。
（ｅ）図１０は、本発明の第１の実施の形態に係る半導体装置の接合終端領域において、複数の第２導電層からなるゲート電極８と接続され、かつフローティング状態になされている取り出し電極２２の構造の模式的断面構造を示す。
すなわち、接合終端領域５２上に配置された層間絶縁膜１８と、接合終端領域５２上に層間絶縁膜１８を介して配置され、複数の第２導電層からなるゲート電極８と接続する取り出し電極２２とを備え、当該取り出し電極２２はフローティング状態になされていることを特徴とする。例えば、複数の第２導電層からなるゲート電極８は、フローティング状態になされているポリシリコン層で形成される。
取り出し電極２２は、図１０に示すように、フローティング状態になされてポリシリコン層同士を共通接続することで形成することができる。
（ｆ）最外周部には空乏層の延びを止めるため、高不純物密度層を拡散形成しても良い。
（ｇ）最外周部の複数の終端トレンチ５５を形成するゲート電極８を、ｎ-ベース層２若しくはドレイン電極（コレクタ電極）と接続した等電位ポテンシャルリング（ＥＱＲ：EQui-potential Ring）として使用する構成を備えていてもよい。
（ｈ）素子領域５１と接合終端領域５２の境界の素子領域５１側にもトレンチを数列作成して、電界緩和を図る構成を備えていてもよい。
（ｉ）あるいはまた、接合終端領域５２において、終端トレンチ５５の幅を場所によって変えることによって、電界緩和を図る構成を備えていてもよい。
本発明の第１の実施の形態に係る半導体装置によれば、接合終端領域における電界を緩和し、高耐圧化することができる。
[その他の実施の形態]
上記のように、本発明は第１の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものでないと理解すべきである。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
本発明は第１の実施の形態に係る半導体装置としては、トレンチ構造を有するＩＧＢＴ、ＭＩＳＦＥＴなどの例を開示したが、これらに限定されるものではなく、トレンチ構造を有するＩＥＧＴ、ＳＩＴ、ＳＩサイリスタなどのデバイス構造においても適用可能である。
さらに、半導体材料としては、シリコンに限定されるものではなく、ＳｉＣ、ＧａＮ系、ＧａＡｓ系、ＩｎＰ系などの化合物半導体、或いはヘテロ接合のベース構造、或いはＨＥＭＴ構造のチャネル構造を適用することもできる。
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第１の実施の形態に係る半導体装置の素子領域の模式的断面構造図。 本発明の第１の実施の形態に係る半導体装置の接合終端領域の模式的断面構造図。 本発明の第１の実施の形態に係る半導体装置の接合終端領域の各部のキャパシタのモデル図。 本発明の第１の実施の形態に係る半導体装置において、トレンチ深さを浅く設定した場合の電位分布シミュレーション結果を示す模式図（１０Ｖ／本）。 本発明の第１の実施の形態に係る半導体装置において、トレンチ深さを浅く設定し、かつｐ型ベース層の間隔を最適化した場合の電位分布シミュレーション結果を示す模式図（２０Ｖ／本）。 耐圧相対値とトレンチ深さ／ベース深さ（ＷＴ／ＷＢ）の関係を表す特性図。 図３に対応する容量Ｃ１〜Ｃ４とコレクタ電圧ＶCE（Ｖ）との関係を示す特性図。 本発明の第１の実施の形態に係る半導体装置の接合終端領域において、フィールドプレート電極構造の模式的断面構造図。 本発明の第１の実施の形態に係る半導体装置の接合終端領域において、第２導電層からなるゲート電極と接続する取り出し電極および当該取り出し電極と接続されたフィールドプレート電極構造の模式的断面構造図。 本発明の第１の実施の形態に係る半導体装置の接合終端領域において、複数の第２導電層と接続されかつフローティング状態になされている取り出し電極構造の模式的断面構造図。 従来例に係る半導体装置において、電位分布シミュレーション結果を示す模式図（１０Ｖ／本）。
符号の説明
２…ｎ-型ベース層（第１半導体領域）
３…ｎ型バッファ層
４、３４…ｐ型ベース層（第２半導体領域）
５ａ…一方の主面
５ｂ…他方の主面
８…ゲート電極（第１導電層、第２導電層）
１０…ｎ型エミッタ（ソース）領域（第３半導体領域）
１２…ゲート絶縁膜
１４、１８…層間絶縁膜
１６…エミッタ（ソース）電極
２０…フィールドプレート電極
２２…取り出し電極
３１…ｎ型ベース層
３５…トレンチ
５１…素子領域
５２…接合終端領域
５５…終端トレンチ

Claims (9)

  1. 第１導電型の不純物を有する第１半導体領域と、
    前記第１半導体領域の上面と接し、かつ第１導電型と異なる第２導電型の第２半導体領域と、
    を有する半導体基体には、
    スイッチング素子が形成された素子領域と、
    上方から見て、前記素子領域を取り囲むように形成された終端領域と、
    前記終端領域の前記第２半導体領域の上面から深さ方向に形成された溝と、
    前記溝の側壁および底面に形成された絶縁膜と、
    前記絶縁膜を介して前記溝の内側に埋め込まれた第１導電層と
    を有し、
    前記第２半導体領域の上面から前記溝の底面までの溝の深さが前記第２半導体領域の厚みの０．９〜２．０倍であり、
    上方から見て、前記終端領域には前記素子領域側から半導体装置の終端側に向かって複数からなる前記溝が横切るように形成されており、隣り合う前記溝の間隔は、前記素子領域側に比べて前記終端側が狭い
    ことを特徴とする半導体装置。
  2. 半導体基体には一方の主面と他方の主面を有し、
    前記半導体基体には、スイッチング素子が形成された素子領域と、上方から見て、前記素子領域を取り囲むように形成された終端領域と
    を備え、
    前記素子領域は、
    第１導電型の不純物を有する第１半導体領域と、
    前記第１半導体領域の上面と接し、前記一方の主面において一部が露出し、かつ第１導電型と異なる第２導電型の第２半導体領域と、
    前記第２半導体領域の上面と接し、前記一方の主面において一部が露出し、かつ第１導電型の第３半導体領域と、
    前記一方の主面から前記第２半導体領域および第３半導体領域を貫通し、底面が前記第１半導体領域に達するトレンチと、
    前記トレンチの側面および底面に形成された第１絶縁膜と、
    前記第１絶縁膜の内側に埋め込まれた第１導電層と、
    前記第１導電層と電気的に接続された制御電極と、
    前記第１半導体領域と電気的に接続された第１の電極と、
    前記第３半導体領域と電気的に接続された第３の電極と
    を有し、
    前記終端領域は、
    前記素子領域を取り囲むように前記第２半導体領域が露出した上面から深さ方向に形成された溝と、
    前記溝の側壁および底面に形成された第２絶縁膜と、
    前記第２絶縁膜を介して前記溝の内側に埋め込まれた第２導電層と
    を有し、
    前記第２半導体領域の上面から前記溝の底面までの溝の深さが前記第２半導体領域の厚みの０．９〜２．０倍であり、
    前記第２半導体領域と前記第１半導体領域間のキャパシタンスをＣ１、前記トレンチにおける前記第１導電層と前記第１半導体領域間のキャパシタンスをＣ２、前記トレンチの両側壁部における前記第１導電層と前記第２半導体領域間のキャパシタンスをそれぞれＣ３,Ｃ４とすると、Ｃ１,Ｃ２はＣ３,Ｃ４の１０分の１以下であり、
    上方から見て、前記終端領域には前記素子領域側から半導体装置の終端側に向かって複数からなる前記溝が横切るように形成されており、隣り合う前記溝の間隔は、前記素子領域側に比べて前記終端側が狭い
    ことを特徴とする半導体装置。
  3. 前記第２絶縁膜の前記溝の側面における厚みは、前記素子領域側に比べて前記終端側が厚いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 隣り合う前記溝の間隔は前記溝の深さよりも大きいことを特徴とする請求項１又は２に記載の半導体装置。
  5. 少なくとも前記素子領域近傍の前記終端領域上に配置された層間絶縁膜と、
    前記層間絶縁膜上に延在して配置されたフィールドプレート電極と
    をさらに備えることを特徴とする請求項２に記載の半導体装置。
  6. 前記フィールドプレート電極は、前記第３の電極と等電位になされていることを特徴とする請求項５に記載の半導体装置。
  7. 前記フィールドプレート電極は、前記制御電極と等電位になされていることを特徴とする請求項５に記載の半導体装置。
  8. 前記終端領域上に配置された層間絶縁膜と、
    前記終端領域上に前記層間絶縁膜を介して配置され、前記第２導電層と接続する取り出し電極と、
    前記層間絶縁膜上に延在して配置され、前記取り出し電極と接続されたフィールドプレート電極と
    を備えることを特徴とする請求項２に記載の半導体装置。
  9. 前記終端領域上に配置された層間絶縁膜と、
    前記終端領域上に前記層間絶縁膜を介して配置され、複数の前記第２導電層と接続する取り出し電極と
    を備え、前記取り出し電極はフローティング状態になされていることを特徴とする請求項２に記載の半導体装置。
JP2007192161A 2007-07-24 2007-07-24 半導体装置 Active JP5315638B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007192161A JP5315638B2 (ja) 2007-07-24 2007-07-24 半導体装置
CN2008800218004A CN101689560B (zh) 2007-07-24 2008-06-24 半导体装置
PCT/JP2008/061492 WO2009013967A1 (ja) 2007-07-24 2008-06-24 半導体装置
US12/670,413 US8212313B2 (en) 2007-07-24 2008-06-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007192161A JP5315638B2 (ja) 2007-07-24 2007-07-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012246283A Division JP2013055347A (ja) 2012-11-08 2012-11-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2009032728A JP2009032728A (ja) 2009-02-12
JP5315638B2 true JP5315638B2 (ja) 2013-10-16

Family

ID=40281226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007192161A Active JP5315638B2 (ja) 2007-07-24 2007-07-24 半導体装置

Country Status (4)

Country Link
US (1) US8212313B2 (ja)
JP (1) JP5315638B2 (ja)
CN (1) CN101689560B (ja)
WO (1) WO2009013967A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004931B2 (en) 2017-02-21 2021-05-11 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011024842A1 (ja) * 2009-08-28 2011-03-03 サンケン電気株式会社 半導体装置
JP5452195B2 (ja) 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
CN102569388B (zh) * 2010-12-23 2014-09-10 无锡华润上华半导体有限公司 半导体器件及其制造方法
US8754472B2 (en) * 2011-03-10 2014-06-17 O2Micro, Inc. Methods for fabricating transistors including one or more circular trenches
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
CN104040720B (zh) 2012-01-12 2016-12-14 丰田自动车株式会社 半导体装置及其制造方法
CN103280452A (zh) * 2013-05-13 2013-09-04 成都瑞芯电子有限公司 量子场分布的Trench MOSFET沟槽终端结构及制造方法
JP2016225477A (ja) * 2015-05-29 2016-12-28 サンケン電気株式会社 半導体装置
JP6566835B2 (ja) * 2015-10-22 2019-08-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6946824B2 (ja) * 2017-07-28 2021-10-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6791084B2 (ja) 2017-09-28 2020-11-25 豊田合成株式会社 半導体装置
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
US10600897B2 (en) * 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
KR102472577B1 (ko) * 2018-12-14 2022-11-29 산켄덴키 가부시키가이샤 반도체 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283754A (ja) 1996-04-16 1997-10-31 Toshiba Corp 高耐圧半導体装置
JPH1187698A (ja) * 1997-09-02 1999-03-30 Kansai Electric Power Co Inc:The 高耐圧半導体装置及びこの装置を用いた電力変換器
KR100415490B1 (ko) * 1999-01-11 2004-01-24 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 파워 모스 소자 및 그 제조 방법
US6693011B2 (en) 2001-10-02 2004-02-17 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Power MOS element and method for producing the same
JP4626131B2 (ja) * 2003-07-11 2011-02-02 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP4829473B2 (ja) * 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
JP3689419B1 (ja) * 2004-03-29 2005-08-31 新電元工業株式会社 半導体装置、半導体装置の製造方法
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP2007123570A (ja) * 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004931B2 (en) 2017-02-21 2021-05-11 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20100187603A1 (en) 2010-07-29
CN101689560B (zh) 2011-08-17
US8212313B2 (en) 2012-07-03
WO2009013967A1 (ja) 2009-01-29
JP2009032728A (ja) 2009-02-12
CN101689560A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
JP5315638B2 (ja) 半導体装置
JP3721172B2 (ja) 半導体装置
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
JP2022071220A (ja) 半導体装置
JP4840738B2 (ja) 半導体装置とその製造方法
JP2013115225A (ja) 電力用半導体装置およびその製造方法
JP7251914B2 (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2019079833A (ja) スイッチング素子とその製造方法
CN111712926A (zh) 碳化硅半导体装置
KR101589904B1 (ko) 반도체장치
JP2013069783A (ja) 電力用半導体装置
JP2018113475A5 (ja)
JP2013055347A (ja) 半導体装置
CN116741828A (zh) 沟渠式栅极晶体管组件
JP6241640B2 (ja) 半導体装置
KR101127501B1 (ko) 트렌치 게이트 구조를 가지는 전력 반도체 소자
JP7201004B2 (ja) 半導体装置
JP6758592B2 (ja) 半導体装置
JP6458994B2 (ja) 半導体装置
KR20140067445A (ko) 전력 반도체 소자
US20100001315A1 (en) Semiconductor device
CN112913030B (zh) 半导体装置
JP7181341B2 (ja) 電力半導体素子および電力半導体チップ
KR101244003B1 (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5315638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250