JP6758592B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6758592B2 JP6758592B2 JP2015185917A JP2015185917A JP6758592B2 JP 6758592 B2 JP6758592 B2 JP 6758592B2 JP 2015185917 A JP2015185917 A JP 2015185917A JP 2015185917 A JP2015185917 A JP 2015185917A JP 6758592 B2 JP6758592 B2 JP 6758592B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor substrate
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 239000000758 substrate Substances 0.000 claims description 43
- 239000004020 conductor Substances 0.000 claims description 36
- 239000010410 layer Substances 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 239000011521 glass Substances 0.000 description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 239000005380 borophosphosilicate glass Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
Description
本発明の半導体装置は、
活性領域と、前記活性領域の外側のエッジ領域と、
を備え、
前記エッジ領域は、
第1導電型の半導体基体と、
前記半導体基体内にpn接合するように配置され、第1導電型とは反対導電型である第2導電型の半導体領域と、
前記半導体領域上と前記半導体領域の外側の領域上に、前記半導体領域と前記半導体領域の外側の領域から絶縁された複数の並置された導体層と、
を有し、
前記活性領域には、前記半導体基体の表面上に形成された第1の主電極と前記半導体基体の裏面上に形成された第2の主電極とを備え、
前記複数の並置された導体層のうち前記活性領域側の導体層は前記第1の主電極と電気的に接続し、
前記複数の並置された導体層のうち前記半導体基体の端部側の導体層は前記第2の主電極と電気的に接続し、
前記複数の並置された導体層のうち前記第2の主電極と電気的に接続しておらず、前記半導体領域の外側の前記半導体基体上の前記導体層の少なくとも1つと前記半導体基体上面との距離は、前記導体層の少なくとも1つから離間し且つ前記第1の主電極と電気的に接続していない前記半導体領域上の前記導体層と前記半導体領域上面との距離より大きい事を特徴とする。
エッジトレンチ102の外側には第1のリサーフ領域41と第1のリサーフ領域41から半導体基体の端部側へと延伸し、且つ第1のリサーフ領域41よりも深くまで延伸する第2のリサーフ領域42が形成されている。第2のリサーフ領域42の不純物濃度は1×1015〜1×1017[/cm3]であり、第1のリサーフ領域41よりも不純物濃度が低い。
エッジトレンチ102が溝100と同じ幅の場合、エッジトレンチ102の幅が従来のエッジトレンチ102の幅よりも広くなっている。リサーフ領域41、42から延びる空乏層と活性領域200側から延びる空乏層の連結によって、エッジトレンチ102の下方の空乏層が形成されるが、リサーフ領域42をエッジトレンチ102底部の深さよりも深くすることで、リサーフ領域42から延びる空乏層がエッジトレンチ102の底部の方へと延びやすくなり、エッジ領域300において良好な空乏層を生成することができる。これにより、エッジ領域300における耐圧を高める事が出来る。
半導体装置1のエッジ領域には、半導体基体2上には絶縁膜55を介して導体膜51、52、53、54が設けられており、導体膜51、52、53、54の内で最も半導体基体の端部側の導体膜51、52、53、54がコレクタ電極11と電気的に接続し、導体膜51、52、53、54の内で最も活性領域側の導体膜51、52、53、54がエミッタ電極10と電気的に接続されている。従って、コレクタ電極11とエミッタ電極10に電圧を印加すると、隣合う導体膜51、52、53、54間に容量が生じ、容量性のフィールドプレートとして機能する。
ここで、導体膜51、52はリサーフ領域42上に設けられており、導体膜53、54はリサーフ領域42の外側のn−層3上に設けられている。導体膜53、54とn−層との間の距離(又は絶縁膜55の厚み)は、導体膜51、52とリサーフ領域42との間の距離(又は絶縁膜55の厚み)よりも大きくなっている。リサーフ領域42上は絶縁膜55の厚みを薄くして、容量性FPの電位の影響がリサーフ領域42表面に受け易くする。これにより、リサーフ領域42表面の電位を安定化させることができる。リサーフ領域42の外側のn領域3上は絶縁膜55の厚みをリサーフ領域42上の絶縁膜55よりも厚くして、容量性FPの電位の影響を受け難くする。これにより、半導体基体2の外周端に空乏層が容易に到達し難くすることができる。
導体膜51、52とリサーフ領域42との間の距離(又は絶縁膜55の厚み)はリサーフ領域42の端部近傍において徐々に大きくなっている事が望ましい。リサーフ領域42のn領域3との界面近傍は不純物濃度が低くなっているが、半導体装置1によればリサーフ領域42のn領域3との界面近傍における容量性FPの電位の影響を受け難くして、リサーフ領域42のn領域3との界面近傍で空乏層が不容易に延び過ぎて空乏層の曲率が変化するのを抑制することができる。
ボロンとリンを含むシリコンガラス(BPSG)膜の下にノンドープのシリコンガラス(NSG)膜が形成されている。この膜の厚みは0.4μm〜0.6μmであって、NSG膜は半導体装置の外部から侵入した水分がその下側の基板側へと侵入することを抑制する効果がある。
ボロンとリンを含むシリコンガラス(BPSG)膜の上にノンドープのシリコンガラス(NSG)膜が形成されている。この膜の厚みは0.4μm〜0.6μmである。
また、半導体基体2の端部近傍の絶縁膜55は厚く形成されている。これにより、半導体基体2の外部からやってくる外部イオンによる半導体基体2への影響を抑制することができる。
2 半導体基体
3 n−層
4 p―層
5 n+層
6 ゲート電極
7 P層
8 酸化膜
9 層間膜
10 エミッタ電極
11 コレクタ電極
12 補助電極
13 保護膜
Claims (2)
- 活性領域と、前記活性領域の外側のエッジ領域と、
を備え、
前記エッジ領域は、
第1導電型の半導体基体と、
前記半導体基体内にpn接合するように配置され、第1導電型とは反対導電型である第2導電型の半導体領域と、
前記半導体領域上と前記半導体領域の外側の領域上に、前記半導体領域と前記半導体領域の外側の領域から絶縁された複数の並置された導体層と、
を有し、
前記活性領域には、前記半導体基体の表面上に形成された第1の主電極と前記半導体基体の裏面上に形成された第2の主電極とを備え、
前記複数の並置された導体層のうち前記活性領域側の導体層は前記第1の主電極と電気的に接続し、
前記複数の並置された導体層のうち前記半導体基体の端部側の導体層は前記第2の主電極と電気的に接続し、
前記複数の並置された導体層のうち前記第2の主電極と電気的に接続しておらず、前記半導体領域の外側の前記半導体基体上の前記導体層の少なくとも1つと前記半導体基体上面との距離は、前記導体層の少なくとも1つから離間し且つ前記第1の主電極と電気的に接続していない前記半導体領域上の前記導体層と前記半導体領域上面との距離より大きい事を特徴とする半導体装置。 - 前記導体層と前記半導体領域との間の距離は前記半導体領域と前記半導体基体の上面との界面に向かって徐々に大きくなっている領域を含む事を特徴とする請求項1の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015185917A JP6758592B2 (ja) | 2015-09-18 | 2015-09-18 | 半導体装置 |
CN201510761415.5A CN106549044B (zh) | 2015-09-18 | 2015-11-10 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015185917A JP6758592B2 (ja) | 2015-09-18 | 2015-09-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017059783A JP2017059783A (ja) | 2017-03-23 |
JP6758592B2 true JP6758592B2 (ja) | 2020-09-23 |
Family
ID=58364716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015185917A Active JP6758592B2 (ja) | 2015-09-18 | 2015-09-18 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6758592B2 (ja) |
CN (1) | CN106549044B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116364758B (zh) * | 2023-03-30 | 2023-11-14 | 苏州龙驰半导体科技有限公司 | SiC MOS器件 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2975614B2 (ja) * | 1989-09-29 | 1999-11-10 | 富士電機株式会社 | プレーナ型半導体装置 |
JP2002503401A (ja) * | 1998-04-08 | 2002-01-29 | シーメンス アクチエンゲゼルシヤフト | プレーナ構造用の高耐圧コーナー部シール体 |
JP4865194B2 (ja) * | 2004-03-29 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 超接合半導体素子 |
JP4770143B2 (ja) * | 2004-09-10 | 2011-09-14 | 富士電機株式会社 | 半導体装置 |
CN102318045B (zh) * | 2008-02-14 | 2014-08-06 | 马克斯半导体股份有限公司 | 改良式击穿电压的边缘端点 |
WO2011013379A1 (en) * | 2009-07-31 | 2011-02-03 | Fuji Electric Systems Co., Ltd. | Semiconductor apparatus |
JP2011124464A (ja) * | 2009-12-14 | 2011-06-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5672856B2 (ja) * | 2010-08-25 | 2015-02-18 | 株式会社デンソー | 半導体装置 |
JP6237064B2 (ja) * | 2013-09-30 | 2017-11-29 | サンケン電気株式会社 | 半導体装置 |
JP6091395B2 (ja) * | 2013-10-07 | 2017-03-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2015
- 2015-09-18 JP JP2015185917A patent/JP6758592B2/ja active Active
- 2015-11-10 CN CN201510761415.5A patent/CN106549044B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106549044B (zh) | 2020-08-07 |
JP2017059783A (ja) | 2017-03-23 |
CN106549044A (zh) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315638B2 (ja) | 半導体装置 | |
JP6805620B2 (ja) | 半導体装置 | |
KR101371517B1 (ko) | 전계집중 감소용 플로팅영역을 구비한 고전압 반도체 소자 | |
JP2013115225A (ja) | 電力用半導体装置およびその製造方法 | |
JP2003031804A (ja) | 半導体装置 | |
TW201611275A (zh) | 半導體裝置 | |
JP6739372B2 (ja) | 半導体装置 | |
KR20160032658A (ko) | 반도체 장치 및 그 제조방법 | |
JP6769165B2 (ja) | 半導体装置 | |
US10068972B2 (en) | Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage | |
JP6573107B2 (ja) | 半導体装置 | |
JP6624370B2 (ja) | 半導体装置 | |
JP2009105177A (ja) | 半導体装置 | |
JP6758592B2 (ja) | 半導体装置 | |
US10332992B1 (en) | Semiconductor device having improved trench, source and gate electrode structures | |
JP6381101B2 (ja) | 炭化珪素半導体装置 | |
KR101311540B1 (ko) | 전력 반도체 소자 | |
JP2018082207A5 (ja) | ||
JP6458994B2 (ja) | 半導体装置 | |
JP2013055347A (ja) | 半導体装置 | |
JP6536814B2 (ja) | 半導体装置 | |
CN112889158B (zh) | 半导体装置 | |
KR20150142220A (ko) | 전력 반도체 소자 | |
JP6513932B2 (ja) | 半導体装置 | |
KR101244003B1 (ko) | 전력 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6758592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |