JP4770143B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4770143B2 JP4770143B2 JP2004263992A JP2004263992A JP4770143B2 JP 4770143 B2 JP4770143 B2 JP 4770143B2 JP 2004263992 A JP2004263992 A JP 2004263992A JP 2004263992 A JP2004263992 A JP 2004263992A JP 4770143 B2 JP4770143 B2 JP 4770143B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- semiconductor device
- plate electrode
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
このように、絶縁膜を階段状とした場合の半導体チップの断面構造とアバランシェ降伏について具体的に説明する。
図13および図14は、絶縁膜を階段状とした場合の従来の半導体装置の構成図であり、図13は要部平面図、図14は図13のA−A線で切断した要部断面図である。
図16は、図13および図14の従来の半導体装置の耐圧構造にのみ550Vの電圧を印加し、アバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図である。このとき活性領域を耐圧構造から切り離し、活性領域にはアバランシェ電圧が印加されないようにする。
この従来の半導体装置は500V耐圧のMOSFETであり、膜厚が3段階に変わる絶縁膜上にフィールドプレート電極55を形成し、このフィールドプレート電極55と図示しないソース電極を接続した場合である。
図13および図14において、n半導体基板51の第1主面の表面層にpウェル領域52を形成し、このpウェル領域52の表面層に図示しないn+ ソース領域を形成し、n+ ソース領域とn半導体基板51に挟まれたpウェル領域52上に図示しないゲート絶縁膜を介して図示しないゲート電極を形成し、pウェル領域52と離してn半導体領域51の表面層にp+ チャネルストッパ領域53を形成し、図示しないn+ ソース領域上とpウェル領域52上にソース電極52aを形成する。pウェル領域52とp+ チャネルストッパ領域53に挟まれたn半導体基板51上とpウェル領域52の一部上とp+ チャネルストッパ領域53の一部上にpウェル領域52側から順に0.3μm厚の第1絶縁膜54a、0.95μm厚の第2絶縁膜54b、3.35μm厚の第3絶縁膜54cを形成する。第1、第2、第3絶縁膜54a、54b、54c上にフィールドプレート電極55を形成し、このフィールドプレート電極55とソース電極52aを接続する(フィールドプレート電極55とソース電極52aは同時に形成する)。このフィールドプレート電極55と対向し、p+ チャネルストッパ領域53と接するチャネルストッパ電極56を第3絶縁膜54c上に形成する。一方、n半導体基板51の第2主面の表面層にn+ ドレイン領域57を形成し、このn+ ドレイン領域57上にドレイン電極58を形成する。こうしてMOSFETの半導体チップ200が完成する。
図15において、セルが形成される活性領域側のpウェル領域端(第1箇所a)、第1絶縁膜と第2絶縁膜の境界の段差(第2箇所b)、第2絶縁膜と第3絶縁膜の境界の段差(第3箇所c)、フィールドプレート電極の末端(第4箇所d)の4箇所の付近の電界強度分布61、62、63、64の拡がりと高さは、前記のように第1、第2、第3絶縁膜4a、4b、4cの厚さをそれぞれ0.3μm、0.95μmおよび3.34μmと順に厚くして最適化することで、ほぼ同じになり、その電界強度のピークはE0となる。
この発明の目的は、前記の課題を解決して、絶縁膜の段差の数を増すことなく、活性領域側のpウェル領域端、絶縁膜の段差、フィールドプレート電極の末端の各箇所の電界強度を共に低減し、耐圧構造の占有面積を低減した低コストで高耐圧の半導体装置を提供することにある。
また、前記櫛の歯状の先端の角部と根本の角部の平面形状が円弧状であるとよい。
また、前記半導体装置が第2主面の表面層に前記金属電極と異なる金属電極が形成された縦型の半導体装置であるとよい。
また、前記金属膜はフィールドプレート電極である。
また、フィールドプレート電極下の絶縁膜の段差を外周に向かって櫛の歯状とすることで、電界集中箇所を分散させて、段数を増大させることなく、活性領域側のpウェル領域端、絶縁膜の段差、フィールドプレート電極末端の各箇所の電界強度を低減することができる。
また、前記フィールドプレート電極または絶縁膜の櫛の歯状の先端と根本の平面形状を丸めることで、さらに電界強度の低減を図ることができる。
その結果、耐圧構造の占有面積を低減した低コストで高耐圧の半導体装置を提供することができる。
図4は、図1〜図3の半導体装置に500Vの電圧を印加した場合の耐圧構造の電界強度分布をシミュレーションで求めた模式図である。
図5は、図1〜図3の半導体装置の耐圧構造部でのアバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図である。これは、耐圧構造部に550V電圧を印加してアバランシェ降伏を発生させた場合である。
前記のフィールドプレート電極5の末端(第4箇所d)を図1のように櫛の歯状部7にして、歯の幅eを1μm、間隔fを1μmで、歯の長さgを1.5μmとする。この歯の長さgを長くすると、電界強度分布が櫛の歯状部7の先端8と根本9にピークが割れてできて電界強度分布の広がり効果が弱まる。一方、短くすると、先端8と根本9の距離が短くなり、電界強度分布の広がりが小さくなり、電界強度が高くなる。
また、このMOSFETの耐圧構造の幅L(pウェル領域2端から第3絶縁膜4c端までの距離)は160μmであり、従来の耐圧構造の幅Tより20μm短くなっている。また、フィールドプレート電極の長さM(第1絶縁膜4a端からフィールドプレート電極5の末端までの距離)は80μmであり、従来のフィールドプレート電極の長さNよりも20μm短くなっている。
図4において、第1、第2、第3、第4箇所a、b、c、dでの電界強度分布は11、12、13、14である。フィールドプレート電極の末端(第4箇所d)での電界強度分布14を櫛の歯状部が形成された領域(歯の先端8と根本9の間)で広げることで、セルが形成される活性領域側のpウェル領域端(第1箇所a)、第1絶縁膜と第2絶縁膜の境界の段差(第2箇所b)、第2絶縁膜と第3絶縁膜の境界の段差(第3箇所c)、フィールドプレート電極の末端(第4箇所d)の各箇所の電界強度E1を低減できて、耐圧構造の占有面積を縮小した場合でも、耐圧構造での耐圧を確保することができる。これは、フィールドプレート電極の末端(第4箇所d)に追随するように等電位面が大きく歪曲するので、フィールドプレート電極の末端(第4箇所d)を櫛の歯状部7にして電極5の境界の方向を外周に向かう方向にすることで、等電位面が外周に向かう方向にも湾曲するため、櫛の歯状部5領域で電界強度分布が広がる。この電界強度分布の広がりにより、電界強度E1が低減され、電界集中が抑制されるからである。このフィールドプレート電極の末端(第4箇所d)での電界強度の低減分を、活性領域側のpウェル領域端、絶縁膜の段差にも均等に分けることで、各箇所(第1、第2、第3、第4箇所)の電界強度をそれぞれ低減させることができる。
前記の結果、絶縁膜の段数を増加させずに、耐圧構造の占有面積(耐圧構造の幅)を低減できて、低コストで高耐圧の半導体装置を形成することができる。
勿論、活性領域を耐圧構造の面積が低減した分増加させると半導体チップ100の大きさを変えずに、電流容量を大きくすることができる。
尚、前記の図4の電界強度分布11と図5の電子−正孔発生箇所15の位置を第1箇所aとして描いたが、実際はa付近のpウェル領域2とn半導体基板1のpn接合の曲率部である。
図10は、図6〜図9の半導体装置に500Vの電圧を印加した場合の耐圧構造の電界強度分布をシミュレーションで求めた模式図である。
図11は、図6〜図9の半導体装置の耐圧構造部でのアバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図である。これは、耐圧構造部に580V電圧を印加してアバランシェ降伏を発生させた場合である。
図6〜図9において、第1実施例と異なるのは、第2、第3絶縁膜4b、4cの厚さを薄くし、第2絶縁膜4bと第3絶縁膜4cの境界の段差(第3箇所c)を櫛の歯状部21とした点である。この第1、第2、第3絶縁膜4a、4b、4cの厚さをそれぞれ0.15μm、0.7μm、3.1μmにして、櫛の歯状部の幅を1μm、間隔を1μmで、歯の長さを0.2μmにして、最適化を図った。この櫛の歯状部の長さがフィールドプレート電極の末端(第4箇所d)の櫛の歯状部の長さ(1.5μm)に対して、0.2μmと小さいのは、第2絶縁膜4bの厚みが第3絶縁膜4cの厚みに対して大幅に薄いからである。
尚、図6では第1絶縁膜4aと第2絶縁膜4bの境界の段差(第2箇所b)は直線状にしたが、櫛の歯状にしても構わない。しかし、第1絶縁膜4aの厚さが薄いため、第1絶縁膜4a内で耐圧を受け持つ分が小さく、大部分がn半導体基板1で担うために、櫛の歯状にすることでの電界強度の緩和効果は小さい。また、活性領域を耐圧構造の面積が低減した分増加させると半導体チップ1の大きさを変えずに、電流容量を大きくすることができる。
図10において、フィールドプレート電極の末端の櫛の歯状部と共に、第2絶縁膜と第3絶縁膜の境界の段差の櫛の歯状部でも電界強度分布を広げることで、活性領域側のpウェル領域端(第1箇所a)、絶縁膜の段差(第2、第3箇所b、c)、フィールドプレート電極末端(第4箇所d)の各箇所の電界強度を低減できる。
図11において、第2絶縁膜4bと第3絶縁膜4cの境界の櫛の歯状の段差にもアバランシェ降伏時の電子−正孔発生箇所が広がっている。
尚、本実施例では、絶縁膜の段差(第3箇所c)の櫛の歯状の凹凸の周期とフィールドプレート電極の末端(第4箇所d)の櫛の歯状の凹凸の周期が完全に一致しているが、凹凸を互いに反対になるようにしてもよい。また、互いの周期をずらしても構わない。これは、フィールドプレート電極の末端(第4箇所d)と第2、第3絶縁膜の境界の段差(第3箇所c)との距離、およびこの段差(第3箇所c)と第1、第2絶縁膜の段差(第2箇所b)との距離がそれぞれ大きくなるように離して(25μm〜30μm程度)、第1、第2、第3絶縁膜4a、4b、4cを形成しているため、電界強度分布31〜34が互いに影響しないで独立しているためである。
また、これらを適用した耐圧構造は必ずしも半導体チップ100の外周部全体を取り囲んでいる必要は無く、例えば電位分布が不規則になりやすい半導体チップ100の角部などに局所的に用いても良い。
2 pウェル領域
2a ソース電極
3 p+ チャネルストッパ領域
4 絶縁膜
4a 第1絶縁膜
4b 第2絶縁膜
4c 第3絶縁膜
5 フィールドプレート電極
6 チャネルストッパ電極
7、21 櫛の歯状部
8、22 歯の先端
9、23 歯の根本
10、24 歯の側壁
11、12、13、14、31、32、33、34 電界強度分布
15、16、17、18、35、36、37、38 電子−正孔発生箇所
70 n+ ドレイン領域
80 ドレイン電極
a 第1箇所
b 第2箇所
c 第3箇所
d 第4箇所
e 歯の幅
f 歯の間隔
g 歯の長さ
L 耐圧構造の幅
M フィールドプレート電極の長さ
E0、E1 E2 電界強度(ピーク)
Claims (6)
- 第1導電型の半導体基板の第1主面の表面層に選択的に形成される第2導電型の第1領域と、該第1領域の外周を取り囲み該第1領域の上から前記半導体基板の第1主面上にかけて形成される絶縁膜と、前記第1領域と接続し該第1領域から前記絶縁膜上に延びるように選択的に形成される金属膜とを有する半導体装置において、前記絶縁膜の厚さを、前記第1領域側で薄く、前記金属膜の外端側で厚くし、かつ前記金属膜の外周端全体の平面形状が櫛の歯状であることを特徴とする半導体装置。
- 前記絶縁膜の薄い箇所と厚い箇所の境界の段差の平面形状が櫛の歯状であることを特徴とする請求項1に記載の半導体装置。
- 前記櫛の歯状の先端の角部と根本の角部の平面形状が円弧状であることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体装置が第2主面の表面層に前記金属電極と異なる金属電極が形成された縦型の半導体装置であることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 第1導電型の半導体基板の第1主面の表面層に選択的に形成される第2導電型の第1領域と、該第1領域の外周を取り囲み該第1領域の上から前記半導体基板の第1主面上にかけて形成される絶縁膜と、前記第1領域と接続し該第1領域から前記絶縁膜上に延びるように選択的に形成される金属膜とを有する半導体装置において、前記絶縁膜の厚さを、前記第1領域側で薄く、前記金属膜の外端側で厚くし、かつ前記金属膜の外周端角部の平面形状が櫛の歯状であることを特徴とする半導体装置。
- 前記金属膜がフィールドプレート電極であることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263992A JP4770143B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263992A JP4770143B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080368A JP2006080368A (ja) | 2006-03-23 |
JP4770143B2 true JP4770143B2 (ja) | 2011-09-14 |
Family
ID=36159566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004263992A Expired - Fee Related JP4770143B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4770143B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2357670B1 (en) * | 2008-12-10 | 2015-04-01 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP6344137B2 (ja) * | 2014-08-19 | 2018-06-20 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP6758592B2 (ja) * | 2015-09-18 | 2020-09-23 | サンケン電気株式会社 | 半導体装置 |
DE102015122387B4 (de) * | 2015-12-21 | 2023-09-21 | Infineon Technologies Ag | Leistungshalbleiterbauelemente, Halbleiterbauelemente und ein Verfahren zum Anpassen einer Anzahl von Ladungsträgern |
CN107170819B (zh) * | 2017-03-29 | 2020-05-05 | 西安电子科技大学 | 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件 |
JP7388031B2 (ja) * | 2019-07-26 | 2023-11-29 | 富士電機株式会社 | 半導体装置 |
CN112447843A (zh) * | 2019-09-02 | 2021-03-05 | 无锡华润上华科技有限公司 | 场极板及横向扩散金属氧化物半导体器件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2975614B2 (ja) * | 1989-09-29 | 1999-11-10 | 富士電機株式会社 | プレーナ型半導体装置 |
KR100289049B1 (ko) * | 1997-12-17 | 2001-10-24 | 정선종 | 이중필드판구조를갖는전력소자 |
JP4061751B2 (ja) * | 1998-11-26 | 2008-03-19 | 富士電機デバイステクノロジー株式会社 | Mos半導体装置およびその製造方法 |
-
2004
- 2004-09-10 JP JP2004263992A patent/JP4770143B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006080368A (ja) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
US8441046B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
JP5741567B2 (ja) | 半導体装置 | |
JP3979258B2 (ja) | Mis半導体装置およびその製造方法 | |
US10686062B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
US7276405B2 (en) | Power semiconductor device having high breakdown voltage, low on-resistance and small switching loss and method of forming the same | |
JP5423882B2 (ja) | 超接合半導体装置 | |
US20190097005A1 (en) | Semiconductor Device Having Termination Trench | |
JP2007523487A (ja) | トレンチゲート半導体装置とその製造 | |
JP2007281034A (ja) | 電力用半導体素子 | |
JPWO2015151185A1 (ja) | 半導体装置 | |
JP2020038986A (ja) | 半導体装置 | |
US20100102381A1 (en) | Power semiconductor device | |
US9991376B2 (en) | High voltage MOSFET devices and methods of making the devices | |
JP4770143B2 (ja) | 半導体装置 | |
JP6681238B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7090073B2 (ja) | 半導体装置 | |
JP2006261562A (ja) | 半導体装置 | |
JP6854598B2 (ja) | 半導体装置 | |
JP6173987B2 (ja) | 半導体装置 | |
CN117063292A (zh) | 功率半导体器件 | |
JP2005136092A (ja) | 半導体装置とその製造方法 | |
KR20160032655A (ko) | 반도체 장치 | |
JP2021082681A (ja) | 半導体装置 | |
JP6900535B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |