CN112447843A - 场极板及横向扩散金属氧化物半导体器件 - Google Patents
场极板及横向扩散金属氧化物半导体器件 Download PDFInfo
- Publication number
- CN112447843A CN112447843A CN201910822565.0A CN201910822565A CN112447843A CN 112447843 A CN112447843 A CN 112447843A CN 201910822565 A CN201910822565 A CN 201910822565A CN 112447843 A CN112447843 A CN 112447843A
- Authority
- CN
- China
- Prior art keywords
- field plate
- hollow
- cross
- width direction
- hollowed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 9
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 9
- 238000009792 diffusion process Methods 0.000 title abstract description 4
- 238000009826 distribution Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000003014 reinforcing effect Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 5
- 238000009827 uniform distribution Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种场极板及一种横向扩散金属氧化物半导体器件。场极板包括场极板部分和场极板上形成的镂空部分，镂空部分包括至少一个位于场极板部分之间并沿所述场极板的宽度方向分布的镂空单元，场极板位于漂移区的上方。通过沿场极板宽度方向分布的各镂空单元使得场极板中的场极板部分之间穿插有镂空部分，使得器件表面的电势线均匀分布，在不损失器件的导通电阻，保证器件的耐压情况，也不增加工艺成本或工艺步骤的前提下，更好的优化了场极板宽度分方向上的表面电场，达到优化器件开态特性并保持关态特性的效果，改善了器件的HCI特性，增大了区间的SOA区间。
Description
技术领域
本发明涉及半导体领域，特别是涉及一种场极板，还涉及一种横向扩散金属氧化物半导体器件。
背景技术
对于横向扩散金属氧化物半导体(LDMOS)器件，漏端采用场极板结构等来保证器件的击穿电压和导通电阻，如图1所示，场极板在漏栅之间的有源区上方整体平铺，但这样器件表面电场的碰撞电离最强的位置在多晶硅栅极边界下方，使得器件表面捕获更多的电荷从而导致器件SOA区间小、HCI特性相对较差，并且电流的路径使得器件在on态下的击穿更小。所以，在保证器件击穿电压和导通电阻的基础上，还需要提高器件的热载流子注入(HCI)特性和安全工作区区间(SOA区间)，以使器件得到最优的特性。
发明内容
基于此，有必要针对上述问题，提供一种新的场极板及一种横向扩散金属氧化物半导体器件。
一种场极板,包括场极板部分,所述场极板上还形成有镂空部分，所述镂空部分包括至少一个位于场极板部分之间的镂空单元，各所述镂空单元沿场极板的宽度方向分布，所述场极板位于漂移区的上方。
在其中一个实施例中，场极板部分为多晶硅场极板、金属场极板、电极场板中的一种。
在其中一个实施例中，场极板部分为高电阻率阻性场极板。
在其中一个实施例中，各镂空单元的横截面为多边形。
在其中一个实施例中，镂空部分至少包括横截面为六边形、五边形、四边形、圆形、椭圆形中的一种的镂空单元。
在其中一个实施例中，各镂空单元在场极板的宽度方向上均匀分布，所述场极板的横截面至少一个边缘存在所述镂空单元。
在其中一个实施例中，各镂空单元在场极板的宽度方向上均匀分布，所述场极板的横截面边缘不存在所述镂空单元。
在其中一个实施例中，镂空单元在场极板上的分布为所述镂空单元的数量沿所述场极板的长度方向减少。
在其中一个实施例中，场极板部分的横截面为梳齿状，所述梳齿状具有沿场极板宽度方向的强化齿和沿所述场极板长度方向的梳齿，各镂空单元位于梳齿之间。
在其中一个实施例中，镂空单元在长度方向上贯穿场极板横截面的两个相对边缘，所述镂空单元的横截面为长方形。
在其中一个实施例中，各镂空单元在场极板上的分布至少为蜂窝状、阶梯状中的一种。
上述场极板包括场极板部分，所述场极板上还形成有镂空部分，所述镂空部包括至少一个位于场极板部分之间的镂空单元，各镂空单元沿场极板的宽度方向分布，所述场极板位于漂移区的上方，不加场极板比添加场极板的ON态击穿电压高，通过沿场极板宽度方向分布的各镂空单元使得场极板中的场极板部分之间穿插有镂空部分，使得器件表面的电势线均匀分布，更好的优化了宽度方向和硅衬底相交两端端面处电势线的分布；在不损失器件的导通电阻，保证器件的耐压情况，也不增加工艺成本或工艺步骤的前提下，更好的优化了场极板宽度分方向上的表面电场，达到优化器件开态特性(on态特性)的同时保持器件关态特性(off态特性)的效果，改善了器件的HCI特性，增大了区间的SOA区间。
一种横向扩散金属氧化物半导体器件，包括：
衬底，所述衬底上形成有源极区、漏极区、漂移区、栅极。
金属硅化物阻挡层，所述金属硅化物阻挡层位于部分漂移区和部分栅极的上方。
场极板，所述场极板位于金属硅化物阻挡层上方，为上述任一项所述的场极板。
在其中一个实施例中，所述器件还包括部分位于场极板下方的氧化层结构。
上述横向扩散金属氧化物半导体器件中的场极板包括场极板部分和场极板上形成的镂空部分，所述镂空部分包括至少一个位于场极板部分之间并沿场极板的宽度方向分布的镂空单元，所述场极板位于漂移区的上方。由于不加场极板比添加场极板的ON态击穿电压高，通过沿场极板宽度方向分布的各镂空单元使得器件表面的电势线均匀分布，更好的优化了宽度方向和硅衬底相交两端端面处电势线的分布；在不损失器件的导通电阻、保证器件的耐压情况、也不增加工艺成本或工艺步骤的前提下，更好的优化了场极板宽度分方向上的表面电场，达到优化器件开态特性(on态特性)并保持关态特性(off态特性)的效果，改善了器件的HCI特性，增大了区间的SOA区间。
附图说明
图1为传统场极板对应器件的俯视图；
图2a为实施例1中场极板对应器件的俯视图；
图2b为实施例2中场极板对应器件的俯视图；
图2c为实施例3中场极板对应器件的俯视图；
图2d为实施例4中场极板对应器件的俯视图；
图2e为实施例5中场极板对应器件的俯视图；
图2f为实施例6中场极板对应器件的俯视图；
图2g为实施例7中场极板对应器件的俯视图；
图2h为实施例8中场极板对应器件的俯视图；
图3为一实施例中横向扩散金属氧化物半导体器件的剖面图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
如图1所示，为传统场极板对应的LDMOS器件的俯视图，器件包括宽度方向上平铺在部分栅极104上方的场极板102，位于栅极104一侧且与栅极边缘水平相邻的源极区106，衬底108，与场极板102具有一定间隔的漏极区110。
传统场极板在宽度方向上平铺，保证了器件的击穿电压和导通电阻，但是器件的SOA区间小、HCI特性相对较差，并且电流的路径使得器件在on态下的击穿更小，器件得不到最优的特性。
针对上述问题，本发明提供了一种新的场极板。
在一个实施例中，一种场极板,包括场极板部分,场极板上还形成有镂空部分，所述镂空部分包括至少一个位于场极板部分之间的镂空单元，各镂空单元沿所述场极板的宽度方向分布，所述场极板位于漂移区的上方。
在一个实施例中，场极板部分为多晶硅场极板、金属场极板、电极场板中的一种。
对于低档位小尺寸的器件，在工艺上很难做出窄条状的场极板，但采用分段(如图2e)的场极板结构，就能保证工艺的稳定性和可实施性。
对于高档位大尺寸并采用电极场板的器件，不能如同淀积金属场板一样，场板下方的介质厚度一样，可能导致器件特性发生变化，进而导致器件失效或者变差等，故可以通过挖槽或刻孔的方式在场极板上形成不同形状的镂空单元，露出场极板下方的介质层，来实现工艺上的稳定性。
在一个实施例中，场极板部分为高电阻率阻性场极板。
在一个实施例中，场极板上形成的各镂空单元的横截面为多边形，各镂空单元的横截面大小相同或不同。
在一个实施例中，镂空部分至少包括横截面为六边形、五边形、四边形、圆形、椭圆形中的一种的镂空单元。在其他实施例中，可以根据实际需求将场极板各镂空单元的横截面设计为不同的形状，只要能实现电场的均匀分布即可。
在一个实施例中，各镂空单元在场极板的宽度方向上均匀分布，所述场极板的横截面至少一个边缘存在所述镂空单元。
如图2a所示，在一个实施例中，场极板部分202的横截面为梳齿状，所述梳齿状具有沿场极板宽度方向的强化齿201和沿所述场极板长度方向的梳齿203，所述各镂空单元205位于梳齿203之间，各镂空单元205的横截面为宽度具有差异的长条状结构且相邻镂空单元205之间的间距相同，在其他实施例中，可以根据实际需求设计不同尺寸的镂空单元205在场极板上的分布，此时强化齿201沿场极板长度方向的宽度随镂空单元205的长度增加而减小。在一个实施例中，各镂空单元的横截面为宽度相同的长条状，相邻镂空单元之间的间距相同或不同。在其他实施例中，可以各镂空单元的横截面根据需要选取不同的形状，只要能实现电场的均匀分布即可。在其他实施例中，场极板的横截面有二个、三个或四个边缘存在镂空单元，各镂空单元在场极板的宽度方向上随机分布，只要能实现电场的均匀分布即可。
在一个实施例中，镂空单元在长度方向上贯穿场极板横截面的两个相对边缘，所述镂空单元的横截面为长方形。
如图2b所示，在一个实施例中，场极板包括场极板部分302和场极板上形成的镂空单元303，镂空单元303贯穿场极板横截面的两个相对边缘，场极板部分302的横截面为的长方形结构，各镂空单元303在场极板的宽度方向上均匀分布。在其他实施例中，各镂空单元的横截面大小相同或不同，场极板的横截面有一个、三个或四个边缘存在镂空单元，各镂空单元在场极板的宽度方向上随机分布，只要能实现电场的均匀分布即可。
如图2c所示，在一个实施例中，场极板包括场极板部分402和场极板上形成的镂空单元403，镂空单元403的横截面为长方形，各镂空单元403在场极板的宽度方向上均匀分布，各镂空单元403的横截面大小不同。在其它实施例中，各镂空单元403的横截面大小相同。在实际产品设计过程中，因场极板的尺寸或镂空单元在场极板上的位置分布，场极板横截面的边缘位置部分为镂空单元。
如图2d所示，在一个实施例中，场极板包括场极板部分502和场极板上形成的镂空单元503，镂空单元503的横截面为正方形，场极板的横截面有一个边缘存在镂空单元503，各镂空单元503在场极板内呈阶梯状分布，且在场极板的宽度方向上规律分布。在其他实施例中，各镂空单元的横截面大小相同或不同，场极板的横截面有两个、三个或四个边缘存在镂空单元。在其他实施例中，各镂空单元在所述场极板的宽度方向上随机分布，只要能实现电场的均匀分布即可。
如图2e所示，在一个实施例中，场极板包括场极板部分602和场极板上形成的镂空单元603，镂空单元603部分位于场极板横截面的相对两个边缘，镂空单元603的横截面为正方形，所述各镂空单元603在场极板的宽度方向上均匀分布。在其他实施例中，各镂空单元的横截面大小相同或不同，场极板的横截面有一个、三个或四个边缘存在镂空单元。在其他实施例中，镂空单元在场极板的宽度方向上随机分布，只要能实现电场的均匀分布即可。
如图2f所示，在一个实施例中，场极板包括场极板部分702和场极板上形成的镂空单元703，镂空单元703部分位于所述场极板横截面的相对两个边缘，镂空单元703的横截面为五边形，各镂空单元703在场极板的宽度方向上规律分布。在其他实施例中，各镂空单元的横截面大小相同或不同。在其他实施例中，镂空单元在场极板的宽度方向上随机分布，场极板的横截面有一个、两个、三个或四个边缘存在镂空单元只要能实现电场的均匀分布即可。
如图2g所示，在一个实施例中，场极板包括场极板部分802和场极板上形成的镂空单元803，镂空单元803部分位于场极板横截面的相对两个边缘，镂空单元803的横截面为六边形，所述各镂空单元803在场极板的宽度方向上规律分布。在其他实施例中，各镂空单元的横截面大小相同或不同。在其他实施例中，镂空单元在场极板的宽度方向上随机分布，只要能实现电场的均匀分布即可。
在一个实施例中，各镂空单元在场极板的宽度方向上均匀分布，所述场极板的横截面边缘不存在所述镂空单元。
如图2h所示，在一个实施例中，场极板包括场极板部分902和场极板上形成的镂空单元903，镂空单元903的横截面为圆形，场极板的横截面边缘不存在镂空单元903，所述各镂空单元903在场极板的宽度方向上规律分布。在其他实施例中，各镂空单元的横截面大小相同或不同。
在一个实施例中，镂空单元在场极板上的分布为所述镂空单元的数量沿所述场极板的长度方向减少。例如接近源极区位置镂空单元少，远离源极区位置镂空单元多；或接近源极区位置镂空单元多，远离源极区位置镂空单元少。
在一个实施例中，各镂空单元在场极板上的分布至少为蜂窝状、阶梯状中的一种。在其他实施例中，可以根据实际需求设计各镂空单元在场极板宽度方向上的分布，只要能实现电场的均匀分布即可。
上述场极板包括场极板部分，所述场极板上还形成有镂空部分，所述镂空部包括至少一个位于场极板部分之间的镂空单元，各镂空单元沿场极板的宽度方向分布，所述场极板位于漂移区的上方，不加场极板比添加场极板的ON态击穿电压高，通过沿场极板宽度方向分布的各镂空单元使得场极板中的场极板部分之间穿插有镂空部分，使得器件表面的电势线均匀分布，更好的优化了宽度方向和硅衬底相交两端端面处电势线的分布；在不损失器件的导通电阻，保证器件的耐压情况，也不增加工艺成本或工艺步骤的前提下，更好的优化了场极板宽度分方向上的表面电场，达到优化器件开态特性(on态特性)的同时保持器件关态特性(off态特性)的效果，改善了器件的HCI特性，增大了区间的SOA区间。
如图3所示，在一个实施例中，一种横向扩散金属氧化物半导体器件，包括：
衬底302，衬底302上形成有源极区304、漏极区306、漂移区308、栅极309。
金属硅化物阻挡层310，所述金属硅化物阻挡层310位于部分漂移区308和部分栅极309的上方。
场极板312，所述场极板312位于金属硅化物阻挡层310上方，为上述任一项所述的场极板。
如图3所示，在一个实施例中，横向扩散金属氧化物半导体器件还包括部分位于场极板312下方的氧化层结构314。
在一个实施例中，横向扩散金属氧化物半导体器件还包括接触孔、通孔、金属塞、金属互连层。
如图3所示，在一个实施例中，横向扩散金属氧化物半导体器件还包括在衬底302中设置的体区316，体区316位于漂移区308的外侧，并与漂移区间隔，其中，体区和漂移区具有相反的导电类型。
如图2a-图2h所示，在一实施例中，所述横向扩散金属氧化物半导体器件包括由场极板部分和场极板上形成的镂空部分组成的场极板，镂空部分包括至少一个位于场极板部分之间的镂空单元，器件包括位于部分栅极204上方的场极板，位于栅极204一侧且与栅极边缘水平相邻的源极区206，衬底208，与场极板在宽度方向具有一定间隔的漏极区210。在其它实施例中，可以根据实际需要、工艺的设计规则和器件特性的变化量来确定设置场极板上形成的各镂空单元的横截面的形状及各镂空单元在场极板宽度方向的分布，只要能实现电场的均匀分布即可。
上述横向扩散金属氧化物半导体器件中的场极板包括场极板部分和场极板上形成的镂空部分，所述镂空部分包括至少一个位于场极板部分之间并沿场极板的宽度方向分布的镂空单元，所述场极板位于漂移区的上方。由于不加场极板比添加场极板的ON态击穿电压高，通过沿场极板宽度方向分布的各镂空单元使得器件表面的电势线均匀分布，更好的优化了宽度方向和硅衬底相交两端端面处电势线的分布；在不损失器件的导通电阻，保证器件的耐压情况，也不增加工艺成本或工艺步骤的前提下，更好的优化了场极板宽度分方向上的表面电场，达到优化器件开态特性(on态特性)并保持关态特性(off态特性)的效果，改善了器件的HCI特性，增大了区间的SOA区间。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种场极板,包括场极板部分,所述场极板上还形成有镂空部分，所述镂空部分包括至少一个位于所述场极板部分之间的镂空单元，各所述镂空单元沿所述场极板的宽度方向分布，所述场极板位于漂移区的上方。
2.根据权利要求1所述的场极板，其特征在于，所述场极板部分为多晶硅场极板、金属场极板、电极场板中的一种。
3.根据权利要求1所述的场极板，其特征在于，所述场极板部分为高电阻率阻性场极板。
4.根据权利要求1所述的场极板，其特征在于，各所述镂空单元的横截面为多边形。
5.根据权利要求1所述的场极板，其特征在于，所述镂空部分至少包括横截面为六边形、五边形、四边形、圆形、椭圆形中的一种的镂空单元。
6.根据权利要求1所述的场极板，其特征在于，各所述镂空单元在所述场极板的宽度方向上均匀分布，所述场极板的横截面至少一个边缘存在所述镂空单元。
7.根据权利要求1所述的场极板，其特征在于，各所述镂空单元在所述场极板的宽度方向上均匀分布，所述场极板的横截面边缘不存在所述镂空单元。
8.根据权利要求1所述的场极板，其特征在于，所述镂空单元在所述场极板上的分布为所述镂空单元的数量沿所述场极板的长度方向减少。
9.根据权利要求1所述的场极板，其特征在于，所述场极板部分的横截面为梳齿状，所述梳齿状具有沿所述场极板宽度方向的强化齿和沿所述场极板长度方向的梳齿，各所述镂空单元位于所述梳齿之间。
10.根据权利要求1所述的场极板，其特征在于，所述镂空单元在长度方向上贯穿所述场极板横截面的两个相对边缘，所述镂空单元的横截面为长方形。
11.根据权利要求1所述的场极板，其特征在于，各所述镂空单元在所述场极板上的分布至少为蜂窝状、阶梯状中的一种。
12.一种横向扩散金属氧化物半导体器件，包括：
衬底，所述衬底上形成有源极区、漏极区、漂移区、栅极；
金属硅化物阻挡层，所述金属硅化物阻挡层位于部分所述漂移区和部分所述栅极的上方；
场极板，所述场极板位于所述金属硅化物阻挡层上方，为权利要求1-8任一项所述的场极板。
13.根据权利要求12所述的器件，其特征在于，所述器件还包括部分位于所述场极板下方的氧化层结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910822565.0A CN112447843A (zh) | 2019-09-02 | 2019-09-02 | 场极板及横向扩散金属氧化物半导体器件 |
| PCT/CN2020/092257 WO2021042771A1 (zh) | 2019-09-02 | 2020-05-26 | 场极板及横向扩散金属氧化物半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910822565.0A CN112447843A (zh) | 2019-09-02 | 2019-09-02 | 场极板及横向扩散金属氧化物半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447843A true CN112447843A (zh) | 2021-03-05 |
Family
ID=74735155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910822565.0A Pending CN112447843A (zh) | 2019-09-02 | 2019-09-02 | 场极板及横向扩散金属氧化物半导体器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112447843A (zh) |
| WO (1) | WO2021042771A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080368A (ja) * | 2004-09-10 | 2006-03-23 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| CN104934477A (zh) * | 2014-03-20 | 2015-09-23 | 美国芯凯公司 | 具有改进的栅极电荷的功率半导体晶体管 |
| CN105742365A (zh) * | 2016-04-14 | 2016-07-06 | 东莞电子科技大学电子信息工程研究院 | 射频ldmos晶体管及其制作方法 |
| CN107845675A (zh) * | 2017-10-30 | 2018-03-27 | 济南大学 | 带有宽度渐变型场板的横向双扩散金属氧化物半导体场效应管 |
| CN107978635A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244282B1 (ko) * | 1997-08-25 | 2000-02-01 | 김영환 | 고전압 트랜지스터의 구조 및 제조 방법 |
| CN104377244A (zh) * | 2013-08-15 | 2015-02-25 | 无锡华润上华半导体有限公司 | 一种降低ldmos导通电阻的器件结构 |
| US10790365B2 (en) * | 2018-02-23 | 2020-09-29 | Vanguard International Semiconductor Corporation | Lateral diffused metal oxide semiconductor field effect transistor |
-
2019
- 2019-09-02 CN CN201910822565.0A patent/CN112447843A/zh active Pending
-
2020
- 2020-05-26 WO PCT/CN2020/092257 patent/WO2021042771A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080368A (ja) * | 2004-09-10 | 2006-03-23 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| CN104934477A (zh) * | 2014-03-20 | 2015-09-23 | 美国芯凯公司 | 具有改进的栅极电荷的功率半导体晶体管 |
| CN105742365A (zh) * | 2016-04-14 | 2016-07-06 | 东莞电子科技大学电子信息工程研究院 | 射频ldmos晶体管及其制作方法 |
| CN107978635A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107845675A (zh) * | 2017-10-30 | 2018-03-27 | 济南大学 | 带有宽度渐变型场板的横向双扩散金属氧化物半导体场效应管 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021042771A1 (zh) | 2021-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10062749B2 (en) | High voltage semiconductor devices and methods of making the devices | |
| US7436024B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8748982B2 (en) | High breakdown voltage semiconductor device | |
| KR102259531B1 (ko) | 고전압 mosfet 장치 및 상기 장치의 제조방법 | |
| US7955929B2 (en) | Method of forming a semiconductor device having an active area and a termination area | |
| DE102008047998B4 (de) | Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung | |
| CN115699328A (zh) | 具有分段沟槽和屏蔽件的沟槽功率器件 | |
| CN103794640A (zh) | 包括单元区域和边缘区域的超结半导体器件 | |
| KR100903428B1 (ko) | 전압 균등 루프들을 구비한 페시베이션 구조 | |
| US20060255401A1 (en) | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures | |
| JP2003101022A (ja) | 電力用半導体素子 | |
| CN1757118A (zh) | 具有改进的ldmos设计的集成电路结构 | |
| US7911021B2 (en) | Edge termination for semiconductor devices | |
| US20110095305A1 (en) | Semiconductor device | |
| US7683425B2 (en) | Trench gate-type MOSFET device and method for manufacturing the same | |
| US8004049B2 (en) | Power semiconductor device | |
| JP4550182B2 (ja) | 高密度ｍｏｓ技術パワーデバイス構造 | |
| US6492663B1 (en) | Universal source geometry for MOS-gated power devices | |
| US7432145B2 (en) | Power semiconductor device with a base region and method of manufacturing same | |
| KR101518905B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN112447843A (zh) | 场极板及横向扩散金属氧化物半导体器件 | |
| EP1820217A2 (en) | Insulated gate field effect transistors | |
| KR19990087142A (ko) | 반도체 소자 | |
| CN114695511B (zh) | 一种横向扩散金属氧化物半导体器件及其制造方法 | |
| KR20220121393A (ko) | 소스 영역 면적이 감소된 슈퍼정션 반도체 소자 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210305 |