DE102008047998B4 - Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102008047998B4
DE102008047998B4 DE102008047998.5A DE102008047998A DE102008047998B4 DE 102008047998 B4 DE102008047998 B4 DE 102008047998B4 DE 102008047998 A DE102008047998 A DE 102008047998A DE 102008047998 B4 DE102008047998 B4 DE 102008047998B4
Authority
DE
Germany
Prior art keywords
semiconductor
doping concentration
region
conductivity type
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008047998.5A
Other languages
English (en)
Other versions
DE102008047998A1 (de
Inventor
Dr. Elpelt Rudolf
Dr. Rupp Roland
Dr. Treu Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102008047998A1 publication Critical patent/DE102008047998A1/de
Application granted granted Critical
Publication of DE102008047998B4 publication Critical patent/DE102008047998B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66893Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909Vertical transistors, e.g. tecnetrons
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

Halbleitervorrichtung, aufweisend:
- einen Driftabschnitt (1) vom ersten Leitfähigkeitstyp, der eine erste Dotierungskonzentration aufweist;
- voneinander beabstandete Bodygebiete (3) vom zweiten Leitfähigkeitstyp, die auf dem Driftabschnitt (1) angeordnet sind;
- einen Stromausbreitungsabschnitt (2) vom ersten Leitfähigkeitstyp, der in einer ersten Ebene (40) zwischen dem Driftabschnitt (1) und den Bodygebieten (3) angeordnet ist, wobei der Stromausbreitungsabschnitt (2) eine zweite Dotierungskonzentration aufweist, die höher ist als die erste Dotierungskonzentration, und
- voneinander beabstandete erste Abschnitte (4) vom ersten Leitfähigkeitstyp, die in der ersten Ebene (40) und auf dem Driftabschnitt (1) angeordnet sind und von dem Stromausbreitungsabschnitt (2) umgeben sind, wobei die ersten Abschnitte (4) eine dritte Dotierungskonzentration aufweisen, die niedriger ist als die zweite Dotierungskonzentration, wobei die Bodygebiete (3) in einer gitterartigen Anordnung angeordnet sind,
wobei die ersten Abschnitte (4) in einem Bereich angeordnet sind, in dem, in Projektion auf die erste Ebene (40), die Kontur der Bodygebiete (3) mindestens teilweise gebogen ist.

Description

  • Elektronisch gesteuerte Schaltvorrichtungen, wie zum Beispiel ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ein Sperrschicht-Feldeffekttransistor (JFET) werden für unterschiedliche Anwendungen verwendet.
  • Insbesondere in Bezug auf, aber nicht beschränkt darauf, Leistungshalbleitervorrichtungen, die starke Ströme umschalten können, sind ein niedriger Widerstand im Durchlasszustand und eine hohe Durchbruchsspannung im Sperrzustand wünschenswert. Das soll Verluste im Durchlasszustand und mögliche Schäden im Sperrzustand bei höheren Spannungen, die während des Betriebs der Vorrichtung auftreten können, vermeiden. Leistungshalbleitervorrichtungen sind beispielsweise in DE 103 50 160 A1 und beschrieben.
  • Die Druckschrift US 2004 / 0 119 076 A1 beschreibt ein Halbleiterbauelement vom MOSFET-Typ. Das Halbleiterbauelement weist eine Vielzahl von Body-Gebieten auf, die oberhalb einer Drift-Zone angeordnet sind. Unmittelbar unterhalb der Body-Gebiete und zwischen diesen und der Drift-Zone sind jeweilige Zonen mit höherer Leitfähigkeit als die Drift-Zone angeordnet. Die Zonen höherer Leitfähigkeit sind vom gleichen Leitungstyp wie die Drift-Zone und dienen dazu, die laterale Ausbildung der Verarmungsschicht im Sperrfall zu begrenzen, die sich zwischen den Body-Gebieten und der Drift-Zone ausbildet.
  • Die Druckschrift US 6 008 520 A beschreibt einen vertikalen MOSFET, der eine Schicht erhöhter Dotierungskonzentration in der Drift-Zone aufweist, welche die Body-Regionen von der Drain-Region des MOSFET Trend. Die Schicht erhöhter Dotierungskonzentration dient als Stromausbreitungsschicht.
  • Die Druckschrift DE 103 50 160 A1 beschreibt einen vertikalen Sperrschicht-Feldeffekttransistor in Siliziumcarbid, welcher zwischen den dortigen Body-Gebieten und der Drift-Zone ebenfalls eine Stromausbreitungsschicht aufweist, welche eine höhere Dotierungskonzentration als die Drift-Zone aufweist.
  • Aus diesen und weiteren Gründen besteht ein Bedarf für die vorliegende Erfindung. Die obengenannten Probleme werden zumindest teilweise abgemildert durch die Halbleitervorrichtungen gemäß der Ansprüche 1 und 9 sowie das Verfahren nach Anspruch 15. Weitere Ausgestaltungen und Vorteile ergeben sich aus den Unteransprüchen und der Beschreibung.
  • Die beliegenden Zeichnungen dienen dem besseren Verständnis der Ausführungsformen und sind Teil der Beschreibung. Die Zeichnungen veranschaulichen Ausführungsformen und dienen gemeinsam mit der Beschreibung zum Erklären der Konzepte der Ausführungsformen. Weitere Ausführungsformen und viele der beabsichtigten Vorteile der Ausführungsformen sind aus der folgenden ausführlichen Beschreibung ersichtlich. Die Elemente der Zeichnungen sind nicht notwendigerweise zueinander maßstabgerecht. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
    • 1 veranschaulicht eine Draufsicht auf eine Anordnung einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 2A veranschaulicht einen vertikalen Querschnitt der Halbleitervorrichtung gemäß 1.
    • 2B veranschaulicht einen weiteren vertikalen Querschnitt der Halbleitervorrichtung gemäß 1.
    • 3 veranschaulicht eine Draufsicht auf eine Anordnung einer Halbleitervorrichtung gemäß einer anderen Ausführungsform.
    • 4 veranschaulicht eine Draufsicht auf eine Anordnung einer Halbleitervorrichtung gemäß einer anderen Ausführungsform.
    • 5A veranschaulicht einen vertikalen Querschnitt eines Leistungs-JFET.
    • 5B veranschaulicht einen vertikalen Querschnitt eines Leistungs-MOSFET.
    • 6 veranschaulicht eine simulierte Verteilung des elektrischen Felds in einem vertikalen Querschnitt eines Leistungs-JFET.
    • 7 veranschaulicht eine Verteilung des simulierten elektrischen Felds in einem vertikalen Querschnitt eines anderen Leistungs-JFET.
    • 8 veranschaulicht Kurven des simulierten elektrischen Felds unter der Gate-Elektrode der Leistungs-JFETs der 6 und 7.
    • 9 veranschaulicht die simulierte Strom-Spannung Charakteristik der Leistungs-JFETs, die in den 6 und 7 veranschaulicht sind.
  • In der folgenden ausführlichen Beschreibung wird auf die Zeichnungen Bezug genommen, in welchen veranschaulichend spezifische Ausführungsformen gezeigt werden, gemäß welchen die Erfindung umgesetzt werden kann. In diesem Hinblick wird eine Richtungsterminologie, wie zum Beispiel „oben“, „unten“, „vorn“, „hinten“, „vorder“, „hinter“ usw. unter Bezugnahme auf die Ausrichtung der beschriebenen Figur(en) verwendet.
  • Es ist klar, dass die Merkmale der verschiedenen beispielhaften Ausführungsformen, die hier beschrieben werden, miteinander kombiniert werden können, außer wenn dies spezifisch anders angegeben wird.
  • Der Begriff „lateral“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder Körpers beschreiben. Das kann zum Beispiel die Oberfläche eines Wafers oder eines Chips sein. Die erste Ebene erstreckt sich im Wesentlichen parallel zu der ersten Oberfläche und daher in einer lateralen Richtung.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung beschreiben, die senkrecht zu der ersten Oberfläche und der ersten Ebene des Halbleitersubstrats oder Körpers eingerichtet ist.
  • Spezifische Ausführungsformen, die in dieser Beschreibung beschrieben werden, betreffen spannungsgesteuerte Halbleiterwiderstände und das Umschalten von Halbleitervorrichtungen, in einer Ausführungsform feldeffektgesteuerte Leistungshalbleiterbauelemente, wie zum Beispiel senkrechte JFETs und senkrechte MOSFETs.
  • Es wird hier eine Halbleitervorrichtung, in einer Ausführungsform Leistungshalbleiterbauelemente, beschrieben, die einen strukturierten Stromausbreitungsabschnitt oder -bereich aufweist sowie deren Herstellungsverfahren. Gemäß einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung weist einen Driftabschnitt vom ersten Leitfähigkeitstyp, einen Stromausbreitungsabschnitt vom ersten Leitfähigkeitstyp und erste Abschnitte vom ersten Leitfähigkeitstyp auf. Der Stromausbreitungsabschnitt und die ersten Abschnitte, die zumindest teilweise von dem Stromausbreitungsabschnitt umgeben sind, sind in einer ersten Ebene auf dem Driftabschnitt angeordnet. Der Halbleiterkörper weist ferner beabstandete Bodygebiete vom zweiten Leitfähigkeitstyp auf, die auf dem Stromausbreitungsabschnitt angeordnet sind. Ferner ist die Dotierungskonzentration des Stromausbreitungsabschnitts höher als die Dotierungskonzentrationen des Driftabschnitts und der ersten Abschnitte.
  • Aufgrund der höheren Leitfähigkeit des Stromausbreitungsabschnitts kann der Strom breiter in dem Driftabschnitt ausgebreitet werden, wodurch der Widerstand im Durchlasszustand der Vorrichtung sinkt. Im Sperrzustand verringern die ersten Abschnitte des Driftabschnitts die Stärke des elektrischen Felds in bestimmten Bereichen des Halbleiterkörpers in der Nähe der Bodygebiete und erhöhen dadurch die Durchbruchsspannung der Vorrichtung.
  • 1 veranschaulicht eine Ausführungsform einer Halbleitervorrichtung in einer Draufsicht oder Projektion auf eine erste Ebene 40, die im Wesentlichen zu einer ersten Oberfläche 30 eines Halbleitersubstrats oder Körpers 20, wie in den 2A und 2B veranschaulicht, parallel verläuft. In einem vertikalen Querschnitt kann die Halbleitervorrichtung der 1 wie in 2A präsentiert aufgebaut sein. Insbesondere veranschaulicht 2A einen Abschnitt der Halbleitervorrichtung in einer Ebene d zwischen A' und A, wie in 1 gezeigt. Die Ebene d verläuft im Wesentlichen senkrecht zu der ersten Oberfläche 30 und der ersten Ebene 40 des Halbleiterkörpers 20.
  • Das Halbleitersubstrat oder der Halbleiterkörper 20 kann zum Beispiel ein Wafer oder ein Chip sein. Die Halbleitervorrichtung weist einen Halbleiterkörper 20 auf, der zum Beispiel aus Silikonkarbid (SiC) bestehen kann. Das Material des Halbleiterkörpers ist jedoch nicht auf SiC beschränkt, und kann auch Si oder GaN aufweisen.
  • Der Halbleiterkörper 20 weist einen ersten Halbleiterbereich 1 mit einem ersten Leitfähigkeitstyp auf, der eine erste Dotierungskonzentration aufweist. Typischerweise bildet der erste Halbleiterbereich 1 einen Driftabschnitt 1 eines Driftbereichs 21. In der folgenden Beschreibung wird der Begriff „Driftabschnitt“ verwendet und umfasst den Begriff „erster Halbleiterbereich“. Das sollte jedoch nicht als eine Einschränkung betrachtet werden. Typischerweise kann der Driftabschnitt 1 eine erste Dotierungskonzentration von etwa 1*1015/cm3 bis etwa 1*1016/cm3 insbesondere in dem Fall von SiC haben.
  • Auf dem Driftabschnitt 1 ist ein zweiter Halbleiterbereich 22 vom ersten Leitfähigkeitstyp in der ersten Ebene 40, die sich im Wesentlichen parallel zu der ersten Oberfläche 30 des Halbleiterkörpers 20 erstreckt, angeordnet.
  • Der Begriff „in einer Ebene angeordnet“ soll beschreiben, dass die jeweiligen Halbleiterbereiche oder Halbleiterabschnitte von der Ebene geschnitten werden. Wenn ein Halbleiterbereich oder Halbleiterabschnitt mehr als einen Unterbereich aufweist, soll der Begriff „in einer Ebene angeordnet“ beschreiben, dass alle Unterbereiche von der Ebene geschnitten werden. Typischerweise weist der zweite Halbleiterbereich oder der zweite Halbleiterabschnitt 22 ein signifikant kleineres Ausmaß in vertikaler Richtung auf und ist im Wesentlichen parallel zu der ersten Ebene 40 ausgerichtet. Ferner ist der zweite Halbleiterbereich oder -abschnitt 22 typischerweise eben und hat eine schichtartige Anordnung.
  • Der zweite Halbleiterbereich 22 ist typischerweise in Kontakt mit dem Driftabschnitt 1 und bildet als ein Teil des Driftbereichs 21 einen strukturierten Stromausbreitungsbereich oder -abschnitt 22. In der folgenden Beschreibung wird der Begriff „strukturierter Stromausbreitungsbereich“ verwendet und umfasst den Begriff „zweiter Halbleiterbereich“. Das sollte jedoch nicht als eine Einschränkung ausgelegt werden.
  • Der strukturierte Stromausbreitungsbereich 22 weist zumindest einen ersten Abschnitt 4 auf, der eine dritte Dotierungskonzentration hat, und mindestens einen zweiten Abschnitt 2 mit einer zweiten Dotierungskonzentration, die höher ist als die dritte Dotierungskonzentration. Der erste Abschnitt 4 und der zweite Abschnitt 2 sind typischerweise in der ersten Ebene 40 angeordnet. Ferner sind der erste Abschnitt 4 und der zweite Abschnitt 2 vom ersten Leitfähigkeitstyp. Sie gehören typischerweise zu dem Driftbereich 21, wobei der zweite Abschnitt 2 einen Stromausbreitungsabschnitt 2 bildet. In der folgenden Beschreibung wird der Begriff „Stromausbreitungsabschnitt“ verwendet und umfasst den Begriff „zweiter Abschnitt“. Das sollte jedoch nicht als eine Einschränkung ausgelegt werden. Mit anderen Worten umfasst die Halbleitervorrichtung einen Driftbereich 21, der den Driftabschnitt 1 und den strukturierten Stromausbreitungsbereich 22 aufweist. Der strukturierte Stromausbreitungsbereich 22 ist in der ersten Ebene 40 auf dem Driftabschnitt 1 angeordnet und umfasst erste Abschnitte 4 und den Stromausbreitungsabschnitt 2. Der Stromausbreitungsabschnitt 2 weist die zweite Dotierungskonzentration auf, die höher ist als die Dotierungskonzentration des Driftabschnitts 1. Die zweite Dotierungskonzentration reicht typischerweise von etwa 1*1016 /cm3 bis etwa 1*1017/cm3, insbesondere im Fall von SiC.
  • Bei einer oder mehreren Ausführungsformen und unter Bezugnahme auf Leistungshalbleitervorrichtungen weist der strukturierte Stromausbreitungsbereich 22 mehrere oder eine Vielzahl erster Abschnitte 4 auf.
  • Typischerweise sind die Dotierungskonzentrationen des Driftabschnitts 1 und der ersten Abschnitte 4 im Wesentlichen gleich. Die ersten Abschnitte 4 sind Bereiche des Driftbereichs 21, die zum Beispiel während des Ausbildens der Stromausbreitungsabschnitte 2 nicht dotiert werden, wie aus der unten folgenden Beschreibung hervorgeht. Das vereinfacht den Herstellungsprozess und verringert daher insgesamt die Produktionszeit und -kosten.
  • Gemäß einer oder mehreren Ausführungsformen sind die ersten Abschnitte 4 teilweise von dem Stromausbreitungsabschnitt 2 umgeben. Bei einer Projektion auf die erste Ebene 40 sind sie typischerweise komplett von dem Stromausbreitungsabschnitt 2 umgeben. Die ersten Abschnitte 4 sind gewöhnlich in Berührung bzw. Kontakt mit dem Driftabschnitt 1. Die ersten Abschnitte 4 sind daher nur teilweise von dem Stromausbreitungsabschnitt 2 in einem senkrechten Querschnitt umgeben.
  • Gewöhnlich ist die laterale Ausdehnung des Stromausbreitungsabschnitts 2 größer als seine vertikale Ausdehnung. Die vertikale Stärke des Stromausbreitungsabschnitts 2 liegt typischerweise zwischen etwa 0,5 µm und etwa 1,0 µm, beispielsweise für SiC. Ein typischer Sperrspannungsbereich dieser Bauteile reicht von etwa 600 V bis etwa 1200 V. Mit anderen Worten kann der Stromausbreitungsabschnitt 2 als eine Stromausbreitungsschicht ausgebildet werden. In diesem Fall wird der strukturierte Stromausbreitungsbereich 22 als eine strukturierte oder Verbund-Stromausbreitungsschicht 22 ausgebildet.
  • Der Halbleiterkörper 20 weist ferner mindestens einen dritten Halbleiterbereich 3 vom zweiten Leitfähigkeitstyp auf, der auf dem Stromausbreitungsabschnitt 2 auf einer Seite entgegengesetzt zu dem Driftabschnitt 1 angeordnet ist. Bei einer oder mehreren Ausführungsformen entsprechen der erste und der zweite Leitfähigkeitstyp dem n-Dotierungstyp bzw. p-Dotierungstyp. Der Fachmann weiß, dass die Dotierung umgekehrt werden kann. Die Dotierungskonzentration der dritten Halbleiterbereiche reicht typischerweise von etwa 1*1018/cm3 bis 1*1020/cm3.
  • Der dritte Halbleiterbereich 3 kann ein Bodygebiet 3 bilden. In der folgenden Beschreibung wird der Begriff „Bodygebiet“ verwendet und umfasst den Begriff „dritter Halbleiterbereich“. Das sollte jedoch nicht als eine Einschränkung ausgelegt werden.
  • Bei einer oder mehreren Ausführungsformen in Zusammenhang mit Leistungshalbleitervorrichtungen umfasst der Halbleiterkörper 20 mehrere oder eine Vielzahl von Bodygebieten 3, die voneinander beabstandet sind und daher mehrere oder eine Vielzahl von Halbleiterzellen bilden.
  • Gewöhnlich sind die Bodygebiete 3 mit dem Stromausbreitungsabschnitt 2 in Berührung. Die Bodygebiete 3 sind auf dem Stromausbreitungsabschnitt 2 auf einer Seite entgegengesetzt zu dem Driftabschnitt 1 angeordnet. Ferner können die Bodygebiete 3 voneinander durch Abstandsabschnitte 9 vom ersten Leitfähigkeitstyp isoliert sein. Die Abstandsabschnitte 9 können zumindest teilweise zu dem Driftbereich 21 gehören. Daher können ihre Dotierungskonzentrationen im Wesentlichen gleich der ersten Dotierungskonzentration sein.
  • Der erste Abschnitt 4 und der Abstandsabschnitt 9 können ferner derart konzipiert sein, dass sie im Wesentlichen die gleiche laterale Ausdehnung zumindest in einem ersten Querschnitt senkrecht zu der ersten Ebene 40 haben. Der erste Abschnitt 4 und der Abstandsabschnitt 9 können derart konzipiert sein, dass der erste Abschnitt 4 eine größere laterale Ausdehnung als der Abstandsabschnitt 9 in dem ersten Querschnitt (senkrecht zu der ersten Ebene 40) hat. In diesem Fall überlappen die Bodygebiete 3 im Querschnitt teilweise die ersten Abschnitte 4, was sogar zu einer günstigeren Verbesserung der Verteilung des elektrischen Felds an kritischen Eck- oder kritischen Kantenbereichen der Bodygebiete führt, wie aus der folgenden Beschreibung klarer hervorgeht (siehe 2A).
  • In einem anderen Querschnitt (A"-A in 1), der senkrecht zu der ersten Ebene 40, aber nicht parallel zu dem ersten Querschnitt ist, ist der Stromausbreitungsbereich 22 nicht strukturiert, und es existieren daher keine ersten Abschnitte 4. Der Querschnitt A"-A ist in 2B veranschaulicht. Der Stromausbreitungsabschnitt 22 erstreckt sich nämlich in den Abstandsabschnitt 9, so dass die Abstandsabschnitte 9 im Wesentlichen die gleiche Dotierungskonzentration haben wie der Stromausbreitungsabschnitt 2. Typischerweise haben die Abstandsbereiche 9 zwischen Abschnitten angrenzender Bodygebiete, die im Wesentlichen zueinander parallel verlaufen, die gleiche Dotierungskonzentration wie der Stromausbreitungsabschnitt 2. Durch Erhöhen der Dotierungskonzentration in diesen Abstandsbereichen 9 können störende JFETs zwischen angrenzenden - Bodygebieten 3 verhindert werden. Ferner kann der Widerstand der Vorrichtung in Durchlasszustand verbessert werden.
  • Zwischen dem Bodygebiet 3 und den angrenzenden Bereichen, insbesondere zwischen dem Bodygebiet 3 und jeweils dem Stromausbreitungsabschnitt 2 und dem Abstandsabschnitt 9 werden typischerweise PN-Übergänge ausgebildet.
  • Beim Betrieb der Halbleitervorrichtung wird ein Stromverlauf zumindest teilweise innerhalb des Driftbereichs 21 ausgebildet, um einen im Wesentlichen vertikalen Stromfluss bereitzustellen. Der Widerstand der Vorrichtung kann durch Steuern der Ausdehnung eines Verarmungsbereichs an bestimmten PN-Übergängen angepasst werden. Um die Ohmschen Verluste im Durchlasszustand mit niedrigem Widerstand zu verringern, wird der Strom in dem Driftabschnitt 1 durch den Stromausbreitungsabschnitt 2 ausgebreitet. Die Dotierungskonzentration des Stromausbreitungsabschnitts 2 überschreitet daher typischerweise die erste Dotierungskonzentration um einen Faktor von etwa 2 bis etwa 20.
  • Bei einer Ausführungsform, beispielsweise einer Leistungshalbleitervorrichtung bzw. einem Leistungshalbleiterbauelement, sind mehrere oder eine Vielzahl im Wesentlichen identischer Halbleiterzellen parallel geschaltet und erhöhen dadurch den schaltbaren Strom. Dazu können die Bodygebiete 3 in lateraler Richtung gleichmäßig verteilt oder gitterartig in dem Halbleiterkörper 20 angeordnet sein. Die in 1 und 3 veranschaulichte Ausführungsform betrifft Anordnungen der Bodygebiete 3 auf einem lateralen Quadratgitter bzw. auf einem lateralen dreieckigen oder sechseckigen Gitter. Bei weiteren Ausführungsformen können die Bodygebiete 3 jeweils auf einem eindimensionalen Gitter oder auf einem Gitter mit rhombischer oder rechteckiger oder sechseckiger Symmetrie oder auf irgendeinem regelmäßigen lateralen Gitter angeordnet sein. Die 2A und 2B können jede der Ausführungsformen betreffen, die gitterartig angeordnete Bodygebiete 3 haben, insbesondere Anordnungen von Bodygebieten 3 auf einem lateralen dreieckigen, sechseckigen oder quadratischen Gitter. Ferner können die 2A und 2B Ausführungsformen der Halbleitervorrichtungen mit wenigen oder sogar nur zwei Zellen betreffen.
  • Bei einer oder mehreren Ausführungsformen ist ein jeweiliger erster Abschnitt 4 in einer Draufsicht von einer Richtung senkrecht zu der ersten Ebene 40 zumindest zwischen angrenzenden Bodygebieten 3 in einer Zone, die von mindestens drei angrenzenden Bodygebieten 3 definiert wird, angeordnet. Das bedeutet, dass die Kontur oder der Umriss des ersten Abschnitts 4 in der Draufsicht komplett innerhalb eines Bereichs liegt, der von den Mitten der mindestens drei angrenzenden Bodygebiete 3 überspannt wird. Ein Beispiel, das drei angrenzende Bodygebiete 3 entspricht, ist in 3 gegeben. In dem Fall von vier angrenzenden Bodygebieten, wie zum Beispiel in den 1 und 4 veranschaulicht, liegt die Kontur oder der Umriss der jeweiligen ersten Abschnitte 4 komplett innerhalb einer Zone, die von den Mitten von vier angrenzenden Bodygebiete 3 überspannt wird.
  • Mit anderen Worten umfasst der Halbleiterkörper 20 der Halbleitervorrichtung den ersten Halbleiterbereich 1 vom ersten Leitfähigkeitstyp und den zweiten Halbleiterbereich 22 vom ersten Leitfähigkeitstyp, der in der ersten Ebene 40 auf dem ersten Halbleiterbereich 1 angeordnet ist. Der zweite Halbleiterbereich umfasst mehrere oder eine Vielzahl erster Abschnitte 4 mit der ersten Dotierungskonzentration und mindestens einen zweiten Abschnitt 2 mit der zweiten Dotierungskonzentration, die höher ist als die erste Dotierungskonzentration. Der Halbleiterkörper 20 weist ferner mehrere oder eine Vielzahl dritter Halbleiterbereiche 3 vom zweiten Leitfähigkeitstyp auf, die auf dem zweiten Abschnitt 2 des zweiten Halbleiterbereichs 22 angeordnet sind. Ferner ist ein jeweiliger erster Abschnitt 4 zumindest zwischen angrenzenden dritten Halbleiterbereichen 3 in einem Gebiet eingerichtet, die von mindestens zwei oder drei und insbesondere von mindestens vier angrenzenden dritten Halbleiterbereichen 3 definiert wird. Die Lage, in der die ersten Abschnitte 4 angeordnet sind, hängt von dem Layout der Bodygebiete ab. Wenn man zum Beispiel eine Streifenschicht in Betracht zieht, können erste Abschnitte zwischen angrenzenden Streifen an ihren Enden eingerichtet werden, da die Streifen dort Ecken oder zumindest gewölbte Bereiche haben.
  • Bei einem sechseckigen Layout, wie in 3 veranschaulicht, werden die ersten Abschnitte zwischen drei angrenzenden Bodygebieten 3 angeordnet, während die ersten Abschnitte 4 zwischen vier angrenzenden Bodygebieten in dem Fall des quadratischen Layouts der 1 eingerichtet sind.
  • In einer Draufsicht aus einer Richtung senkrecht zu der ersten Ebene 40 kann der Umriss des ersten Abschnitts 4 den Umriss von mindestens einem oder der mindestens zwei oder drei angrenzenden Bodygebiete 3 berühren oder überqueren oder kann komplett zwischen den Umrissen von mindestens zwei oder drei nebeneinander angrenzenden oder benachbarten Bodygebiete liegen. Typischerweise werden die Form und die Position des Umrisses der Abschnitte 4 derart ausgewählt, dass die mittlere Entfernung und/oder Überlappung mit jedem der mindestens drei benachbarten Bodygebiete 3 im Wesentlichen in der Draufsicht gleich ist. Das stellt eine gleichförmige Strom- und Lastverteilung zwischen den einzelnen Stromverläufen und Zellen sicher. Ferner werden die ersten Abschnitte 4 gewöhnlich einfach in einem mathematischen Sinn verbunden.
  • Bei der in 1 veranschaulichten Ausführungsform befindet sich ein jeweiliger Abschnitt 4 in einer Draufsicht aus einer Richtung senkrecht zu der ersten Ebene 40 zwischen vier direkt benachbarten Bodygebieten 3 neben dem jeweiligen ersten Abschnitt 4. Anders als hier, veranschaulicht 3 eine Ausführungsform, bei der das Gebiet des jeweiligen ersten Abschnitts 4 in der Draufsicht von Eckbereichen von Bodygebieten 3 nebeneinander auf dem seitlichen sechseckigen oder dreieckigen Gitter begrenzt ist.
  • In der Draufsicht aus einer Richtung senkrecht zu der ersten Ebene 40 der Ausführungsformen, die in 1 und 3 veranschaulicht sind, ist ein jeweiliger erster Abschnitt 4 zentral zwischen den nebeneinander liegenden Bodygebieten 3 angeordnet und grenzt an sie an. Ferner sind die ersten Abschnitte 4 gitterähnlich in Bezug zu der Anordnung der Bodygebiete 3 angeordnet. Typischerweise sind die ersten Abschnitte 4 auf einem Gitter angeordnet, das in Bezug auf das Gitter der Bodygebiete 3 versetzt ist. Mit anderen Worten können die ersten Abschnitte 4 in der Draufsicht interstitiell zwischen den Bodygebieten 3 angeordnet werden. Typischerweise wird ein regelmäßiges Gitter von den Mittenpositionen der Bodygebiete 3 und den ersten Abschnitten 4 gebildet. Das stellt eine gleichförmig zwischen der Vielzahl von Zellen der Leistungshalbleitervorrichtung verteilte Last sicher.
  • Bei einer oder mehreren Ausführungsformen werden die ersten Abschnitte 4 zumindest in einer Zone eingerichtet, in der bei einer Projektion auf die erste Ebene 40 die Kontur der Bodygebiete 3 zumindest teilweise bogenförmig ist.
  • Mit anderen Worten kann der Halbleiterkörper 20 der Halbleitervorrichtung den ersten Halbleiterbereich 1 vom ersten Leitfähigkeitstyp und den zweiten Halbleiterbereich 22 vom ersten Leitfähigkeitstyp umfassen, der in der ersten Ebene 40 auf dem ersten Halbleiterbereich 1 angeordnet ist. Der zweite Halbleiterbereich umfasst mindestens einen ersten Abschnitt 4 mit der ersten Dotierungskonzentration und mindestens einen zweiten Abschnitt 2 mit der zweiten Dotierungskonzentration, die höher ist als die erste Dotierungskonzentration. Der Halbleiterkörper 20 weist ferner mindestens einen dritten Halbleiterbereich 3 vom zweiten Leitfähigkeitstyp auf, der auf dem zweiten Abschnitt 2 des zweiten Halbleiterbereichs 22 eingerichtet ist. Ferner hat der dritte Halbleiterbereich 3 in der Draufsicht aus einer Richtung senkrecht zu der ersten Ebene 40 eine gebogene oder gekrümmte Kontur zumindest in der Nähe des ersten Abschnitts 4.
  • Der Begriff „gebogen“ in Bezug auf einen Umriss oder eine Kontur, wie bei dieser Beschreibung verwendet, beschreibt Punkte eines Umrisses oder einer Kontur, die eine finite Biegung aufweisen oder eine Ecke sind. Mit anderen Worten wird ein Umriss oder eine Kontur als in irgendeinem Punkt, in dem der Umriss oder die Kontur von einer geraden Linie abweicht, als gebogen betrachtet. Demgemäß entsprechen die 1 und 3 Ausführungsformen, bei welchen die ersten Abschnitte 4 in der Projektion auf die erste Ebene 40 in solchen Zonen platziert werden, die neben und an Zonen grenzen, wo der Umriss der Bodygebiete 3 jeweils eine finite Biegung oder eine Ecke hat.
  • Ferner können die ersten Abschnitte 4 in der Draufsicht aus einer Richtung senkrecht zu der ersten Ebene Zonen abdecken oder mit diesen überlappen, in welchen die dritten Halbleiterbereiche eine gebogene Kontur aufweisen.
  • Unter Bezugnahme auf 4 wird eine weitere Ausführungsform beschrieben. Zusätzlich zu den in den 1 bis 3 veranschaulichten Ausführungsformen ist ein fünfter Halbleiterbereich 5 vom ersten Leitfähigkeitstyp auf jedem der Bodygebiete 3 angeordnet. Typischerweise bildet der fünfte Halbleiterbereich 5 ein Sourcegebiet. Er hat daher eine höhere Dotierungskonzentration als ein Kanalbereich 10, wie unten erklärt. In der folgenden Beschreibung wird der Begriff „Sourcegebiet“ verwendet und umfasst den Begriff „fünfter Halbleiterbereich“. Das sollte jedoch nicht als eine Einschränkung ausgelegt werden. Die Dotierungskonzentration des Sourcegebiets 5 reicht typischerweise von etwa 1*1019/cm3 zu etwa 1*1020/cm3.
  • Bei einer oder mehreren Ausführungsformen ist das Sourcegebiet 5 in der Draufsicht aus einer Richtung senkrecht zu der ersten Ebene 40 vom Bodygebiet 3 umschlossen.
  • Unter Bezugnahme auf 5A werden weitere Ausführungsformen beschrieben. Der Aufbau der in 5A veranschaulichten Ausführungsform kann auf jeder der oben beschriebenen Ausführungsformen mit den erwähnten Vorteilen basieren. Ähnlich wie bei den oben beschriebenen Ausführungsformen veranschaulicht 5A einen Halbleiterkörper 20, der einen Driftbereich 21 aufweist. Der Driftbereich 21 weist den Driftabschnitt 1 vom ersten Leitfähigkeitstyp und den strukturierten Stromausbreitungsbereich oder der Schicht 22, der/die in der ersten Ebene 40 auf dem Driftabschnitt 1 angeordnet ist, auf. Der strukturierte Stromausbreitungsbereich oder die Schicht 22 weist in einem Querschnitt senkrecht zu der ersten Ebene 40 mindestens zwei Stromausbreitungsabschnitte 2 vom ersten Leitfähigkeitstyp auf, die eine höhere Dotierungskonzentration haben als der Driftabschnitt 1, und mindestens einen ersten Abschnitt 4 vom ersten Leitfähigkeitstyp, der zwischen den zwei Stromausbreitungsabschnitten 2 angeordnet ist und eine niedrigere Dotierungskonzentration aufweist als die Stromausbreitungsabschnitte 2. Der Halbleiterkörper 20 weist ferner in dem Querschnitt senkrecht zu der ersten Ebene 40 mindestens zwei Bodygebiete 3 auf, die auf den Stromausbreitungsabschnitten 2 auf einer Seite entgegengesetzt zu dem Driftabschnitt 1 angeordnet sind, und mindestens zwei Sourcegebiete 5 vom zweiten Leitfähigkeitstyp. Die Sourcegebiete 5 sind auf den Bodygebieten 3 angeordnet, die durch mindestens einen Abstandsabschnitt 9 vom ersten Leitfähigkeitstyp beabstandet sind, der auf dem ersten Abschnitt 4 der strukturierten Stromausbreitungsschicht 22 angeordnet ist.
  • Eine Vorderelektrode 51 kann auf der ersten Oberfläche 30 des Halbleiterkörpers 20 und in Kontakt mit dem Sourcegebiet 5 angeordnet sein. Typischerweise wird ein PN-Übergang zwischen dem Bodygebiet 3 und dem angrenzenden Sourcegebiet 5 ausgebildet. Um das Vorspannen dieses PN-Übergangs zu vermeiden, kann zusätzlich ein elektrischer Kontakt zwischen der Vorderelektrode 51 und dem Bodygebiet 3 bereitgestellt werden. Ferner können mehrere oder eine Vielzahl von Bodygebieten 3 und/oder Sourcegebieten 5 mit einer Frontelektrode 51 in Kontakt sein.
  • Zur Veranschaulichung enthält 5 Symbole, die den typischen Dotierungsbeziehungen entsprechen. In diesem Fall beziehen sich n und p jeweils auf n-Dotierung und p-Dotierung. Der Fachmann weiß, dass das Dotieren umgekehrt werden kann. Dotierungskonzentrationen, die höher und niedriger sind als bestimmte Konzentrationen sind durch jeweils Hochstellung von „+“ und „-“ angegeben.
  • Zusätzlich kann ein Drainbereich oder Draingebiet 8 vom ersten Leitfähigkeitstyp unter dem Driftabschnitt 1 des Driftbereichs 21 eingerichtet werden. Der Drainbereich 8 hat gewöhnlich eine vergleichsweise hohe Dotierungskonzentration n+ , typischerweise im Bereich von etwa 1*1018/cm3 bis etwa 1*1020/cm3, und kann an den Driftabschnitt 1 des Driftbereichs 21 angrenzen. Ferner kann ein Feldstoppgebiet 7 vom ersten Leitfähigkeitstyp zwischen dem Driftabschnitt 1 und dem Drainbereich 8 angeordnet sein. Das Feldstoppgebiet 7 hat eine Dotierungskonzentration n, die niedriger ist als die Dotierungskonzentration n+ des Drainbereichs 8, aber höher als die Dotierungskonzentration n- des Driftabschnitts 1.
  • Bei einer oder mehreren Ausführungsformen ist der Drainbereich 8 mit einer Rückseitenmetallisierung oder Rückseitenelektrode 81 verbunden. Die Rückseitenelektrode 81 ist typischerweise auf einer zweiten Oberfläche 31 zu der ersten Oberfläche 30 entgegengesetzt ausgebildet. Ferner können mehrere oder eine Vielzahl von Zellen eine Rückseitenelektrode berühren. Das ist besonders bei Leistungshalbleitervorrichtungen von Nutzen.
  • Der Halbleiterkörper 20 kann ferner einen vierten Halbleiterbereich 10 vom ersten Leitfähigkeitstyp aufweisen, der auf und in Kontakt mit den Bodygebieten 3 angeordnet ist und daher PN-Übergänge bildet. Der vierte Halbleiterbereich 10 bildet typischerweise einen Kanalbereich 10. In der folgenden Beschreibung wird der Begriff „Kanalbereich“ verwendet und umfasst den Begriff „vierter Halbleiterbereich“. Das sollte jedoch nicht als eine Einschränkung ausgelegt werden.
  • Typischerweise ist das Sourcegebiet 5 auch in Kontakt mit dem Kanalbereich 10, um einen Kontakt mit niedrigem Widerstand des Kanalbereichs 10 bereitzustellen. Mit anderen Worten grenzt das Sourcegebiet 5 an einen jeweiligen Kanalbereich 10.
  • Bei einer oder mehreren Ausführungsformen ist die Dotierungskonzentration des Kanalbereichs 10 höher als die Dotierungskonzentration n- des Driftabschnitts 1. Die Dotierungskonzentration des Kanalbereichs 10 definiert die Pinch-off-Spannung und sollte daher entsprechend eingestellt werden. Ferner kann der Kanalbereich 10 mit dem Abstandsbereich 9 in Kontakt sein, der typischerweise ebenfalls eine Dotierungskonzentration hat, die im Wesentlichen gleich ist wie die Dotierungskonzentration n- des Driftabschnitts 1. Daher wird ein unipolarer Stromverlauf zwischen dem Driftabschnitt 1 und den Sourcegebieten 5 durch den ersten Abschnitt 4, den Abstandsabschnitt 9 und den Kanalbereich 9 bereitgestellt. Da die Abstandsbereiche 9 in Bereichen, in welchen zwei angrenzende Bodygebiete 9 im Wesentlichen parallel zueinander verlaufen (siehe 1 und 2B), höher dotiert sind, tragen diese Bereiche aufgrund ihres verringerten Widerstands im Vergleich zu den niedrig dotierten Abstandsabschnitten 9 signifikant zu dem Stromverlauf im Durchlasszustand (2A) bei. Der Kanalbereich 10 kann mit mehreren Bodygebieten 3 und Sourcegebieten 5 in Kontakt sein. Dadurch können die jeweiligen Sourcegebiete 5 mehrerer oder einer Vielzahl von Zellen, von zum Beispiel einer Leistungshalbleitervorrichtung durch einen unipolaren Stromverlauf mit dem Driftabschnitt 1 verbunden werden.
  • Typischerweise ist die laterale Ausdehnung des Kanalbereichs 10 größer als seine vertikale Ausdehnung. Mit anderen Worten erstreckt sich der Kanalbereich 10 im Wesentlichen entlang einer lateralen Ebene. Ferner kann sich der Kanalbereich 10 zumindest teilweise in den Abstandsabschnitt 9 erstrecken oder teilweise auf dem Abstandsabschnitt 9 angeordnet und mit ihm in Kontakt sein. Die vertikale Stärke des Kanalbereichs 10 erstreckt sich typischerweise von etwa 500 nm zu etwa 3 µm.
  • Bei einer oder mehreren Ausführungsformen ist mindestens ein sechster Halbleiterbereich 6 vom zweiten Leitfähigkeitstyp auf dem Kanalbereich 10 angeordnet und mit ihm in Kontakt und bildet daher einen PN-Übergang. Typischerweise bildet der sechste Halbleiterbereich 6 einen Gate-Bereich. In der folgenden Beschreibung wird der Begriff „Gate-Bereich“ verwendet und umfasst den Begriff „sechster Halbleiterbereich“. Das sollte jedoch nicht als eine Einschränkung ausgelegt werden. Der Gate-Bereich 6 ist typischerweise auf dem Kanalbereich 10 angeordnet, so dass der Kanalbereich 10 zwischen den Bodygebiets 3 und dem Gate-Bereich 6 eingerichtet ist. Die Dotierungskonzentration des Gate-Bereichs 6 (p+ ) ist typischerweise höher als die Dotierungskonzentration des Bodygebiets 3.
  • Der Halbleiterkörper 20 kann ferner eine Gate-Elektrode 61 in Kontakt mit dem Gate-Bereich 6 aufweisen. Ferner können mehrere oder eine Vielzahl von Gate-Bereichen 6 mit einer gemeinsamen Gate-Elektrode 61 in Kontakt sein.
  • Die in 5A veranschaulichte Ausführungsform betrifft einen JFET, insbesondere einen vertikalen JFET. Wenn die Dotierstoffe wie in 5A angegeben verteilt sind, betrifft die veranschaulichte Ausführungsform einen n-Kanal-JFET. Wenn ein Spannungsunterschied zwischen der Sourceelektrode 51 und der Rückseitenelektrode 81 angelegt wird, kann ein elektrischer Strom zwischen den zwei Elektroden durch die n-Dotierungs-Zonen der 5A (Durchlasszustand) fließen. Die Sourceelektrode 51 kann geerdet sein, während eine positive Spannung, zum Beispiel von einigen V oder darüber an die Rückseitenelektrode 81 angelegt wird. Die Vorrichtung hat einen relativ niedrigen Widerstand, weil der Strom lateral weiter in den Driftabschnitt 1 durch den Stromausbreitungsabschnitt 2 ausgebreitet wird. Der Stromfluss oder der Widerstand der Vorrichtung kann nun durch eine typischerweise negative Gate-Spannung der Gate-Elektrode 61 gesteuert werden, die typischerweise in dem Bereich von etwa -10 V bis etwa -30 V liegt. Das ist darauf zurückzuführen, dass die Ausdehnung des Verarmungsbereichs um die PN-Übergänge durch die Gate-Spannung gesteuert werden kann. Da die Dotierungskonzentration der Regionen mit dem p-Dotierungstoff p+ (Bodygebiet 3, Gate-Bereiche 6) typischerweise höher ist als die Dotierungskonzentration des Kanalbereichs n, hat der Verarmungsbereich eine größere Ausdehnung in dem Kanalbereich 10. Höhere negative Gate-Spannungen entsprechen größeren Verarmungsbereichen und daher höheren Widerständen. Bei einer hohen negativen Schwell-Gate-Spannung wird die Vorrichtung ausgeschaltet (Sperrzustand). Zu beachten ist, dass in dem Fall eines p-Kanal-JFET, bei dem die Dotierung umgekehrt ist, eine hohe positive Gate-Source-Spannung erforderlich ist, um die Vorrichtung auszuschalten.
  • Bei einer oder mehreren Ausführungsformen ist eine Vielzahl von Zellen mit einer gemeinsamen Frontelektrode 51 und einer gemeinsamen Rückseitenelektrode 81 verbunden. Mit anderen Worten ist die Halbleitervorrichtung ein Leistungs-JFET, der den Driftbereich 21 aufweist, der wiederum den Driftabschnitt 1 und die strukturierte Stromausbreitungsschicht 22 umfasst. Die strukturierte Stromausbreitungsschicht 22 umfasst Bereiche mit unterschiedlichen Dotierungskonzentrationen: der Stromausbreitungsabschnitt 2 hat eine Dotierungskonzentration, die höher ist als die Dotierungskonzentration des Driftabschnitts 1 und der ersten Abschnitte 4. Ferner kann der Leistungs-JFET als ein vertikales Halbleiterelement ausgebildet werden.
  • Im Sperrzustand kann eine hohe elektrische Feldstärke an oder in der Nähe bestimmter PN-Übergänge des Halbleiterbauelements auftreten. Bei ausreichend hohen Spannungen kann ein elektrischer Durchbruch, zum Beispiel durch einen Lawinenprozess auftreten. Das beschränkt die Schaltfähigkeit der Halbleitervorrichtung. Wie in den 6 bis 9 ersichtlich, treten die höchsten elektrischen Felder gewöhnlich an oder nahe den Kanten und Ecken der PN-Übergänge auf und hängen von deren räumlicher Biegung ab. Insbesondere kann nahe an dem PN-Übergang zwischen dem Bodygebiet 3 und dem Driftabschnitt 1 eine hohe elektrische Feldstärke erwartet werden. Der Absolutwert der Feldstärke bei einem gegebenen Spannungsabfall hängt ferner von den Entfernungen zum Beispiel zwischen benachbarten Bodygebieten 3 und von den Dotierungskonzentrationen ab. Die 6 bis 9 veranschaulichen zweidimensionale Simulationen von Halbleitervorrichtungen, die keinen Stromausbreitungsabschnitt 2 oder keine Stromausbreitungsschicht 2 aufweisen. Abgesehen davon ist der Aufbau der Vorrichtungen, die für die Simulationen verwendet werden, im Wesentlichen ähnlich dem Aufbau, der in den 5A und 5B veranschaulicht ist. Der unterschiedliche Aufbau des Sourcegebiets 5 und der Vorderelektrode 51 in den 6 und 7 beeinflusst die Simulation nicht.
  • Die 6 und 7 entsprechen vertikalen Querschnitten durch Halbleitervorrichtungen. Da die 6 und 7 eine zweidimensionale Simulation sind, würden die veranschaulichten Strukturen in der Hauptsache einem Streifenlayout entsprechen, sie sind aber auch eine ausreichend gute Annäherung der Verteilung des elektrischen Felds vergleichbarer Layouts. Verglichen mit den 5A und 5B ist nur die Verteilung des elektrischen Felds auf der linken Hälfte der Vorrichtung dargestellt. In dem inaktiven Zustand wird die höchste absolute elektrische Feldstärke, in dem vertikalen Querschnitt, unter der Ecke des Bodygebiets 3 gegenüber einem nicht veranschaulichten benachbarten rechten Bodygebiet 3 beobachtet. Der seitliche Abstand der zwei benachbarten Körperbereiche 3 ist im Vergleich zu 6 in 7 etwa 2,4-mal größer. Das ergibt eine um etwa 7 % höhere maximale elektrische Feldstärke in der Vorrichtung. Die Durchbruchsspannung der Vorrichtung sinkt daher mit steigender lateraler Entfernung zwischen zwei Bodygebiete 3. Wenn mehrere Bodygebiete 3 daher zum Beispiel auf einem Gitter wie dem quadratischen Gitter, das in 1 veranschaulicht ist, angeordnet werden, wird erwartet, dass der Durchschlag nahe den Bodygebieten 3 und in Zonen zwischen mehr als zwei benachbarten, das heißt vier benachbarten Bodygebieten 3 in dem Fall des quadratischen Gitters auftritt. Das ist darauf zurückzuführen, dass die Entfernung b (siehe 1) zwischen diagonal benachbarten Bodygebieten 3 etwa 1,4-mal höher ist (für quadratische Bodygebiete 3 ausgerichtet parallel zu dem Gitter wie in 1) als zwischen benachbarten Bodygebieten 3 in Gitterrichtung.
  • Wenn man die typischerweisen Eckenrundung der Bodygebiete 3 berücksichtigt, ist die Entfernung b zwischen diagonal benachbarten Bodygebieten 3 etwa 2,5-mal größer als die Entfernung a in Gitterrichtung (1). Wenn ein Stromausbreitungsbereich 2 mit einer höheren Leitfähigkeit oder Dotierungskonzentration zusätzlich auf dem Driftbereich 1 bereitgestellt wird, ist die Verteilung des elektrischen Felds nahe den Bodygebieten 3 einer solchen Vorrichtung homogener, wenn erste Abschnitte 4 mit niedrigerer Leitfähigkeit nahe den kritischen Bereichen eingerichtet werden. Das ist darauf zurückzuführen, dass die elektrische Feldstärke in verarmten Bereichen mit niedriger Leitfähigkeit niedriger ist.
  • Zusätzlich ist die elektrische Feldstärke in dem Durchlasszustand unter dem PN-Übergang des Gate-Bereichs 6 höher, wenn die Beabstandung zwischen den benachbarten Bodygebieten 3 größer ist. Das ist quantitativ in 8 veranschaulicht. Die Kurven 11 und 12 entsprechen der elektrischen Feldstärke jeweils an dem rechten Rand der 7 und 8. Die y-Koordinate gibt die Entfernung von der oberen Fläche (erste Oberfläche 30) in relativen Einheiten an. Nahe dem Gate-Bereich 6 ist das elektrische Feld in dem Fall der weiter beabstandeten Bodygebiete 3 der 7 (Kurve 11) deutlich höher als bei den weniger beabstandeten Bodygebieten 3 (Kurve 12) der 6. Die elektrische Feldstärke wäre in dem Fall eines ununterbrochenen Stromausbreitungsbereichs sogar noch ausgeprägter.
  • Ferner wird die Verteilung des elektrischen Felds in der Nähe der Bodygebiete 3 von der Biegung der PN-Übergänge beeinflusst. Das ist qualitativ in 9 erklärt, die die Strom-Spannungs-Kenndaten von JFETs im Sperrzustand zeigt. Dabei entsprechen die durchgehenden Linien 13 und 14 Halbleitervorrichtungen wie die in 7 bzw. 6 veranschaulichten, die jeweils gerade PN-Übergänge zwischen Bodygebieten 3 und Abstandsabschnitten 9 haben, wobei die Linie 14 die Charakteristik einer Vorrichtung veranschaulicht, die eine größere laterale Beabstandung zwischen angrenzenden Bodygebieten hat. Bei mäßigen Spannungen fließt vergleichsweise nur niedriger Strom. Zu beachten ist, dass der Strom auf einer logarithmischen Skala eingetragen ist. Über einem bestimmten Schwellenwert steigt der Strom plötzlich mit der Spannung, das heißt, dass ein Lawinendurchbruch auftritt. Wie aufgrund der Verteilungen des elektrischen Felds der 6 und 7 erwartet werden kann, ist die Durchbruchsspannung für höhere Entfernungen zwischen benachbarten Körperbereichen 3 (7) niedriger.
  • Die gestrichelten Linien 15 und 16 betreffen ähnliche Simulationen in zylindrischer Symmetrie. Mit anderen Worten werden die Bodygebiete 3 als dünne Zylinder ausgebildet und haben daher in Projektion auf der ersten Ebene 40 eine runde oder gebogene Kontur. Die Entfernung zwischen benachbarten Bodygebieten 3 ist für die zwei Kurven 13 und 15 einerseits und für die zwei Kurven 14 und 16 andererseits gleich. Die durchgehenden Linien 13 und 14 entsprechen einer Halbleitervorrichtung mit Bodygebieten 3, die parallel zueinander verlaufen ohne irgendeine seitliche Biegung, zum Beispiel auf einem eindimensionalen Gitter eingerichtet. Wie man beim Vergleichen der gestrichelten und der durchgehenden Linien erkennt, verringert jede Abweichung von der geraden Form der Bodygebiete 3, wie eine Biegung, die Durchbruchsspannung. Die Verringerung der Durchbruchsspannung hängt weitgehend von der Biegung und der Dotierung ab. Sie kann im Fall von Leistungshalbleitervorrichtungen mehrere 100 V betragen.
  • Um die Gesamtleistung der Vorrichtung zu verbessern, können die kritischen Bereiche der Bodygebiete 3 in der Nähe der Ecken oder da, wo die Form des Bodygebiets 3 seitlich gebogen ist, im Sperrzustand durch eine strukturierte Stromausbreitungsschicht 22 entschärft werden. Mit anderen Worten wird die Stromausbreitungsschicht 22 nicht in Bereichen ausgebildet, in welchen die Bodygebiete eine gebogene Außengrenze haben. Zu diesem Zweck können erste Abschnitte 4 mit einer niedrigeren Dotierungskonzentration auf dem Driftabschnitt 1 und nahe den kritischen Bereichen mit hoher Feldstärke eingerichtet werden.
  • Zu bemerken ist, dass eine hohe Dotierungskonzentration des Driftbereichs 21 in der Nähe der Bodygebiete typischerweise die Feldlast im Sperrzustand erhöht. Das Einrichten einer homogenen Stromausbreitungsschicht, die eine höhere Dotierungskonzentration hat als der Driftabschnitt 1, zwischen dem Driftabschnitt 1 und den Bodygebieten 3, führt typischerweise zu einem Sinken der Durchbruchsspannung. Durch Gebrauch eines strukturierten Ausbreitungsbereichs oder einer strukturierten Ausbreitungsschicht 22 wird die erhöhte Feldlast zumindest teilweise in kritischen Bereichen mit hoher elektrischer Feldstärke durch die ersten Abschnitte 4 ausgeglichen. Gleichzeitig kann der Widerstand im Durchlasszustand deutlich verringert werden. Typischerweise wird der Widerstand in Durchlasszustand bis zu einigen Zehn Prozent verringert. Je nach der Aufgabe der Vorrichtung kann der Ausgleich zwischen Durchbruchsspannung und Widerstand im Durchlasszustand zum Beispiel durch die Dotierungskonzentration des Stromausbreitungsabschnitts 2, die vertikale Stärke des strukturierten Stromausbreitungsbereichs oder der strukturierten Stromausbreitungsschicht 22 sowie die Position und seitliche Form, das heißt den Umriss in einer Draufsicht der ersten Abschnitte 4 angepasst werden.
  • Das Konzept einer strukturierten oder Verbund-Stromausbreitungsschicht 2 kann auch auf andere Halbleitervorrichtungen, wie zum Beispiel IGBTs (Insulated Gate Bipolartransistor) oder MOSFETs, insbesondere die vertikalen Leistungs-MOSFETs angewandt werden. In dem letzteren Fall kann die strukturierte Stromausbreitungsschicht 2 zum Beispiel verwendet werden, um den Widerstand in Durchlassvorspannung zu verringern und kritische Bereiche in der Nähe von PN-Übergängen in Sperr-Vorspannung, die während des Betriebs der Vorrichtung auftreten können, zu schützen.
  • Ein Beispiel eines MOSFET ist in 5B veranschaulicht. Anders als der JFET, der in 5A veranschaulicht ist, ist auf dem Bodygebiet 3 kein Kanalbereich 10 ausgebildet. Vielmehr ist nahe an den Bodygebieten 3 eine Gate-Elektrode 100 angeordnet, um einen Umkehrkanal zwischen den Sourcegebieten 5 und dem Abstandsabschnitt 9 zu verursachen. Der Stromausbreitungsbereich 22 kann wie oben beschrieben aufgebaut werden.
  • In dem Fall eines IGBT ist ein Emittergebiet 8 vom ersten Leitfähigkeitstyp (typischerweise p+ ) an Stelle des Drainbereichs 8 an der zweiten Oberfläche 31 ausgebildet. Die Rückseitenelektrode 81 berührt dann das Emittergebiet 8.
  • Bei einer weiteren Ausführungsform wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt. Es umfasst den Prozess des Bereitstellens eines Halbleiterkörpers 20 vom ersten Leitfähigkeitstyp, der die erste Dotierungskonzentration hat. Ferner wird ein Verfahren zum Ausbilden eines Stromausbreitungsabschnitts 2 vom zweiten Leitfähigkeitstyp und der zweiten Dotierungskonzentration, die höher ist als die erste Dotierungskonzentration, beschrieben. Der Prozess wird derart ausgeführt, dass der Stromausbreitungsabschnitt in der ersten Ebene 40 auf einem Driftabschnitt 1 des Driftbereichs 21 angeordnet ist, wobei der Driftbereich 21 ferner erste Abschnitte 4 vom ersten Leitfähigkeitstyp aufweist, die eine niedrigere Dotierungskonzentration als der Stromausbreitungsabschnitt 2 haben und die teilweise von dem Stromausbreitungsabschnitt 2 umgeben sind.
  • Bei einer oder mehreren Ausführungsformen weist das Verfahren zum Erzeugen einer Halbleitervorrichtung einen Prozess zum Ausbilden von Sourcegebieten 5 vom ersten Leitfähigkeitstyp auf jedem der Bodygebiete 3 auf.
  • Das Ausbilden der unterschiedlichen Halbleiterbereiche und -abschnitte kann das Aufbringen eines Halbleitermaterials umfassen, wie zum Beispiel das Herstellen epitaktischer Schichten auf dem Halbleiterkörper 20 oder dem Substrat. Ionenimplantation kann zum Ausbilden der verschiedenen Halbleiterbereiche und - abschnitte verwendet werden.
  • Typischerweise wird der strukturierte Stromausbreitungsbereich 22 nach dem Ausbilden der Body- und Sourcegebiete ausgebildet.
  • Bei einer oder mehreren Ausführungsformen werden die Bodygebiete 3 und die Sourcegebiete 5 in einer selbstjustierten Art durch isotropes nasschemisches Ätzen einer ersten Implantationsmaske ausgebildet. Typischerweise wird eine Oxidmaske verwendet. Es werden Öffnungen in der ersten Implantationsmaske ausgebildet, um die Lage der Sourcegebiete zu definieren. Nach dem Implantieren eines geeigneten Dotierstoffs in dem Halbleiterkörper zum Bilden der Sourcegebiete 5, wird die Implantationsmaske isotrop geätzt, um die Maskenöffnungen zu vergrößern. Die geätzte erste Implantationsmaske kann dann zum Implantieren der Bodygebiete 3 verwendet werden. Dabei werden die Bodygebiete 3 und Sourcegebiete 5 zueinander selbstjustiert ausgebildet. In dem Fall einer Maske mit quadratischen Öffnungen für die Implantation der Sourcegebiete 5 wird eine Maske, die gerundete Quadrate aufweist, durch den Ätzprozess erzeugt. Das kann zu einer Halbleitervorrichtung wie in 1 veranschaulicht führen.
  • Die erste Maske kann ferner verwendet werden, um Ausrichtungsmarkierungen in dem ersten Halbleiter zum Ausrichten darauf folgender lithografischer Masken auszubilden.
  • Der strukturierte Stromausbreitungsbereich 22 kann durch einen Ionenimplantationsprozess ausgebildet werden, der eine zweite Implantationsmaske verwendet, die die Bereiche der ersten Abschnitte 4 deckt. Typischerweise wird als zweite Implantationsmaske eine Resistmaske verwendet. Derart werden der Driftabschnitt 1 und die ersten Abschnitte 4 so ausgebildet, dass sie im Wesentlichen die gleiche Dotierungskonzentration haben. Die Implantation wird so ausgeführt, dass sich der Implantationsbereich in vertikaler Richtung von unterhalb der Bodygebiete (inklusive Stromausbreitungsbereich) bis zu der Oberfläche des Halbleiterkörpers hinauf erstreckt. Dadurch werden auch die Abstandsabschnitte 9 zwischen parallel verlaufenden Bodygebieten dotiert. Obwohl der Dotierstoff auch in die Bodygebiete implantiert werden kann, wirkt sich das nicht signifikant auf die Dotierungskonzentration der Bodygebiete aus, da diese eine höhere Dotierungskonzentration als die Dotierungskonzentration des Stromausbreitungsbereichs haben.

Claims (18)

  1. Halbleitervorrichtung, aufweisend: - einen Driftabschnitt (1) vom ersten Leitfähigkeitstyp, der eine erste Dotierungskonzentration aufweist; - voneinander beabstandete Bodygebiete (3) vom zweiten Leitfähigkeitstyp, die auf dem Driftabschnitt (1) angeordnet sind; - einen Stromausbreitungsabschnitt (2) vom ersten Leitfähigkeitstyp, der in einer ersten Ebene (40) zwischen dem Driftabschnitt (1) und den Bodygebieten (3) angeordnet ist, wobei der Stromausbreitungsabschnitt (2) eine zweite Dotierungskonzentration aufweist, die höher ist als die erste Dotierungskonzentration, und - voneinander beabstandete erste Abschnitte (4) vom ersten Leitfähigkeitstyp, die in der ersten Ebene (40) und auf dem Driftabschnitt (1) angeordnet sind und von dem Stromausbreitungsabschnitt (2) umgeben sind, wobei die ersten Abschnitte (4) eine dritte Dotierungskonzentration aufweisen, die niedriger ist als die zweite Dotierungskonzentration, wobei die Bodygebiete (3) in einer gitterartigen Anordnung angeordnet sind, wobei die ersten Abschnitte (4) in einem Bereich angeordnet sind, in dem, in Projektion auf die erste Ebene (40), die Kontur der Bodygebiete (3) mindestens teilweise gebogen ist.
  2. Halbleitervorrichtung nach Anspruch 1, die weiterhin in einem Querschnitt senkrecht zu der ersten Ebene Abstandsabschnitte (9) vom ersten Leitfähigkeitstyp aufweist, die zwischen angrenzenden Bodygebieten (3) eingerichtet sind.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Abstandsabschnitte (9) auf und in Kontakt mit den ersten Abschnitten (4) angeordnet sind.
  4. Halbleitervorrichtung nach einem der beiden vorhergehenden Ansprüche, wobei die Abstandsabschnitte (9) in Bereichen, in welchen zwei jeweils angrenzende Bodygebiete (3) in einer lateralen Richtung, die zur ersten Ebene (40) parallel ist, parallel zueinander verlaufen, höher dotiert sind als in den verbleibenden Bereichen.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der in Projektion auf die erste Ebene (40) ein jeweiliger erster Abschnitt (4) zwischen benachbarten Bodygebieten (3) in einem Bereich angeordnet ist, der von mindestens vier benachbarten Bodygebieten definiert ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Bodygebiete (3) und jeweils angrenzende der ersten Abschnitte (4) in einer Projektion auf die erste Ebene (40) teilweise überlappen.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der ein Sourcegebiet (5) vom ersten Leitfähigkeitstyp auf jedem der Bodygebiete (3) angeordnet ist, und wobei der Driftabschnitt (1) auf einem Drainbereich (8) vom ersten Leitfähigkeitstyp angeordnet ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner aufweisend: - einen Kanalbereich (10) vom ersten Leitfähigkeitstyp, der auf den Bodygebieten (3) angeordnet ist, und - mindestens einen Gate-Bereich (6) vom zweiten Leitfähigkeitstyp, der auf dem Kanalbereich (10) angeordnet ist, so dass der Kanalbereich (10) zwischen den Bodygebieten (3) und dem Gate-Bereich (6) angeordnet ist.
  9. Halbleitervorrichtung mit einem Halbleiterkörper, aufweisend: - einen ersten Halbleiterbereich (1) vom ersten Leitfähigkeitstyp, der eine erste Dotierungskonzentration aufweist; - einen zweiten Halbleiterbereich (22) vom ersten Leitfähigkeitstyp, der auf dem ersten Halbleiterbereich (1) und in einer ersten Ebene (40) angeordnet ist, wobei der zweite Halbleiterbereich (22) aufweist: - mindestens einen ersten Abschnitt (4), der eine dritte Dotierungskonzentration aufweist, und - einen zweiten Abschnitt (2), der eine zweite Dotierungskonzentration aufweist, die höher ist als die erste und die dritte Dotierungskonzentration; und - mindestens einen dritten Halbleiterbereich (3) vom zweiten Leitfähigkeitstyp, der auf dem zweiten Abschnitt (2) des zweiten Halbleiterbereichs (22) angeordnet ist, wobei der mindestens eine erste Abschnitt (4) an den zweiten Abschnitt (2) angrenzt und in einem Bereich angeordnet ist, in dem die Kontur des dritten Halbleiterbereichs (3) bei einer Projektion auf die erste Ebene (40) gebogen ist, und der mindestens eine erste Abschnitt (4) in der Projektion auf die erste Ebene (40) von dem zweiten Abschnitt (2) umgeben ist.
  10. Halbleitervorrichtung nach Anspruch 9, bei der die dritte Dotierungskonzentration gleich der ersten Dotierungskonzentration ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, die eine Vielzahl dritter Halbleiterbereiche (3) aufweist, die gitterartig angeordnet sind.
  12. Halbleitervorrichtung nach Anspruch 11, die ersten Abschnitte (4) in einer gitterartigen Anordnung angeordnet sind, die in Bezug auf die Anordnung der dritten Halbleiterbereiche (3) versetzt ist.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, bei der in Projektion auf die erste Ebene (40) ein jeweiliger erster Abschnitt (4) zentral zwischen benachbarten dritten Halbleiterbereichen (3) angeordnet ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, bei der in Projektion auf die erste Ebene (40) ein jeweiliger erster Abschnitt (4) an die benachbarten dritten Halbleiterbereiche (3) angrenzt.
  15. Verfahren zum Bilden einer Halbleitervorrichtung, aufweisend: - Bereitstellen eines Halbleiterkörpers (20) vom ersten Leitfähigkeitstyp, der eine erste Dotierungskonzentration aufweist; - Ausbilden eines Stromausbreitungsabschnitts (2) vom ersten Leitfähigkeitstyp, der eine zweite Dotierungskonzentration aufweist, die höher ist als die erste Dotierungskonzentration, so dass der Stromausbreitungsabschnitt (2) in einer ersten Ebene (40) auf einem Driftabschnitt angeordnet ist und teilweise erste Abschnitte (4) vom ersten Leitfähigkeitstyp umgibt, wobei die ersten Abschnitte (4) eine dritte Dotierungskonzentration aufweisen, die niedriger ist als die zweite Dotierungskonzentration; und - Ausbilden beabstandeter Bodygebiete (3) vom zweiten Leitfähigkeitstyp auf dem Stromausbreitungsabschnitt (2), derart, dass die Bodygebiete (3) in einer gitterartigen Anordnung angeordnet sind und die ersten Abschnitte (4) in einem Bereich angeordnet sind, in dem, in Projektion auf die erste Ebene (40), die Kontur der Bodygebiete (3) mindestens teilweise gebogen ist.
  16. Verfahren nach Anspruch 15, weiterhin aufweisend: - Ausbilden von Sourcegebieten (5) vom ersten Leitfähigkeitstyp auf jedem der Bodygebiete (3).
  17. Verfahren nach Anspruch 16, wobei das Ausbilden der Bodygebiete und Sourcegebiete aufweist: - Bereitstellen einer Maske; - Ausbilden der Sourcegebiete (5) durch Ionenimplantation unter Einsatz der Maske; - teilweises isotropes Ätzen der Maske, und - Ausbilden der Bodygebiete (3) durch Ionenimplantation unter Einsatz der geätzten Maske.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Ausbilden des Stromausbreitungsabschnitts (2) das Aufbringen eines Halbleitermaterials umfasst.
DE102008047998.5A 2007-09-20 2008-09-19 Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung Active DE102008047998B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/858,264 2007-09-20
US11/858,264 US7772621B2 (en) 2007-09-20 2007-09-20 Semiconductor device with structured current spread region and method

Publications (2)

Publication Number Publication Date
DE102008047998A1 DE102008047998A1 (de) 2009-04-16
DE102008047998B4 true DE102008047998B4 (de) 2019-11-14

Family

ID=40435687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008047998.5A Active DE102008047998B4 (de) 2007-09-20 2008-09-19 Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US7772621B2 (de)
DE (1) DE102008047998B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314695A1 (en) * 2009-06-10 2010-12-16 International Rectifier Corporation Self-aligned vertical group III-V transistor and method for fabricated same
JP2011040675A (ja) * 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体装置
US20140055901A1 (en) * 2012-08-25 2014-02-27 North Carolina State University Solid state fault isolation devices and methods
US9472684B2 (en) 2012-11-13 2016-10-18 Avogy, Inc. Lateral GaN JFET with vertical drift region
US9035322B2 (en) * 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
US9202910B2 (en) * 2013-04-30 2015-12-01 Infineon Technologies Austria Ag Lateral power semiconductor device and method for manufacturing a lateral power semiconductor device
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US9029974B2 (en) * 2013-09-11 2015-05-12 Infineon Technologies Ag Semiconductor device, junction field effect transistor and vertical field effect transistor
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
DE102015103072B4 (de) 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
US9570438B1 (en) 2015-08-04 2017-02-14 Infineon Technologies Austria Ag Avalanche-rugged quasi-vertical HEMT
CN111354777A (zh) * 2018-12-24 2020-06-30 东南大学 一种低导通电阻的异质结半导体器件
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
US11139394B2 (en) * 2019-08-30 2021-10-05 Semiconductor Components Industries, Llc Silicon carbide field-effect transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US20040119076A1 (en) * 2002-12-20 2004-06-24 Sei-Hyung Ryu Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical JFET limited silicon carbide metal- oxide semiconductor field effect transistors
DE10350160A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor mit hoher Druckbruchspannung und Verfahren zur Herstellung eines Sperrschicht-Feldeffektransistors
JP2006019608A (ja) * 2004-07-05 2006-01-19 Matsushita Electric Ind Co Ltd Misfetデバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959808A (en) 1974-09-19 1976-05-25 Northern Electric Company Limited Variable stripe width semiconductor laser
GB9216599D0 (en) * 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
DE10213534B4 (de) * 2002-03-26 2007-06-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schaltelement und Randelement
US20080157117A1 (en) * 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US20040119076A1 (en) * 2002-12-20 2004-06-24 Sei-Hyung Ryu Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical JFET limited silicon carbide metal- oxide semiconductor field effect transistors
DE10350160A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor mit hoher Druckbruchspannung und Verfahren zur Herstellung eines Sperrschicht-Feldeffektransistors
JP2006019608A (ja) * 2004-07-05 2006-01-19 Matsushita Electric Ind Co Ltd Misfetデバイス

Also Published As

Publication number Publication date
DE102008047998A1 (de) 2009-04-16
US20090078971A1 (en) 2009-03-26
US7772621B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
DE102008047998B4 (de) Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE19701189B4 (de) Halbleiterbauteil
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102010016371B4 (de) Halbleitervorrichtung
DE112012007207B4 (de) Halbleitervorrichtung
DE112013004981T5 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE112010005626T5 (de) Halbleitervorrichtung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112015007172T5 (de) Siliciumcarbid-halbleitereinheit
DE112012000611T5 (de) Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE112016006380T5 (de) Halbleiterbauelement
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE102017114568A1 (de) Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
DE102015112729A1 (de) Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung
DE102018128207A1 (de) Schaltelement und herstellungsverfahren desselben
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029800000

Ipc: H01L0029808000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative