DE112015007172T5 - Siliciumcarbid-halbleitereinheit - Google Patents

Siliciumcarbid-halbleitereinheit Download PDF

Info

Publication number
DE112015007172T5
DE112015007172T5 DE112015007172.5T DE112015007172T DE112015007172T5 DE 112015007172 T5 DE112015007172 T5 DE 112015007172T5 DE 112015007172 T DE112015007172 T DE 112015007172T DE 112015007172 T5 DE112015007172 T5 DE 112015007172T5
Authority
DE
Germany
Prior art keywords
layer
region
silicon carbide
cell
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015007172.5T
Other languages
English (en)
Other versions
DE112015007172B4 (de
Inventor
Rina Tanaka
Katsutoshi Sugawara
Yasuhiro Kagawa
Naruhisa Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015007172T5 publication Critical patent/DE112015007172T5/de
Application granted granted Critical
Publication of DE112015007172B4 publication Critical patent/DE112015007172B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

An einem Siliciumcarbid-Einkristall-Substrat (1) sind folgende Komponenten angeordnet: eine Driftschicht (2) eines ersten Leitfähigkeitstyps, die eine erste Störstellenkonzentration aufweist, ein Körperbereich (5) eines zweiten Leitfähigkeitstyps sowie ein Source-Bereich (3) des ersten Leitfähigkeitstyps. In jedem von einem ersten Zellenbereich (CL1) und einem zweiten Zellenbereich (CL2) bedeckt eine Gate-Isolierschicht (9) einen Graben (7), der den Source-Bereich (3) und den Körperbereich (5) durchdringt und bis zu der Driftschicht (2) reicht. Die Gate-Elektrode (10) ist in dem Graben (7) angeordnet. In dem ersten Zellenbereich (CL1) ist zwischen der Driftschicht (2) und dem Körperbereich (5) eine Schicht (6) mit einer hohen Konzentration des ersten Leitfähigkeitstyps angeordnet und weist eine zweite Störstellenkonzentration auf, die höher als die erste Störstellenkonzentration ist. In dem zweiten Zellenbereich (CL2) ist zwischen der Driftschicht (2) und dem Körperbereich (5) eine Strombegrenzungsschicht (14) angeordnet und weist den ersten Leitfähigkeitstyp sowie eine dritte Störstellenkonzentration auf, die höher als die erste Störstellenkonzentration und geringer als die zweite Störstellenkonzentration ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleitereinheit und insbesondere auf eine Leistungs-Halbleitereinheit mit einer Gate-Elektrode, die in einem mit einer Gate-Isolierschicht bedeckten Graben angeordnet ist.
  • STAND DER TECHNIK
  • Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) werden weit verbreitet als Leistungs-Schaltelemente verwendet. MOSFETs sind grob in einen planaren Typ, der eine flache Oberfläche an einem Halbleiterwafer als einen Kanal verwendet, und einen Typ mit einem Graben-Gate klassifiziert, der eine seitliche Oberfläche eines Grabens, der an einer Halbleiterwaferoberfläche ausgebildet ist, als einen Kanal verwendet. Bei dem Typ mit einem Graben-Gate kann eine Reduzierung des Zellen-Abstands die Kanalbreitendichte erhöhen. Dies kann den EIN-Widerstand begrenzen, ohne die Elementabmessung zu vergrößern.
  • Darüber hinaus ist die Struktur des Typs mit einem Graben-Gate selbst dafür geeignet, den EIN-Widerstand zu begrenzen. Im Fall eines MOSFET vom planaren Typ, der einen n-Kanal aufweist, ist zum Beispiel für jede Zelle eine Mulde vom p-Typ für die Bildung eines Kanals an einer Driftschicht vom n-Typ ausgebildet. Ein Paar benachbarter Mulden vom p-Typ ordnen eine Driftschicht vom n-Typ sandwichartig an und bilden parasitär einen JFET-Bereich.
  • Auf diese Weise weist ein MOSFET vom planaren Typ parasitär einen JFET-Bereich zwischen benachbarten Zellen auf. Eine Widerstandskomponente, die von einem JFET-Bereich herrührt, d.h. ein JFET-Widerstand, beeinflusst den MOSFET so, dass der EIN-Widerstand höher wird. Die Verwendung einer Struktur vom Typ mit einem Graben-Gate kann die Bildung eines JFET-Bereichs des vorstehend beschriebenen Typs aufgrund der Struktur vermeiden. Dies kann daher den EIN-Widerstand begrenzen.
  • Andererseits konzentriert sich ein elektrisches Feld bei dem Typ mit einem Graben-Gate tendenziell an der Bodenfläche eines Grabens, der sich von der oberen Oberfläche eines Halbleiterwafers zu dessen unterer Oberfläche erstreckt, und aufgrund der Form eines Bereichs des Grabenbodens kann eine intensivere Konzentration eines elektrischen Felds auftreten. Dies bewirkt, dass leicht ein hohes elektrisches Feld an der Gate-Isolierschicht an der Bodenfläche des Grabens anliegen kann. Insbesondere dann, wenn Siliciumcarbid als Halbleiter mit einer breiten Bandlücke als Halbleitermaterial eingesetzt wird, kann ein besonders hohes elektrisches Feld an der Gate-Isolierschicht anliegen.
  • Dies ist darin begründet, dass das hohe elektrische Durchschlagfeld von Siliciumcarbid häufig dazu verwendet wird, eine hohe Stehspannung zu erzielen, und in diesem Fall liegt zu einem AUS-Zeitpunkt des MOSFET ein hohes elektrisches Feld an der Gate-Isolierschicht an. In diesem Fall muss die Sicherstellung der Zuverlässigkeit einer Gate-Isolierschicht, typischerweise einer Gate-Oxidschicht, geprüft werden.
  • Die Japanische Patentanmeldungs-Offenlegungsschrift JP 2012-238 887 A (Patentdokument 1) offenbart zum Beispiel einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit einer Graben-Gate-Struktur als eine Siliciumcarbid-Halbleitereinheit. Dieser MOSFET weist eine p+-Schicht in Kontakt mit einer Driftschicht vom n-Typ an dem unteren Bereich eines Grabens auf. Dies relaxiert das zum AUS-Zeitpunkt des MOSFET an einer Gate-Isolierschicht anliegende elektrische Feld.
  • Der MOSFET ist außerdem mit einer Strom-Ausbreitungsschicht vom n-Typ versehen, die zwischen einer Basisschicht vom p-Typ und einer Driftschicht vom n-Typ ausgebildet ist und eine Störstellenkonzentration aufweist, die höher als jene der Driftschicht vom n-Typ ist. Die Strom-Ausbreitungsschicht vom n-Typ breitet einen Strompfad in der lateralen Richtung eines Elements aus, um die Konzentration eines Strompfads in der Driftschicht vom n-Typ auf einen Bereich in der Nähe des Grabens zu relaxieren. Dies reduziert den EIN-Widerstand des MOSFET.
  • STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2012-238 887 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Wie vorstehend beschrieben, wird eine Struktur vom Typ mit einem Graben-Gate allgemein als eine Struktur angesehen, die in Bezug auf die Vermeidung eines JFET-Widerstands effektiv ist. Die derzeitigen Erfinder haben das Augenmerk jedoch auf die Tatsache gerichtet, dass auch der Typ mit einem Graben-Gate den JFET-Widerstand nicht vollständig beseitigen kann. Wenn sich ein MOSFT vom n-Kanal-Typ zum Beispiel im EIN-Zustand befindet, dann müssen Elektronen, die durch einen Kanal hindurch strömen, der durch einen Körperbereich vom p-Typ gebildet wird, der einem Graben gegenüberliegt, zwischen einem Bereich des Grabens, der sich in einer Driftschicht vom n-Typ erstreckt, und einer Verarmungsschicht hindurch strömen, die sich von dem Körperbereich aus erstreckt, bevor sie sich in die Driftschicht hinein ausbreiten.
  • Das heißt, der Leitungspfad von Elektronen ist verengt. Dies zeigt an, dass eine Art von JFET-Widerstand existiert. Insbesondere dann, wenn ein Grabenbodenbereich mit einer Grabenbodenflächen-Schutzschicht vom p-Typ für eine Relaxation eines elektrischen Felds versehen ist, wird ein Strompfad zwischen einer Verarmungsschicht, die sich von dem Körperbereich vom p-Typ aus erstreckt, und einer Verarmungsschicht verengt, die sich von der Grabenbodenflächen-Schutzschicht vom p-Typ aus erstreckt. Dies erhöht tendenziell den JFET-Widerstand. Demzufolge ist der EIN-Widerstand des MOSFET tendenziell hoch.
  • Als ein Verfahren zum Reduzieren des EIN-Widerstands gibt es eine denkbare Technik, bei der das Fließen eines Stroms unterstützt wird, indem eine Struktur angeordnet wird, um den Strom weit in eine Driftschicht vom n-Typ hinein auszubreiten, wie eine Strom-Ausbreitungsschicht bei der in dem vorstehend beschriebenen Patentdokument offenbarten Technik. Andererseits weist ein MOSFET einen Bereich auf, in dem sich ein Strom tendenziell konzentriert (der im Folgenden als ein „Stromkonzentrationsbereich“ bezeichnet wird). Die Unterstützung auch eines Stroms, der in einem derartigen Bereich fließt, kann die Zuverlässigkeit des MOSFET aufgrund eines übermäßigen Stroms reduzieren.
  • Wenn zum Beispiel ein Bonding-Draht mit einer Source-Kontaktstelle einer Halbleitereinheit verbunden wird, um eine elektrische Verbindung mit dem Außenbereich der Halbleitereinheit einzurichten, konzentriert sich ein Strom tendenziell mehr in einem Bereich unmittelbar unterhalb der Bonding-Position des Bonding-Drahts als in anderen Bereichen. Ferner erhöht eine Unterstützung des Fließens eines Stroms in diesem Bereich lokal übermäßig eine Stromdichte. Dies kann die Zuverlässigkeit des MOSFET reduzieren.
  • Das vorstehend beschriebene Problem kann ungeachtet des Vorhandenseins/des Fehlens einer Grabenbodenflächen-Schutzschicht und des Leitfähigkeitstyps eines Kanals auftreten. Darüber hinaus ist es möglich, dass das Problem nicht nur in MOSFETs vom Typ mit einem Graben-Gate auftritt, sondern auch in anderen Typen von Halbleitereinheiten, wie beispielsweise bei IGBTs vom Typ mit einem Graben-Gate.
  • Die vorliegende Erfindung ist konzipiert worden, um das vorstehend beschriebene Problem zu lösen, und ihre Aufgabe besteht darin, eine Siliciumcarbid-Halbleitereinheit anzugeben, die eine hohe Zuverlässigkeit gewährleisten kann, während der EIN-Widerstand reduziert ist.
  • Mittel zum Lösen des Problems
  • Eine Siliciumcarbid-Halbleitereinheit gemäß einem Aspekt der vorliegenden Erfindung weist Folgendes auf: ein Siliciumcarbid-Einkristall-Substrat, eine Driftschicht, einen Körperbereich, einen Source-Bereich, eine Gate-Isolierschicht, eine Gate-Elektrode, eine Schicht mit einer hohen Konzentration, eine Strombegrenzungsschicht, eine Source-Elektrode sowie eine Drain-Elektrode. Die Driftschicht ist an dem Siliciumcarbid-Einkristall-Substrat ausgebildet, ist aus Siliciumcarbid hergestellt und weist einen ersten Leitfähigkeitstyp und eine erste Störstellenkonzentration auf. Der Körperbereich ist an der Driftschicht angeordnet und weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Der Source-Bereich ist an dem Körperbereich angeordnet und weist den ersten Leitfähigkeitstyp auf.
  • In jedem von einem ersten Zellenbereich und einem zweiten Zellenbereich bedeckt die Gate-Isolierschicht einen Graben, der den Source-Bereich und den Körperbereich durchdringt und bis zu der Driftschicht reicht. Die Gate-Elektrode ist in dem Graben angeordnet. In dem ersten Zellenbereich ist die Schicht mit einer hohen Konzentration zwischen der Driftschicht und dem Körperbereich angeordnet und weist den ersten Leitfähigkeitstyp und eine zweite Störstellenkonzentration auf, die höher als die erste Störstellenkonzentration ist.
  • In dem zweiten Zellenbereich ist die Strombegrenzungsschicht zwischen der Driftschicht und dem Körperbereich angeordnet und weist den ersten Leitfähigkeitstyp und eine dritte Störstellenkonzentration auf, die höher als die erste Störstellenkonzentration und geringer als die zweite Störstellenkonzentration ist. Die Source-Elektrode ist mit dem Source-Bereich elektrisch verbunden. Die Drain-Elektrode ist mit dem Siliciumcarbid-Einkristall-Substrat elektrisch verbunden.
  • Eine Siliciumcarbid-Halbleitereinheit gemäß einem weiteren Aspekt der vorliegenden Erfindung weist Folgendes auf: ein Siliciumcarbid-Einkristall-Substrat, eine Driftschicht, einen Körperbereich, einen Source-Bereich, eine Gate-Isolierschicht, eine Gate-Elektrode, eine Schicht mit einer hohen Konzentration, eine Source-Elektrode sowie eine Drain-Elektrode. Die Driftschicht ist an dem Siliciumcarbid-Einkristall-Substrat angeordnet, ist aus Siliciumcarbid hergestellt und weist einen ersten Leitfähigkeitstyp und eine erste Störstellenkonzentration auf.
  • Der Körperbereich ist an der Driftschicht angeordnet und weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Der Source-Bereich ist an dem Körperbereich angeordnet und weist den ersten Leitfähigkeitstyp auf. Die Gate-Isolierschicht bedeckt in jedem von einem ersten Zellenbereich und einem zweiten Zellenbereich einen Graben, der den Source-Bereich und den Körperbereich durchdringt und bis zu der Driftschicht reicht. Die Gate-Elektrode ist in dem Graben angeordnet.
  • In dem ersten Zellenbereich ist die Schicht mit einer hohen Konzentration zwischen der Driftschicht und dem Körperbereich angeordnet und weist den ersten Leitfähigkeitstyp und eine zweite Störstellenkonzentration auf, die höher als die erste Störstellenkonzentration ist. Die Source-Elektrode ist mit dem Source-Bereich elektrisch verbunden. Die Drain-Elektrode ist mit dem Siliciumcarbid-Einkristall-Substrat elektrisch verbunden. In dem zweiten Zellenbereich befindet sich der Körperbereich in direktem Kontakt mit der Driftschicht.
  • Effekte der Erfindung
  • Beider Siliciumcarbid-Halbleitereinheit gemäß einem Aspekt der vorliegenden Erfindung ist die Schicht mit einer hohen Konzentration des ersten Leitfähigkeitstyps in dem ersten Zellenbereich zwischen der Driftschicht des ersten Leitfähigkeitstyps und dem Körperbereich angeordnet, um einen Strompfad in der Driftschicht weit auszudehnen. Dies reduziert den EIN-Widerstand. Andererseits ist die Strombegrenzungsschicht des ersten Leitfähigkeitstyps in dem zweiten Zellenbereich zwischen der Driftschicht und dem Körperbereich angeordnet. Die Störstellenkonzentration der Strombegrenzungsschicht ist geringer als jene der Schicht mit einer hohen Konzentration. Aus diesem Grund erstreckt sich in dem zweiten Zellenbereich tendenziell eine Verarmungsschicht von dem Körperbereich des zweiten Leitfähigkeitstyps aus.
  • Demzufolge ist der Strompfad in der Driftschicht verengt, und der Widerstand des Strompfads in dem zweiten Zellenbereich wird höher. Dies begrenzt einen Strom, der in dem zweiten Zellenbereich fließt. Dementsprechend kann ein Anordnen des zweiten Zellenbereichs derart, dass der Stromkonzentrationsbereich eingeschlossen ist, Schwankungen der Stromverteilung in der Halbleitereinheit begrenzen.
  • Dies kann einen Strom in dem Stromkonzentrationsbereich begrenzen, in dem das Auftreten einer Verschlechterung der Zuverlässigkeit besonders befürchtet wird. Mit der vorstehend beschriebenen Anordnung kann eine Siliciumcarbid-Halbleitereinheit erzielt werden, die eine hohe Zuverlässigkeit sicherstellen kann, während der EIN-Widerstand reduziert ist.
  • Gemäß der Siliciumcarbid-Halbleitereinheit in einem weiteren Aspekt der vorliegenden Erfindung ist die Schicht mit einer hohen Konzentration des ersten Leitfähigkeitstyps in dem ersten Zellenbereich zwischen der Driftschicht des ersten Leitfähigkeitstyps und dem Körperbereich angeordnet, um einen Strompfad in der Driftschicht weit auszudehnen. Dies reduziert den EIN-Widerstand. Andererseits befindet sich der Körperbereich in dem zweiten Zellenbereich in direktem Kontakt mit der Driftschicht.
  • Aus diesem Grund erstreckt sich in dem zweiten Zellenbereich tendenziell eine Verarmungsschicht von dem Körperbereich des zweiten Leitfähigkeitstyps aus. Demzufolge ist der Strompfad in der Driftschicht verengt, und der Widerstand des Strompfads in dem zweiten Zellenbereich wird höher. Dies begrenzt einen Strom, der in dem zweiten Zellenbereich fließt.
  • Dementsprechend kann ein Anordnen des zweiten Zellenbereichs derart, dass der Stromkonzentrationsbereich eingeschlossen ist, Schwankungen der Stromverteilung in der Halbleitereinheit begrenzen. Dies kann einen Strom in dem Stromkonzentrationsbereich begrenzen, in dem das Auftreten einer Verschlechterung der Zuverlässigkeit besonders befürchtet wird. Mit der vorstehend beschriebenen Anordnung kann eine Siliciumcarbid-Halbleitereinheit erzielt werden, die eine hohe Zuverlässigkeit sicherstellen kann, während der EIN-Widerstand reduziert ist.
  • Weiter Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der Erfindung und den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren sind:
    • 1 eine Teilschnittansicht entlang einer Linie I-I in 2, die schematisch eine Anordnung einer Siliciumcarbid-Halbleitereinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 eine Draufsicht, die schematisch die Anordnung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 3 eine Schnittansicht, die schematisch eine Anordnung entlang einer Linie III-III in 1 zeigt, während die Darstellung von Gate-Isolierschichten und Gate-Elektroden in Gräben weggelassen ist;
    • 4 eine Schnittansicht; die schematisch eine Anordnung entlang einer Linie IV-IV in 1 zeigt, während die Darstellung von Gate-Isolierschichten und Gate-Elektroden in Gräben weggelassen ist;
    • 5 eine Teilschnittansicht, die schematisch einen ersten Schritt in einem Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 eine Teilschnittansicht, die schematisch einen zweiten Schritt in dem Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 eine Teilschnittansicht, die schematisch einen dritten Schritt in dem Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 8 eine Teilschnittansicht, die schematisch einen vierten Schritt in dem Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 9 eine Ansicht, die ein Simulationsergebnis einer Stromdichteverteilung in einem ersten Zellenbereich bei der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 10 eine Ansicht, die ein Simulationsergebnis einer Stromdichteverteilung in einem zweiten Zellenbereich bei der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 11 eine Schnittansicht, die schematisch die Anordnung einer Siliciumcarbid-Halbleitereinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung entlang eines Querschnitts ähnlich jenem zeigt, der in 3 dargestellt ist, während die Darstellung von Gate-Isolierschichten und Gate-Elektroden in Gräben weggelassen ist;
    • 12 eine Schnittansicht, die schematisch die Anordnung der Siliciumcarbid-Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung entlang eines Querschnitts ähnlich jenem zeigt, der in 4 gezeigt ist, während die Darstellung von Gate-Isolierschichten und Gate-Elektroden in Gräben weggelassen ist;
    • 13 eine Teilschnittansicht, die schematisch die Anordnung einer Siliciumcarbid-Halbleitereinheit gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • 14 eine Teilschnittansicht, die schematisch die Anordnung einer Siliciumcarbid-Halbleitereinheit gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
    • 15 eine graphische Darstellung, die ein Simulationsergebnis der Relation zwischen dem EIN-Widerstand und der Grabentiefe einer Siliciumcarbid-Halbleitereinheit zeigt;
    • 16 eine Ansicht, die ein Simulationsergebnis einer Stromdichteverteilung in einem Zellenbereich, der eine Schicht mit einer hohen Konzentration aufweist, in einer Siliciumcarbid-Halbleitereinheit zeigt;
    • 17 eine Ansicht, die ein Simulationsergebnis einer Stromdichteverteilung in einem Zellenbereich, der keine Schicht mit einer hohen Konzentration aufweist, in einer Siliciumcarbid-Halbleitereinheit zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nachstehend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es ist anzumerken, dass die gleichen Bezugszeichen in den folgenden Zeichnungen die gleichen oder entsprechende Bereiche bezeichnen, und infolgedessen wird eine wiederholte Beschreibung der Bereiche und der entsprechenden Komponenten weggelassen.
  • Erste Ausführungsform
  • 1 ist eine Teilschnittansicht entlang einer Linie I-I in 2, die schematisch die Anordnung eines MOSFET 91 (einer Siliciumcarbid-Halbleitereinheit) gemäß dieser Ausführungsform zeigt. 2 ist eine Draufsicht, die schematisch die Anordnung des MOSFET 91 zeigt. Es ist anzumerken, dass 2 außerdem Bonding-Drähte 26 und 29 für eine externe elektrische Verbindung des MOSFET 91 zeigt. Die 3 und 4 sind schematische Schnittansichten jeweils entlang einer Linie III-III und einer Linie IV-IV in 1. Es ist anzumerken, dass die 3 und 4 die Darstellung von Gate-Isolierschichten 9 und Gate-Elektroden 10 in Gräben 7 weglassen, damit die Ansichten problemlos betrachtet werden können.
  • Der MOSFET 91 gemäß dieser Ausführungsform weist Folgendes auf: ein Substrat 1 (ein Siliciumcarbid-Einkristall-Substrat), eine Driftschicht 2, Source-Bereiche 3, Körperkontaktbereiche 4, Körperbereiche 5, Schichten 6 mit einer hohen Konzentration, Grabenbodenflächen-Schutzschichten 8, die Gate-Isolierschichten 9, die Gate-Elektroden 10, Source-Elektroden 11, eine Drain-Elektrode 12, Strombegrenzungsschichten 14, dielektrische Zwischenschichten 18, eine Source-Kontaktstelle 19, eine Gate-Kontaktstelle 20 sowie eine Gate-Verdrahtung 21. Die Driftschicht 2, die Körperbereiche 5, die Source-Bereiche 3, die Körperkontaktbereiche 4, die Grabenbodenflächen-Schutzschichten 8, die Schichten 6 mit einer hohen Konzentration sowie die Strombegrenzungsschichten 14 bilden eine Siliciumcarbid-Schicht, die an dem Substrat 1 angeordnet ist.
  • Das Substrat 1 und die Siliciumcarbid-Schicht, die an diesem ausgebildet ist, weisen einen aktiven Bereich als einen Bereich auf, in dem erste Zellenbereiche CL1 und ein zweiter Zellenbereich CL2 angeordnet sind. Der zweite Zellenbereich CL2 ist so angeordnet, dass er zumindest einen Stromkonzentrationsbereich einschließt, und die ersten Zellenbereiche CL1 sind in anderen Bereichen angeordnet. Die ersten Zellenbereiche CL1 und der zweite Zellenbereich CL2 weisen jeweils eine MOS-Struktur auf.
  • An der Außenseite des aktiven Bereichs ist ein Anschlussbereich 13 angeordnet. Der Anschlussbereich 13 umgibt bevorzugt den aktiven Bereich. Der Anschlussbereich 13 kann aus einer Schicht mit Störstellen des p-Typs gebildet sein, die an einer Oberfläche der Driftschicht 2 oder den Bodenflächen der Gräben ausgebildet ist, die in der Driftschicht 2 angeordnet sind.
  • Die Gräben 7 sind an einer Oberfläche (an der oberen Oberfläche in 1) der vorstehend beschriebenen Siliciumcarbid-Schicht angeordnet. In jedem von den ersten Bereichen CL1 und dem zweiten Bereich CL2 durchdringt der Graben 7 den Source-Bereich 3 und den Körperbereich 5 und reicht bis zu der Driftschicht 2. Bei dieser Ausführungsform durchdringt der Graben 7 in dem ersten Zellenbereich CL1 die Schicht 6 mit einer hohen Konzentration, und der Graben 7 in dem zweiten Zellenbereich CL2 durchdringt die Strombegrenzungsschicht 14.
  • Das Substrat 1 ist vom n-Typ (von einem ersten Leitfähigkeitstyp). Bei dem Substrat 1 handelt es sich um ein einkristallines Substrat, das aus Siliciumcarbid besteht. Dieses Siliciumcarbid weist bevorzugt eine hexagonale Kristallstruktur auf; in diesem Fall ist die Ebenenrichtung der Hauptoberfläche (der oberen Oberfläche in 1) des Substrats 1 zum Beispiel (0001) oder (03-38). Der Polytyp des Siliciumcarbids ist zum Beispiel 4H.
  • Die Driftschicht 2 ist an dem Substrat 1 ausgebildet. Die Driftschicht 2 ist aus Siliciumcarbid hergestellt. Die Driftschicht 2 ist vom n-Typ und weist eine erste Störstellenkonzentration auf. Die erste Störstellenkonzentration ist typischerweise geringer als die Störstellenkonzentration des Substrats 1, bevorzugt gleich 1 × 1014 cm-3 oder höher und geringer als 1 × 1017 cm-3.
  • Der Körperbereich 5 ist an der Driftschicht 2 angeordnet. Der Körperbereich 5 ist vom p-Typ (einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet). Die Konzentration von Akzeptor-Störstellen des Körperbereichs 5 ist bevorzugt gleich etwa 1 × 1014 cm-3 bis 2 × 1019 cm-3. Es ist anzumerken, dass die Störstellenkonzentration und die Dicke des Körperbereichs 5 möglicherweise nicht gleichmäßig sind.
  • Jeder Source-Bereich 3 ist an dem Körperbereich 5 angeordnet. Der Source-Bereich 3 ist vom n-Typ und weist eine Störstellenkonzentration auf, die höher als jene der Driftschicht 2 ist. Die Störstellenkonzentration des Source-Bereichs 3 ist zum Beispiel gleich etwa 1 ×1019 cm-3.
  • Jeder Körperkontaktbereich 4 ist an dem Körperbereich 5 angeordnet. Der Körperkontaktbereich 4 ist vom p-Typ und weist eine Störstellenkonzentration auf, die höher als jene des Körperbereichs 5 ist. Die Störstellenkonzentration des Körperkontaktbereichs 4 ist zum Beispiel gleich etwa 1 × 1020 cm-3.
  • Jede Grabenbodenflächen-Schutzschicht 8 ist von dem Substrat 1 und dem Körperbereich 5 getrennt und befindet sich in einer Schnittansicht (1) in Kontakt mit der Driftschicht 2. Die Grabenbodenflächen-Schutzschicht 8 ist vom p-Typ. Die Störstellenkonzentration der Grabenbodenflächen-Schutzschicht 8 ist zum Beispiel gleich etwa 5 × 1017 cm-3 bis 5 × 1018 cm-3. Bei dieser Ausführungsform befindet sich die Grabenbodenflächen-Schutzschicht 8 in Kontakt mit der Bodenfläche des Grabens 7.
  • Die Schicht 6 mit einer hohen Konzentration ist zwischen der Driftschicht 2 und dem Körperbereich 5 in dem ersten Zellenbereich CL1 angeordnet. Die Schicht 6 mit einer hohen Konzentration ist vom n-Typ und weist eine Störstellenkonzentration auf, die höher als jene der Driftschicht 2 ist (eine zweite Störstellenkonzentration, die höher als die erste Störstellenkonzentration ist). Die zweite Störstellenkonzentration ist bevorzugt gleich 1 × 1017 cm-3 oder höher und gleich 1 × 1018 cm-3 oder geringer.
  • Bei dieser Ausführungsform ist die Schicht 6 mit einer hohen Konzentration an einer Position flacher als die Bodenfläche der Grabenbodenflächen-Schutzschicht 8 angeordnet und befindet sich in Kontakt mit einem unteren Bereich des Körperbereichs 5. Darüber hinaus ist die Schicht 6 mit einer hohen Konzentration in dem gesamten ersten Zellenbereich CL1 angeordnet und wird teilweise von dem Graben 7 durchdrungen.
  • Die Strombegrenzungsschicht 14 ist zwischen der Driftschicht 2 und dem Körperbereich 5 in dem zweiten Zellenbereich CL2 angeordnet und befindet sich in Kontakt mit der Driftschicht 2. Die Strombegrenzungsschicht 14 befindet sich außerdem in Kontakt mit einer seitlichen Oberfläche des Grabens 7. Die Strombegrenzungsschicht 14 ist vom n-Typ und weist eine Störstellenkonzentration auf, die höher als jene der Driftschicht 2 und geringer als jene der Schicht 6 mit einer hohen Konzentration ist (eine dritte Störstellenkonzentration, die höher als die erste Störstellenkonzentration und geringer als die zweite Störstellenkonzentration ist).
  • Jede Gate-Isolierschicht 9 bedeckt die innere Oberfläche des Grabens 7. Eine Gate-Elektrode 10 ist in dem Graben 7 angeordnet, der mit der Gate-Isolierschicht 9 bedeckt ist. Die Source-Elektrode 11 befindet sich in Kontakt mit jedem von dem Source-Bereich 3 und dem Körperkontaktbereich 4. Mit dieser Struktur ist die Source-Elektrode 11 mit jedem von dem Source-Bereich 3 und dem Körperkontaktbereich 4 elektrisch verbunden.
  • Die Drain-Elektrode 12 ist an der rückwärtigen Oberfläche (der unteren Oberfläche in 1) des Substrats 1 angeordnet und befindet sich so in Kontakt mit der rückwärtigen Oberfläche des Substrats 1. Mit dieser Struktur ist die Drain-Elektrode 12 mit dem Substrat 1 elektrisch verbunden.
  • Der zweite Zellenbereich CL2 weist einen Bereich auf, in dem das Substrat 1 und der Körperbereich 5 in der Tiefenrichtung (der Längsrichtung in 1) nur durch einen Halbleiter vom n-Typ miteinander verbunden sind, der eine Störstellenkonzentration aufweist, die geringer als jene der Schicht 6 mit einer hohen Konzentration (geringer als die zweite Störstellenkonzentration) ist. Spezifischer weist der zweite Zellenbereich CL2 einen Bereich auf, in dem das Substrat 1 und der Körperbereich 5 in der Tiefenrichtung nur durch die Driftschicht 2 und die Strombegrenzungsschicht 14, nicht durch die Schicht 6 mit einer hohen Konzentration hindurch miteinander verbunden sind.
  • Die Source-Kontaktstelle 19 ist an der Source-Elektrode 11 so angeordnet, dass sie mit der Source-Elektrode 11 elektrisch verbunden ist. Der Bonding-Draht 29 (ein Verdrahtungsbereich) ist mit der Source-Kontaktstelle 19 verbunden. Die Gate-Verdrahtung 21 ist an der Gate-Elektrode 10 (1) angeordnet. Die Gate-Kontaktstelle 20 (2) ist mit der Gate-Verdrahtung 21 so verbunden, dass sie mit der Gate-Elektrode 10 elektrisch verbunden ist. Der Bonding-Draht 26 ist mit der Gate-Kontaktstelle 20 verbunden.
  • Jeder Graben 7 kann in einer Streifenform angeordnet sein (siehe die 3 und 4). In diesem Fall ist außerdem ein Bereich, der den Source-Bereich 3 und den Körperkontaktbereich 4 aufweist, in einer Streifenform angeordnet, und der Körperbereich 5 ist so angeordnet, dass er mit dem unteren Bereich des Bereichs überlappt. Die Grabenbodenflächen-Schutzschichten 8 sind in dem gleichen Muster wie jenem der Gräben 7 angeordnet. Es ist anzumerken, dass die Gräben 7 in einer Gitterform angeordnet sein können (siehe die 11 und 12, die später zu beschreiben sind).
  • In diesem Fall ist jeder Bereich, der den Source-Bereich 3 und den Körperkontaktbereich 4 aufweist, in einer Inselform angeordnet. Diese Inseln müssen nicht zwangsläufig zueinander ausgerichtet sein. Die Form jeder Insel ist nicht auf eine quadratische Form beschränkt und kann einen anderen Typ einer polygonalen Form aufweisen. Darüber hinaus können die Ecken der polygonalen Form Krümmungen aufweisen.
  • Als nächstes wird ein Verfahren zur Herstellung des MOSFET 91 beschrieben. Die 5 bis 8 sind Teilschnittansichten, die schematisch den ersten bis vierten Schritt zeigen.
  • Bezugnehmend auf 5 wird eine Siliciumcarbid-Schicht, die einen Bereich aufweist, der, ohne bearbeitet zu werden, als Driftschicht 2 dient, mittels eines Verfahrens für ein epitaxiales Aufwachsen direkt an der Hauptoberfläche des Substrats 1 gebildet. Bezugnehmend auf 6 werden die Source-Bereiche 3, die Körperkontaktbereiche 4, der Körperbereich 5, die Schichten 6 mit einer hohen Konzentration sowie die Strombegrenzungsschichten 14 an der Driftschicht 2 gebildet. Sie können mittels Ionenimplantation an der Driftschicht 2 oder durch epitaxiales Aufwachsen an der Driftschicht 2 gebildet werden. Spezifischer wird jeder Körperkontaktbereich 4 derart gebildet, dass sich seine beiden seitlichen Oberflächen in Kontakt mit dem Source-Bereich 3 befinden.
  • In dem ersten Zellenbereich CL1 wird die Schicht 6 mit einer hohen Konzentration so gebildet, dass sie sich in Kontakt mit der gesamten Oberfläche des unteren Bereichs des Körperbereichs 5 befindet, während die Strombegrenzungsschicht 14 in dem zweiten Zellenbereich CL2 an zumindest einem Bereich des unteren Bereichs des Körperbereichs 5 gebildet wird. Es ist anzumerken, dass die Reihenfolge der Bildung der jeweiligen Bereiche nicht spezifisch beschränkt ist, wenn eine Ionenimplantation verwendet wird.
  • Bezugnehmend auf 7 wird jeder Graben 7 durch Ätzen der Siliciumcarbid-Schicht gebildet. Bezugnehmend auf 8 wird die Grabenbodenflächen-Schutzschicht 8 mittels des Ionenimplantations-Verfahrens an der Bodenfläche des Grabens 7 gebildet. Es ist anzumerken, dass anstelle der Ionenimplantation ein epitaxiales Aufwachsen in dem Graben 7 durchgeführt werden kann. In diesem Fall wird der Graben 7 um die Dicke der Grabenbodenflächen-Schutzschicht 8, die durch epitaxiales Aufwachsen gebildet werden soll, tiefer gebildet.
  • Wie unter erneuter Bezugnahme auf 1 ersichtlich, wird in jedem Graben 7 die Gate-Isolierschicht 9 gebildet, und danach wird die Gate-Elektrode 10 gebildet. Die dielektrische Zwischenschicht 18 wird gebildet. Die Source-Elektrode 11 wird so gebildet, dass sie sich in Kontakt mit einem oberen Bereich des Source-Bereichs 3 und einem unteren Bereich des Körperkontaktbereichs 4 befindet. Die Source-Kontaktstelle 19, die Gate-Kontaktstelle 20 und die Gate-Verdrahtung 21 (2) werden gebildet. Die Drain-Elektrode 12 wird an der rückwärtigen Oberfläche des Substrats 1 gebildet. Wie vorstehend beschrieben, wird der MOSFET 91 erhalten.
  • Es ist anzumerken, dass jede Grabenbodenflächen-Schutzschicht 8 entfernt von der Bodenfläche des entsprechenden Grabens 7 angeordnet werden kann. Darüber hinaus muss die Grabenbodenflächen-Schutzschicht 8 nicht zwangsläufig das gleiche Muster wie jenes des Grabens 7 aufweisen. Auch wenn die Grabenbodenflächen-Schutzschicht 8 zum Beispiel unterhalb des Körperkontaktbereichs 4 oder des Körperbereichs 5 anstatt unterhalb des Grabens 7 angeordnet wird, kann der Schutz-Effekt für die Bodenfläche des Grabens 7 erzielt werden.
  • Die Grabenbodenflächen-Schutzschicht 8, wie jene vorstehend beschriebene, kann zum Beispiel mittels Ionenimplantation unter Verwendung einer Implantationsmaske, die ein vorgegebenes Muster aufweist, oder durch ein epitaxiales Aufwachsen vor der Bildung des Source-Bereichs 3, des Körperkontaktbereichs 4, des Körperbereichs 5, der Schicht 6 mit einer hohen Konzentration und der Strombegrenzungsschicht 14 gebildet werden. Es ist anzumerken, dass die Grabenbodenflächen-Schutzschicht 8 in einem derartigen Fall mit dem Körperbereich 5 verbunden sein kann oder von diesem entfernt ausgebildet sein kann.
  • Das heißt, in einer Schnittansicht (in einem Blickwinkel, der 1 entspricht) kann der Schutz-Effekt für die Bodenfläche des Grabens 7 erzielt werden, indem die Grabenbodenflächen-Schutzschicht 8 vom p-Typ in der Driftschicht 2 an einer Position tiefer als zumindest der Körperbereich 5 gebildet wird, bevorzugter an einer Position tiefer als die Gate-Isolierschicht 9, die an einem unteren Bereich des Grabens 7 angeordnet ist.
  • Als nächstes wird ein Beispiel für die Anordnung der ersten Zellenbereiche CL1 und des zweiten Zellenbereichs CL2 in dem aktiven Bereich beschrieben. Wie vorstehend beschrieben, ist der zweite Zellenbereich CL2 so angeordnet, dass er zumindest einen Stromkonzentrationsbereich einschließt. Unter der Annahme, dass die gleiche Struktur wie jene des ersten Zellenbereichs CL1 in dem zweiten Zellenbereich CL2 angeordnet ist, handelt es sich bei dem Stromkonzentrationsbereich um einen Bereich, in dem befürchtet wird, dass eine Stromkonzentration möglicherweise die Zuverlässigkeit des MOSFET 91 verschlechtert.
  • Um die Zuverlässigkeit zu verbessern, ist es notwendig, einen Strom zu begrenzen, der in dem Stromkonzentrationsbereich fließt. Zu diesem Zweck ist der zweite Zellenbereich CL2 so angeordnet, dass er den Stromkonzentrationsbereich einschließt. Andererseits sind in anderen Bereichen als dem Stromkonzentrationsbereich, der Probleme aufwerfen kann, unter dem Gesichtspunkt einer Reduzierung des EIN-Widerstands bevorzugt so viele erste Zellenbereiche CL1 wie möglich angeordnet.
  • Unter der Annahme, dass eine Fehlfunktion durch einen Kurzschluss auftreten kann, so dass eine elektrische Verbindung der Source-Elektrode 11 und der Drain-Elektrode 12 miteinander verursacht wird, kann ein Bereich unmittelbar unterhalb der Verbindungsposition zwischen der Source-Kontaktstelle 19 und dem Bonding-Draht 29 einer der Stromkonzentrationsbereiche sein. Zum Zeitpunkt einer Fehlfunktion durch einen Kurzschluss kann ein Durchschlag eines Elements aufgrund der Wärme auftreten, die erzeugt wird, wenn sich ein Source-Strom an diesem Bereich konzentriert. Um ein derartiges Phänomen zu verhindern, ist der Bonding-Draht 29 bevorzugt in dem zweiten Zellenbereich CL2 anstatt dem ersten Zellenbereich CL1 mit der Source-Kontaktstelle 19 verbunden.
  • Mit anderen Worten, bei einem Bereich, der sich unmittelbar unterhalb des Verbindungsbereichs zwischen dem Bonding-Draht 29 und der Source-Kontaktstelle 19 befindet, handelt es sich bevorzugt um den zweiten Zellenbereich CL2. Dies begrenzt einen Strom in dem Stromkonzentrationsbereich unmittelbar unterhalb des Verbindungsbereichs zwischen der Source-Kontaktstelle 19 und dem Bonding-Draht 29, so dass der Durchschlag eines Elements wie jener verhindert wird, der vorstehend beschrieben ist.
  • Bei einem Bereich in der Nähe jedes Eckenbereichs des Substrats 1, der Source-Kontaktstelle 19 oder der Gate-Kontaktstelle 20 kann es sich aufgrund der Form des Bereichs um einen Stromkonzentrationsbereich handeln. Das Anordnen des zweiten Zellenbereichs CL2 in diesem Stromkonzentrationsbereich kann die Zuverlässigkeit des MOSFET 91 verbessern. Dementsprechend weist die Gate-Kontaktstelle 20 bevorzugt einen Eckenbereich auf, der in dem zweiten Zellenbereich CL2 angeordnet ist. Darüber hinaus weist die Source-Kontaktstelle 19 bevorzugt einen Eckenbereich auf, der in dem zweiten Zellenbereich CL2 angeordnet ist.
  • Wie vorstehend beschrieben, sind Stromkonzentrationsbereiche von der Struktur des MOSFET 91 oder dessen Verwendung abhängig. Infolgedessen ist die Anordnung der ersten Zellenbereiche CL1 und des zweiten Zellenbereichs CL2 nicht auf jene beschränkt, die in den 3 und 4 gezeigt sind.
  • Die 9 und 10 zeigen jeweils Simulationsergebnisse von Stromdichteverteilungen in dem ersten Zellenbereich CL1 und dem zweiten Zellenbereich CL2 bei dieser Ausführungsform. Bezugnehmend auf die Figuren kennzeichnen hellere Bereiche Bereiche mit höheren Stromdichten, und dunklere Bereiche kennzeichnen Bereiche mit geringeren Stromdichten. Darüber hinaus kennzeichnen weiße durchbrochene Linien Oberflächen von pn-Übergängen.
  • Die weißen durchgezogenen Linien kennzeichnen Enden DL1 und DL2 von Verarmungsschichten, die sich in Richtung zu der Driftschicht 2 hin erstrecken. Bei den Simulationen wurde die Störstellenkonzentration der Schicht 6 mit einer hohen Konzentration in dem ersten Zellenbereich CL1 auf 5 × 1017 cm-3 festgelegt, und die Störstellenkonzentration der Strombegrenzungsschicht 14 in dem zweiten Zellenbereich CL2 wurde auf 1,5 × 1017 cm-3 festgelegt.
  • Die Simulationsergebnisse zeigten an, dass das Ende DL1 der Verarmungsschicht in dem ersten Zellenbereich CL1, die sich von dem Körperbereich 5 aus erstreckte, in der Schicht 6 mit einer hohen Konzentration zurückgehalten wurde, ohne in die Driftschicht 2 einzudringen, obwohl der Strompfad aufgrund des Endes DL2 der Verarmungsschicht verengt war, die sich von der Grabenbodenflächen-Schutzschicht 8 in die Driftschicht 2 hinein erstreckte.
  • Im Gegensatz dazu drang in dem zweiten Zellenbereich CL2 auch das Ende DL1 der Verarmungsschicht, die sich von dem Körperbereich 5 aus erstreckte, in die Driftschicht 2 ein, und der Strompfad war aufgrund der Enden DL1 und DL2 der Verarmungsschichten verengt. Das heißt, das Ausmaß an Verengung in dem Strompfad in dem zweiten Zellenbereich CL2 war höher als in dem ersten Zellenbereich CL1. Darüber hinaus waren die EIN-Widerstände des ersten Zellenbereichs CL1 und des zweiten Zellenbereichs CL2 gleich 2,3 mΩcm2 beziehungsweise gleich 2,6 mΩcm2.
  • Das heißt, der EIN-Widerstand des zweiten Zellenbereichs CL2 war höher als jener des ersten Zellenbereichs CL1. Darüber hinaus war der Wert des Sättigungsstroms in dem zweiten Zellenbereich CL2 etwa gleich der Hälfte von jenem in dem ersten Zellenbereich CL1. Die vorstehend beschriebenen Simulationsergebnisse ergaben, dass ein Strom in dem zweiten Zellenbereich CL2 stärker begrenzt wurde als in dem ersten Zellenbereich CL1.
  • Gemäß dieser Ausführungsform wird ein Strompfad in dem ersten Zellenbereich CL1 in der Driftschicht 2 ausgebreitet, indem die Schicht 6 mit einer hohen Konzentration vom n-Typ zwischen der Driftschicht 2 vom n-Typ und dem Körperbereich 5 vom p-Typ angeordnet wird. Dies reduziert den EIN-Widerstand. Andererseits ist in dem zweiten Zellenbereich CL2 die Strombegrenzungsschicht 14 vom n-Typ zwischen der Driftschicht 2 und dem Körperbereich 5 angeordnet. Die Störstellenkonzentration der Strombegrenzungsschicht 14 ist geringer als jene der Schicht 6 mit einer hohen Konzentration. Aus diesem Grund erstreckt sich in dem zweiten Zellenbereich CL2 tendenziell eine Verarmungsschicht von dem Körperbereich 5 aus. Dementsprechend ist der Strompfad in der Driftschicht 2 verengt, und der Widerstand des Strompfads in dem zweiten Zellenbereich CL2 ist erhöht.
  • Dies begrenzt einen Strom, der in dem zweiten Zellenbereich CL2 fließt. Dementsprechend kann ein Einschließen des Stromkonzentrationsbereichs mit dem zweiten Zellenbereich CL2 Schwankungen der Stromverteilung in dem MOSFET 91 begrenzen. Dies kann einen Strom in dem Stromkonzentrationsbereich begrenzen, in dem das Auftreten einer Verschlechterung der Zuverlässigkeit besonders befürchtet wird.
  • Mit der vorstehend beschriebenen Anordnung wird ein MOSFET 91 erzielt, der eine hohe Zuverlässigkeit sicherstellen kann, während der EIN-Widerstand reduziert ist.
  • Aus einem anderen Blickwinkel weist der zweite Zellenbereich CL2 einen Bereich auf, in dem das Substrat 1 und der Körperbereich 5 in der Tiefenrichtung nur durch einen Halbleiter vom n-Typ miteinander verbunden sind, der eine Störstellenkonzentration aufweist, die geringer als jene der Schicht 6 mit einer hohen Konzentration ist. Spezifischer weist der zweite Zellenbereich CL2 einen Bereich auf, in dem das Substrat 1 und der Körperbereich 5 in der Tiefenrichtung nur durch die Driftschicht 2 und die Strombegrenzungsschicht 14, nicht durch die Schicht 6 mit einer hohen Konzentration hindurch miteinander verbunden sind. In diesem Bereich erstreckt sich tendenziell eine Verarmungsschicht von dem Körperbereich 5 aus, da es keinen Bereich mit einer hohen Störstellenkonzentration gibt.
  • Dementsprechend ist der Strompfad in der Driftschicht 2 verengt, und der Widerstand des Strompfads in dem zweiten Zellenbereich CL2 ist erhöht. Dies begrenzt einen Strom, der in dem zweiten Zellenbereich CL2 fließt. Dementsprechend kann ein Einschließen des Stromkonzentrationsbereichs mit dem zweiten Zellenbereich Schwankungen der Stromverteilung in dem MOSFET 91 begrenzen. Dies kann einen Strom in dem Stromkonzentrationsbereich begrenzen, in dem das Auftreten einer Verschlechterung der Zuverlässigkeit besonders befürchtet wird.
  • Erstens relaxiert ein Anordnen der Grabenbodenflächen-Schutzschicht 8 ein elektrisches Feld, das an dem unteren Bereich des Grabens 7 anliegt. Dies verhindert den Durchschlag der Gate-Isolierschicht 9 an dem unteren Bereich des Grabens 7. Zweitens kann ein Strompfad in dem zweiten Zellenbereich CL2 effektiv verengt werden, da sich eine Verarmungsschicht nicht nur von dem Körperbereich 5 aus, sondern auch von der Bodenfläche des Grabens 7 aus erstreckt. Mit der vorstehend beschriebenen Anordnung wird die Zuverlässigkeit des MOSFET 91 weiter verbessert.
  • Ein Anordnen der Schicht 6 mit einer hohen Konzentration an einer Position flacher als die Bodenfläche der Grabenbodenflächen-Schutzschicht 8 erhöht einen Strom in dem ersten Zellenbereich CL1, der mit der Schicht 6 mit einer hohen Konzentration versehen ist. Umgekehrt nimmt ein Strom in dem zweiten Zellenbereich CL2 weiter ab. Dies kann Schwankungen der Stromverteilung in der Halbleitereinheit weiter effektiv begrenzen, indem die Anordnung der ersten Zellenbereiche CL1 und des zweiten Zellenbereichs CL2 verwendet wird.
  • Ein Anordnen der Strombegrenzungsschicht 14 kann den Widerstand eines Strompfads in dem zweiten Zellenbereich CL2 steuern, indem dessen Störstellenkonzentration eingestellt wird. Dies kann Schwankungen der Stromverteilung in der Halbleitereinheit weiter ausreichend begrenzen, indem die Anordnung der ersten Zellenbereiche CL1 und des zweiten Zellenbereichs CL2 verwendet wird.
  • Da sich die Schicht 6 mit einer hohen Konzentration in Kontakt mit dem unteren Bereich des Körperbereichs 5 befindet, kann der Widerstand eines Strompfads in dem ersten Zellenbereich CL1 weiter reduziert werden. Dies kann den EIN-Widerstand weiter reduzieren. Darüber hinaus kann ein Strom begrenzt werden, der in dem zweiten Zellenbereich CL2 fließt, da ein Strom bevorzugt in dem ersten Zellenbereich CL1 fließt.
  • Da der Bonding-Draht 29 (2) mit der Source-Kontaktstelle 19 in dem zweiten Zellenbereich CL2 verbunden ist, ist ein Stromkonzentrationsbereich, der von der Verbindung des Bonding-Drahts 29 herrührt, in dem zweiten Zellenbereich CL2 enthalten. Dies kann einen Strom in einem Stromkonzentrationsbereich, der von der Verbindung des Bonding-Drahts 29 herrührt, reduzieren oder unterbrechen. Dies kann die Zuverlässigkeit des MOSFET 91 weiter verbessern.
  • Ein Anordnen der Eckenbereiche der Gate-Kontaktstelle 20 oder der Source-Kontaktstelle 19 in dem zweiten Zellenbereich CL2 kann einen Strom in einem Stromkonzentrationsbereich, der von dem Vorhandensein der Eckenbereiche der Gate-Kontaktstelle 20 oder der Source-Kontaktstelle 19 herrührt, reduzieren oder unterbrechen. Dies kann die Zuverlässigkeit des MOSFET 91 weiter verbessern.
  • Obwohl sich bei dieser Ausführungsform die Schicht 6 mit einer hohen Konzentration in Kontakt mit der unteren Oberfläche des Körperbereichs 5 (1) befindet, kann die Schicht 6 mit einer hohen Konzentration darunter entfernt von dem Körperbereich 5 angeordnet sein. Die Schicht 6 mit einer hohen Konzentration kann unterhalb des unteren Bereichs des Grabens 7 angeordnet sein.
  • Ein Anordnen der oberen Oberfläche der Schicht 6 mit einer hohen Konzentration unterhalb des Körperbereichs 5 und oberhalb des unteren Bereichs der Grabenbodenflächen-Schutzschicht 8 kann den Widerstand eines JFET-Bereichs effektiv reduzieren, der sandwichartig zwischen der Grabenbodenflächen-Schutzschicht 8 und dem Körperbereich 5 angeordnet ist.
  • Um den Widerstand des JFET am effektivsten zu reduzieren, kann die Schicht 6 mit einer hohen Konzentration in einem Tiefenbereich zwischen dem unteren Bereich des Körperbereichs 5 und dem unteren Bereich der Grabenbodenflächen-Schutzschicht 8 gebildet werden. In diesem Fall entspricht ein Bereich, der sich oberhalb eines unteren Bereichs des Grabens 7 befindet und eine Störstellenkonzentration aufweist, die höher als jene der Driftschicht 2 unterhalb der Grabenbodenflächen-Schutzschicht 8 ist, der Schicht 6 mit einer hohen Konzentration.
  • Es ist anzumerken, dass es möglich ist, nicht nur den Widerstand des JFET-Bereichs zwischen der Grabenbodenflächen-Schutzschicht 8 und dem Körperbereich 5, sondern auch den Widerstand des JFET-Bereichs zwischen den Grabenbodenflächen-Schutzschichten 8 zu reduzieren, die in einer Schnittansicht benachbart zueinander sind, wenn die Schicht 6 mit einer hohen Konzentration tiefer als die obere Oberfläche der Grabenbodenflächen-Schutzschicht 8 gebildet wird.
  • Wenn die Schicht 6 mit einer hohen Konzentration innerhalb des vorstehend beschriebenen Bereichs dicker gebildet wird, so wird der JFET-Widerstand reduziert, um den EIN-Widerstand zu reduzieren; dies verursacht jedoch tendenziell einen Durchschlag in einem Stromkonzentrationsbereich. Diese Ausführungsform kann einen derartigen Durchschlag verhindern.
  • Es ist anzumerken, dass sich die Funktion des Haltens der Spannung der Driftschicht 2 verschlechtert, was zu einer Verringerung der Stehspannung des MOSFET 91 führt, wenn die Schicht 6 mit einer hohen Konzentration tief in Bezug auf einen Bereich unterhalb des unteren Bereichs der Grabenbodenflächen-Schutzschicht 8 gebildet wird. Aus diesem Grund wird die Schicht 6 mit einer hohen Konzentration bevorzugt in einem Bereich mit der gleichen Tiefe wie der untere Bereich der Grabenbodenflächen-Schutzschicht 8 oder flacher als diese gebildet.
  • Der geeignete Positionsbereich für die Schicht 6 mit einer hohen Konzentration in der Tiefenrichtung gilt auch für die Strombegrenzungsschicht 14. Das heißt, die Strombegrenzungsschicht 14 wird bevorzugt unterhalb des Körperbereichs 5 und oberhalb des unteren Bereichs der Grabenbodenflächen-Schutzschicht 8 angeordnet.
  • Zweite Ausführungsform
  • Die 11 und 12 sind Schnittansichten, die schematisch die Anordnung eines MOSFET 92 (einer Siliciumcarbid-Halbleitereinheit) gemäß dieser Ausführungsform in ähnlichen Blickwinkeln wie jenen in den 3 und 4 (erste Ausführungsform) zeigen. Es ist anzumerken, dass die 11 und 12 ähnlich wie die 3 und 4 die Darstellung von Gate-Isolierschichten 9 und Gate-Elektroden 10 in Gräben 7 weglassen, damit die Ansichten leichter betrachtet werden können.
  • Der MOSFET 92 weist Schutzschicht-Masseelektroden 15 in Kontakt mit einer Grabenbodenflächen-Schutzschicht 8 an den Bodenflächen der Gräben 7 auf. Diese Ausführungsform ist mit einer Source-Kontaktstelle 19 (1) in Kontakt mit Source-Elektroden 11 (1) und Schutzschicht-Masseelektroden 15 versehen. Diese Struktur verbindet die Source-Elektroden 11 elektrisch mit der Grabenbodenflächen-Schutzschicht 8. Es ist anzumerken, dass die Schutzschicht-Masseelektroden 15 gegenüber den Gate-Elektroden 10 elektrisch isoliert sind.
  • Die Positionen von Stromkonzentrationsbereichen in dem MOSFET 92 kann von der Anordnung der Schutzschicht-Masseelektroden 15 abhängig sein. Spezifischer tritt eine Stromkonzentration leichter in Bereichen auf, die sich zum Zeitpunkt eines Schaltvorgangs oder dergleichen weiter entfernt von den Schutzschicht-Masseelektroden 15 befinden.
  • Dies ist darin begründet, dass es ein Bereich der Grabenbodenflächen-Schutzschicht 8, der sich weiter entfernt von der Schutzschicht-Masseelektrode 15 befindet, es erschwert, dass sich eine Verarmungsschicht zum Zeitpunkt eines Schaltvorgangs oder dergleichen von dem Bereich aus erstreckt. Aus diesem Grund ist nicht ein erster Zellenbereich CL1, sondern ein zweiter Zellenbereich CL2 in einem Bereich eines aktiven Bereichs angeordnet, der sich am weitesten entfernt von der Schutzschicht-Masseelektrode 15 befindet.
  • Mit anderen Worten, der maximale Abstand von der Schutzschicht-Masseelektrode 15 zu dem zweiten Zellenbereich CL2 ist größer als der maximale Abstand von der Schutzschicht-Masseelektrode 15 zu dem ersten Zellenbereich CL1. Da die Schutzschicht-Masseelektroden 15 in den in den 11 und 12 gezeigten Layouts zum Beispiel in einem äußeren peripheren Bereich des aktiven Bereichs angeordnet sind, ist der zweite Zellenbereich CL2 in einem zentralen Bereich des aktiven Bereichs angeordnet.
  • Es ist anzumerken, dass die gleichen Bezugszeichen die gleichen oder entsprechende Elemente bezeichnen, da andere Komponenten als jene, die vorstehend beschrieben sind, nahezu die gleichen wie jene bei der ersten Ausführungsform sind, und eine wiederholte Beschreibung derselben wird weggelassen.
  • Gemäß dieser Ausführungsform kann ein Strom an einer Position reduziert oder unterbrochen werden, bei der es sich um einen Stromkonzentrationsbereich handeln kann, da sie sich entfernt von der Schutzschicht-Masseelektrode 15 befindet.
  • Dritte Ausführungsform
  • 13 ist eine Teilschnittansicht, die schematisch die Anordnung eines MOSFET 93 (einer Siliciumcarbid-Halbleitereinheit) gemäß dieser Ausführungsform zeigt. Bei dem MOSFET 93 sind die Strombegrenzungsschichten 14 dünner als die Schichten 6 mit einer hohen Konzentration.
  • Jede Schicht 6 mit einer hohen Konzentration und jede Strombegrenzungsschicht 14, die derartige unterschiedliche Dicken aufweisen, können erhalten werden, indem die Schicht 6 mit einer hohen Konzentration und die Strombegrenzungsschicht 14 einzeln gebildet werden. Spezifischer werden eine Ionenimplantationsmaske, die Öffnungen aufweist, die der Anordnung der Schichten 6 mit einer hohen Konzentration entsprechen, und eine Ionenimplantationsmaske hergestellt, die Öffnungen aufweist, die der Anordnung der Strombegrenzungsschichten 14 entsprechen, und es wird eine Ionenimplantation, welche die jeweiligen Ionenimplantationsmasken verwendet, unter unterschiedlichen Implantationsbedingungen durchgeführt.
  • Die Strombegrenzungsschicht 14 kann dünner als die Schicht 6 mit einer hohen Konzentration gebildet werden, indem eine Ionenimplantation für die Strombegrenzungsschicht 14 bis zu einer Tiefe flacher als für die Schicht 6 mit einer hohen Konzentration durchgeführt wird.
  • Gemäß einem weiteren Verfahren kann nach der Bildung der Strombegrenzungsschicht 14 in dem gesamten aktiven Bereich mittels einer Ionenimplantation eine selektive Ionenimplantation unter Verwendung einer Ionenimplantationsmaske durchgeführt werden, die Öffnungen aufweist, die der Anordnung der Schichten 6 mit einer hohen Konzentration entsprechen. Bereiche, die keiner Ionenimplantation für die Schichten 6 mit einer hohen Konzentration ausgesetzt waren, werden zu den endgültigen Strombegrenzungsschichten 14, und Bereiche, die redundant der Ionenimplantation ausgesetzt waren, werden zu den endgültigen Schichten 6 mit einer hohen Konzentration. Das Verfahren zur Herstellung der Schichten 6 mit einer hohen Konzentration und der Strombegrenzungsschichten 14 ist nicht auf das Ionenimplantationsverfahren beschränkt, und es kann das Verfahren für ein epitaxiales Aufwachsen verwendet werden.
  • Gemäß dieser Ausführungsform wird der Widerstand eines Strompfads in dem zweiten Zellenbereich CL2 größer als in dem Fall, in dem die Strombegrenzungsschicht 14 die gleiche Dicke wie jene der Schicht 6 mit einer hohen Konzentration aufweist. Dies kann den Unterschied im Widerstand zwischen dem Strompfad in einem ersten Zellenbereich CL1 und dem Strompfad in dem zweiten Zellenbereich CL2 weiter vergrößern. Dementsprechend können Schwankungen in der Stromverteilung in der Halbleitereinheit ausreichender begrenzt werden, indem die Anordnung der ersten Zellenbereiche CL1 und des zweiten Zellenbereichs CL2 verwendet wird. Dies kann die Zuverlässigkeit des MOSFET 93 weiter verbessern.
  • Vierte Ausführungsform
  • 14 ist eine Teilschnittansicht, die schematisch die Anordnung eines MOSFET 94 (einer Siliciumcarbid-Halbleitereinheit) gemäß dieser Ausführungsform zeigt. Bei dem MOSFET 94 ist ein Körperbereich 5 direkt mit einer Driftschicht 2 in einem zweiten Zellenbereich CL2 verbunden. Der MOSFET 94 ist anders als der MOSFET 91 (1) nicht mit den Strombegrenzungsschichten 14 (1) versehen.
  • Mit anderen Worten, in einem aktiven Bereich ist ein Bereich, der sich zwischen dem Körperbereich 5 und einem Substrat 1 befindet und aus einem Halbleiter vom n-Typ hergestellt ist, nur aus der Driftschicht 2 und einer Schicht 6 mit einer hohen Konzentration gebildet. Mit anderen Worten, die Strombegrenzungsschicht 14 (1: erste Ausführungsform) ist so hergestellt, dass sie die gleiche Störstellenkonzentration wie jene der Driftschicht 2 aufweist.
  • Es ist anzumerken, dass der zweite Zellenbereich CL2 nur erforderlich ist, um einen Bereich zu enthalten, in dem das Substrat 1 und der Körperbereich 5 in der Tiefenrichtung (der Längsrichtung in 1) nur durch die Driftschicht 2 miteinander verbunden sind. Demgemäß ist es möglich, eine Anordnung zu verwenden, bei der die Schicht 6 mit einer hohen Konzentration in einem Layout-Plan anders als bei der in 14 gezeigten Anordnung teilweise auch in dem zweiten Zellenbereich CL2 existiert.
  • Es ist zum Beispiel möglich, eine Anordnung zu verwenden, bei der die Schicht 6 mit einer hohen Konzentration in der Tiefenrichtung unterhalb eines Körperkontaktbereichs 4 angeordnet ist, in der Tiefenrichtung unterhalb eines Source-Bereichs 3 (mit anderen Worten, unmittelbar unterhalb eines Kanalbereichs) in dem zweiten Zellenbereich CL2 jedoch nicht angeordnet ist. Umgekehrt ist es möglich, eine Anordnung zu verwenden, bei der die Schicht 6 mit einer hohen Konzentration in der Tiefenrichtung unterhalb des Körperkontaktbereichs 4 nicht angeordnet ist, in der Tiefenrichtung unterhalb des Source-Bereichs 3 in dem zweiten Zellenbereich CL2 jedoch angeordnet ist.
  • Die vorstehend beschriebene Anordnung kann zum Beispiel erhalten werden, indem eine Ionenimplantation für die Bildung der Schicht 6 mit einer hohen Konzentration durchgeführt wird, die bei der ersten Ausführungsform beschrieben ist, ohne eine Ionenimplantation für die Bildung der Strombegrenzungsschicht 14 durchzuführen. Wenn die Schicht 6 mit einer hohen Konzentration mittels des epitaxialen Verfahrens anstatt des Ionenimplantations-Verfahrens gebildet werden soll, kann ein epitaxiales Aufwachsen, das mit einer Dotierung mit einer hohen Konzentration von Störstellen einhergeht, in nur einem Bereich durchgeführt werden, der mit der Schicht 6 mit einer hohen Konzentration versehen ist.
  • Es kann ein weiteres Verfahren durchgeführt werden, wie folgt: Bilden einer epitaxialen Schicht auf der gesamten Oberfläche mit einer Dotierung mit einer hohen Konzentration von Störstellen, Ätzen eines Bereichs der epitaxialen Schicht, die schlussendlich nicht mit der Schicht 6 mit einer hohen Konzentration versehen ist, und danach Durchführen eines epitaxialen Aufwachsens für die Bildung eines oberen Bereichs einer Siliciumcarbid-Schicht.
  • Diese Ausführungsform ist außerdem mit der Schicht 6 mit einer hohen Konzentration versehen, um den EIN-Widerstand wie bei der ersten Ausführungsform zu reduzieren. Andererseits befindet sich der Körperbereich 5 in dem zweiten Zellenbereich CL2 in direktem Kontakt mit der Driftschicht 2. Aus diesem Grund erstreckt sich in dem zweiten Zellenbereich CL2 tendenziell eine Verarmungsschicht von dem Körperbereich 5 vom p-Typ aus. Dementsprechend ist der Strompfad in der Driftschicht 2 verengt, und der Widerstand des Strompfads in dem zweiten Zellenbereich CL2 ist erhöht. Dies begrenzt einen Strom, der in dem zweiten Zellenbereich CL2 fließt.
  • Dementsprechend kann ein Anordnen des zweiten Zellenbereichs CL2 derart, dass er einen Stromkonzentrationsbereich enthält, Schwankungen der Stromverteilung in dem MOSFET 94 begrenzen. Dies kann einen Strom in dem Stromkonzentrationsbereich begrenzen, in dem das Auftreten einer Verschlechterung der Zuverlässigkeit besonders befürchtet wird. Mit der vorstehend beschriebenen Anordnung wird der MOSFET 94 erhalten, der eine hohe Zuverlässigkeit sicherstellen kann, während der EIN-Widerstand reduziert ist.
  • Ein Schritt zum Bilden der Strombegrenzungsschichten 14 (1: erste Ausführungsform) kann weggelassen werden. Dies kann das Herstellungsverfahren vereinfachen.
  • Fünfte Ausführungsform
  • Diese Ausführungsform verwendet eine Anordnung ähnlich wie eine der Anordnungen der MOSFETs 91 bis 94, und die Tiefe eines Grabens 7 ist derart gewählt, dass die Grenzfläche zwischen einem Körperbereich 5 und dem Graben 7 in nur einem zweiten Zellenbereich CL2 von den ersten Zellenbereichen CL1 und dem zweiten Zellenbereich CL2 durch eine Verarmungsschicht von einem Substrat 1 getrennt ist, wenn sich der MOSFET im EIN-Zustand befindet.
  • Spezifischer ist der Graben 7 bis zu einer solchen Tiefe gebildet, dass das untere Ende einer Verarmungsschicht, die sich von einem Bereich des Körperbereichs 5 vom p-Typ an einer Strombegrenzungsschicht 14 vom n-Typ (1) (in dem Fall des MOSFET 94 (14), der keine Strombegrenzungsschicht 14 aufweist, an einem Bereich einer Driftschicht 2) aus erstreckt, mit dem oberen Ende einer Verarmungsschicht verbunden ist, die sich von einer Grabenbodenflächen-Schutzschicht 8 aus erstreckt, und dass das untere Ende einer Verarmungsschicht, die sich von einem Bereich des Körperbereichs 5 vom p-Typ an einer Schicht 6 mit einer hohen Konzentration vom n-Typ aus erstreckt, nicht mit dem oberen Ende einer Verarmungsschicht verbunden ist, die sich von der Grabenbodenflächen-Schutzschicht 8 aus erstreckt.
  • Der Pfad eines EIN-Stroms in jedem von den MOSFETs 91 bis 94 verläuft zwischen dem Körperbereich 5 vom p-Typ und der Grabenbodenflächen-Schutzschicht 8 vom p-Typ in der Driftschicht 2. Der sich sandwichartig zwischen den Bereichen vom p-Typ befindende Strompfad weist einen JFET-Widerstand auf. Dieser erhöht den EIN-Widerstand. Dementsprechend nimmt der EIN-Widerstand ab, wenn der Abstand zwischen dem Körperbereich 5 und der Grabenbodenflächen-Schutzschicht 8 größer wird, indem der Graben 7 tiefer gebildet wird. Umgekehrt nimmt der EIN-Widerstand zu, wenn der Graben 7 flacher gebildet wird.
  • 15 ist eine graphische Darstellung, die Simulationsergebnisse der Relation zwischen dem EIN-Widerstand und der Grabentiefe zeigt. In dieser Figur zeigt eine „Struktur A“ das Ergebnis in Bezug auf den MOSFET an, der die Schicht 6 mit einer hohen Konzentration aufweist, und eine „Struktur B“ zeigt das Ergebnis in Bezug auf den MOSFET an, der keine Schicht 6 mit einer hohen Konzentration aufweist.
  • Bei der die Schicht 6 mit einer hohen Konzentration aufweisenden Struktur A mit einer Tiefe von 1 µm oder mehr wurde der EIN-Widerstand nahezu konstant gehalten, während der EIN-Widerstand mit einer Tiefe von etwa 1 µm (Tiefe dmin1) oder weniger rasch zunahm. Bei der keine Schicht 6 mit einer hohen Konzentration aufweisenden Struktur B mit einer Tiefe von etwa 2 µm (Tiefe dmin2) oder weniger nahm der EIN-Widerstand rasch zu.
  • Die vorstehend beschriebenen Ergebnisse zeigen an, dass der EIN-Widerstand des zweiten Zellenbereichs CL2 bei dem MOSFET 94, der die Schichten 6 mit einer hohen Konzentration in den ersten Zellenbereichen CL1 aufweist und in dem zweiten Zellenbereich CL2 keine Schicht mit einer hohen Konzentration aufweist, auf ein solches Ausmaß erhöht werden kann, dass der zweite Zellenbereich CL2 im Wesentlichen als sich im AUS-Zustand befindend betrachtet werden kann, während der EIN-Widerstand jedes ersten Zellenbereichs CL1 ausreichend niedrig gehalten wird, wenn jeder Graben 7 eine Tiefe von 1 µm oder mehr und von 2 µm oder weniger (die Tiefe dmin1 oder mehr und die Tiefe dmin2 oder weniger) aufweist.
  • Die 16 und 17 zeigen die Simulationsergebnisse von Stromdichteverteilungen in den ersten Zellenbereichen CL1 und dem zweiten Zellenbereich CL2 im EIN-Zustand des MOSFET 94 (14), bei dem eine Tiefe d jedes Grabens 7 auf 1,3 µm festgelegt ist, wobei es sich um dmin1 oder mehr und dmin2 oder weniger handelt. Bezugnehmend auf die Figuren kennzeichnen hellere Bereiche Bereiche mit höheren Stromdichten, und dunklere Bereiche kennzeichnen Bereiche mit geringeren Stromdichten. Darüber hinaus zeigen weiße durchbrochene Linien Oberflächen von pn-Übergängen an. Die weißen durchgezogenen Linien kennzeichnen Enden DL1 und DL2 von Verarmungsschichten, die sich in Richtung zu der Driftschicht 2 hin erstrecken.
  • In jedem ersten Zellenbereich CL1 (16) erstreckte sich das Ende DL1 der Verarmungsschicht wenig von dem Körperbereich 5 aus, und infolgedessen war ein breiter Strompfad an einer seitlichen Oberfläche des Grabens 7 sichergestellt. Im Gegensatz dazu war das Ende DL1 der Verarmungsschicht in dem zweiten Zellenbereich CL2 (17), die sich beträchtlich von dem Körperbereich 5 aus erstreckte, mit dem Ende DL2 der Verarmungsschicht verbunden, die sich von der Grabenbodenflächen-Schutzschicht 8 aus erstreckte.
  • Mit anderen Worten, ein Verarmungsschicht-Ende DL0 als ein integrierter Bereich der Verarmungsschicht-Enden DL1 und DL2 war so ausgebildet, dass eine seitliche Oberfläche des Grabens 7 und ein sich darunter befindender Bereich bedeckt waren.
  • Das heißt, bei dem MOSFET 94 im EIN-Zustand war ein Strompfad mit einem geringen EIN-Widerstand in dem ersten Zellenbereich CL1 ausgebildet, während ein Strompfad in dem zweiten Zellenbereich CL2 gesperrt war. Dementsprechend wurde festgestellt, dass ein Vorgeben der Tiefe d des Grabens 7 gemäß der Relation dmins1 < d < dmin2, während der zweite Zellenbereich CL2 in einem Stromkonzentrationsbereich angeordnet war, ein Unterbrechen eines Stroms in dem Stromkonzentrationsbereich ermöglichte, auch während sich der MOSFET 94 im EIN-Zustand befand.
  • Gemäß dieser Ausführungsform wird der Strompfad in dem zweiten Zellenbereich CL2 durch die Verarmungsschicht unterbrochen. Mit dieser Struktur kann ein Anordnen des zweiten Zellenbereichs CL2 derart, dass der Stromkonzentrationsbereich eingeschlossen ist, eine Last an dem Stromkonzentrationsbereich zuverlässiger begrenzen, in dem das Auftreten einer Verschlechterung der Zuverlässigkeit besonders befürchtet wird. Daher kann die Zuverlässigkeit der MOSFETs 91 bis 94 weiter verbessert werden. Insbesondere bei dem MOSFET 94 kann ein Strom in dem zweiten Zellenbereich CL2 zuverlässiger unterbrochen werden, da sich eine Verarmungsschicht direkt von dem Körperbereich 5 vom p-Typ in die Driftschicht 2 hinein erstrecken kann.
  • Der zweite Zellenbereich CL2 weist außerdem eine Funktion auf, durch die ein elektrisches Feld relaxiert wird, das an dem ersten Zellenbereich CL1 benachbart zu dem zweiten Zellenbereich CL2 anliegt, während sich der MOSFET im AUS-Zustand befindet. Diese Ausführungsform verbessert daher die Zuverlässigkeit des MOSFET im Vergleich zu einem Fall, in dem in einem Bereich des aktiven Bereichs, der dem zweiten Zellenbereich CL2 entspricht, keine Elementstruktur angeordnet ist.
  • Jede der vorstehend beschriebenen Ausführungsformen zeigt den Fall beispielhaft auf, bei dem die Grabenbodenflächen-Schutzschichten 8 angeordnet sind; die Grabenbodenflächen-Schutzschichten 8 müssen jedoch nicht zwangsläufig angeordnet sein. In dem Fall, in dem die Grabenbodenflächen-Schutzschichten 8 nicht angeordnet sind, wird ein JFET-Widerstand erzeugt, wenn der Strompfad zwischen einer Verarmungsschicht, die sich von dem Körperbereich 5 aus erstreckt, und einem Bereich des Grabens 7 verengt wird, der sich tiefer als der Körperbereich 5 erstreckt.
  • Derartige Strompfade können mittels des Verfahrens, das ähnlich jenem bei jeder Ausführungsform beschriebenen ist, in den ersten Zellenbereichen CL1 und dem zweiten Zellenbereich CL2 in unterschiedlichen Ausmaßen verengt werden. Dies ermöglicht es, auch ohne die Grabenbodenflächen-Schutzschichten 8 nahezu den gleichen Effekt wie jenen bei jeder vorstehend beschriebenen Ausführungsform zu erzielen.
  • Obwohl vorstehend die MOSFETs beschrieben sind, kann es sich bei einer Siliciumcarbid-Halbleitereinheit auch um einen Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET) handeln, der sich von MOSFETs unterscheidet. Darüber hinaus ist eine Siliciumcarbid-Halbleitereinheit nicht auf einen MISFET beschränkt und kann auch einen anderen Typ von Transistor-Einheit aufweisen, wie beispielsweise einen Bipolartransistor mit isoliertem Gate (IGBT).
  • Ein IGBT kann zum Beispiel erzielt werden, indem dafür gesorgt wird, dass das vorstehend beschriebene Substrat 1 einen Leitfähigkeitstyp aufweist, der entgegengesetzt zu jenem der Driftschicht 2 ist, oder indem eine Kollektorschicht, die einen Leitfähigkeitstyp aufweist, der entgegengesetzt zu jenem der Driftschicht 2 ist, zwischen dem Substrat 1 und der Drain-Elektrode 12 angeordnet wird.
  • In diesem Fall fungieren die Source-Elektrode 11 und die Drain-Elektrode 12 als eine Emitter-Elektrode beziehungsweise eine Kollektor-Elektrode. Obwohl die vorstehend beschriebene Beschreibung den Fall beispielhaft aufgezeigt hat, bei dem der erste und der zweite Leitfähigkeitstyp der n-Typ beziehungsweise der p-Typ ist, können diese auch umgekehrt sein.
  • Gemäß der vorliegenden Erfindung können die jeweiligen Ausführungsformen innerhalb des Umfangs der Erfindung frei kombiniert werden und können nach Bedarf modifiziert und dabei Merkmale weggelassen werden. Obwohl die vorliegende Erfindung im Detail beschrieben worden ist, ist die vorstehend beschriebene Beschreibung in sämtlichen Aspekten illustrativ und beschränkt die Erfindung nicht. Es versteht sich daher, dass zahlreiche Modifikationen, die nicht beispielhaft aufgezeigt wurden, konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • CL1
    erster Zellenbereich
    CL2
    zweiter Zellenbereich
    DL0, DL1, DL2
    Ende einer Verarmungsschicht
    1
    Substrat (Siliciumcarbid-Einkristall-Substrat)
    2
    Driftschicht
    3
    Source-Bereich
    4
    Körperkontaktbereich
    5
    Körperbereich
    6
    Schicht mit einer hohen Konzentration
    7
    Graben
    8
    Grabenbodenflächen-Schutzschicht
    9
    Gate-Isolierschicht
    10
    Gate-Elektrode
    11
    Source-Elektrode
    12
    Drain-Elektrode
    13
    Anschlussbereich
    14
    Strombegrenzungsschicht
    15
    Schutzschicht-Masseelektrode
    18
    dielektrische Zwischenschicht
    19
    Source-Kontaktstelle
    20
    Gate-Kontaktstelle
    26
    Bonding-Draht
    29
    Bonding-Draht (Verdrahtungsbereich)
    91 bis 94:
    MOSFET (Siliciumcarbid-Halbleitereinheit)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012238887 A [0007, 0009]

Claims (11)

  1. Siliciumcarbid-Halbleitereinheit (91 bis 93), die Folgendes aufweist: - ein Siliciumcarbid-Einkristall-Substrat (1); - eine Driftschicht (2), die an dem Siliciumcarbid-Einkristall-Substrat (1) angeordnet ist, das aus Siliciumcarbid besteht, und die einen ersten Leitfähigkeitstyp und eine erste Störstellenkonzentration aufweist; - einen Körperbereich (5), der an der Driftschicht (2) angeordnet ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet; - einen Source-Bereich (3), der an dem Körperbereich (5) angeordnet ist und den ersten Leitfähigkeitstyp aufweist; - eine Gate-Isolierschicht (9) in jedem von einem ersten Zellenbereich (CL1) und einem zweiten Zellenbereich (CL2), die einen Graben (7) bedeckt, der den Source-Bereich (3) und den Körperbereich (5) durchdringt und bis zu der Driftschicht (2) reicht; - eine Gate-Elektrode (10), die in dem Graben (7) angeordnet ist; - eine Schicht (6) mit einer hohen Konzentration, die zwischen der Driftschicht (2) und dem Körperbereich (5) in dem ersten Zellenbereich (CL1) angeordnet ist und den ersten Leitfähigkeitstyp und eine zweite Störstellenkonzentration aufweist, die höher als die erste Störstellenkonzentration ist; - eine Strombegrenzungsschicht (14), die zwischen der Driftschicht (2) und dem Körperbereich (5) in dem zweiten Zellenbereich (CL2) angeordnet ist und den ersten Leitfähigkeitstyp und eine dritte Störstellenkonzentration aufweist, die höher als die erste Störstellenkonzentration und geringer als die zweite Störstellenkonzentration ist; - eine Source-Elektrode (22), die mit dem Source-Bereich (3) elektrisch verbunden ist; und - eine Drain-Elektrode (12), die mit dem Siliciumcarbid-Einkristall-Substrat (1) elektrisch verbunden ist.
  2. Siliciumcarbid-Halbleitereinheit (93) nach Anspruch 1, wobei die Dicke der Strombegrenzungsschicht (14) geringer als die Dicke der Schicht (6) mit einer hohen Konzentration ist.
  3. Siliciumcarbid-Halbleitereinheit (94), die Folgendes aufweist: - ein Siliciumcarbid-Einkristall-Substrat (1); - eine Driftschicht (2), die an dem Siliciumcarbid-Einkristall-Substrat (1) angeordnet ist, das aus Siliciumcarbid besteht, und die einen ersten Leitfähigkeitstyp und eine erste Störstellenkonzentration aufweist; - einen Körperbereich (5), der an der Driftschicht (2) angeordnet ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet; - einen Source-Bereich (3), der an dem Körperbereich (5) angeordnet ist und den ersten Leitfähigkeitstyp aufweist; - eine Gate-Isolierschicht (9) in jedem von einem ersten Zellenbereich (CL1) und einem zweiten Zellenbereich (CL2), die einen Graben (7) bedeckt, der den Source-Bereich (3) und den Körperbereich (5) durchdringt und bis zu der Driftschicht (2) reicht; - eine Gate-Elektrode (10), die in dem Graben (7) angeordnet ist; - eine Schicht (6) mit einer hohen Konzentration, die zwischen der Driftschicht (2) und dem Körperbereich (5) in dem ersten Zellenbereich (CL1) angeordnet ist und den ersten Leitfähigkeitstyp und eine zweite Störstellenkonzentration aufweist, die höher als die erste Störstellenkonzentration ist; - eine Source-Elektrode (11), die mit dem Source-Bereich (3) elektrisch verbunden ist; und - eine Drain-Elektrode (12), die mit dem Siliciumcarbid-Einkristall-Substrat (1) elektrisch verbunden ist, wobei sich der Körperbereich (5) und die Driftschicht (2) in dem zweiten Zellenbereich (CL2) in direktem Kontakt miteinander befinden.
  4. Siliciumcarbid-Halbleitereinheit (91 bis 94) nach einem der Ansprüche 1 bis 3, die ferner eine Grabenbodenflächen-Schutzschicht (8) aufweist, die in der Driftschicht (2) in einer Schnittansicht an einer Position tiefer als der Körperbereich (5) angeordnet ist und den zweiten Leitfähigkeitstyp aufweist.
  5. Siliciumcarbid-Halbleitereinheit (91 bis 94) nach Anspruch 4, wobei die Schicht (6) mit einer hohen Konzentration an einer Position flacher als die Bodenfläche der Grabenbodenflächen-Schutzschicht (8) angeordnet ist.
  6. Siliciumcarbid-Halbleitereinheit (92) nach Anspruch 4 oder 5, die ferner eine Schutzschicht-Masseelektrode (15) aufweist, die so konfiguriert ist, dass sie die Source-Elektrode (11) mit der Grabenbodenflächen-Schutzschicht (8) elektrisch verbindet, wobei der maximale Abstand von der Schutzschicht-Masseelektrode (15) zu dem zweiten Zellenbereich (CL2) größer als der maximale Abstand von der Schutzschicht-Masseelektrode (15) zu dem ersten Zellenbereich (CL1) ist.
  7. Siliciumcarbid-Halbleitereinheit (91 bis 94) nach einem der Ansprüche 1 bis 6, wobei die Störstellenkonzentration der Driftschicht (2) nicht geringer als 1 × 1014 cm-3 und geringer als 1 × 1017 cm-3 ist und die Störstellenkonzentration der Schicht (6) mit einer hohen Konzentration nicht geringer als 1 × 1017 cm-3 und nicht höher als 1 × 1018 cm-3 ist.
  8. Siliciumcarbid-Halbleitereinheit (91 bis 94) nach einem der Ansprüche 1 bis 7, wobei sich die Schicht (6) mit einer hohen Konzentration in Kontakt mit einem unteren Bereich des Körperbereichs (5) befindet.
  9. Siliciumcarbid-Halbleitereinheit (91 bis 94) nach einem der Ansprüche 1 bis 8, wobei die Grenzfläche zwischen dem Körperbereich (5) und dem Graben (7) durch eine Verarmungsschicht nur in dem zweiten Zellenbereich (CL2) von dem ersten Zellenbereich (CL1) und dem zweiten Zellenbereich (CL2) von dem Siliciumcarbid-Einkristall-Substrat (1) getrennt ist, wenn sich die Siliciumcarbid-Halbleitereinheit (91 bis 94) in einem EIN-Zustand befindet.
  10. Siliciumcarbid-Halbleitereinheit (91 bis 94) nach einem der Ansprüche 1 bis 9, die ferner Folgendes aufweist: - eine Source-Kontaktstelle (19), die mit der Source-Elektrode (11) elektrisch verbunden ist; und - einen Verdrahtungs-Bereich (29), der mit der Source-Kontaktstelle (19) in dem zweiten Zellenbereich (CL2) verbunden ist.
  11. Siliciumcarbid-Halbleitereinheit (91 bis 94) nach einem der Ansprüche 1 bis 9, die ferner zumindest eine von einer Source-Kontaktstelle (19) und einer Gate-Kontaktstelle (20) aufweist, wobei die Source-Kontaktstelle (19) mit der Source-Elektrode (11) elektrisch verbunden ist und einen Eckenbereich aufweist, der in dem zweiten Zellenbereich (CL2) angeordnet ist, und wobei die Gate-Kontaktstelle (20) mit der Gate-Elektrode (10) elektrisch verbunden ist und einen Eckenbereich aufweist, der in dem zweiten Zellenbereich (CL2) angeordnet ist.
DE112015007172.5T 2015-12-07 2015-12-07 Siliciumcarbid-halbleitereinheit Active DE112015007172B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/084239 WO2017098547A1 (ja) 2015-12-07 2015-12-07 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE112015007172T5 true DE112015007172T5 (de) 2018-08-16
DE112015007172B4 DE112015007172B4 (de) 2022-10-27

Family

ID=59012840

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015007172.5T Active DE112015007172B4 (de) 2015-12-07 2015-12-07 Siliciumcarbid-halbleitereinheit

Country Status (5)

Country Link
US (1) US10347724B2 (de)
JP (1) JP6415749B2 (de)
CN (1) CN108292676B (de)
DE (1) DE112015007172B4 (de)
WO (1) WO2017098547A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019012725A (ja) * 2017-06-29 2019-01-24 株式会社東芝 半導体装置
JP6853967B2 (ja) * 2017-09-19 2021-04-07 株式会社村田製作所 キャパシタ
US11251299B2 (en) * 2018-03-28 2022-02-15 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method of same
CN109449209A (zh) * 2018-10-30 2019-03-08 深圳市福瑞禧科技发展有限公司 功率器件及其制备方法
JP7122229B2 (ja) * 2018-11-14 2022-08-19 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP7140148B2 (ja) * 2019-02-27 2022-09-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7343315B2 (ja) * 2019-07-05 2023-09-12 株式会社日立製作所 炭化ケイ素半導体装置
JP7449890B2 (ja) 2021-03-25 2024-03-14 三菱重工マリンマシナリ株式会社 過給機異常判定装置及び過給機異常判定方法
JP7449889B2 (ja) 2021-03-25 2024-03-14 三菱重工マリンマシナリ株式会社 過給機異常予兆判定装置及び過給機異常予兆判定方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144585B2 (ja) 1991-12-10 2001-03-12 日本インター株式会社 半導体装置
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
CN103022115B (zh) 2008-01-29 2015-09-02 富士电机株式会社 半导体装置
JP4793390B2 (ja) 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN102414825B (zh) 2009-04-28 2014-12-24 三菱电机株式会社 功率用半导体装置
JP5361808B2 (ja) * 2010-06-23 2013-12-04 三菱電機株式会社 電力用半導体装置
JP5664302B2 (ja) 2011-02-08 2015-02-04 株式会社デンソー 半導体装置
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
JP5556862B2 (ja) 2012-08-06 2014-07-23 富士電機株式会社 トレンチｍｏｓ型炭化珪素半導体装置の製造方法
JP5646570B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置及びその製造方法
US9337271B2 (en) 2012-12-28 2016-05-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and manufacturing method therefor
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP6199755B2 (ja) 2014-01-27 2017-09-20 トヨタ自動車株式会社 半導体装置
JP2015153893A (ja) 2014-02-14 2015-08-24 公立大学法人大阪市立大学 半導体装置、及びその半導体装置の製造方法
CN103928345B (zh) * 2014-04-21 2016-09-07 西安电子科技大学 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN108292680B (zh) 2015-12-03 2021-01-22 三菱电机株式会社 碳化硅半导体装置

Also Published As

Publication number Publication date
JP6415749B2 (ja) 2018-10-31
US10347724B2 (en) 2019-07-09
DE112015007172B4 (de) 2022-10-27
US20180315819A1 (en) 2018-11-01
CN108292676B (zh) 2020-11-13
CN108292676A (zh) 2018-07-17
WO2017098547A1 (ja) 2017-06-15
JPWO2017098547A1 (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
DE112015007172B4 (de) Siliciumcarbid-halbleitereinheit
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007017002B4 (de) SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112014006289B4 (de) Leistungshalbleitervorrichtung
DE102009008504B4 (de) Ein Halbleiterbauelement und Verfahren
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102008047998B4 (de) Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112014006762B4 (de) Siliciumcarbid-Halbleiteranordnung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102012112332A1 (de) Halbleitervorrichtung mit einer Diode
DE112014006692B4 (de) Halbleiteranordnung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE112018007114T5 (de) Siliciumcarbid-halbleitereinheit
DE102019005973A1 (de) Graben- mosfet-kontakte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final