CN103022115B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103022115B
CN103022115B CN201210441210.5A CN201210441210A CN103022115B CN 103022115 B CN103022115 B CN 103022115B CN 201210441210 A CN201210441210 A CN 201210441210A CN 103022115 B CN103022115 B CN 103022115B
Authority
CN
China
Prior art keywords
mentioned
conductive
current measuring
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210441210.5A
Other languages
English (en)
Other versions
CN103022115A (zh
Inventor
百田圣自
阿部和
椎木崇
藤井岳志
吉川功
今川铁太郎
小山雅纪
浅井诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Publication of CN103022115A publication Critical patent/CN103022115A/zh
Application granted granted Critical
Publication of CN103022115B publication Critical patent/CN103022115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置。在主元件(24)的源电极(25)和电流检测元件(21)的电流感应电极(22)之间连接电流检测用的电阻。栅极绝缘膜(36)的绝缘耐压比反向偏压时可流过电流检测元件(21)的最大电流与上述电阻之积大。主元件(24)的p主体区域(32)的扩散深度比电流检测元件(21)的p主体区域(31)的扩散深度浅，主元件(24)的p主体区域(32)的端部的曲率比电流检测元件(21)的p主体区域(31)的端部的曲率小。因此，在外加反向偏压时，主元件(24)的p主体区域(32)的端部的电场变得比电流检测元件(21)的p主体区域(31)的端部的电场高，主元件(24)变得易于在电流检测元件(21)之前发生雪崩击穿。

Description

半导体装置
本申请为专利申请案(申请日2009年7月29日，申请号200980103495.8，发明名称为“半导体装置”)的分案申请。
技术领域
本发明涉及具有电流检测功能的半导体装置。
背景技术
以往，作为众所周知的技术，在MOSFET(Metal Oxide SemiconductorField Effect Transistor：电场效应晶体管)，IGBT(Insulated Gate BipolarTransistor：绝缘栅型双极晶体管)等的绝缘栅型半导体装置中，在1个半导体芯片内，设置主绝缘栅型半导体元件(以下称为“主元件”)，以及从该主元件分割的、栅极和漏极与主元件共用，并且尺寸小的电流检测用绝缘栅型半导体元件(以下称为“电流检测元件”)，将电流检测用的电阻与该电流检测元件的源极连接，利用由于该电阻而引起的电压降低，检测与流过主元件的电流成比例的微小电流(例如，参照专利文献1、下列专利文献2、下列专利文献3)。根据具备这种电流检测功能的绝缘栅型半导体装置(以下，称为带有电流检测功能的半导体装置)，通过利用上述电阻来检测作为与主元件成比例的电流的流过电流检测元件的电流，当在绝缘栅型半导体装置中流过过电流的情况下，可发出警报、或启动保护电路。因此，能防止元件被破坏。
图35是表示带有电流检测功能的半导体装置的一个例子的平面图；图36是示意性地表示图35的切线A-A’的构成的剖面图。如这些图中所示，一般情况下，电流检测元件1的电流感应电极2在与主元件4的源电极5相同的金属层中，与源电极5分开设置。在电流感应电极2和源电极5之间连接电流检测用的上述电阻10。
另外，在与主元件4的栅极绝缘膜(省略图示)以及栅电极6相同的层上，分别共同地设置电流检测元件1的栅极绝缘膜(省略图示)以及栅电极3。电流检测元件1和主元件4具有共同的漂移层7以及漏电极8。电流检测元件1的栅电极3和主元件4的栅电极6与栅电极焊盘9电连接。在图36中省略了主体区域以及源极区域。
图37是表示以往的带电流检测功能的半导体装置的构成的剖面图。如图37所示，在以往的平面栅型的带电流检测功能的半导体装置中，主元件4的主体区域12和电流检测元件1的主体区域11的杂质浓度和扩散深度相同，其端部的曲率也相同。另外，主元件4的相邻的主体区域12的间隔和电流检测元件1的相邻的主体区域11的间隔相同。
图38是表示以往的带电流检测功能的半导体装置的其他构成的剖面图。如图38所示，在以往的沟槽栅型的带电流检测功能的半导体装置中，主元件4的沟槽14和电流检测元件1的沟槽13的深度相同，且宽度也相同。另外，主元件4的相邻的沟槽14的间隔和电流检测元件1的相邻的沟槽13的间隔相同。而且，主元件4的主体区域12的扩散深度和电流检测元件1的主体区域11的扩散深度相同。
另外，主元件4的主体区域12和电流检测元件1的主体区域11的杂质浓度相同。另外，在主元件4的主体区域12和电流检测元件1的主体区域11中，当各自的一部分不与源电极5连接而呈电浮起的情况下，在主元件4的主体区域12中与源电极5相接的部分的比率和在电流检测元件1的主体区域11中与电流感应电极2相接的部分的比率相同。
在此，在能够控制大功率的IGBT等元件中具有以下的问题，即，在高电压、高电流时，栅极电压变得不稳定，产生不均匀的电流或振荡等，当流过过大的电流时，元件被破坏。另外，在具有电流检测功能的IGBT中具有以下问题，即，由于从大电流的检测开始到栅极电压的降低为止的反馈回路长，因此，容易产生保护延迟或不稳定的振荡等问题。
为了解决上述问题，有的发明提出了虚拟沟槽栅型IGBT结构的方案，即，在将栅电极埋入沟槽的沟槽栅型IGBT结构中，设置与沟槽栅电极结构相同的埋入电极，将该埋入电极与发射电极电连接(例如，参照下列专利文献4)。根据该虚拟沟槽型IGBT结构，埋入电极成为与发射电位相同的电位。因此，可以将无效的栅电极(埋入电极)中生成的负电荷排出，所以，能阻止负电荷的影响。因此，即使在高电压、高电流时，栅极电压也能稳定，可阻止电流不均匀或振荡等问题，因此，在流过过大的电流时，可防止元件被破坏。
接下来，对以往的虚拟沟槽型的带电流检测功能的半导体装置进行说明。图39是表示以往的虚拟沟槽型的带电流检测功能的半导体装置的构成的剖面图。如图39所示，在以往的虚拟沟槽型的带电流检测功能的半导体装置中，主元件4以及电流检测元件1都具有虚拟沟槽型IGBT结构(以下，称为“第1虚拟沟槽结构”)101。在IGBT的情况下，主体区域、漏电极以及源电极被称为：基极区域、集电极以及发射电极。在此，电流检测元件1和主元件4形成在相同的半导体基板上。因此，电流检测元件1和主元件4具有共用的n漂移层7、p集电层62以及集电极8。
电流检测元件1和主元件4都在与n漂移层7的集电极8相反的一侧的表面上分别设置了多个沟槽。在沟槽中，隔着栅极绝缘膜59，设置了由多晶硅等构成的埋入电极即埋入了栅电极3、6的沟槽栅电极73、74；以及虚拟沟槽电极75、76。沟槽栅电极73、74与栅极端子电连接，虚拟沟槽电极75、76不与栅极端子连接。由于IGBT利用栅极控制主电流，因此，与栅极端子不连接的虚拟沟槽电极75、76就成为对控制不起作用的电极。
另外，在夹在沟槽栅电极73、74彼此之间的区域中，设置了基极区域56、12，在基极区域56、12的表面上，选择性设置分别与沟槽栅电极73、74相接的n+源极区域55、58。另外，发射电极2、5分别与基极区域56、12以及n+源极区域55、58相接。并且，在夹在沟槽栅电极73、74和虚拟沟槽电极75、76之间的区域中，以及在夹在虚拟沟槽电极75、76彼此之间的区域中，设置了p型的浮动层71、72。p型的浮动层71、72由于隔着层间绝缘膜57、60与发射电极2、5相隔，因此，成为分别与发射电极2、5呈电浮起的状态。
另外，如图39所示，电流检测元件1以及主元件4的沟槽栅电极73、74相互电连接。因此，这些沟槽栅电极73、74被同时驱动。另一方面，由于电流检测元件1以及主元件4的发射电极2、5相互隔开设置，因此，电流检测元件1以及主元件4的主电流的路径不同。另外，虽然图中没有显示，但是，为了稳定电位，电流检测元件1以及主元件4中的虚拟沟槽电极75、76例如与发射电极2、5或p型浮动层71、72连接。
并且，在图37～图39中，虽然主元件4和电流检测元件1具有同样的大小，但在实际的元件中，电流检测元件1的表面积为主元件4的几十分之一。因此，在电流检测元件1中流过与流过主元件4的电流的表面积比相应的百分之几的电流。另外，通过检测流过电流检测元件1的电流，可在过电流流过主元件4时，控制元件。
专利文献1：JP特开平9-293856号公报
专利文献2：JP特开平4-355968号公报
专利文献3：JP特开平6-29539号公报
专利文献4：JP特开2003-188382号公报
通常，主元件和电流检测元件是在相同的半导体基板上利用相同的设计规则进行制造。但是，由于设计上的差别或工艺中产生的偏差等原因，有时候电流检测元件的耐压变得比主元件的耐压还低。在这种情况下，如果外加的反向偏压变大，则有可能电流检测元件会先于主元件发生雪崩击穿。通常，反向偏压时的栅极电位是和主元件的源电极相同的电位。另外，主元件和电流检测元件的栅极电位相同。因此，如果电流检测元件发生雪崩击穿，在电流检测用的电阻(电阻值：R)中流过雪崩电流(电流值：Ia)，则在该电阻的两端产生的电位差(Ia×R)会被外加到电流检测元件的栅极绝缘膜上。因此，如果电流检测元件的栅极绝缘膜的耐压比(Ia×R)还低，则当反向偏压变大时，电流检测元件会在主元件之前被破坏，因此，会变得无法监视流过主元件的电流量。
另外，在具有电流检测功能的IGBT中，有时会由于周边部的扩散层的处理的影响而导致电流检测元件的耐压变低。因此，例如，在由于IGBT的开关动作等原因而产生很大的浪涌电压的情况下，有时负荷或电流会集中到耐压低的电流检测元件上，从而破坏元件，因此，产生元件的可靠性低的问题。
发明内容
为了解决上述现有技术中的问题，本发明的目的是：提供一种能够在外加反向偏压时防止电流检测元件被破坏的半导体装置。另外，其目的还包括：提供一种当流过过大电流时，可以防止元件被破坏的半导体装置。
为了解决上述课题，达成目的，技术方案1的发明中的半导体装置的特征在于，其具有：主元件；尺寸比该主元件小的电流检测元件；和连接在主元件和电流检测元件之间的电阻。根据该电阻两端的电位差来检测流过主元件的电流。在这种半导体装置中，电流检测元件的反向偏压时的耐压比主元件的反向偏压时的耐压高。
另外，技术方案2的发明中的半导体装置的特征在于，其具有：主元件；尺寸比该主元件小的电流检测元件；和连接在主元件和电流检测元件之间的电阻。根据该电阻两端的电位差来检测流过主元件的电流。在这种半导体装置中，电流检测元件的栅极绝缘膜的绝缘耐压，比反向偏压时能流过电流检测元件的最大电流与上述电阻之积大。
另外，技术方案3的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有平面栅型的主元件和平面栅型的电流检测元件。在主元件的源电极(第1电极)和电流检测元件的电流感应电极(第3电极)之间连接有上述电阻。并且，主元件的主体区域(第1个第2导电型半导体区域)的扩散深度比电流检测元件的主体区域(第2个第2导电型半导体区域)的扩散深度浅。
另外，技术方案4的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有平面栅型的主元件和平面栅型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的主体区域的端部的曲率比电流检测元件的主体区域的端部的曲率小。
另外，技术方案5的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有平面栅型的主元件和平面栅型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的相邻的主体区域的间隔比电流检测元件的相邻的主体区域的间隔宽。
另外，技术方案6的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的沟槽(第1沟槽)比电流检测元件的沟槽(第2沟槽)深。
另外，技术方案7的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的相邻的沟槽的间隔比电流检测元件的相邻的沟槽的间隔宽。
另外，技术方案8的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的主体区域的扩散深度比电流检测元件的主体区域的扩散深度浅。
另外，技术方案9的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件中的漂移层(第1个第1导电型半导体层)的、与主体区域的界面附近区域的杂质浓度，比电流检测元件中的漂移层(第2个第1导电型半导体层)的、与主体区域的界面附近区域的杂质浓度高。
另外，技术方案10的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的沟槽的宽度比电流检测元件的沟槽的宽度窄。
另外，技术方案11的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的主体区域的、由主元件的沟槽分开的多个区域中的一部分从源电极电浮起。电流检测元件的主体区域与电流感应电极短路的比率比主元件的主体区域与源电极短路的比率高。
另外，技术方案12的发明中的半导体装置的特征在于，在技术方案3记载的发明中，在主元件的漂移层(第1个第1导电型半导体层)和漏电极(第2电极)之间具有集电层(第1个第2导电型半导体层)。并且，在电流检测元件的漂移层(第2个第1导电型半导体层)和漏电极(第4电极)之间具有集电层(第2个第2导电型半导体层)。
另外，技术方案13的发明中的半导体装置的特征在于，在技术方案3记载的发明中，主元件和电流检测元件形成在同一个半导体基板上。在这种情况下，主元件的漂移层和电流检测元件的漂移层是共用的；主元件的漏电极和电流检测元件的漏电极是共用的。
另外，技术方案14的发明中的半导体装置的特征在于，在技术方案12记载的发明中，主元件和电流检测元件形成在同一个半导体基板上。在这种情况下，主元件的漂移层和电流检测元件的漂移层共用；主元件的漏电极和电流检测元件的漏电极共用；主元件的集电层和电流检测元件的集电层共用。
另外，技术方案15的发明中的半导体装置的特征在于，在技术方案3～12中任意一项记载的发明中，主元件和电流检测元件形成在不同的半导体基板上。在该情况下，主元件的漏电极和电流检测元件的漏电极在各自的芯片的外侧通过配线电连接。
根据技术方案1的发明，可以避免在外加反向偏压时，电流检测元件先于主元件引起破坏。根据技术方案2的发明，可以避免在外加反向偏压时，由于电流检测元件的栅极绝缘膜引起绝缘破坏。根据技术方案3～11的发明，能够实现技术方案1的半导体装置。根据技术方案12的发明，即使是电导率调制型的半导体装置，也能够实现技术方案1的半导体装置。根据技术方案13或技术方案14的发明，能够用1个芯片构成带电流检测功能的半导体装置。根据技术方案15的发明，能够用2个或以上的芯片构成带电流检测功能的半导体装置。
另外，技术方案16的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案17的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接，上述第2虚拟沟槽结构部与上述第2主电极电连接。
另外，技术方案18的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部、上述第2虚拟沟槽结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案19的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述第1虚拟沟槽结构部与上述第1个第2导电型的层连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案20的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述第1虚拟沟槽结构部与上述第1个第2导电型的层连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接，上述第2虚拟沟槽结构部与上述第2主电极电连接。
另外，技术方案21的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部、上述第2虚拟沟槽结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案22的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述第1虚拟沟槽结构部与上述第1主电极电连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案23的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。另外，技术方案24的发明的半导体装置的特征在于，在技术方案16、19、22、23中任意一项所记载的发明中，上述电流检测结构区域的上述第2虚拟沟槽结构部与上述第2主电极电连接。
另外，技术方案26的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述虚拟沟槽结构部之间、以及在上述虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案27的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述虚拟沟槽结构部之间、以及在上述虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案28的发明的半导体装置的特征在于，在技术方案26或27所记载的发明中，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2沟槽栅极结构部以及上述第1沟槽栅极结构部连接。
另外，技术方案29的发明的半导体装置的特征在于，在技术方案26或27所记载的发明中，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2主电极电连接。
另外，技术方案30的发明的半导体装置的特征在于，在技术方案27所记载的发明中，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2个第2导电型的层连接。
根据技术方案16、19、22～25的发明，主活性区域的第2导电型的层成为浮动结构。另一方面，电流检测结构区域的第2导电型的层与发射电极成为相同电位，不再是浮动结构。不具有浮动结构的元件与具有浮动结构的元件相比，元件耐压高，因此，电流检测结构区域的耐压变得比主活性区域的耐压高。由此，在电流检测结构区域中不再发生由于耐压低而导致的负荷或电流的集中。因此，即使在过大电流流过主活性区域的情况下，也不会破坏电流检测结构区域，从而能够通过电流检测结构区域来检测流过主活性区域的过大电流。因此，能够在主活性区域被破坏之前，停止工作或启动保护电路。
另外，根据技术方案17，18，20，21的发明，主活性区域的虚拟沟槽结构部与栅电极或发射电极不连接，电流检测结构区域的虚拟沟槽结构部与栅电极或发射电极连接，并与这些电极成为相同的电位。因此，由于电流检测结构区域的电位稳定，所以电流检测结构区域的耐压变得比主活性区域的耐压高。
另外，根据技术方案26～30的发明，在主活性区域中不形成虚拟沟槽结构部，在电流检测结构区域中形成虚拟沟槽结构部。因此，电流检测结构区域的耐压变得比主活性区域的耐压高。
(发明效果)
根据本发明的半导体装置，能够起到防止在外加反向偏压时电流检测元件被破坏的效果。另外，根据本发明的半导体装置，能够起到当流过过大电流时防止元件被破坏的效果。
附图说明
【图1】图1是表示本发明的实施方式1的带电流检测功能的半导体装置的构成的剖面图。
【图2】图2是表示本发明的实施方式2的带电流检测功能的半导体装置的构成的剖面图。
【图3】图3是表示本发明的实施方式3的带电流检测功能的半导体装置的构成的剖面图。
【图4】图4是表示本发明的实施方式4的带电流检测功能的半导体装置的构成的剖面图。
【图5】图5是表示本发明的实施方式5的带电流检测功能的半导体装置的构成的剖面图。
【图6】图6是表示本发明的实施方式6的带电流检测功能的半导体装置的构成的剖面图。
【图7】图7是表示本发明的实施方式7的带电流检测功能的半导体装置的构成的剖面图。
【图8】图8是表示本发明的实施方式8的带电流检测功能的半导体装置的构成的剖面图。
【图9】图9是表示本发明的实施方式9的带电流检测功能的半导体装置的构成的剖面图。
【图10】图10是表示本发明的实施方式10的带电流检测功能的半导体装置的构成的平面图。
【图11】图11是表示本发明的实施方式10的带电流检测功能的半导体装置的构成的剖面图。
【图12】图12是表示本发明的实施方式11的带电流检测功能的半导体装置的构成的剖面图。
【图13】图13是表示本发明的实施方式12的带电流检测功能的半导体装置的构成的剖面图。
【图14】图14是表示本发明的实施方式13的带电流检测功能的半导体装置的构成的剖面图。
【图15】图15是表示本发明的实施方式14的带电流检测功能的半导体装置的构成的剖面图。
【图16】图16是表示本发明的实施方式15的带电流检测功能的半导体装置的构成的剖面图。
【图17】图17是表示本发明的实施方式16的带电流检测功能的半导体装置的构成的剖面图。
【图18】图18是表示本发明的实施方式17的带电流检测功能的半导体装置的构成的剖面图。
【图19】图19是表示本发明的实施方式18的带电流检测功能的半导体装置的构成的剖面图。
【图20】图20是表示本发明的实施方式19的带电流检测功能的半导体装置的构成的平面图。
【图21】图21是表示本发明的实施方式20的带电流检测功能的半导体装置的构成的剖面图。
【图22】图22是表示本发明的实施方式21的带电流检测功能的半导体装置的构成的剖面图。
【图23】图23是表示本发明的实施方式22的带电流检测功能的半导体装置的构成的剖面图。
【图24】图24是表示本发明的实施方式23的带电流检测功能的半导体装置的构成的剖面图。
【图25】图25是表示本发明的实施方式24的带电流检测功能的半导体装置的构成的剖面图。
【图26】图26是表示本发明的实施方式25的带电流检测功能的半导体装置的构成的剖面图。
【图27】图27是表示本发明的实施方式26的带电流检测功能的半导体装置的构成的剖面图。
【图28】图28是表示本发明的实施方式27的带电流检测功能的半导体装置的构成的剖面图。
【图29】图29是表示本发明的实施方式28的带电流检测功能的半导体装置的构成的剖面图。
【图30】图30是表示本发明的实施方式29的带电流检测功能的半导体装置的构成的剖面图。
【图31】图31是表示本发明的实施方式30的带电流检测功能的半导体装置的构成的剖面图。
【图32】图32是表示本发明的实施方式31的带电流检测功能的半导体装置的构成的剖面图。
【图33】图33是表示本发明的实施方式32的带电流检测功能的半导体装置的构成的剖面图。
【图34】图34是表示IGBT元件结构和元件耐压的关系的特性图。
【图35】图35是表示带电流检测功能的半导体装置的构成的一个例子的平面图。
【图36】图36是示意性地表示图35的剖截线A-A’的构成的剖面图。
【图37】图37是表示以往的带电流检测功能的半导体装置的构成的剖面图。
【图38】图38是表示以往的带电流检测功能的半导体装置的其他构成的剖面图。
【图39】图39是表示以往的虚拟沟槽型的带电流检测功能的半导体装置的构成的剖面图。
图中：
10       电阻
21       电流检测元件
22        电流感应电极(发射电极)
23、26    栅电极
24       主元件
25       源电极(发射电极)
27       n漂移层
28       漏电极
31、32    p主体区域
33、34    沟槽
35、38    n+源极区域
36、39   栅极绝缘膜
37、40    层间绝缘膜
41       n+高浓度区域
42       p集电层
81、82    p型浮动层
83、84    沟槽栅电极
85、86    虚拟沟槽电极
具体实施方式
以下，参照附图对本发明的半导体装置的优选实施方式进行详细说明。在本说明书以及附图中，在标注了n或p的层或区域，分别表示电子或正孔为多个载体。另外，标注有+的区域表示比没有标注+的层或区域杂质浓度高。并且，在以下的实施方式的说明以及附图中，对同一结构赋予相同的符号，并省略重复的说明。
(实施方式1)
图1是表示本发明的实施方式1的带电流检测功能的半导体装置的构成的剖面图。如图1所示，实施方式1的半导体装置是平面栅型的MOSFET。电流检测元件21和主元件24形成在相同的半导体基板上。因此，电流检测元件21和主元件具有共同的n漂移层27以及漏电极28。电流检测元件21和主元件24通过省略了图示的p分离区域等被分离。电流检测元件21的尺寸比主元件24的尺寸小。
电流检测元件21的结构如下所述。在n半导体基板(n漂移层27)的第1主面的表面层上选择性地设置了p主体区域31。n+源极区域35选择性地设置在p主体区域31的表面层上。栅极绝缘膜36与p主体区域31的、夹在n+源极区域35和n漂移层27中的部分的表面相接。栅电极23设置在栅极绝缘膜36上。栅电极23被层间绝缘膜37覆盖。在于层间绝缘膜37上开口的接触孔(contact hole)处，电流感应电极22与n+源极区域35和p主体区域31这两者相接。漏电极28与n漂移层27的第2主面相接。
主元件24的结构如下所述。在n半导体基板(n漂移层27)的第1主面的表面层上选择性地设置了p主体区域32。n+源极区域38选择性地设置在p主体区域32的表面层上。栅极绝缘膜39与p主体区域32的、夹在n+源极区域38和n漂移层27中的部分的表面相接。栅电极26设置在栅极绝缘膜39上。栅电极26被层间绝缘膜40覆盖。在于层间绝缘膜40上开口的接触孔处，源电极25与n+源极区域38和p主体区域32这两者相接。
电流检测用的电阻连接于源电极25和电流感应电极22之间。电流检测用的电阻既可以和电流检测元件21以及主元件24一起在同一个半导体基板上制作，也可以相对于具有电流检测元件21以及主元件24的半导体芯片外设。
电流检测元件21的栅极绝缘膜36和主元件24的栅极绝缘膜39可以通过对在例如基板的第1主面的整个面上形成的氧化膜等的绝缘膜进行图案化(patteming)而同时形成。因此，两元件21、24的栅极绝缘膜36、39的厚度相同。并且，栅极绝缘膜36、39的厚度被设计成：电流检测元件21的栅极绝缘膜36的绝缘耐压比反向偏压时能流过电流检测元件21的最大电流与电流检测用的电阻之积大。
另外，主元件24的p主体区域32的扩散深度被设计成：比电流检测元件21的p主体区域31的扩散深度浅。在这种情况下，主元件24的p主体区域32的端部的曲率变得比电流检测元件21的p主体区域31的端部的曲率小。因此，在外加反向偏压时，主元件24的p主体区域32的端部的电场变得比电流检测元件21的p主体区域31的端部的电场高，很容易在主元件24中先于电流检测元件21产生雪崩击穿，因此，可防止电流检测元件21在主元件24之前被破坏。即，与主元件24相比，能够提高在电流检测元件21外加反向偏压时的耐压。
(实施方式2)
图2是表示本发明的实施方式2的带电流检测功能的半导体装置的构成的剖面图。如图2所示，在实施方式2的半导体装置中，主元件24的相邻的p主体区域32的间隔比电流检测元件21的相邻的p主体区域31的间隔宽。电流检测元件21和主元件24的p主体区域31、32的扩散深度以及端部的曲率相同。其他的构成与实施方式1相同。因此，通过拉宽主元件24的p主体区域32的间隔，主元件24很容易先于电流检测元件21产生雪崩击穿，所以，可防止电流检测元件21在主元件24之前被破坏。并且，也可以将实施方式1和实施方式2进行组合。
(实施方式3)
图3是表示本发明的实施方式3的带电流检测功能的半导体装置的构成的剖面图。如图3所示，实施方式3的半导体装置为沟槽栅型的MOSFET。在电流检测元件21中，沟槽33贯穿n+源极区域35和p主体区域31到达n漂移层27，隔着栅极绝缘膜36用栅电极23填埋。另外，在主元件24中，沟槽34贯穿n+源极区域38和p主体区域32到达n漂移层27，隔着栅极绝缘膜39用栅电极26填埋。并且，主元件24的沟槽34变得比电流检测元件21的沟槽33深。其他的构成与实施方式1相同。通过使主元件24的沟槽34变深，当外加反向偏压时，电流检测元件21的耐压变得比主元件24的耐压高。
(实施方式4)
图4是表示本发明的实施方式4的带电流检测功能的半导体装置的构成的剖面图。如图4所示，在实施方式4的半导体装置中，主元件24的相邻的沟槽34的间隔变得比电流检测元件21的相邻的沟槽33的间隔宽。电流检测元件21和主元件24除了沟槽33、34的深度相同之外，其他构成与实施方式3相同(在实施方式5～8中也相同)。综上所述，通过拉宽主元件24的沟槽34的间隔，与主元件24相比，能够提高在电流检测元件21外加反向偏压时的耐压。
(实施方式5)
图5是表示本发明的实施方式5的带电流检测功能的半导体装置的构成的剖面图。如图5所示，在实施方式5的半导体装置中，主元件24的p主体区域32的扩散深度变得比电流检测元件21的p主体区域31的扩散深度浅。即使这样，与主元件24相比，也能够提高在电流检测元件21外加反向偏压时的耐压。
(实施方式6)
图6是表示本发明的实施方式6的带电流检测功能的半导体装置的构成的剖面图。如图6所示，在实施方式6的半导体装置中，在主元件24中，n漂移层27的与p主体区域32的界面附近的区域成为n+高浓度区域41。该n+高浓度区域41的n型杂质浓度比电流检测元件21中的n漂移层27的与p主体区域31的界面附近的区域高。即使这样，与主元件24相比，也能够提高在电流检测元件21外加反向偏压时的耐压。
(实施方式7)
图7是表示本发明的实施方式7的带电流检测功能的半导体装置的构成的剖面图。如图7所示，在实施方式7的半导体装置中，主元件24的沟槽34的宽度变得比电流检测元件21的沟槽33的宽度窄。即使这样，与主元件24相比，也能够提高在电流检测元件21外加反向偏压时的耐压。
(实施方式8)
图8是表示本发明的实施方式8的带电流检测功能的半导体装置的构成的剖面图。如图8所示，在实施方式8的半导体装置中，在主元件24中，p主体区域32由沟槽34被分成多个区域，但是，该多个区域中的一部分被层间绝缘膜40覆盖，成为从源极电极25电浮起的状态。在电流检测元件21中也相同，虽然图中没有显示，但是p主体区域31的部分区域被层间绝缘膜37覆盖，成为从电流感应电极22电浮起的状态。在这些p主体区域31、32中的成为电浮起的状态的区域中，没有设置n+源极区域35、38。并且，在电流检测元件21中，p主体区域31与电流感应电极22短路的比率变得比在主元件24中p主体区域32与源电极25短路的比率高。即使这样，与主元件24相比，也能够提高在电流检测元件21外加反向偏压时的耐压。并且，可以将实施方式3～8中的2个以上进行组合。
(实施方式9)
图9是表示本发明的实施方式9的带电流检测功能的半导体装置的构成的剖面图。如图9所示，实施方式9的半导体装置为平面栅型的IGBT，其构成为：在实施方式1的半导体装置的n漂移层27和漏电极28之间插入p集电层42。电流检测元件21和主元件24具有共同的p集电层42。在IGBT的情况下，p主体区域以及漏电极分别被称为p基极区域以及集电极。并且，即使对于实施方式2～8，也可通过插入p集电层42来构成IGBT。如果这样做的话，则即使是电导率调制型的半导体装置，与主元件24相比，也能够提高在电流检测元件21外加反向偏压时的耐压。
(实施方式10)
图10是表示本发明的实施方式10的带电流检测功能的半导体装置的构成的平面图。另外，图11是表示本发明的实施方式10的带电流检测功能的半导体装置的构成的剖面图。如图11所示，在本发明的实施方式的带电流检测功能的半导体装置中，设置了主元件24和与主元件24分离的电流检测元件21。电流检测元件21和主元件24形成在相同的半导体基板的电流检测结构区域。因此，电流检测元件21和主元件24具有共同的n漂移层27，p集电层42以及集电极28。
在图11中，主元件24和电流检测元件21大小相同，但是，在实际的元件中，电流检测元件21的表面积是主元件24的几十分之一。因此，在电流检测元件21中，流过与流过主元件24的电流的表面积比相应的百分之几的电流。并且，通过检测流过电流检测元件21的电流，能够在过电流流过主元件24时控制元件。
首先，对主元件24的结构进行说明。主元件24和电流检测元件21形成在相同的半导体基板的主活性区域内，而且主元件24具有第1虚拟沟槽型IGBT结构101。因此，在与形成n漂移层27的集电极28的面相反一侧的表面上设置了多个沟槽。在沟槽中，隔着栅极绝缘膜39，设置了由多晶硅等构成的埋入电极即埋入了栅电极26的沟槽栅电极84、和虚拟沟槽电极86。沟槽栅电极84由与栅极端子G电连接的沟槽栅极结构部构成；虚拟沟槽电极86由不与栅极端子G连接的虚拟沟槽结构部构成。
并且，在夹在沟槽栅电极84彼此之间的部分的表面上，设置了p基极区域32，在p基极区域32中，设置了分别与沟槽栅电极84相接的n+源极区域38。另外，在基板的整个面上设置了层间绝缘膜40。层间绝缘膜40上设有开口部，经由该开口部，p基极区域32以及n+源极区域38与发射电极25相接。另外，在夹在沟槽栅电极84和虚拟沟槽电极86之间的区域、以及夹在虚拟沟槽电极86彼此之间的区域中，设置了p型浮动层82。p型浮动层82由层间绝缘膜40与发射电极25隔开，成为从发射电极25电浮起的状态(浮动)。另外，主元件24的沟槽栅电极84相互电连接，并进一步与栅极端子G连接。并且，虚拟沟槽电极86在图中没有显示的区域中与p型浮动层82连接。由此，来稳定主元件24的电位。
接下来，对电流检测元件21的结构进行说明。电流检测元件21具有第2虚拟沟槽型IGBT结构102。即，电流检测元件21与主元件24的结构不同，p型浮动层81与电流感应电极(发射电极)22相接。因此，p型浮动层81与发射电极22成为相同的电位，不再是从发射电极22电浮起的状态。
另外，虚拟沟槽电极85与电流检测元件21的沟槽栅电极83和主元件24的沟槽栅电极84电连接。由此，虚拟沟槽电极85与栅极端子G成为相同的电位。并且，电流检测元件21的发射电极22和主元件24的发射电极25是隔开设置的。并且，如图10所示，各沟槽可以在主元件24以及电流检测元件21处分别终结。
根据实施方式10，电流检测元件21的元件耐压变得比主元件24高，因此，当由于IGBT的开关动作等原因而产生很大的浪涌电压的情况下，负荷或电流不会集中于电流检测元件21，因此，即使当在主元件24中流过过大电流的情况下，也不会破坏电流检测元件21，所以，可通过电流检测元件21检测到在主元件24中流过过大电流这一情况。因此，可在主元件24被破坏之前停止工作，或启动保护电路，提高了元件的可靠性。
(实施方式11)
图12是表示本发明的实施方式11的带电流检测功能的半导体装置的构成的剖面图。如图12所示，在实施方式11中，电流检测元件21的结构与实施方式10不同，具有第3虚拟沟槽型IGBT结构103。即，电流检测元件21的虚拟沟槽电极85不是和沟槽栅电极83、84连接，而是在图中没有显示的区域与p型浮动层81连接。由此，会稳定电流检测元件21的电位。另外，p型浮动层81与发射电极相接。因此，p型浮动层81与发射电极22成为相同的电位，不再是从发射电极22电浮起的状态。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式12)
图13是表示本发明的实施方式12的带电流检测功能的半导体装置的构成的剖面图。如图13所示，在实施方式12中，电流检测元件21的结构与实施方式10或实施方式11不同，具有第4虚拟沟槽型IGBT结构104。即，电流检测元件21的虚拟沟槽电极85与发射电极22电连接。因此，虚拟沟槽电极85与发射电极22成为相同的电位，从而稳定电流检测元件21的电位。另外，p型浮动层81由层间绝缘膜37与发射电极22隔开。因此，p型浮动层81成为从发射电极22电浮起的状态(浮动)。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式13)
图14是表示本发明的实施方式13的带电流检测功能的半导体装置的构成的剖面图。如图14所示，在实施方式13中，电流检测元件21的结构与实施方式10～12不同，具有第5虚拟沟槽型IGBT结构105。即，电流检测元件21的虚拟沟槽电极85与发射电极22电连接。因此，虚拟沟槽电极85与发射电极22成为相同的电位，从而稳定电流检测元件21的电位。另外，p型浮动层81与发射电极22相接。因此，p型浮动层81与发射电极22成为相同的电位，不再是从发射电极22电浮起的状态。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式14)
图15是表示本发明的实施方式14的带电流检测功能的半导体装置的构成的剖面图。如图15所示，在实施方式14中，电流检测元件21的结构与实施方式10～13不同，具有第6虚拟沟槽型IGBT结构106。即，电流检测元件21的虚拟沟槽电极85与沟槽栅电极83、84电连接。由此，虚拟沟槽电极85与栅极端子G成为相同的电位。另外，p型浮动层81由层间绝缘膜37与发射电极22隔开，成为从发射电极22电浮起的状态(浮动)。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式15)
图16是表示本发明的实施方式15的带电流检测功能的半导体装置的构成的剖面图。如图16所示，在实施方式15中，主元件24的结构与实施方式10不同，具有第7虚拟沟槽IGBT结构107。即，主元件24的虚拟沟槽电极86与p型浮动层82连接。在此，如果虚拟沟槽电极86与多个p型浮动层82中靠近n+源极区域38一侧的p型浮动层82连接，则由于元件耐压进一步提高，因此为优选。另外，p型浮动层82由层间绝缘膜40与发射电极25隔开，且与虚拟沟槽电极86连接。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式16)
图17是表示本发明的实施方式16的带电流检测功能的半导体装置的构成的剖面图。如图17所示，在实施方式16中，电流检测元件21的结构与实施方式15不同，具有第3虚拟沟槽型IGBT结构103。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式17)
图18是表示本发明的实施方式17的带电流检测功能的半导体装置的构成的剖面图。如图18所示，在实施方式17中，电流检测元件21的结构与实施方式15或16不同，具有第4虚拟沟槽型IGBT结构104。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式18)
图19是表示本发明的实施方式18的带电流检测功能的半导体装置的构成的剖面图。如图19所示，在实施方式18中，电流检测元件21的结构与实施方式15～17不同，具有第5虚拟沟槽型IGBT结构105。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式19)
图20是表示本发明的实施方式19的带电流检测功能的半导体装置的构成的剖面图。如图20所示，在实施方式19中，电流检测元件21的结构与实施方式15～18不同，具有第6虚拟沟槽型IGBT结构106。
(实施方式20)
图21是表示本发明的实施方式20的带电流检测功能的半导体装置的构成的剖面图。如图21所示，在实施方式20中，主元件24的结构与实施方式10不同，具有第4虚拟沟槽IGBT结构104。即，主元件24的虚拟沟槽电极86与发射电极25电连接。这样会稳定主元件24的电位。另外，p型浮动层82由层间绝缘膜40与发射电极25隔开。因此，p型浮动层82成为从发射电极25电浮起的状态(浮动)。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式21)
图22是表示本发明的实施方式21的带电流检测功能的半导体装置的构成的剖面图。如图22所示，在实施方式21中，电流检测元件21的结构与实施方式20不同，具有第3虚拟沟槽型IGBT结构103。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式22)
图23是表示本发明的实施方式22的带电流检测功能的半导体装置的构成的剖面图。如图23所示，在实施方式22中，电流检测元件21的结构与实施方式20或21不同，具有第5虚拟沟槽型IGBT结构105。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式23)
图24是表示本发明的实施方式23的带电流检测功能的半导体装置的构成的剖面图。如图24所示，在实施方式23中，主元件24的结构与实施方式10不同，具有第6虚拟沟槽IGBT结构106。即，主元件24的虚拟沟槽电极86与沟槽栅电极83、84电连接。由此，虚拟沟槽电极86与栅极端子G成为相同的电位。另外，p型浮动层82由层间绝缘膜40与发射电极25隔开。因此，p型浮动层82成为从发射电极25电浮起的状态(浮动)。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式24)
图25是表示本发明的实施方式24的带电流检测功能的半导体装置的构成的剖面图。如图25所示，在实施方式24中，电流检测元件21的结构与实施方式23不同，具有第3虚拟沟槽型IGBT结构103。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式25)
图26是表示本发明的实施方式25的带电流检测功能的半导体装置的构成的剖面图。如图26所示，在实施方式25中，电流检测元件21的结构与实施方式24不同，具有第5虚拟沟槽型IGBT结构105。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式26)
图27是表示本发明的实施方式26的带电流检测功能的半导体装置的构成的剖面图。如图27所示，在实施方式26中，主元件24的结构与实施方式10不同，具有沟槽IGBT结构110。即，主元件24不设置虚拟沟槽电极，具有和图8所示的电流检测元件21相同的结构。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式27)
图28是表示本发明的实施方式27的带电流检测功能的半导体装置的构成的剖面图。如图28所示，在实施方式27中，电流检测元件21的结构与实施方式26不同，具有第1虚拟沟槽型IGBT结构101。即，电流检测元件21的虚拟沟槽电极85在图中没有显示的区域与p型浮动层81连接。由此，会稳定电流检测元件21的电位。另外，p型浮动层81由层间绝缘膜37与发射电极22隔开，成为从发射电极22电浮起的状态(浮动)。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式28)
图29是表示本发明的实施方式28的带电流检测功能的半导体装置的构成的剖面图。如图29所示，在实施方式28中，电流检测元件21的结构与实施方式26或27不同，具有第3虚拟沟槽型IGBT结构103。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式29)
图30是表示本发明的实施方式29的带电流检测功能的半导体装置的构成的剖面图。如图30所示，在实施方式29中，电流检测元件21的结构与实施方式26～28不同，具有第4虚拟沟槽型IGBT结构104。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式30)
图31是表示本发明的实施方式30的带电流检测功能的半导体装置的构成的剖面图。如图31所示，在实施方式30中，电流检测元件21的结构与实施方式26～29不同，具有第5虚拟沟槽型IGBT结构105。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式31)
图32是表示本发明的实施方式31的带电流检测功能的半导体装置的构成的剖面图。如图32所示，在实施方式31中，电流检测元件21的结构与实施方式26～30不同，具有第6虚拟沟槽型IGBT结构106。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
(实施方式32)
图33是表示本发明的实施方式32的带电流检测功能的半导体装置的构成的剖面图。如图33所示，在实施方式32中，电流检测元件21的结构与实施方式26～31不同，具有第7虚拟沟槽型IGBT结构107。即，电流检测元件21的虚拟沟槽电极85与p型浮动层81连接。在此，如果虚拟沟槽电极85与多个p型浮动层81中靠近n+源极区域35一侧的p型浮动层81连接，则由于元件耐压进一步提高，因此为优选。另外，p型浮动层81由层间绝缘膜37与发射电极22隔开，且与虚拟沟槽电极85连接。通过这样做，与主元件24相比，能够提高电流检测元件21的元件耐压。
实施例
图34图是表示IGBT的元件结构和元件耐压的关系的特性图。在图34中，纵轴是元件耐压，横轴是IGBT的元件结构。IGBT的元件结构显示了虚拟沟槽电极以及p型浮动层连接的部分。
如图34所示，当不设置虚拟沟槽电极，且p型浮动层为电浮起的状态时，即，在图27～图32所示的主元件24的沟槽型IGBT结构的情况下，元件耐压成为1240V。
另外，在图11～15所示的主元件24或图28所示的电流检测元件21中的第1虚拟沟槽型IGBT结构101的情况下，以及在图16～图20所示的主元件24或图33所示的电流检测元件21中的第7虚拟沟槽型IGBT结构107的情况下，元件耐压成为1280V。
另外，在图21～23所示的主元件24或图13、图18、图30所示的电流检测元件21中的第4虚拟沟槽型IGBT结构104的情况下，以及在图24～图26所示的主元件24或图15、图20、图32所示的电流检测元件21中的第6虚拟沟槽型IGBT结构106的情况下，元件耐压成为1350V。
另外，在图11、图16、图21、图24、图27所示的电流检测元件21中的第2虚拟沟槽型IGBT结构102的情况下、在图12、图17、图22、图25、图29所示的电流检测元件21中的第3虚拟沟槽型IGBT结构103的情况下、以及在图14、图19、图23、图26、图31所示的电流检测元件21中的第5虚拟沟槽型IGBT结构105的情况下，元件耐压成为1370V。
综上所述可知，在实施方式10～32中，电流检测元件21的元件耐压比主元件24还高。由此，即使当由于IGBT的开关动作等原因而产生很大的浪涌电压时，负荷或电流也不会集中于电流检测元件。因此，即使在过大的电流流过主元件的情况下，电流检测元件也不会被破坏，所以，可通过电流检测元件检测到在主元件中流过过大电流这一情况。因此，可以在主元件被破坏之前，停止工作或启动保护电路，所以提高了元件的可靠性。
本发明不局限于上述实施方式，可以进行各种变更。另外，虽然在各实施方式中，将第1导电型作为n型，将第2导电型作为p型，但是，本发明即使将第1导电型作为p型，将第2导电型作为n型也同样成立。另外，主元件24和电流检测元件21也可以形成在不同的半导体基板上，带电流检测功能的半导体装置也可以由2个以上的芯片构成。在该情况下，在芯片之外用配线将主元件24的漏电极(集电极)和电流检测元件21的漏电极(集电极)进行电连接即可。
(产业上的可利用性)
综上所述，本发明的半导体装置对于功率半导体装置来说很有用，特别适用于汽车用的MOSFET或IGBT。

Claims (6)

1.一种半导体装置，具有：主绝缘栅型半导体元件；尺寸比该主绝缘栅型半导体元件小的电流检测用绝缘栅型半导体元件；以及连接在上述主绝缘栅型半导体元件和上述电流检测用绝缘栅型半导体元件之间的电阻，上述半导体装置根据该电阻两端的电位差来检测流过上述主绝缘栅型半导体元件的电流，其特征在于，
在上述半导体装置中，上述主绝缘栅型半导体元件的反向偏压时的电场，比上述电流检测用绝缘栅型半导体元件的反向偏压时的电场高，
上述主绝缘栅型半导体元件具有：
在第1个第1导电型半导体层的第1主面的表面层上设置的第1个第2导电型半导体区域，上述第1个第1导电型半导体层是指上述主绝缘栅型半导体元件处的导电型半导体层；
在该第1个第2导电型半导体区域的表面层上选择性设置的第1个第1导电型高浓度半导体区域；
在贯穿该第1个第1导电型高浓度半导体区域和上述第1个第2导电型半导体区域而到达上述第1个第1导电型半导体层的第1沟槽中，隔着第1栅极绝缘膜设置的第1栅电极；
与上述第1个第1导电型高浓度半导体区域和上述第1个第2导电型半导体区域相接的第1电极；以及
在上述第1个第1导电型半导体层的第2主面侧设置的第2电极，
上述电流检测用绝缘栅型半导体元件具有：
在第2个第1导电型半导体层的第1主面的表面层上设置的第2个第2导电型半导体区域，上述第2个第1导电型半导体层是指上述电流检测用绝缘栅型半导体元件处的导电型半导体层；
在该第2个第2导电型半导体区域的表面层上选择性设置的第2个第1导电型高浓度半导体区域；
在贯穿该第2个第1导电型高浓度半导体区域和上述第2个第2导电型半导体区域而到达上述第2个第1导电型半导体层的第2沟槽中，隔着第2栅极绝缘膜设置的第2栅电极；
与上述第2个第1导电型高浓度半导体区域和上述第2个第2导电型半导体区域相接的第3电极；以及
在上述第2个第1导电型半导体层的第2主面侧设置的第4电极，
在上述第1电极和上述第3电极之间连接有上述电阻，
上述第2电极与上述第4电极被短路，
上述第1沟槽比上述第2沟槽深。
2.根据权利要求1所述的半导体装置，其特征在于，
相邻的上述第1沟槽的间隔比相邻的上述第2沟槽的间隔宽。
3.根据权利要求1所述的半导体装置，其特征在于，
上述第1个第2导电型半导体区域的扩散深度比上述第2个第2导电型半导体区域的扩散深度浅。
4.根据权利要求1所述的半导体装置，其特征在于，
上述第1个第1导电型半导体层的、与上述第1个第2导电型半导体区域的界面附近区域的第1导电型杂质的浓度，比上述第2个第1导电型半导体层的、与上述第2个第2导电型半导体区域的界面附近区域的第1导电型杂质的浓度高。
5.根据权利要求1所述的半导体装置，其特征在于，
上述第1沟槽的宽度比上述第2沟槽的宽度窄。
6.根据权利要求1所述的半导体装置，其特征在于，
上述第1个第2导电型半导体区域的、由上述第1沟槽分开的多个区域中的一部分从上述第1电极电浮起，上述第2个第2导电型半导体区域与上述第3电极短路的比率比上述第1个第2导电型半导体区域与上述第1电极短路的比率高。
CN201210441210.5A 2008-01-29 2009-01-28 半导体装置 Active CN103022115B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-018050 2008-01-29
JP2008018050 2008-01-29
JP2008-160800 2008-06-19
JP2008160800 2008-06-19
CN2009801034958A CN101933141B (zh) 2008-01-29 2009-01-28 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801034958A Division CN101933141B (zh) 2008-01-29 2009-01-28 半导体装置

Publications (2)

Publication Number Publication Date
CN103022115A CN103022115A (zh) 2013-04-03
CN103022115B true CN103022115B (zh) 2015-09-02

Family

ID=40912764

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009801034958A Active CN101933141B (zh) 2008-01-29 2009-01-28 半导体装置
CN201210441210.5A Active CN103022115B (zh) 2008-01-29 2009-01-28 半导体装置
CN201110414104.3A Active CN102522427B (zh) 2008-01-29 2009-01-28 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009801034958A Active CN101933141B (zh) 2008-01-29 2009-01-28 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110414104.3A Active CN102522427B (zh) 2008-01-29 2009-01-28 半导体装置

Country Status (5)

Country Link
US (3) US9466711B2 (zh)
JP (3) JP5340961B2 (zh)
CN (3) CN101933141B (zh)
DE (1) DE112009000253B8 (zh)
WO (1) WO2009096412A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101933141B (zh) 2008-01-29 2013-02-13 富士电机株式会社 半导体装置
US8097918B2 (en) * 2009-08-14 2012-01-17 Infineon Technologies Ag Semiconductor arrangement including a load transistor and sense transistor
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
FR2976721B1 (fr) 2011-06-17 2013-06-21 St Microelectronics Rousset Dispositif de detection d'une attaque dans une puce de circuit integre
FR2976722B1 (fr) * 2011-06-17 2013-11-29 St Microelectronics Rousset Dispositif de protection d'une puce de circuit integre contre des attaques
KR101862345B1 (ko) * 2012-02-27 2018-07-05 삼성전자주식회사 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
US9076805B2 (en) * 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells
JP5932623B2 (ja) * 2012-12-05 2016-06-08 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
WO2014188570A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 半導体装置
JP6145165B2 (ja) * 2013-06-17 2017-06-07 株式会社日立製作所 半導体装置
JP6215647B2 (ja) * 2013-10-22 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2015078655A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Insulated gate bipolar transistor
CN110364435B (zh) * 2014-04-21 2023-06-09 三菱电机株式会社 半导体装置的制造方法
CN115483211A (zh) 2014-08-19 2022-12-16 维西埃-硅化物公司 电子电路
DE102014115464B4 (de) * 2014-10-23 2019-10-24 Infineon Technologies Austria Ag Leistungs-halbleitervorrichtung mit temperaturschutz
JP6565192B2 (ja) * 2015-01-15 2019-08-28 富士電機株式会社 半導体装置
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
WO2016199546A1 (ja) 2015-06-09 2016-12-15 三菱電機株式会社 電力用半導体装置
JP6604107B2 (ja) * 2015-07-16 2019-11-13 富士電機株式会社 半導体装置
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
CN108292680B (zh) 2015-12-03 2021-01-22 三菱电机株式会社 碳化硅半导体装置
US10347724B2 (en) 2015-12-07 2019-07-09 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP6746978B2 (ja) 2016-03-15 2020-08-26 富士電機株式会社 半導体装置
JP6565814B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6769165B2 (ja) 2016-08-10 2020-10-14 富士電機株式会社 半導体装置
JP6805620B2 (ja) 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP6741070B2 (ja) * 2016-09-14 2020-08-19 富士電機株式会社 半導体装置およびその製造方法
WO2018092787A1 (ja) * 2016-11-17 2018-05-24 富士電機株式会社 半導体装置
JP6693438B2 (ja) * 2017-02-15 2020-05-13 株式会社デンソー 半導体装置
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
IT201700046614A1 (it) 2017-04-28 2018-10-28 St Microelectronics Srl Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
WO2019116696A1 (ja) 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
JP6610696B2 (ja) * 2018-04-03 2019-11-27 富士電機株式会社 トレンチｍｏｓ型半導体装置
WO2019244387A1 (ja) * 2018-06-19 2019-12-26 パナソニックＩｐマネジメント株式会社 半導体装置
JP6954237B2 (ja) 2018-07-04 2021-10-27 株式会社デンソー 半導体装置
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
CN111725306B (zh) * 2019-03-22 2023-04-21 安建科技(深圳)有限公司 一种沟槽型功率半导体器件及其制造方法
DE102019204100A1 (de) * 2019-03-26 2020-10-01 Robert Bosch Gmbh Leistungstransistorzelle für Batteriesysteme
JP7310343B2 (ja) * 2019-06-14 2023-07-19 富士電機株式会社 半導体装置
WO2021010000A1 (ja) * 2019-07-12 2021-01-21 富士電機株式会社 半導体装置
US10937899B1 (en) * 2020-02-07 2021-03-02 Renesas Electronics Corporation Semiconductor device
JP2021141179A (ja) 2020-03-04 2021-09-16 富士電機株式会社 半導体装置
JP2021168323A (ja) * 2020-04-09 2021-10-21 Koa株式会社 電流検出用抵抗器及び電流検出装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921150A (zh) * 2005-08-25 2007-02-28 株式会社瑞萨科技 Dmosfet和平面型mosfet

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109375A (en) * 1980-12-26 1982-07-07 Fujitsu Ltd Mis type transistor protection circuit
JP2876694B2 (ja) * 1990-03-20 1999-03-31 富士電機株式会社 電流検出端子を備えたｍｏｓ型半導体装置
JP2715399B2 (ja) * 1990-07-30 1998-02-18 株式会社デンソー 電力用半導体装置
JP3168763B2 (ja) * 1992-03-30 2001-05-21 株式会社デンソー 半導体装置及びその製造方法
GB9207849D0 (en) 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor device
JP3226075B2 (ja) 1994-06-22 2001-11-05 富士電機株式会社 たて型ｍｏｓ半導体装置
US5559355A (en) * 1994-03-04 1996-09-24 Fuji Electric Co., Ltd. Vertical MOS semiconductor device
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JP3515298B2 (ja) * 1995-12-07 2004-04-05 株式会社東芝 半導体装置
US6002153A (en) * 1995-12-07 1999-12-14 Kabushiki Kaisha Toshiba MOS type semiconductor device with a current detecting function
JP3911719B2 (ja) 1996-04-25 2007-05-09 富士電機デバイステクノロジー株式会社 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ
JP3400237B2 (ja) 1996-04-30 2003-04-28 株式会社東芝 半導体装置
JP3504085B2 (ja) 1996-09-30 2004-03-08 株式会社東芝 半導体装置
JP3961946B2 (ja) 1997-03-14 2007-08-22 株式会社東芝 半導体装置
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3450650B2 (ja) 1997-06-24 2003-09-29 株式会社東芝 半導体装置
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP2002016252A (ja) 2000-06-27 2002-01-18 Toshiba Corp 絶縁ゲート型半導体素子
JP2002176177A (ja) 2000-12-07 2002-06-21 Denso Corp 半導体装置及びその製造方法
CN1268003C (zh) 2001-02-01 2006-08-02 三菱电机株式会社 半导体器件及其制造方法
JP2003031807A (ja) 2001-07-11 2003-01-31 Nec Kansai Ltd 半導体装置
JP3703435B2 (ja) * 2002-02-05 2005-10-05 三菱電機株式会社 半導体装置
JP3922038B2 (ja) * 2002-02-14 2007-05-30 株式会社豊田自動織機 電流検出機能付ｍｏｓ型電界効果トランジスタ
JP2004022941A (ja) 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP3997126B2 (ja) 2002-08-29 2007-10-24 株式会社ルネサステクノロジ トレンチゲート型半導体装置
JP4892172B2 (ja) 2003-08-04 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP4538211B2 (ja) 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
EP1671374B1 (en) * 2003-10-08 2018-05-09 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4725014B2 (ja) 2003-12-25 2011-07-13 株式会社デンソー 半導体装置およびそれを用いた点火装置
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP2006049455A (ja) 2004-08-03 2006-02-16 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲート半導体装置
JP4500639B2 (ja) 2004-09-24 2010-07-14 トヨタ自動車株式会社 トレンチゲート型半導体装置およびその製造方法
JP2006245477A (ja) 2005-03-07 2006-09-14 Toshiba Corp 半導体装置
JP4706462B2 (ja) 2005-12-07 2011-06-22 トヨタ自動車株式会社 電流検出機能を有する半導体装置
JP5098303B2 (ja) 2006-03-02 2012-12-12 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2009176884A (ja) 2008-01-23 2009-08-06 Sanken Electric Co Ltd 半導体装置
CN101933141B (zh) * 2008-01-29 2013-02-13 富士电机株式会社 半导体装置
JP5481030B2 (ja) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921150A (zh) * 2005-08-25 2007-02-28 株式会社瑞萨科技 Dmosfet和平面型mosfet

Also Published As

Publication number Publication date
JP2012253391A (ja) 2012-12-20
CN102522427A (zh) 2012-06-27
DE112009000253B4 (de) 2020-01-16
DE112009000253B8 (de) 2020-06-10
CN101933141A (zh) 2010-12-29
US20110012195A1 (en) 2011-01-20
JP5589052B2 (ja) 2014-09-10
US11749675B2 (en) 2023-09-05
CN101933141B (zh) 2013-02-13
DE112009000253T5 (de) 2011-02-24
US20160372460A1 (en) 2016-12-22
JP5340961B2 (ja) 2013-11-13
CN102522427B (zh) 2014-07-30
US20210134789A1 (en) 2021-05-06
JP2013055361A (ja) 2013-03-21
CN103022115A (zh) 2013-04-03
US9466711B2 (en) 2016-10-11
JP5589042B2 (ja) 2014-09-10
WO2009096412A1 (ja) 2009-08-06
JPWO2009096412A1 (ja) 2011-05-26
US10916541B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
CN103022115B (zh) 半导体装置
CN102104039B (zh) 高耐压半导体装置
US9515067B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
KR100878287B1 (ko) 절연 게이트형 반도체장치 및 그 제조 방법
CN101587912B (zh) 半导体装置
CN1967868B (zh) 半导体装置及其制造方法
KR100199271B1 (ko) 절연게이트형 반도체장치 및 그 제조방법
CN100428490C (zh) 绝缘栅型晶体管以及逆变器电路
US7456484B2 (en) Semiconductor device having IGBT and diode
KR100223198B1 (ko) 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
US6362505B1 (en) MOS field-effect transistor with auxiliary electrode
CN100452428C (zh) 沟槽栅极场效应器件
CN101677109B (zh) 半导体装置及其制造方法
CN104145342A (zh) 半导体装置
JP2012049499A (ja) 半導体装置およびその制御方法
CN104364907A (zh) 半导体装置
US8390097B2 (en) Insulated gate bipolar transistor having contact region with variable width
KR20060040592A (ko) 에지 종단 구조체를 갖는 반도체 장치 및 그 형성 방법
CN107949916A (zh) 半导体元件
JP2011176244A (ja) 半導体装置
CN104795438B (zh) 一种能抑制负阻效应的sa‑ligbt
JP2005327806A (ja) 絶縁ゲート型バイポーラトランジスタ
CN101308869B (zh) 绝缘栅型晶体管以及逆变器电路
CN113793804B (zh) 一种横向绝缘栅双极晶体管结构及其制备方法
US20240047563A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant