JP2021168323A - 電流検出用抵抗器及び電流検出装置 - Google Patents

Abstract

【課題】電子部品と電流検出用の抵抗器との実装面積を小さくする。【解決手段】電流を検出する電流検出用抵抗器（縦型シャント抵抗器１１）であって、板状の抵抗体１３と、抵抗体の厚み方向に積層され、抵抗体１３を挟むように配置された第１の電極１５ａと反対側の第２の電極１５ｂとを有する。第１の電極１５ａは、溝部４３を有する。溝部４３は、深さｔ２が、第１の電極１５ａの厚みｔ１の１／２以下である。第１の電極１５ａには、Ｎｉ材を含む表面加工膜４１ｂが形成されている。【選択図】図３

Description

本発明は、電流検出用抵抗器及び電流検出装置に関する。

近年、電子機器で使用される電流が大電流化されている。そこで、パワーモジュールと呼ばれるパワー半導体のスイッチングにより電力の変換や制御を行うモジュールの開発が盛んである。パワー半導体には電流を検出する電流検出用のシャント抵抗器などの電流検出素子が必要である。
また、パワーモジュールであるために大きくなりがちなモジュールの体積をできるだけ小さくしつつ、高電力化に対応できるようにするべく、高電力・高密度化のための研究開発が盛んに行われている。このように、部品の実装面積はできるだけ小さくしたい要望が年々増している。

これらの背景より、パワーモジュール向けのシャント抵抗器では実装面積を小さくすることが求められる。
例えば、特許文献１には、抵抗器をトランジスタの上面に直接実装する例が提案されている。
パワーモジュールに採用されるＩＧＢＴ絶縁ゲート型バイポーラトランジスタのような半導体は、上面に配置された電極が絶縁膜（絶縁保護膜）で区切られている等の理由により複雑な構造を有している。従って、このような縦型シャント抵抗器の構造をパワー半導体の上面に設けた実装構造とすることが難しい（例えば、特許文献１の図８参照）。

特開２０１８−１７０４７８号公報

図６は、従来型の抵抗器とパワーモジュールとの基板実装構造Ｘの一例を示す斜視図である。
図６に示すように、パワーモジュールに使用される半導体（例えば、ＩＧＢＴ素子など）１２１において、基板１０１に実装される第２面（下面）と反対の第１面（上面）には、分割された部分１２７ａを形成することにより導電体が櫛歯状の形状となっているエミッタ電極１２７が形成されている。エミッタ電極１２７は少なくとも一部が分離されている構成でも良い。

ＩＧＢＴ素子は入力部がＭＯＳＦＥＴ構造、出力部がバイポーラ構造の素子であり、電子と正孔の２種類のキャリアを使うバイポーラ型の素子でありながら、低い飽和電圧（パワーＭＯＳＦＥＴの低オン抵抗に相当）と、比較的速いスイッチング特性を両立させたトランジスタである。半導体層１３１は、例えば、ｎ⁺−ｐ^＋−ｎ⁻−ｐ^＋の直列構造となっている。
図６に示すＩＧＢＴ素子１２１は、その第１面に例えば４つに分割された電極（第１の導電型の半導体（ｎ⁺）に接触するエミッタ電極）１２７を備えている。分割された各電極１２７は、絶縁膜１３３からなる絶縁領域から露出している。前記第１面において、エミッタ電極１２７とは異なる領域に絶縁膜１３３から露出するゲート電極１３１ａが形成されている。
第２面には、コレクタ電極（図示しない）が形成されている。

ＩＧＢＴ素子１２１において、電流は、ゲート電極１３１ａへの電圧信号によって制御され、ＩＧＢＴ素子の第２面に配置されたコレクタ電極から第１面に配置されたエミッタ電極１２７に向かって流れる。
実装基板１０１の基板上においてＩＧＢＴ素子１２１とそれに隣接する位置に設けられたシャント抵抗器１１１とが、接続されている。シャント抵抗器１１１は、抵抗体１１３の両側に第１の電極１１５ａと第２の電極１１５ｂとが、例えば、抵抗体１１３の両端面が、第１の電極１１５ａと第２の電極１１５ｂとの一端面と突き合わせされた構造により形成されている。電圧計１１７により第１の電極１１５ａと第２の電極１１５ｂとの間の電圧をボンディングワイヤー１１８を介して測定することで、ＩＧＢＴ素子１２１のエミッタ電流を検出することができる。
尚、符号１１６，１１９，１２５は、基板１０１上に設けられた金属製のパッドである。

例えば、図６に示す従来の実装構造Ｘでは、エミッタ電極１２７とシャント抵抗器１１１が実装されたパッドをボンディングワイヤー１４１で接続し電流経路を構築している。このとき、ボンディングワイヤー１４１をエミッタ電極１２７の数だけ複数設けることでボンディングワイヤー１４１の電気抵抗を下げ、大きな電流の印加に対応できるようになっている。
しかしながら、図６に示すような従来型のシャント抵抗器１１１は、ＩＧＢＴ素子１２１などの半導体素子の周囲に実装することになり、その分だけモジュール（実装構造）の占有面積が大きくなるという問題がある。
本発明は、半導体素子等の電子部品と電流検出用の抵抗器との実装面積を小さくすることを目的とする。

本発明の一観点によれば、電流を検出する電流検出用抵抗器であって、板状の抵抗体と、前記抵抗体の厚み方向に積層され、前記抵抗体を挟むように配置された第１の電極と反対側の第２の電極とを有し、前記第１の電極に溝部を有する電流検出用抵抗器が提供される。
これにより、電流検出用の抵抗器を厚み（縦）方向に半導体素子等の電子部品と集積する際に、集積回路の実装面積を小さくすることができる。
また、半導体素子等の電子部品と電流検出用の抵抗器とを接着する接着剤の溜りの容積を確保することができる。

前記溝部は、その深さが、前記第１の電極の厚みの１／２以下であることが好ましい。そして、前記溝部の深さは、電流検出用の抵抗器と接続される電子部品との間に塗布される接続材の厚さよりも大きいことが好ましい。
前記第１の電極には、Ｎｉ材を含む表面加工膜が形成されていることが好ましい。前記第２の電極には、Ｎｉ材、Ａｌ材又はＡｕ材による表面加工膜が形成されていることが好ましい。
前記電流検出用抵抗器の前記第１の電極及び前記抵抗体が切除されて前記第２の電極が露出する露出領域がワイヤーワイヤーボンディングのために形成されているようにすると良い。

本発明の他の観点によれば、実装基板上に配置される積層構造の電子部品と、前記電子部品の電流を検出する電流検出用抵抗器であって、前記電流検出用抵抗器が配置される前記電子部品の第１面の電極領域よりも小さい面積の抵抗体と、前記抵抗体の厚み方向に積層され、前記抵抗体を挟むように配置された第２面側の第１の電極と前記第２面側と反対側の第１面側の第２の電極とを有し、前記第１の電極に溝部を有する電流検出用抵抗器とを有する電流検出装置が提供される。
前記電流検出用抵抗器の第１面の溝部は、前記積層構造の電子部品の第１面の電極領域を複数に分離する絶縁膜を避ける位置に設けられていることが好ましい。

本発明によれば、半導体素子等の電子部品と電流検出用の抵抗器との実装面積を小さくすることができる。
また、半導体素子等の電子部品と電流検出用の抵抗器とを接着する接着剤の溜りの容積を確保することができる。

本発明の第１の実施の形態による抵抗器及びその実装構造の一例を示す斜視図である。 縦型シャント抵抗器をＩＧＢＴ素子の第１面に実装する前の図である。 縦型シャント抵抗器をＩＧＢＴ素子の第１面に実装した後の図である。 本発明の第２の実施の形態による抵抗器及びその実装構造の一例を示す斜視図である。 本実施の形態による第２の電極の溝部の変形例を示す図である。 従来型の抵抗器とパワーモジュールとの基板実装構造の一例を示す斜視図である。

以下、本発明の一実施の形態による抵抗器及びその実装構造について図面を参照しながら詳細に説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態による抵抗器及びその実装構造の一例を示す斜視図である。パワー半導体素子としては、図６と同様の構造を有するＩＧＢＴを用いた例について説明する。

すなわち、ＩＧＢＴ素子２１は、コレクタ電極（図示しない）、ゲート電極３１ａ、エミッタ電極２７、半導体層３１、絶縁膜３３を有する。
また、縦型シャント抵抗器１１は、第１の電極１５ａ／抵抗体１３／第２の電極１５ｂを有する。尚、符号１９，２５は、基板上に設けられた金属製のパッドである。
尚、以下においては、電流検出素子によって測定する対象がＩＧＢＴ素子に流れる電流である例について説明するが、電流検出素子によって測定する対象は、縦型の電子部品であれば、トランジスタ、キャパシタ、インダクタなどに流れる電流でも良く、これらの電子部品の電流検出を行う構造についても、本発明の範囲内に入るものである。
また、実装基板１の実装面を第１面と称し、その反対側の面を第２面と称する。

１）縦型シャント抵抗器について
ＩＧＢＴ素子２１の第１面には、複数のエミッタ電極２７が配置されたエリア内に収まる大きさの、縦型シャント抵抗器１１が配置されている。縦型シャント抵抗器１１は、板状の第１の電極１５ａ／板状の抵抗体１３／板状の第２の電極１５ｂからなる積層構造を有している。抵抗体１３の第１面と第２面に抵抗体１３よりも電気抵抗の小さい材料を用いて第１の電極１５ａ、第２の電極１５ｂが形成されている。
電極材料は、例えば、Ｃｕなどの導電性の金属材である。抵抗体材料は、例えば、Ｃｕ−Ｎｉ系、Ｃｕ−Ｍｎ系、Ｎｉ−Ｃｒ系などの金属材料、又は、これらとセラミックスの複合材料などである。

図２、図３は、図１のＩａ−Ｉｂ線に沿う断面図である。図２は、縦型シャント抵抗器１１をＩＧＢＴ素子２１の第１面にはんだ付け等で接続する前の図である。図３は、縦型シャント抵抗器１１をＩＧＢＴ素子２１の第１面にはんだ付け等で接続した後の図である。尚、接続材としては、はんだ以外にナノ銀やナノ銅のようなペースト、樹脂銀ペースト等を用いても良い。すなわち、接続材は、はんだに限定されるものではない。
上記１）の構成により、縦型シャント抵抗器１１がＩＧＢＴ素子２１の第１面に実装できる。従って、実装基板縦型シャント抵抗器１１の実装に必要なモジュール上の専有面積を省略できる。また、パワー半導体素子とシャント抵抗器を接続するために必要なボンディングワイヤー等も不要となる。

２）実装構造について
図２及び図３に示すように、ＩＧＢＴ素子２１の第１面に、平面に電極を複数に分離する隙間領域２７ａを有するエミッタ電極２７が、櫛歯状の導電体により形成されている。エミッタ電極２７は少なくとも一部が分離されている構成でも良い。隙間領域２７ａから、絶縁膜３３が露出する。

実装構造においては、縦型シャント抵抗器１１の第１の電極１５ａに、隙間領域２７ａに対応する溝部４３を形成する。これにより、絶縁膜３３の面と、それと対向する溝部の第１面側の面（底面）との距離を遠ざけることができる。

ここで、隙間領域２７ａの幅をＷ１とし、溝部４３の幅をＷ２とすると、Ｗ２＞Ｗ１、例えばＷ２＞２Ｗ１となるようにする。これにより、隙間領域２７ａを溝部４３の幅内に納めることができる。
溝部４３の深さｔ２は、第１の電極１５ａの厚さをｔ１とすると、残り厚さよりも小さくなるようにすると良い（ｔ２＜（ｔ１−ｔ２））。例えば、ｔ１／２＞ｔ２とすると良い。
加えて、溝部４３の深さｔ２が、縦型シャント抵抗器１１とＩＧＢＴ素子２１との接合材料、例えばはんだペースト６１の塗布厚みｔ３よりも大きくなるようにすると良い。
これにより、溝部４３内にはんだペースト６１を収容することができる。従って、はんだペースト６１が素子領域からはみ出ることを抑制する。

尚、溝部４３は、隙間領域２７ａの間隔と等しい間隔を有していれば良く、隙間領域２７ａの幅や深さは、所定にプロセスに依存して変更可能なパラメータである。
また、縦型シャント抵抗器１１の第２面は、接合材料６１との密着が良くなるような、接合前に表面処理を行って密着性を向上させる表面加工層４１ｂを形成してことが望ましい。
上記２）より、第１の電極１５ａに設けた溝部４３により、例えばＩＧＢＴ素子２１と縦型シャント抵抗器１１とをはんだにより接合する際に、溝部４３がはんだ溜りとなってＩＧＢＴ素子の第１面や縦型シャント抵抗器１１の側面に余分なはんだが付着することを抑制することができる（図３参照）。

また、ＩＧＢＴ素子２１の絶縁膜３３と縦型シャント抵抗器１１の第１の電極１５ａが接触しないことにより、絶縁膜３３の破壊を防止するという効果もある。
シャント抵抗器の抵抗値は１ｍΩや５０μΩといった超低抵抗である場合が多いため、第１の電極１５ａなどの電極の電位分布を均一化させることが重要となる。このため、第１の電極１５ａの溝部形成後の電極残部の厚み（ｔ１―ｔ２）を溝部４３の深さｔ２よりも大きくすることで、電極内部の電位分布を均一化させることができる。

接合材料であるはんだペースト６１の厚みｔ３は、一般的には５０μｍ程度となることが多く、この時、溝の深さは５０μｍ以上とし、第１の電極１５ａの厚みはその２倍の厚さである１００μｍ以上となることが望ましい。
パワー半導体の金属端子の間隔は、０．１ｍｍ〜０．２ｍｍ程度であるため、シャント下面の溝の幅はこの間隔よりも大きくする必要があり、この場合、０．２ｍｍ〜０．４ｍｍ程度であることが望ましい。

３）縦型シャント抵抗器における電極表面処理について
さらに、縦型シャント抵抗器１１の第２の電極１５ｂは、ボンディングワイヤー５１やリードフレームなどによる接続を行うため、これらの接続がしやすいような表面処理がなされて、接続性向上させるために、例えば表面を立てばＮｉやＳｎでメッキ加工した表面加工層４１ａを形成しておくことが好ましい。

上記３）において、電流経路の確保と、電圧信号検出用にボンディングワイヤー４１を接続する必要があるため、ＮｉめっきやＡｕめっき、あるいはＡｌパッド等の電極表面加工を行うことが好ましい。また、図１に示すように電圧信号検出のためには、縦型シャント抵抗器１１の第２の電極１５ｂ側の他に、ＩＧＢＴ素子２１のエミッタ電極２７にもワイヤーボンディングを行う必要がある。
以上に説明したように、本実施の形態によれば、パワーモジュールと抵抗器とを実装した電流検出用抵抗器における実装面積を小さくすることが可能である。
尚、この縦型抵抗器は、半導体素子としてＩＧＢＴ素子に限らずＭＯＳＦＥＴ素子等の他の半導体素子に実装することも可能である。半導体素子の形状に応じて、縦型抵抗器の寸法や、第１の電極の溝部の形状等については、設計変更が必要となる場合があることは言うまでも無い。

（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。図４は、本発明の第２の実施の形態による抵抗器及びその実装構造の一例を示す斜視図である。
図２に示す実装構造では、縦型シャント抵抗器１１がＩＧＢＴ素子２１の第１の面の領域よりも小さければ、ＩＧＢＴ素子２１の第１の面の絶縁膜３３に、ボンディングワイヤー５３を接続するためのゲート電極３１ａが露出した領域を設けることが可能となる。

ところが、ＩＧＢＴ素子２１のエミッタ電極２７に、ボンディングワイヤー５３を接続するための十分な領域が確保できない場合がある。
このような場合には、図４に示すように、縦型シャント抵抗器１１の角の一部をカットしたカット形状１１ａとすることで、ＩＧＢＴ素子２１のエミッタ電極２７の一部領域２７ｂを露出させることで、ボンディングワイヤー５３のエミッタ電極２７への接続箇所を確保することが可能である。

（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。縦型シャント抵抗器１１の第２の電極１５ｂの溝の形状については、半導体の絶縁膜３３に接触しない形状であれば良い。

図５は、本実施の形態による第１の電極１５ａの溝部の変形例を示す図である。適宜図１も参照して説明する。図５は図１と表裏を逆にして示した図であり、抵抗体１３の第１面と第２面に抵抗体１３よりも電気抵抗の小さい材料を用いて第１の電極１５ａ、第２の電極１５ｂが形成されている。
図５に示すように、ＩＧＢＴ素子２１のエミッタ電極２７間の絶縁膜３３が露出する領域に対応する第１の電極１５ａに形成される溝部４５ａと交差する方向、例えば直交する方向に延在する溝部４５ｂを設けても良い。溝部４５ｂは、絶縁膜３３が露出する領域とは対応する位置に設けられているわけではないが、このようにすることで、溝部４５ａの容積に溝部４５ｂの容積を加えてはんだ溜りの容積とすることができるため、はんだ溜りとしての容積を大きくして必要な容積を確保することも可能である。

上記の実施の形態において、図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。

本発明は、電流検出用抵抗器及び電流検出用抵抗器の実装構造に利用できる。

１ 実装基板
１１ 縦型シャント抵抗器
１３ 抵抗体
１５ａ 第１の電極
１５ｂ 第２の電極
２１ ＩＧＢＴ素子
２７ エミッタ電極
２７ａ 隙間領域
３１ 半導体層
３１ａ ゲート電極
３３ 絶縁膜
４１ａ，４１ｂ 表面加工層
４３，４５ａ，４５ｂ 溝部
５１，５３ ボンディングワイヤー
６１ 接合材料（はんだペースト）

Claims (6)

1. 電流を検出する電流検出用抵抗器であって、
   板状の抵抗体と、前記抵抗体の厚み方向に積層され、前記抵抗体を挟むように配置された第１の電極と反対側の第２の電極とを有し、
   前記第１の電極に溝部を有する電流検出用抵抗器。
2. 前記溝部は、その深さが、前記第１の電極の厚みの１／２以下である請求項１に記載の電流検出用抵抗器。
3. 前記第１の電極には、Ｎｉ材を含む表面加工膜が形成されている請求項１又は２に記載の電流検出用抵抗器。
4. 前記第２の電極には、Ｎｉ材、Ａｌ材又はＡｕ材による表面加工膜が形成されている請求項１から３までのいずれか１項に記載の電流検出用抵抗器。
5. 実装基板上に配置される積層構造の電子部品と、
   前記電子部品の電流を検出する電流検出用抵抗器であって、前記電流検出用抵抗器が配置される前記電子部品の第１面の電極領域よりも小さい面積の抵抗体と、前記抵抗体の厚み方向に積層され、前記抵抗体を挟むように配置された第２面側の第１の電極と前記第２面側と反対側の前記第１面側の第２の電極とを有し、前記第１の電極に溝部を有する電流検出用抵抗器と
   を有する電流検出装置。
6. 前記電流検出用抵抗器の前記第１面の溝部は、
   前記積層構造の電子部品の前記第１面の電極領域を複数に分離する絶縁膜を避ける位置に設けられている請求項５に記載の電流検出装置。
   
   
   

Images