JP5627512B2 - パワーモジュール - Google Patents

Description

本発明は産業・民生機器のモータ制御などに使用されるパワーモジュールに関する。

ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）などの電力用スイッチング半導体装置では、過電流検出のために、電力用スイッチング半導体装置を、主電流が流れるメイン素子と、主電流の一部が流れるように構成した電流センス素子とで構成し、電流センス素子の出力端子（センスエミッタ）から出力されるセンス電流を抵抗（電流検出抵抗）で電圧に変換して検出電圧とし、検出電圧を所定の基準電圧と比較することで、検出電圧が正常か異常(過電流レベル)かを判定する方式が採用されている。

ここで、電流センス素子は、コレクタ（ドレイン）はメイン素子と共通でありながら、主電流に対して、一定の分流比でセンス電流が流れるように、メイン素子のエミッタ(ソース)の面積に対して、所定の面積比でエミッタ(ソース)の面積が設定された構成を有している。

例えば、メイン素子に対する電流センス素子のエミッタ面積比が１／１００００の場合、電流センス素子にはメイン素子の１／１００００の電流が流れ、比較的抵抗値の小さい抵抗で、電流検出を行うことができる。

ここで、電流センス素子に電流検出抵抗を接続すると、メイン素子と電流センス素子のゲートにかかる電圧に差が生じ、 電流分流比が変動する。この分流比は、 電流検出抵抗が大きい場合、 変動が大きくなるため、 小さな抵抗値での検出が必要となる。

しかし、小さな抵抗値で検出を行うと、過電流判定のためのしきい値電圧（基準電圧）が小さくなり、 誤動作(誤検出)の要因となっていた。

特許文献１の図１には、センス電流を抵抗で直接に検出するのではなく、センス電流をＮチャネルＭＯＳトランジスタで構成されたカレントミラー回路で受け、カレントミラー回路で得られるミラー電流（電流Ｉ４）をカレントミラー回路の電源（電圧Ｖ３）に接続された電流検出抵抗（抵抗Ｒ１）で電圧に変換して検出電圧（電圧Ｖ１）とする構成が開示されている。

この構成では、検出電圧Ｖ１は、Ｖ１＝Ｖ３−（Ｉ４×Ｒ１）となり、検出電圧Ｖ１は電源の電圧Ｖ３に依存するため、電圧Ｖ３の変動により検出電圧Ｖ１が変動し、電流検出精度が低下する可能性があった。

同様の問題は、センス電流を受けてミラー電流を作るカレントミラー回路と、ミラー電流として基準電流を作るカレントミラー回路とを組み合わせ、センス電流のミラー電流と、基準電流との大小関係により、過電流の有無を判断する特許文献２（図１、図２）においても発生する。この場合も、カレントミラー回路の電源電圧が変動すればミラー電流が変動するので、電流検出精度が低下する可能性があった。

特開平１０−３２２１８５号公報 特開平１−１９３９０９号公報

以上説明したように、電力用スイッチング半導体装置の過電流検出のための従来の構成では、センス電流を抵抗で検出する場合には、電流検出抵抗を大きくすると変動が大きくなり、電流検出抵抗を小さくすると、誤検出がおきやすいという問題があり、また、センス電流をカレントミラー回路を用いて検出する場合には、電源の変動の影響を受けて電流検出精度が低下するという問題があった。

本発明は上記のような問題点を解消するためになされたもので、センス電流を抵抗で検出する場合であっても、カレントミラー回路を用いて検出する場合であっても、誤検出や電流検出精度の低下を起こさないパワーモジュールを提供することを目的とする。

本発明に係るパワーモジュールの態様は、主電流が流れるメイン素子と、前記主電流の一部が流れるように構成された電流センス素子とを有し、前記電流センス素子の出力端子からセンス電流が出力される電力用スイッチング半導体装置と、前記電流センス素子の前記出力端子に第１の主電極が接続された第１のトランジスタと、前記第１のトランジスタの第２の主電極に一方端が接続され、他方端が共通接続部に接続された電流検出抵抗とを有し、前記第１のトランジスタの制御電極が第１の基準電位に接続された電流検出回路と、前記電流検出抵抗によって発生する前記共通接続部を基準とした電位差を電流検出電圧として検出し、所定の閾値電圧との比較を行い、両者の大小関係によって前記電力用スイッチング半導体装置に過電流が流れているか否かを判定する過電流判定回路と、前記電力用スイッチング半導体装置の制御電極に与えられる制御信号を生成するドライブ回路とを備え、前記ドライブ回路は、前記第１の基準電位とは異なる第２の基準電位を基準とする第１の電源と、前記第１の基準電位を基準とし、前記第２の基準電位を生成する電位設定手段と、を有し、前記共通接続部には前記第２の基準電位が与えられ、前記第１の基準電位を接地電位とし、前記電位設定手段は、前記接地電位に対して負の電位を与え、前記制御信号として、正バイアスおよび負バイアスを前記電力用スイッチング半導体装置の前記制御電極に与える。

本発明に係るパワーモジュールの態様によれば、電力用スイッチング半導体装置のオン電圧が低い場合、電流センス素子に電流検出抵抗を接続すると、メイン素子と電流センス素子の制御電極にかかる電圧に差が生じ、電流分流比が変動する。この結果、正確なセンス電流が得られなくなるが、電流センス素子の出力端子には第１のトランジスタが接続されるので、電流センス素子の出力端子での電圧変動は、第１のトランジスタのオン抵抗である、例えば０．７Ｖ程度に抑えられる。この結果、メイン素子と電流センス素子の制御電極にかかる電圧の電圧差が０．７Ｖ程度に抑えられて安定し、センス電流の検出精度が向上する。メイン素子と電流センス素子の制御電極にかかる電圧の電圧差が０．７Ｖ程度に抑えられるので、メイン素子と電流センス素子とで電流分流比が変動することを考慮する必要がなく、電流検出抵抗の抵抗値を任意に設定できるので、電流検出抵抗の抵抗値を大きくすることで、誤検出を防ぐことができる。

本発明に係る実施の形態１のパワーモジュールの構成を示す回路図である。 本発明に係る実施の形態１のパワーモジュールのシミュレーション条件を設定した図である。 本発明に係る実施の形態１のパワーモジュールのシミュレーション結果を示す図である。 本発明に係る実施の形態２のパワーモジュールの構成を示す回路図である。 本発明に係る実施の形態２のパワーモジュールのシミュレーション条件を設定した図である。 本発明に係る実施の形態２のパワーモジュールのシミュレーション結果を示す図である。 本発明に係る実施の形態１の変形例１の構成を示す図である。 本発明に係る実施の形態１の変形例１構成を示す図である。 本発明に係る実施の形態１の変形例２の構成を示す図である。 本発明に係る実施の形態１の変形例２の構成を示す図である。 本発明に係る実施の形態１の変形例２の構成を示す図である。 本発明に係る実施の形態１の変形例２の構成を示す図である。 ＲＣ−ＩＧＢＴの構成を示す断面図である。

以下では、電力用スイッチング半導体装置としてＩＧＢＴを例に挙げて説明するが、ＭＯＳＦＥやバイポーラトランジスタなどその他の電力用スイッチング半導体装置についても本発明を適用可能である。また、電力用スイッチング半導体装置の導電型はＮチャネル型であるものとして説明するが、Ｐチャネル型であっても良いことは言うまでもない。

＜実施の形態１＞
＜装置構成＞
図１は本発明に係る実施の形態１のパワーモジュール１００の構成を示す回路図である。図１に示すように、パワーモジュール１００においては、ＩＧＢＴ１のゲート−エミッタ間に供給する電圧（ゲート電圧）を制御することによってＩＧＢＴ１をオン状態またはオフ状態に駆動する駆動制御回路１０を備えている。

駆動制御回路１０は、直流電源Ｖ１を駆動電源としたドライブ回路Ｃ１と、過電流判定回路Ｃ２と、電流検出回路Ｃ３とを有している。

ＩＧＢＴ１には、コレクタＣおよびエミッタＥ間に逆並列にフリーホイールダイオード２が接続されている。フリーホイールダイオード２には、ＩＧＢＴ１がオフ状態のときに主回路からの還流電流が流れる。

図１に示すパワーモジュール１００においては、ＩＧＢＴ１のコレクタＣには主電源電位ＶＣＣが与えられ、エミッタＥは接地されて接地電位ＧＮＤ（第１の基準電位）が与えられる。そして、ＩＧＢＴ１のゲートＧにはドライブ回路Ｃ１のドライバＤＲの出力が制御信号として与えられる。

ドライバＤＲは、直流電源Ｖ１を駆動電源とし、直流電源Ｖ１の負電極は駆動制御回路１０の共通接続部ＢＰに接続されて駆動制御回路１０の基準電位を与える構成となっており、ドライバＤＲの２つの入力部は、直流電源Ｖ１の正電極および共通接続部ＢＰにそれぞれ接続されている。

ＩＧＢＴ１は、過電流検出のために、主電流が流れるメイン素子と、主電流の一部が流れるように構成した電流センス素子とを有し、電流センス素子の出力端子（センスエミッタ）からセンス電流が出力される構成となっている。

電流センス素子は、コレクタ（ドレイン）はメイン素子と共通でありながら、主電流に対して、一定の分流比でセンス電流が流れるように、メイン素子のエミッタ(ソース)の面積に対して、所定の面積比でエミッタ(ソース)の面積が設定されている。

電流検出回路Ｃ３は、ＩＧＢＴ１のセンスエミッタＳＥにエミッタが接続され、ベースが接地されたＰＮＰトランジスタＱ５と、ＰＮＰトランジスタＱ５のコレクタに一方端が接続され、他方端が共通接続部ＢＰに接続された電流検出抵抗ＳＲとを有している。なお、電流検出抵抗ＳＲによって発生する共通接続部ＢＰを基準とした電位差を電流検出電圧Ｖｓとする。

過電流判定回路Ｃ２は、共通接続部ＢＰの電位を基準電位とし、電源電位Ｖｃによって動作するコンパレータＣＰを有し、コンパレータＣＰの一方の入力は、ＰＮＰトランジスタＱ５のコレクタと電流検出抵抗ＳＲの一方端との接続ノードＮＤに接続され、コンパレータＣＰの一方の入力は、任意の閾値電圧を供給する直流電源Ｖ３の正電極に接続され、直流電源Ｖ３の負電極は共通接続部ＢＰに接続されている。

なお、コンパレータＣＰでは、電流検出電圧Ｖｓと閾値電圧との比較を行い、両者の大小関係によってＩＧＢＴ１に過電流が流れているかの判定を行い、その結果はドライブ回路Ｃ１に与えられてドライバＤＲの制御に使用される。そして、電流検出電圧Ｖｓが過電流レベルを示す場合は、ＩＧＢＴ１をオフするなどの制御を行うが、本発明とは関係が薄いのでこれ以上の説明は省略する。

また、ドライブ回路Ｃ１に含まれる直流電源Ｖ２の正電極は接地され、負電極は、共通接続部ＢＰに接続されている。なお、直流電源Ｖ２の正電極はＩＧＢＴ１のエミッタＥとともに接地される。なお、ＰＮＰトランジスタＱ５の代わりに、ＰチャネルＭＯＳＦＥＴトランジスタを用いることも可能である。その場合は、ＩＧＢＴ１以外のトランジスタも、ＭＯＳＦＥＴで構成する。

＜装置動作＞
次に、パワーモジュール１００の電流検出動作について説明する。パワーモジュール１００においては、駆動制御回路１０が独自の共通接続部ＢＰを有しており、これに直流電源Ｖ２から負バイアスを印加することでドライブ回路基準電位（第２の基準電位）としている。そして、直流電源Ｖ１は、ドライブ回路基準電位を基準としてドライバＤＲを駆動するので、ＩＧＢＴ１のゲートには、制御信号として正バイアスおよび負バイアスが印加される構成となっている。なお、直流電源Ｖ２は負電位を設定するので、電位設定手段と呼称する場合もある。

このように、ＩＧＢＴ１のゲートに、正バイアスおよび負バイアスが印加される場合のパワーモジュール１００における電流検出動作のシミュレーション結果を図３に示す。なお、図２は、当該シミュレーションを行うための電流検出回路Ｃ３およびドライブ回路Ｃ１の構成要素を特定してシミュレーション条件を設定した図である。なお、図２において、図１と同じ構成には同じ符号を付し、重複する説明は省略する。

図２において、ＩＧＢＴ１は、メイン素子ＭＴと電流センス素子ＳＴとに分けられ、メイン素子ＭＴのゲート−エミッタ間電圧（ゲート電圧）をＶｇｅ、コレクタ−エミッタ間電圧をＶｃｅとして表している。また、ＩＧＢＴ１全体に流れる電流を主電流Ｉｃとし、電流センス素子ＳＴに流れる電流をセンス電流Ｉｓとして表している。また、ＰＮＰトランジスタＱ５に流れる電流を電流Ｉｅとして表している。

ドライブ回路Ｃ１において、ドライバＤＲは、直流電源Ｖ１の正電極にコレクタが接続され、エミッタが抵抗Ｒ１を介して電流センス素子ＳＴのゲートに接続されたＮＰＮトランジスタＱ１と、コレクタが共通接続部ＢＰに接続され、エミッタが抵抗Ｒ２を介して電流センス素子ＳＴのゲートに接続されたＰＮＰトランジスタＱ２と、ＮＰＮトランジスタＱ１およびＰＮＰトランジスタＱ２のベースに、０Ｖから２０Ｖの高さのパルス信号を与えるパルス信号源ＶＰとを有している。パルス信号源ＶＰは、共通接続部ＢＰに接続されて、ドライブ回路基準電位を基準としている。なお、抵抗Ｒ１は、ＩＧＢＴ１のオン時のスイッチングスピードを設定する抵抗であり、抵抗Ｒ２は、ＩＧＢＴ１のオフ時のスイッチングスピードを設定する抵抗である。

また、直流電源Ｖ１は、電位Ｂとして２０Ｖを発生させる電源であり、直流電源Ｖ２は、電位Ａとして−５Ｖを発生させる電源である。また、主電源電位ＶＣＣは２００Ｖに設定される。

また、ＩＧＢＴ１のコレクタと、主電源ＰＷの正電極との間の負荷のインダクタンスＬ１は５００μＨに設定され、電流検出抵抗ＳＲの抵抗値は１２Ωに設定されている。

図２に示したシミュレーション条件でシミュレーションを行った結果について、ゲート電圧Ｖｇｅの波形を図３の（ａ）部に、コレクタ−エミッタ間電圧Ｖｃｅおよび主電流Ｉｃの波形を図３の（ｂ）部に、センス電流Ｉｓの波形を図３の（ｃ）部に、ＰＮＰトランジスタＱ５に流れる電流Ｉｅの波形を図３の（ｄ）部に、電流検出電圧Ｖｓの波形を図３の（ｅ）部に示す。

図３の（ａ）部に示されるパルス信号であるゲート電圧Ｖｇｅの立ち上がりおよび立ち下がりに応じて、ＩＧＢＴ１がオン、オフし、ＩＧＢＴ１がオンすることで、図３の（ｂ）部に示されるように主電流Ｉｃが流れ、同時に図３の（ｃ）部に示されるようにセンス電流Ｉｓが流れる。このセンス電流Ｉｓと同じように、図３の（ｄ）部に示されるようにＰＮＰトランジスタＱ５に電流Ｉｅが流れ、それに応じて図３の（ｅ）部に示されるように電流検出電圧Ｖｓが得られる。

ここで、図３の（ａ）部に示されるように、ゲート電圧Ｖｇｅは、０Ｖから１５Ｖの正バイアスだけでなく、０Ｖから−５Ｖの負バイアスも印加されたパルス波形となっている。このように、正バイアスおよび負バイアスで形成されるパルス信号をゲート電圧として用いることで、ＩＧＢＴ１のオフ動作を、より確実に行うことができる。

すなわち、正バイアスのみで形成されたパルス信号であっても、ＩＧＢＴのゲート−エミッタ間電圧が、ＩＧＢＴの閾値電圧以下となればＩＧＢＴをオフすることはできるが、負バイアスを含んで形成されたパルス信号であれば、ＩＧＢＴを、より確実にオフすることができる。

また、正バイアスおよび負バイアスで形成されるパルス信号をゲート電圧として用いる場合、正バイアスのみで形成されたパルス信号を用いる場合に比べて、ＩＧＢＴ等の電力用スイッチングデバイスのオン電圧が低い場合でも、誤動作がしにくくなるという利点もある。

また、電力用スイッチングデバイスのオン電圧が低い場合、電流センス素子に電流検出抵抗を接続すると、電流検出抵抗での電圧降下分だけメイン素子と電流センス素子のゲートにかかる電圧に電圧差（ΔＶｇｅ）が生じる。電流検出抵抗での電圧降下は、電流が流れれば流れるほど大きくなるので、過電流検出時には特に大きくなり、ΔＶｇｅも大きくなって電流分流比が変動する。この結果、正確なセンス電流が得られなくなるが、ＩＧＢＴ１のセンスエミッタＳＥにはＰＮＰトランジスタＱ５が接続されるので、センスエミッタＳＥでの電圧変動は、ＰＮＰトランジスタＱ５のオン抵抗、例えば０．７Ｖ程度に抑えられる。この結果、ΔＶｇｅが０．７Ｖ程度に抑えられて安定し、センス電流の検出精度が向上する。

また、電流検出抵抗ＳＲの抵抗値に関係なくΔＶｇｅが０．７Ｖ程度に抑えられるので、メイン素子ＭＴと電流センス素子ＳＴとで電流分流比が変動することを考慮する必要がなく、電流検出抵抗ＳＲの抵抗値を任意に設定できるので、電流検出抵抗ＳＲの抵抗値を大きくすることで、誤検出を防ぐことができる。

また、過電流判定回路Ｃ２では、電流検出電圧Ｖｓと任意の閾値電圧とをコンパレータＣＰで比較することで過電流状態を判定するが、当該閾値電圧は、最低電位（負電位）となる共通接続部ＢＰの電位であるドライブ回路基準電位を基準に作られるので、直流電源Ｖ１が変動してもドライブ回路基準電位は変動せず、高精度な電流検出が可能となる。なお、直流電源Ｖ２の電圧が変動するとドライブ回路基準電位も変動するが、ドライブ回路基準電位が変動すると、直流電源Ｖ３だけでなく、全ての回路の基準電位が同じように変動するので相対的な変動はゼロとなり、高精度な電流検出を維持できる。

＜実施の形態２＞
＜装置構成＞
図４は本発明に係る実施の形態２のパワーモジュール２００の構成を示す回路図である。図４に示すように、パワーモジュール２００においては、ＩＧＢＴ１のゲート−エミッタ間に供給する電圧（ゲート電圧）を制御することによってＩＧＢＴ１をオン状態またはオフ状態に駆動する駆動制御回路２０を備えている。なお、図１に示したパワーモジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。

駆動制御回路２０には、直流電源Ｖ１を駆動電源としたドライブ回路Ｃ１と、過電流判定回路Ｃ２と、電流検出回路Ｃ４とを有している。図１に示した駆動制御回路１０との相違点は、この電流検出回路Ｃ４にある。

電流検出回路Ｃ４は、ＩＧＢＴ１のセンスエミッタＳＥにエミッタが接続されたＰＮＰトランジスタＱ３およびＱ４と、ＰＮＰトランジスタＱ４のコレクタに一方端が接続され、他方端が共通接続部ＢＰに接続された電流検出抵抗ＳＲとを有している。ＰＮＰトランジスタＱ３およびＱ４のベースは共通してＰＮＰトランジスタＱ３のコレクタに接続され、ＰＮＰトランジスタＱ３およびＱ４はカレントミラー回路を構成している。

また、ＰＮＰトランジスタＱ３のコレクタは接地され、直流電源Ｖ２の負電極は、共通接続部ＢＰに接続され、直流電源Ｖ２の正電極は、ＩＧＢＴ１のエミッタＥとともに接地されている。

また、ＰＮＰトランジスタＱ４のコレクタと電流検出抵抗ＳＲの一方端との接続ノードＮＤは、コンパレータＣＰの一方の入力に接続されている。

＜装置動作＞
次に、パワーモジュール２００の電流検出動作について説明する。パワーモジュール２００においては、駆動制御回路２０が独自の共通接続部ＢＰを有しており、これに直流電源Ｖ２から負バイアスを印加することでドライブ回路基準電位としている。そして、直流電源Ｖ１は、ドライブ回路基準電位を基準としてドライバＤＲを駆動するので、ＩＧＢＴ１のゲートには、制御信号として正バイアスおよび負バイアスが印加される構成となっている。

このように、ＩＧＢＴ１のゲートに、正バイアスおよび負バイアスが印加される場合のパワーモジュール２００における電流検出動作のシミュレーション結果を図６に示す。

なお、図５は、当該シミュレーションを行うための電流検出回路Ｃ４およびドライブ回路Ｃ１の構成要素を特定してシミュレーション条件を設定した図である。なお、図５において、図１と同じ構成には同じ符号を付し、シミュレーション条件も同じとし、重複する説明は省略する。

図５において、ＩＧＢＴ１全体に流れる電流を主電流Ｉｃとし、電流センス素子ＳＴに流れる電流をセンス電流Ｉｓとして表し、ＰＮＰトランジスタＱ３およびＱ４にそれぞれ流れる電流を電流Ｉｅとして表している。なお、ＰＮＰトランジスタＱ３およびＱ４のトランジスタ特性は同一であり、電流Ｉｅはセンス電流Ｉｓの２分の１となる。

図５に示したシミュレーション条件でシミュレーションを行った結果について、ゲート電圧Ｖｇｅの波形を図６の（ａ）部に、コレクタ−エミッタ間電圧Ｖｃｅおよび主電流Ｉｃの波形を図６の（ｂ）部に、センス電流Ｉｓの波形を図６の（ｃ）部に、ＰＮＰトランジスタＱ４に流れる電流Ｉｅの波形を図６の（ｄ）部に、電流検出電圧Ｖｓの波形を図６の（ｅ）部に示す。

図６の（ａ）部に示されるパルス信号であるゲート電圧Ｖｇｅの立ち上がりおよび立ち下がりに応じて、ＩＧＢＴ１がオン、オフし、ＩＧＢＴ１がオンすることで、図６の（ｂ）部に示されるように主電流Ｉｃが流れ、同時に図６の（ｃ）部に示されるようにセンス電流Ｉｓが流れる。そして、図６の（ｄ）部に示されるように、センス電流Ｉｓの約半分の電流ＩｅがＰＮＰトランジスタＱ４に流れ、それに応じて図６の（ｅ）部に示されるように電流検出電圧Ｖｓが得られる。

このように、駆動制御回路２０においては、ＩＧＢＴ１のセンスエミッタＳＥの出力をカレントミラー回路で受けることで、センス電流Ｉｓの約半分の電流Ｉｅを電流検出抵抗ＳＲに流す構成とするので、電流検出抵抗ＳＲでの消費電力を小さくできる。

例えば、主電流Ｉｃが１００Ａ、メイン素子に対する電流センス素子の分流比が１／１００００であって、電流検出電圧Ｖｓが０．５Ｖの場合に過電流であると判断するなら、実施の形態１の駆動制御回路１０においては、電流検出抵抗ＳＲでの消費電力はＶｓ×Ｉｓ＝０．５×（１００／１００００）＝５ｍＷとなる。一方、駆動制御回路２０においては、電流検出抵抗ＳＲでの消費電力はＶｓ×（１／２）Ｉｓ＝０．５×（５０／１００００）＝２．５ｍＷとなる。

このように、ＩＧＢＴ１のセンスエミッタＳＥの出力をカレントミラー回路で受ける構成を採用することで、カレントミラー回路のトランジスタサイズ(サイズ比)を変更あるいはミラー電流を生成するトランジスタを複数設けることで、電流検出抵抗ＳＲに流す電流を任意に変更することが可能となる。

例えば、ＰＮＰトランジスタＱ３に対するＰＮＰトランジスタＱ４のサイズ比を１０対１とすると、ＰＮＰトランジスタＱ４には、センス電流Ｉｓの約１０分の１の電流Ｉｅが流れることとなる。

＜変形例１＞
以上説明した実施の形態１、２においては、直流電源Ｖ２から共通接続部ＢＰに負バイアスを印加することでドライブ回路基準電位としたが、直流電源Ｖ２の代わりに直流電源Ｖ１の電位Ｂを抵抗分割することで負バイアスを得る、ツェナーダイオードにより負バイアスを得る構成としても良い。

そこで、図７には抵抗分割により負バイアスを得る構成を、図８には抵抗とツェナーダイオードにより負バイアスを得る構成を示す。なお、図７および図８においては、図２および図５に示した構成と同一の構成については同一の符号を付し、重複する説明は省略する。

図７に示すパワーモジュール１００Ａにおいては、直流電源Ｖ１の電位Ｂを分割する抵抗Ｒ４およびＲ５が、直流電源Ｖ１の正電極と共通接続部ＢＰとの間に抵抗Ｒ４、Ｒ５の順に直列に介挿されており、抵抗Ｒ４とＲ５との接続ノードは、ＰＮＰトランジスタＱ５のベースに接続され、ＩＧＢＴ１のエミッタＥとともに接地されている。

このような構成においては、電位Ａを基準として共通接続部ＢＰに抵抗分割比で決まる負バイアス、例えば−５Ｖを印加することができ、直流電源Ｖ２が不要になるという利点がある。なお、抵抗Ｒ４、Ｒ５により負電位を設定できるので、これらを電位設定手段ＰＳと呼称する。

図８に示すパワーモジュール１００Ｂにおいては、直流電源Ｖ１の正電極と共通接続部ＢＰとの間に、抵抗Ｒ４、ツェナーダイオードＺ１がこの順に直列に介挿されている。なお、ツェナーダイオードＺ１のアノードは共通接続部ＢＰに接続され、ツェナーダイオードＺ１のカソードが抵抗Ｒ４に接続され、その接続ノードは、ＰＮＰトランジスタＱ５のベースに接続され、ＩＧＢＴ１のエミッタＥとともに接地されている。

このような構成においては、電位Ａを基準として共通接続部ＢＰにツェナーダイオードＺ１のツェナー電圧で決まる負バイアス、例えば−５Ｖを印加することができ、直流電源Ｖ２が不要になるという利点がある。

なお、ツェナーダイオードＺ１のツェナー電圧によって負バイアスを規定するので、所望のツェナー電圧を有するツェナーダイオードを使用することで、容易に負バイアスを設定することができる。なお、抵抗Ｒ４、ツェナーダイオードＺ１により負電位を設定できるので、これらを電位設定手段ＰＳと呼称する。

なお、図７、図８はパワーモジュール１００の変形例として示したが、パワーモジュール２００に適用しても良い。

＜変形例２＞
実施の形態１のパワーモジュール１００においては、直流電源Ｖ２の正電極をＰＮＰトランジスタＱ５のベースに接続した構成を示し、実施の形態２のパワーモジュール２００においては、直流電源Ｖ２の正電極をＰＮＰトランジスタＱ３のコレクタに接続した構成を示したが、図２および図５に示すように電流センス素子ＳＴのゲート電圧（ゲート−エミッタ間電圧）は、ＰＮＰトランジスタＱ５およびＰＮＰトランジスタＱ４のベース−エミッタ間電圧の分だけ、メイン素子ＭＴのゲート電圧（ゲート−エミッタ間電圧）よりも０．７Ｖ程度低くなる。このため、メイン素子ＭＴに対する電流センス素子ＳＴの電流分流比が変動し、 電流検出精度が低下する可能性がある。

これを回避するため、図９および図１０に示す構成を採用しても良い。すなわち、図９には、直流電源Ｖ２の電位Ａを所定電位低下させた電位ＤをＰＮＰトランジスタＱ５のベースに与えるパワーモジュール１００Ｃの構成を示し、図１０には、直流電源Ｖ２の電位Ａを所定電位低下させた電位ＤをＰＮＰトランジスタＱ４のベースに与えるパワーモジュール２００Ａの構成を示している。なお、図９および図１０においては、図２および図５に示した構成と同一の構成については同一の符号を付し、重複する説明は省略する。

図９に示すパワーモジュール１００Ｃにおいては、直流電源Ｖ２の正電極と共通接続部ＢＰとの間にダイオードＤ２、抵抗Ｒ６が、この順に直列に介挿されており、ダイオードＤ２と抵抗Ｒ６との接続ノードは、ＰＮＰトランジスタＱ５のベースに接続されている。

ダイオードＤ２は直流電源Ｖ２に対して順方向に接続されており、電位Ａをダイオードのビルトイン電圧(ｐｎ間電圧)分、すなわち０．７Ｖ程度降下させた電位Ｄを作り出すことができる。これをＰＮＰトランジスタＱ５のベースに与えることで、電流センス素子ＳＴのゲート電圧の降下分が相殺され、メイン素子ＭＴと電流センス素子ＳＴとでゲート電圧（ゲート−エミッタ間電圧）を一致させることが可能となり、 メイン素子ＭＴに対する電流センス素子ＳＴの電流分流比が変動することを抑制でき、より高精度な電流検出が可能となる。

図１０に示すパワーモジュール２００Ａにおいては、直流電源Ｖ２の正電極と共通接続部ＢＰとの間にダイオードＤ２、抵抗Ｒ６が、この順に直列に介挿されており、ダイオードＤ２と抵抗Ｒ６との接続ノードは、ＰＮＰトランジスタＱ４のベースに接続されている。

ダイオードＤ２は直流電源Ｖ２に対して順方向に接続されており、電位Ａをダイオードのビルトイン電圧(ｐｎ間電圧)分、すなわち０．７Ｖ程度降下させた電位Ｄを作り出すことができる。これをＰＮＰトランジスタＱ４のベースに与えることで、電流センス素子ＳＴのゲート電圧の降下分が相殺され、メイン素子ＭＴと電流センス素子ＳＴとでゲート電圧（ゲート−エミッタ間電圧）を一致させることが可能となり、 メイン素子ＭＴに対する電流センス素子ＳＴの電流分流比が変動することを抑制でき、より高精度な電流検出が可能となる。

また、図９および図１０においては、直流電源Ｖ２の正電極と共通接続部ＢＰとの間にダイオードＤ２、抵抗Ｒ６を直列に介挿した構成を示したが、ダイオードＤ２の代わりに、図１１および図１２に示すようにダイオード接続したトランジスタを用いる構成としても良い。

図１１に示すパワーモジュール１００Ｄにおいては、直流電源Ｖ２の正電極と共通接続部ＢＰとの間にＰＮＰトランジスタＱ６、抵抗Ｒ６が、この順に直列に介挿されており、ＰＮＰトランジスタＱ６のエミッタはベースに接続され、ＰＮＰトランジスタＱ６はダイオードとして機能する。ＰＮＰトランジスタＱ６と抵抗Ｒ６との接続ノードは、ＰＮＰトランジスタＱ５のベースに接続されている。

また、図１２に示すパワーモジュール２００Ｂにおいては、直流電源Ｖ２の正電極と共通接続部ＢＰとの間にＰＮＰトランジスタＱ６、抵抗Ｒ６が、この順に直列に介挿されており、ＰＮＰトランジスタＱ６のエミッタはベースに接続され、ＰＮＰトランジスタＱ６はダイオードとして機能する。ＰＮＰトランジスタＱ６と抵抗Ｒ６との接続ノードは、ＰＮＰトランジスタＱ４のベースに接続されている。

このような構成を採ることで、ダイオードを用いる場合と同様に、電位Ａをビルトイン電圧分降下させた電位Ｄを作り出すことができる。これに加えて、ＰＮＰトランジスタＱ６を、ＰＮＰトランジスタＱ５やＰＮＰトランジスタＱ４と同じトランジスタ（可能ならば同じ製造ロットのトランジスタ）で構成することで、トランジスタ間での温度特性やプロセスばらつきによる個体差が小さくなり、ＰＮＰトランジスタＱ６での降下電圧を、ＰＮＰトランジスタＱ５およびＰＮＰトランジスタＱ４での降下電圧と同じにすることができ、さらに高精度な電流検出が可能となる。

＜パワーモジュールのインテリジェント化＞
実施の形態１および２において説明したパワーモジュール１００および２００のそれぞれにおいては、ＩＧＢＴ１、フリーホイールダイオード２、主電源電位ＶＣＣを与える電源および直流電源Ｖ１を除く構成によって駆動制御回路１０および２０が構成されているが、この駆動制御回路１０および２０の全体またはその一部を制御ＩＣに内蔵した構成としても良い。

このような制御ＩＣと、ＩＧＢＴ１、フリーホイールダイオード２が１つのパッケージに集積されたものをインテリジェントパワーモジュール（ＩＰＭ）と呼称する。

駆動制御回路１０および２０をＩＣ化することで、回路規模を縮小してパワーモジュール１００および２００全体を小型化できる。

また、駆動制御回路１０および２０の全体をＩＣ化することで、ＩＧＢＴ１、フリーホイールダイオード２と駆動制御回路１０あるいは２０によってパワーモジュールが構成されるため、部品点数が少なくなり、部品の個体差も少なくなって、不良率が低減する。

また、部品点数が少なくなることで、組み立て間違いも低減し、組み立て時に不良となる確率が低減して不良率が低減する。

また、部品点数が少なくなれば、部品管理や組み立てが容易となり製造コストを低減することもできる。

また、部品点数が少なくなることで、部品の個体差が少なくなれば、電流検出の精度も高めることができる。

ここで、駆動制御回路１０および２０の一部をＩＣ化する例としては、ドライバＤＲを構成するＮＰＮトランジスタＱ１およびＰＮＰトランジスタＱ２をＩＣ化する場合、ＮＰＮトランジスタＱ１およびＰＮＰトランジスタＱ２に加え、抵抗Ｒ１およびＲ２もＩＣ化する場合が考えられる。

また、ＮＰＮトランジスタＱ１およびＰＮＰトランジスタＱ２と、直流電源Ｖ１をＩＣ化する場合、ＮＰＮトランジスタＱ１およびＰＮＰトランジスタＱ２と、直流電源Ｖ１に加え、抵抗Ｒ１およびＲ２もＩＣ化する場合が考えられる。直流電源Ｖ１はレギュレータとしてＩＣに内蔵する。

また、電流検出抵抗ＳＲ以外の駆動制御回路１０および２０の構成はＩＣ化する場合も考えられる。電流検出抵抗ＳＲは高精度な検出を行うために抵抗値を厳密に設定しなければならず、ＩＣ化すると変更ができないので、分離した構成とすることが望ましい。

これは、ＩＧＢＴ１のスイッチングスピードを設定する抵抗Ｒ１およびＲ２においても同じであり、製品ごとにスイッチングスピードを変更する場合に備えて、抵抗Ｒ１およびＲ２を分離した構成とすることもある。

＜ワイドバンドギャップを有する半導体の使用＞
実施の形態１および２において説明したパワーモジュール１００および２００においては、ＩＧＢＴ１およびフリーホイールダイオード２の材質については言及しなかったが、ＩＧＢＴ１およびフリーホイールダイオード２を、シリコン（Ｓｉ）基板上に形成されるシリコン半導体装置として構成しても良いが、ＩＧＢＴ１はシリコン半導体装置とし、フリーホイールダイオード２は、炭化シリコン(ＳｉＣ）基板上に形成される炭化シリコン半導体装置や、窒化ガリウム（ＧａＮ）系材料で構成される基板上に形成される窒化ガリウム半導体装置としても良い。

ＳｉＣやＧａＮは、ワイドバンドギャップ半導体であり、ワイドバンドギャップ半導体によって構成される半導体装置は、耐電圧性が高く、許容電流密度も高いため、シリコン半導体装置に比べて小型化が可能であり、これらの小型化された半導体装置を用いることにより、これらを組み込んだパワーモジュールの小型化が可能となる。

また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷ではなく空冷による冷却も可能となり、パワーモジュールの一層の小型化が可能となる。

また、シリコン半導体装置に比べて小型化されるので、同じ定格であれば、駆動制御回路１０および２０も小型化できる。

逆に、フリーホイールダイオード２を、シリコン半導体装置として構成し、ＩＧＢＴ１などのスイッチングデバイス（バイポーラトランジスタやＭＯＳＦＥＴを含む）を、炭化シリコン半導体装置や窒化ガリウム半導体装置などのワイドバンドギャップ半導体装置としても良い。この場合も、上記と同様の効果が得られる。

また、スイッチングデバイスがシリコン半導体装置である場合、オン電圧が低いため、メイン素子と電流センス素子のゲートにかかる電圧差（ΔＶｇｅ）により電流分流比が変動しやすいが、ワイドバンドギャップ半導体装置をスイッチングデバイスとした場合、オン電圧が高くなり、ΔＶｇｅによる電流分流比の変動が抑制され、電流検出精度の向上が期待できる。

もちろん、ＩＧＢＴ１およびフリーホイールダイオード２の両方をワイドバンドギャップ半導体装置で構成しても良いことは言うまでもない。

＜ＲＣ−ＩＧＢＴの使用＞
実施の形態１および２において説明したパワーモジュール１００および２００においては、ＩＧＢＴ１にフリーホイールダイオード２が逆並列に接続された構成を示したが、ＩＧＢＴ１およびフリーホイールダイオード２に代えて、ＩＧＢＴと、それに逆並列に接続されたダイオードとを一体で有するＲＣ−ＩＧＢＴ（逆導通ＩＧＢＴ：Reverse Conducting Insulated Gate Bipolar Transistor）を使用しても良い。

ここで、図１３を用いてＲＣ−ＩＧＢＴの構成を説明する。図１３は、ＩＧＢＴとダイオードとを組み込んだ半導体チップ３１の断面図を示しており、半導体チップ３１は、ｎ^-基板３２を用いて形成されている。ｎ^-基板３２の上には、ｎ型不純物を含むｎ型不純物層３３が設けられ、その上に、ｐ型不純物を含むｐベース層３４が選択的に設けられている。

ｐベース層３４の上には、高濃度のｎ型不純物を含むエミッタ領域３５が選択的に形成されている。エミッタ領域３５からｐベース層３４、ｎ型不純物層３３を貫通し、ｎ ^-基板３２に達する溝３６が形成されている。溝３６の内壁にはゲート絶縁膜３７が形成され、さらにその内側には、ポリシリコンのゲート電極３８が形成されている。

エミッタ領域３５の上には、層間絶縁膜３９が設けられている。エミッタ領域３５の一部とｐベース層３４に接するように、エミッタ電極４０が設けられている。ｎ ^-基板３２の裏面には、ｎ ^＋カソード層４１とｐ^＋コレクタ層４２が設けられ、これらの層の裏面に、コレクタ電極４３が設けられている。この構造では、ｎ ^＋カソード層４１が存在する領域ではダイオードが構成され、ｐ^＋コレクタ層４２が存在する領域ではＩＧＢＴが構成されている。このようにしてＩＧＢＴと、このＩＧＢＴに逆並列に接続されたダイオードが同一チップ内に形成され、ＲＣ−ＩＧＢＴが構成される。

図１３に示した半導体チップ３１のダイオードは、ｐベース層３４とｎ型不純物層３３との間の電圧が、ｐｎ接合のビルトインポテンシャルを超えたときにオンする。ＩＧＢＴのゲートがオンすると、ｎ型不純物層３３とエミッタ領域３５との間が導通して同電位となる。しかし、エミッタ領域３５は、ｐベース層３４と共通のコンタクトをとっているため、ゲートをオンすることで、ｐベース層３４とｎ型不純物層３３とにより形成されるｐｎ接合に電圧がかかりにくくなる。このため、ｐｎ接合でのホール注入が起こりにくくなり、順方向降下電圧（Ｖｆ）が上昇する。

このようにＩＧＢＴとダイオードとを同一チップ内に形成したＲＣ−ＩＧＢＴを用いることで、個別のＩＧＢＴとダイオードとを用いる場合に比べて部品点数がさらに少なくなり、パワーモジュールの組み立て性が向上する。

なお、ＲＣ−ＩＧＢＴは、シリコン半導体装置として構成しても良いが、炭化シリコン半導体装置や窒化ガリウム半導体装置として構成しても良い。

Ｃ１ ドライブ回路、Ｃ２ 過電流判定回路、Ｃ３，Ｃ４ 電流検出回路、ＳＲ 電流検出抵抗、１０，２０ 駆動制御回路。

Claims (10)

1. 主電流が流れるメイン素子と、前記主電流の一部が流れるように構成された電流センス素子とを有し、前記電流センス素子の出力端子からセンス電流が出力される電力用スイッチング半導体装置と、
   前記電流センス素子の前記出力端子に第１の主電極が接続された第１のトランジスタと、前記第１のトランジスタの第２の主電極に一方端が接続され、他方端が共通接続部に接続された電流検出抵抗とを有し、前記第１のトランジスタの制御電極が第１の基準電位に接続された電流検出回路と、
   前記電流検出抵抗によって発生する前記共通接続部を基準とした電位差を電流検出電圧として検出し、所定の閾値電圧との比較を行い、両者の大小関係によって前記電力用スイッチング半導体装置に過電流が流れているか否かを判定する過電流判定回路と、
   前記電力用スイッチング半導体装置の制御電極に与えられる制御信号を生成するドライブ回路と、を備え、
   前記ドライブ回路は、
   前記第１の基準電位とは異なる第２の基準電位を基準とする第１の電源と、
   前記第１の基準電位を基準とし、前記第２の基準電位を生成する電位設定手段と、を有し、
   前記共通接続部には前記第２の基準電位が与えられ、
   前記第１の基準電位を接地電位とし、前記電位設定手段は、前記接地電位に対して負の電位を与え、
   前記制御信号として、正バイアスおよび負バイアスを前記電力用スイッチング半導体装置の前記制御電極に与える、パワーモジュール。
2. 前記第１のトランジスタは、
   前記電流センス素子からの前記センス電流を受けるカレントミラー回路のミラー電流が流れるトランジスタに相当し、
   前記カレントミラー回路は、
   前記電流センス素子の前記出力端子に第１の主電極が接続され、第２の主電極が前記第１の基準電位に接続された第２のトランジスタを有し、
   前記第１および第２のトランジスタの制御電極は、共通して前記第１の基準電位に接続される、請求項１記載のパワーモジュール。
3. 前記電位設定手段は、
   前記接地電位を基準として前記第１の電源の電位を抵抗分割して得た負の電位を、前記共通接続部に前記第２の基準電位として与える、請求項１記載のパワーモジュール。
4. 前記電位設定手段は、
   前記接地電位を基準として前記第１の電源の電位をツェナーダイオードのツェナー電圧により規定して得た負の電位を、前記共通接続部に前記第２の基準電位として与える、請求項１記載のパワーモジュール。
5. 前記ドライブ回路は、
   前記第１の基準電位と前記第２の基準電位との間に、前記第１の基準電位に対して順方向となるように接続されたダイオード素子と抵抗との直列接続をさらに有し、
   前記ダイオード素子と前記抵抗との接続ノードに前記第１のトランジスタの前記制御電極が接続される、請求項１記載のパワーモジュール。
6. 前記ダイオード素子は、
   前記第１のトランジスタと同じ第３のトランジスタのダイオード接続によって得られるダイオード素子である、請求項５記載のパワーモジュール。
7. 前記電流検出回路、前記過電流判定回路および前記第１の電源を除いた前記ドライブ回路を含む駆動制御回路の全体あるいは一部が集積回路化された、請求項１〜６の何れか１項に記載のパワーモジュール。
8. 前記電力用スイッチング半導体装置に逆並列に接続された電力用ダイオードをさらに備え、
   前記電力用ダイオードは、
   炭化シリコン基板上に形成される炭化シリコンダイオードまたは窒化ガリウム系材料で構成される基板上に形成される窒化ガリウムダイオードである、請求項１記載のパワーモジュール。
9. 前記電力用スイッチング半導体装置は、
   炭化シリコン基板上に形成される炭化シリコンスイッチング半導体装置または窒化ガリウム系材料で構成される基板上に形成される窒化ガリウムスイッチング半導体装置である、請求項１または請求項８記載のパワーモジュール。
10. 前記電力用スイッチング半導体装置は、
    絶縁ゲート型バイポーラトランジスタと、それに逆並列に接続されたダイオードとが半導体基板に一体で形成された逆導通絶縁ゲート型バイポーラトランジスタを含み、
    前記逆導通絶縁ゲート型バイポーラトランジスタは、
    シリコン基板上に形成される逆導通絶縁ゲート型バイポーラトランジスタ、炭化シリコン基板上に形成される炭化シリコン逆導通絶縁ゲート型バイポーラトランジスタおよび窒化ガリウム系材料で構成される基板上に形成される窒化ガリウム逆導通絶縁ゲート型バイポーラトランジスタの何れかである、請求項１記載のパワーモジュール。

Images