JPWO2020090925A1 - 半導体ユニット、半導体装置、バッテリユニット、及び車両 - Google Patents

Abstract

半導体ユニットは、半導体装置と制御部と抵抗部とを含む。半導体装置は、バッテリの正極と、バッテリと電気的に接続されるインバータ回路との間に設けられるトランジスタを有する。制御部は、トランジスタの制御端子に接続され、トランジスタを制御する。抵抗部は、制御端子と制御部との間に設けられる。制御部は、トランジスタに流れる電流が閾値以上の場合にトランジスタをオフするようにトランジスタを制御する。抵抗部の抵抗値は、１００Ω以上である。

Description

本発明は、半導体ユニット、半導体装置、バッテリユニット、及び車両に関する。

例えばハイブリッド自動車や電気自動車等の電動車両には、図５３に示すように、バッテリ２１０の正極と、電動車両を駆動するモータ２２０を制御するインバータ回路２３０との間にリレーユニット２００が設けられている。リレーユニット２００は、機械接点式リレーであるメインリレー２０１と、メインリレー２０１と並列に接続されるプリチャージ用のリレー回路２０２とを備える（例えば、特許文献１参照）。リレーユニット２００とインバータ回路２３０との間には、コンデンサ２４０が設けられている。プリチャージ用のリレー回路２０２は、バッテリからインバータ回路への突入電流が流れることを回避するための回路であり、機械接点式リレー２０３と電流制限抵抗２０４とが直列に接続された回路である。

特開２０１０−１６１００９号公報

機械接点式リレーの場合、オン状態からオフ状態に切り替わるまでに数ミリ秒かかるため、その間にインバータ回路に大電流が流れてインバータ回路が故障するおそれがある。このインバータ回路の故障を回避するため、機械接点式リレーとは別にヒューズが設けられている。しかし、ヒューズが設けられると部品点数が増えてしまう。

本発明の目的は、ヒューズを省略することができる半導体ユニット、半導体装置、バッテリユニット、及び車両を提供することにある。

上記課題を解決する半導体ユニットは、半導体装置と制御部と抵抗部とを含む。前記半導体装置は、バッテリの正極と、前記バッテリと電気的に接続されるインバータ回路との間に設けられるトランジスタを有する。前記制御部は、前記トランジスタの制御端子に接続され、前記トランジスタを制御する。前記抵抗部は、前記制御端子と前記制御部との間に設けられる。前記制御部は、前記トランジスタに流れる電流が閾値以上の場合に前記トランジスタをオフするように前記トランジスタを制御する。前記抵抗部の抵抗値は、１００Ω以上である。

この構成によれば、バッテリからインバータ回路に向けて大電流が流れるときにその大電流がトランジスタに流れる場合にトランジスタがオフする。ここで、トランジスタがオン状態からオフ状態に切り替わるまでの時間が数マイクロ秒と機械接点式リレーと比較して十分に速いため、インバータ回路に大電流が流れてインバータ回路が故障することを抑制できる。したがって、ヒューズを省略することができる。

上記課題を解決する半導体ユニットは、半導体装置と制御部とを含む。前記半導体装置は、バッテリの正極と、前記バッテリと電気的に接続されるインバータ回路との間に設けられるトランジスタを有する。先記制御部は、前記トランジスタの制御端子に接続され、前記トランジスタを制御する。前記トランジスタはＩＧＢＴ又はＭＯＳＦＥＴである。前記制御部は、前記トランジスタのエミッタ又はソースとゲートとの間の電圧を、前記トランジスタに流れる電流が所定の電流で飽和する電圧以下となるように制御する。

この構成によれば、バッテリからインバータ回路に向けて大電流が流れたとしてもトランジスタからインバータ回路へはトランジスタの飽和電流までしか流れない。このため、インバータ回路に大電流が流れてインバータ回路が故障することを抑制できるため、ヒューズを省略することができる。

上記課題を解決する半導体装置は、トランジスタと少なくとも１つのボンディングワイヤとを含む。前記トランジスタは、バッテリの正極と、前記バッテリと電気的に接続されるインバータ回路との間に設けられる。前記少なくとも１つのボンディングワイヤは、前記トランジスタに接続される。前記トランジスタに流れる電流が閾値以上の場合に前記ボンディングワイヤが断線するように、前記ボンディングワイヤの本数及び前記ボンディングワイヤの径が設定されている。

この構成によれば、バッテリからインバータ回路に向けて大電流が流れるときにその大電流がトランジスタに流れる場合にトランジスタのボンディングワイヤが断線することによりインバータ回路への大電流の供給が遮断される。これにより、トランジスタがオフ状態となる。このようにボンディングワイヤがヒューズの機能を果たすため、ヒューズを省略することができる。

上記半導体ユニット、半導体装置、バッテリユニット、及び車両によれば、ヒューズを省略することができる。

第１実施形態の半導体装置を備える車両の一部の電気的構成を模式的に示すブロック図。 図１のリレーユニット及びその周辺の電気的構成を模式的に示す回路図。 車両力行時における半導体装置のＩＧＢＴに流れるコレクタ電流とコレクタ−エミッタ間電圧との関係を示すグラフ。 車両回生時における半導体装置のダイオードに流れる電流と順方向電圧との関係を示すグラフ。 第１実施形態のＩＧＢＴの模式的な断面図。 比較例のＩＧＢＴの模式的な断面図。 ダイオードの模式的な断面図。 半導体装置を備える半導体モジュールの斜視図。 半導体装置の配置構成を示す半導体モジュールの図解的な平面図。 図７の８−８線で切った半導体モジュールの断面図。 半導体モジュールの底面図。 半導体ユニットの側面図。 第１比較例のプリチャージ制御におけるコレクタ−エミッタ間電圧及びコンデンサの端子間電圧の推移を示すグラフ。 第１比較例のプリチャージ制御における半導体モジュールに流れる電流の推移を示すグラフ。 第２比較例のプリチャージ制御におけるコレクタ−エミッタ間電圧及びコンデンサの端子間電圧の推移を示すグラフ。 第２比較例のプリチャージ制御における半導体モジュールに流れる電流の推移を示すグラフ。 第１実施形態のプリチャージ制御におけるコレクタ−エミッタ間電圧及びコンデンサの端子間電圧の推移を示すグラフ。 第１実施形態のプリチャージ制御における半導体モジュールに流れる電流の推移を示すグラフ。 比較例の半導体装置の回路図。 第２実施形態の半導体ユニットの回路図。 半導体モジュールの斜視図。 半導体装置の配置構成を示す半導体モジュールの図解的な平面図。 ＩＧＢＴの電極パッドの配置構成を示すＩＧＢＴの平面図。 ダイオードの電極パッドの配置構成を示すダイオードの平面図。 第３実施形態の半導体装置であるＲＣ−ＩＧＢＴの斜視断面図。 ＲＣ−ＩＧＢＴの底面図。 半導体装置の配置構成を示す半導体モジュールの図解的な平面図。 ＲＣ−ＩＧＢＴのＩＧＢＴ及びダイオードに流れる電流とＲＣ−ＩＧＢＴの温度の推移を示したグラフ。 ＩＧＢＴとダイオードとが個別に形成された比較例において、上段はＩＧＢＴに流れる電流とＩＧＢＴの温度の推移を示したグラフ、下段はダイオードに流れる電流とダイオードの温度の推移を示したグラフ。 第４実施形態の半導体ユニットの回路図。 半導体装置の配置構成を示す半導体モジュールの図解的な平面図。 第５実施形態の半導体ユニットの回路図。 半導体装置の配置構成を示す半導体モジュールの図解的な平面図。 ＩＧＢＴ及びＭＯＳＦＥＴに流れる場合の力行電流の大きさと半導体モジュールの端子間電圧との関係を示すグラフ。 車両回生時における半導体装置のダイオードに流れる電流と順方向電圧との関係を示すグラフ。 第６実施形態の半導体ユニットの回路図。 各ＩＧＢＴのゲート駆動信号の推移を示すグラフ。 変形例の半導体ユニットの回路図。 変形例の半導体ユニットの回路図。 変形例の半導体モジュールにおいて半導体装置の配置構成を示す図解的な平面図。 変形例の半導体モジュールにおいて半導体装置の配置構成を示す図解的な平面図。 図３７の３８−３８線に沿った半導体モジュールの断面図。 変形例の半導体モジュールの図解的な平面図。 変形例の半導体装置のＲＣ−ＩＧＢＴの底面図。 変形例の半導体装置のＲＣ−ＩＧＢＴの底面図。 変形例の半導体装置のＲＣ−ＩＧＢＴの底面図。 変形例の半導体モジュールの図解的な平面図。 変形例の半導体ユニットにおいて、（ａ）及び（ｂ）はコンデンサの端子間電圧とＩＧＢＴの間欠動作時の周波数との関係を示すマップ。 変形例の半導体ユニットにおいて、コンデンサの端子間電圧とＩＧＢＴの間欠動作時の周波数との関係を示すマップ。 変形例の半導体ユニットにおいて、（ａ）及び（ｂ）はコンデンサの端子間電圧とＩＧＢＴのゲート−エミッタ間電圧との関係を示すマップ。 変形例の半導体ユニットにおいて、コンデンサの端子間電圧とＩＧＢＴのゲート−エミッタ間電圧との関係を示すマップ。 変形例の半導体ユニットにおいて、（ａ）及び（ｂ）はコンデンサの端子間電圧とＩＧＢＴのデューティ比との関係を示すマップ。 変形例の半導体ユニットにおいて、コンデンサの端子間電圧とＩＧＢＴのデューティ比との関係を示すマップ。 変形例のリレーユニット及びその周辺の模式的な回路図。 変形例のリレーユニット及びその周辺の模式的な回路図。 変形例の車両の一部の電気的構成を模式的に示すブロック図。 従来のリレーユニット及びその周辺の模式的な回路図。

以下、半導体装置、半導体モジュール、半導体ユニット、リレーユニット、バッテリユニット、及び車両の各実施形態について図面を参照して説明する。以下に示す各実施形態は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態は、種々の変更を加えることができる。

本明細書において、「部材Ａが部材Ｂと接続された状態」とは、部材Ａと部材Ｂとが物理的に直接的に接続される場合、並びに、部材Ａ及び部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合を含む。

同様に、「部材Ｃが部材Ａと部材Ｂとの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃとが直接的に接続される場合、並びに、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃとが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合を含む。

（第１実施形態）
図１に示すように、ハイブリッド自動車や電気自動車等の電動車両としての車両１は、バッテリユニット２０、モータ１１、インバータ回路１２、及びコンデンサ１３を備える。モータ１１は、インバータ回路１２に接続されている。モータ１１の一例は、３相交流モータである。３相交流モータとして、例えば３相誘導モータを用いることができる。インバータ回路１２は、高圧側ラインＨＬ及び低圧側ラインＬＬによってバッテリユニット２０と電気的に接続されている。インバータ回路１２は、バッテリユニット２０の出力電力を、モータ１１を駆動する交流電力（例えば、Ｕ相、Ｖ相、及びＷ相の交流電力）に変換する。コンデンサ１３は、バッテリユニット２０とインバータ回路１２との間に設けられている。コンデンサ１３は、インバータ回路１２と並列に接続されている。コンデンサ１３の一例は、フィルムコンデンサ又は電解コンデンサである。

バッテリユニット２０は、複数のバッテリセルからなるバッテリの一例であるバッテリモジュール２１と、バッテリモジュール２１からの電流の通流態様を制御するリレーユニット３０とを備える。バッテリユニット２０は、バッテリモジュール２１及びリレーユニット３０がケース（図示略）に収容されることにより一体化されている。バッテリセルの一例は、リチウムイオン電池である。バッテリモジュール２１の正極及び負極は、リレーユニット３０と接続されている。リレーユニット３０は、バッテリモジュール２１とインバータ回路１２との間に設けられている。より詳細には、リレーユニット３０は、高圧側ラインＨＬ及び低圧側ラインＬＬにおけるバッテリモジュール２１とコンデンサ１３との間の部分に設けられている。なお、リレーユニット３０とコンデンサ１３との間には、昇圧回路が設けられてもよい。

リレーユニット３０は、第１のリレー部３１、第２のリレー部３２、及び制御部の一例である制御回路３３を備える。第１のリレー部３１は、バッテリモジュール２１の正極とインバータ回路１２との間の高圧側ラインＨＬに設けられ、第２のリレー部３２は、バッテリモジュール２１の負極とインバータ回路１２との間の低圧側ラインＬＬに設けられている。

制御回路３３は、第１のリレー部３１及び第２のリレー部３２のそれぞれを制御する。例えば、制御回路３３は、車両１の始動スイッチ（メインスイッチ）がオン操作された場合、第１のリレー部３１及び第２のリレー部３２をオンし、始動スイッチがオフ操作された場合、第１のリレー部３１及び第２のリレー部３２をオフする。第１のリレー部３１及び第２のリレー部３２のオンオフにより、バッテリモジュール２１からインバータ回路１２への電流の供給及び遮断、並びにインバータ回路１２からバッテリモジュール２１への電流の供給及び遮断を制御する。

車両１では、バッテリモジュール２１からインバータ回路１２を介してモータ１１に電力を供給する力行時において、バッテリモジュール２１からインバータ回路１２に供給される電流の大きさの一例は、４００Ａである。一方、ブレーキ時などのモータ１１の運動エネルギーをインバータ回路１２を介してバッテリモジュール２１に電力として供給する回生時において、インバータ回路１２からバッテリモジュール２１に供給される電流の大きさの一例は、４００Ａである。このように、第１のリレー部３１は、バッテリモジュール２１からインバータ回路１２への電流の流れと、インバータ回路１２からバッテリモジュール２１への電流の流れとの両方を許容する。

図２は、リレーユニット３０の回路図である。
高圧側ラインＨＬに設けられた第１のリレー部３１は、半導体モジュール４０を含んで構成されている。低圧側ラインＬＬに設けられた第２のリレー部３２は、機械接点式のリレーである。リレーユニット３０においては、半導体モジュール４０とゲート制御回路３４とから半導体ユニット４１が構成されている。

半導体モジュール４０は、半導体装置４０Ａを備える。半導体装置４０Ａは、バッテリモジュール２１（図１参照）の正極と、バッテリモジュール２１と電気的に接続されたインバータ回路１２（図１参照）との間に設けられている。

半導体装置４０Ａは、トランジスタの一例であるＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ）４２と、ＩＧＢＴ４２に逆並列に接続されたダイオード４３とを備える。詳述すると、ＩＧＢＴ４２のエミッタはダイオード４３のアノードに接続され、ＩＧＢＴ４２のコレクタはダイオード４３のカソードに接続されている。

ＩＧＢＴ４２のコレクタはバッテリモジュール２１の正極に接続されている。すなわち、ＩＧＢＴ４２のコレクタは、半導体装置４０Ａにおけるバッテリモジュール２１の正極に接続される第１端子の一例である。ＩＧＢＴ４２のエミッタはインバータ回路１２の上段側のスイッチング素子に接続されている。すなわち、ＩＧＢＴ４２のエミッタは、半導体装置４０Ａにおけるインバータ回路１２に接続される第２端子の一例である。またＩＧＢＴ４２のエミッタはコンデンサ１３の第１端子に接続されている。なお、コンデンサ１３の第２端子は第２のリレー部３２に接続されている。

ＩＧＢＴ４２は、シリコン（Ｓｉ）デバイスから形成され、オフ状態のときのコレクタ−エミッタ間の耐圧が６００Ｖとなるように構成されている。またダイオード４３は、シリコン（Ｓｉ）デバイスから形成され、耐圧（逆方向電圧ＶＲ）が６００Ｖとなるように構成されている。つまり、本実施形態では、ＩＧＢＴ４２のコレクタ−エミッタ間の耐圧は、ダイオード４３の耐圧と等しい。

制御回路３３は、ゲート制御回路３４及びリレー制御回路３５を有する。
ゲート制御回路３４は、ＩＧＢＴ４２のゲートに電気的に接続されている。ゲート制御回路３４は、ＩＧＢＴ４２のゲートに印加する電圧信号であるゲート駆動信号Ｓｇを生成し、ＩＧＢＴ４２のゲートに出力する。ＩＧＢＴ４２は、ゲート駆動信号Ｓｇに基づいて動作する。

リレー制御回路３５は、第２のリレー部３２に電気的に接続されている。リレー制御回路３５は、第２のリレー部３２のオンオフを制御する制御信号Ｓｒを生成し、第２のリレー部３２に出力する。第２のリレー部３２は、制御信号Ｓｒに基づいてオンオフ動作を行う。

ゲート制御回路３４と半導体モジュール４０との間には、電流制限抵抗３６が設けられている。詳述すると、電流制限抵抗３６は、ゲート制御回路３４とＩＧＢＴ４２のゲートとの間に設けられている。電流制限抵抗３６は、１００Ω以上であることが好ましい。本実施形態の電流制限抵抗３６は、５００Ωである。

このような構成の半導体モジュール４０では、車両１の力行時には、ＩＧＢＴ４２を介して電流が流れ、車両１の回生時には、ダイオード４３を介して電流が流れる。図３Ａは、車両１の力行時におけるＩＧＢＴ４２のコレクタに流れる合計のコレクタ電流Ｉｃと、ＩＧＢＴ４２のコレクタ−エミッタ間電圧Ｖｃｅとの関係の一例を示している。図３Ｂは、車両１の回生時におけるダイオード４３に流れる電流Ｉｆと、ダイオード４３の順方向電圧Ｖｆとの関係の一例を示している。

〔ＩＧＢＴの構造〕
図４Ａ及び図４Ｂを参照して、ＩＧＢＴ４２の構造について説明する。
図４Ａに示すように、ＩＧＢＴ４２は、トレンチゲート型のＩＧＢＴである。ＩＧＢＴ４２は、ｎ型の半導体基板５０を含む。半導体基板５０は、例えばシリコン基板であり、表面５０Ａ及びその反対側の裏面５０Ｂを有する。この半導体基板５０の表面領域に、ＩＧＢＴ４２の一部を構成する単位セル５１が作り込まれている。

半導体基板５０は、その裏面５０Ｂ側から順に、ｐ^＋型のコレクタ領域５２、ｎ^＋型のバッファ領域５３、及びｎ型のドリフト領域５４を含む。コレクタ領域５２及びバッファ領域５３は、半導体基板５０の裏面領域に形成されている。コレクタ領域５２は、半導体基板５０の裏面５０Ｂから露出している。コレクタ領域５２は、ｐ型不純物としてＢ（ホウ素）を含む。バッファ領域５３は、コレクタ領域５２に接するようにコレクタ領域５２上に形成されている。ドリフト領域５４は、半導体基板５０の一部を利用して形成されている。ドリフト領域５４の一部は、半導体基板５０の表面５０Ａから露出している（図示略）。バッファ領域５３及びドリフト領域５４のそれぞれは、ｎ型不純物としてＰ（燐）、Ａｓ（砒素）、Ｓｂ（アンチモン）のいずれかを含む。

半導体基板５０の表面領域には、複数のゲートトレンチ５５が間隔を空けて形成されている。各ゲートトレンチ５５は、ベース領域５９を貫通しており、ドリフト領域５４内に位置する底部を有する。各ゲートトレンチ５５内には、ゲート絶縁膜５６を介してゲート電極５７が埋め込まれている。複数のゲートトレンチ５５の側方には、半導体基板５０の表面５０Ａ側から裏面５０Ｂ側に向けて順に、ｎ^＋型のエミッタ領域５８、ｐ⁻型のベース領域５９、及びドリフト領域５４が形成されている。

ベース領域５９は、一方のゲートトレンチ５５と他方のゲートトレンチ５５とによって共有されている。エミッタ領域５８は、半導体基板５０の表面５０Ａから露出するように、ゲートトレンチ５５の一方側の側面及び他方側の側面に沿って形成されている。エミッタ領域５８は、ｎ型不純物としてＰ（燐）、Ａｓ（砒素）、Ｓｂ（アンチモン）のいずれかを含む。ベース領域５９の表面領域には、エミッタ領域５８に挟まれるようにｐ^＋型のコンタクト領域６０が形成されている。ベース領域５９及びコンタクト領域６０は、ｐ型不純物としてＢ（ホウ素）を含む。

ベース領域５９におけるエミッタ領域５８とドリフト領域５４との間の領域がチャネル領域６１とされており、これによって、ＩＧＢＴ４２の一部を構成する単位セル５１が複数個形成されている。単位セル５１は、図４Ａの断面視において、一方のゲートトレンチ５５の中心線と他方のゲートトレンチ５５の中心線とによって挟まれた領域として規定される。

半導体基板５０の表面５０Ａには、ゲートトレンチ５５を被覆するように、例えば酸化シリコン（ＳｉＯ_２）からなる絶縁膜６２が形成されている。絶縁膜６２には、エミッタ領域５８の一部及びコンタクト領域６０を露出させるコンタクト孔６２ａが形成されている。絶縁膜６２上には、例えばアルミニウム（ＡｌＳｉＣｕ、ＡｌＣｕ等）からなるエミッタ電極６３が形成されている。エミッタ電極６３は、絶縁膜６２上からコンタクト孔６２ａに入り込み、コンタクト孔６２ａ内でエミッタ領域５８及びコンタクト領域６０に電気的に接続されている。

半導体基板５０の裏面５０Ｂには、例えばアルミニウム（ＡｌＳｉＣｕ、ＡｌＣｕ等）からなるコレクタ電極６４が形成されている。コレクタ電極６４は、コレクタ領域５２に電気的に接続されている。

上述のように始動スイッチのオン操作されたときにＩＧＢＴ４２がオンされるように動作するため、例えばインバータ回路１２のスイッチング素子のスイッチング回数に比べ、ＩＧＢＴ４２のスイッチング回数が少ない。このような用途のＩＧＢＴ４２では、動作速度が速くなくてもよい。一方、車両１の始動スイッチ（メインスイッチ）がオン操作されてからオフ操作されるまでの期間に亘りＩＧＢＴ４２がオン状態となるため、ＩＧＢＴ４２の導通損失が小さいことが好ましい。

この点に鑑みて、ＩＧＢＴ４２は、動作速度を低下させる構造を採用することにより導通損失を低減している。図４Ａ及び図４Ｂを用いて、ＩＧＢＴ４２の導通損失の低減構造について説明する。

図４Ｂは、ＩＧＢＴ４２の構成と比較するための比較ＩＧＢＴの構成を示している。比較ＩＧＢＴは、格子欠陥層６５が形成された点及びコレクタ領域５２の不純物濃度が異なる。

格子欠陥層６５は、ドリフト領域５４とバッファ領域５３との間に介在している。格子欠陥層６５は、ドリフト領域５４及びバッファ領域５３に接している。格子欠陥層６５は、荷電粒子により格子欠陥が導入されることにより、比抵抗（抵抗値）が、コレクタ領域５２及びバッファ領域５３よりも高くされた高抵抗層である。荷電粒子としては、例えばｎ型不純物及びアルゴン（Ａｒ）である。

荷電粒子がｎ型不純物である場合、格子欠陥層６５は、ｎ型不純物がドナー化せずに存在する領域である。つまり、格子欠陥層６５は、ｎ型不純物が注入されたままの状態で未活性とされることによって格子欠陥が回復されず、結果として比抵抗（抵抗値）が高くされた高抵抗層である。また、荷電粒子がアルゴン（Ａｒ）である場合、格子欠陥層６５は、格子欠陥濃度がバッファ領域５３の格子欠陥濃度よりも高くされることによって、比抵抗（抵抗値）が高くされた高抵抗層である。荷電粒子として、アルゴン（Ａｒ）に代えて、プロトン（Ｈ^＋）又はヘリウム（Ｈｅ）が採用されてもよい。

比較ＩＧＢＴは、格子欠陥層６５により少数キャリアのライフタイムの制御を行うことができるため、高速スイッチングが可能となる一方、格子欠陥層６５が半導体基板５０に存在するため、導通損失が増大する。この点、本実施形態のＩＧＢＴ４２は、格子欠陥層６５が存在しないため、高速スイッチングを実現できないが、導通損失を低下させることができる。

また、ＩＧＢＴ４２のコレクタ領域５２の不純物濃度は、比較ＩＧＢＴのコレクタ領域５２の不純物濃度よりも高い。比較ＩＧＢＴのコレクタ領域５２の不純物濃度の一例は、１Ｅ＋１６ｃｍ^−３である。ＩＧＢＴ４２のコレクタ領域５２の不純物濃度は、１Ｅ＋１８ｃｍ^−３以上であることが好ましく、本実施形態では、ＩＧＢＴ４２のコレクタ領域５２の不純物濃度は、１Ｅ＋１８ｃｍ^−３である。

〔ダイオードの構造〕
次に、ダイオード４３の構成について説明する。図５は、ダイオード４３の断面構造を示している。

ダイオード４３は、ｎ型の半導体基板７０を含む。半導体基板７０は、例えばシリコン基板であり、表面７０Ａ及びその反対側の裏面７０Ｂを有する。半導体基板７０は、ベース基板としてのｎ^＋型領域７１及びｎ⁻型領域７２を含む。半導体基板７０は、例えばｎ^＋型領域７１上に、ｎ⁻型領域７２をエピタキシャル成長させることによって構成されている。ｎ^＋型領域７１及びｎ⁻型領域７２は、ｎ型不純物を含有する半導体領域である。含有されるｎ型不純物としては、例えば窒素（Ｎ）、燐（Ｐ）、砒素（Ａｓ）等を用いることができる。ｎ^＋型領域７１の不純物濃度は、ｎ⁻型領域７２の不純物濃度よりも高い。また本実施形態では、ｎ^＋型領域７１の厚さは、ｎ⁻型領域７２の厚さよりも薄い。なお、ｎ^＋型領域７１の厚さは、ｎ⁻型領域７２の厚さ以上であってもよい。

ｎ⁻型領域７２の表面領域には、ｐ型領域７３が形成されている。ｐ型領域７３は、ｐ型不純物を含有する半導体領域である。含有されるｐ型不純物としては、例えばホウ素（Ｂ）を用いることができる。本実施形態では、ｐ型領域７３の不純物濃度を濃くすることにより、ダイオード４３の導通損失を低減している。一例では、ｐ型領域７３の不純物濃度は、１Ｅ＋１７ｃｍ^−３以上であることが好ましい。本実施形態のｐ型領域７３の不純物濃度は、１Ｅ＋１７ｃｍ^−３である。半導体基板７０には、ｐ型領域７３とｎ⁻型領域７２との間にｐｎ接合が形成されている。

半導体基板７０の表面７０Ａには、アノード電極パッド７６が形成されている。アノード電極パッド７６は、ｐ型領域７３に接続されている。半導体基板７０の裏面７０Ｂ上には、カソード電極７７が形成されている。カソード電極７７は、半導体基板７０の裏面７０Ｂにおいてｎ^＋型領域７１に接続されている。

〔半導体モジュール４０の構成〕
図６〜図１０を参照して、半導体モジュール４０の構成について説明する。
図６及び図７に示すように、半導体モジュール４０は、外部端子として封止樹脂４８から突出する制御端子４５、バッテリユニット２０（図１参照）側の接続端子４６、及びインバータ回路１２（図１参照）側の接続端子４７を有する。図７に示すように、半導体モジュール４０は、ＩＧＢＴ４２及びダイオード４３を１パッケージでモジュール化したものである。半導体モジュール４０は、金属基板４４を備える。半導体モジュール４０は、平面視において長方形となるように形成されている。以下の説明において、平面視における半導体モジュール４０の長手方向を「第１方向Ｘ」と規定し、平面視において第１方向Ｘと直交する方向を「第２方向Ｙ」と規定し、第１方向Ｘ及び第２方向Ｙの両方と直交する方向を「第３方向Ｚ」と規定する。

図８に示すように、金属基板４４は、放熱板４４ａと、絶縁基板４４ｂと、第１配線部４４ｃ及び第２配線部４４ｄとが積層された構成である。
放熱板４４ａは、銅（Ｃｕ）からなる。図８及び図９に示すように、放熱板４４ａは、封止樹脂４８の底面４８Ａから露出している。放熱板４４ａの平面視における形状は、第１方向Ｘが長手となる長方形である。なお、放熱板４４ａは、例えばアルミニウム（Ａｌ）から形成されてもよいし、放熱板４４ａを省略し、絶縁基板４４ｂが直接露出してもよい。

絶縁基板４４ｂは、放熱板４４ａに固定されている。絶縁基板４４ｂは、例えばＳｉ_３Ｎ_４により構成されている。図８及び図９に示すように、絶縁基板４４ｂの平面視における形状は、第１方向Ｘが長手となる長方形である。絶縁基板４４ｂの平面視における面積は、放熱板４４ａの平面視における面積よりも大きい。すなわち絶縁基板４４ｂは、放熱板４４ａに対して第１方向Ｘ及び第２方向Ｙの少なくとも一方から突出している。本実施形態では、絶縁基板４４ｂは、放熱板４４ａに対して第１方向Ｘ及び第２方向Ｙの両方向から突出している。

図８に示すように、第１配線部４４ｃ及び第２配線部４４ｄは、絶縁基板４４ｂに固定されている。第１配線部４４ｃ及び第２配線部４４ｄは、銅（Ｃｕ）からなる。第１配線部４４ｃと第２配線部４４ｄとは、電気的に絶縁されている。図７に示すように、第１配線部４４ｃの平面視における形状は、第１方向Ｘが長手となる長方形である。

第１方向Ｘにおいて、第１配線部４４ｃにおける第２配線部４４ｄとは反対側の端部には、接続端子４６が接続されている。接続端子４６は、バッテリモジュール２１側の高圧側ラインＨＬに接続される。すなわち接続端子４６は、バッテリモジュール２１の正極と電気的に接続される。接続端子４６は、例えば銅（Ｃｕ）からなる。接続端子４６の平面視における形状は、第１方向Ｘが長手となる長方形である。

第２配線部４４ｄには、接続端子４７が接続されている。接続端子４７は、インバータ回路１２側の高圧側ラインＨＬに接続される。すなわち接続端子４７は、インバータ回路１２と電気的に接続される。接続端子４７は、例えば銅（Ｃｕ）からなる。第２方向Ｙにおける接続端子４７の位置は、第２方向Ｙにおける接続端子４６の位置と等しい。接続端子４７の平面視における形状は、第１方向Ｘが長手となる長方形であり、接続端子４６の形状と同じである。

金属基板４４の第１配線部４４ｃには、ＩＧＢＴ４２及びダイオード４３が実装されている。ＩＧＢＴ４２及びダイオード４３は、個別の半導体チップとして設けられている。第２方向Ｙにおいてダイオード４３はＩＧＢＴ４２に対して第２配線部４４ｄ側に配置されている。ＩＧＢＴ４２のコレクタ電極６４（図４Ａ参照）は、半田等の導電材料によって第１配線部４４ｃに電気的に接続されている。ダイオード４３のカソード電極７７は、半田等の導電材料によって第１配線部４４ｃに電気的に接続されている。

ＩＧＢＴ４２の表面には、エミッタ電極パッド６６及びゲート電極パッド６７が形成されている。ダイオード４３の表面には、アノード電極パッド７６ａが形成されている。ＩＧＢＴ４２のエミッタ電極パッド６６、ダイオード４３のアノード電極パッド７６ａ、及び第２配線部４４ｄは、複数（図７では６本）の電力用ワイヤ４９ａにより電気的に接続されている。平面視において電力用ワイヤ４９ａは、第２方向Ｙに沿って延びている。電力用ワイヤ４９ａは、例えばアルミニウム（Ａｌ）からなるボンディングワイヤである。

エミッタ電極パッド６６、ゲート電極パッド６７、及びアノード電極パッド７６ａは、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）等で構成されている。
エミッタ電極パッド６６には第１金属電極層（図示略）が形成され、ゲート電極パッド６７には第２金属電極層（図示略）が形成されている。またアノード電極パッド７６ａには第３金属電極層（図示略）が形成されている。

本実施形態の制御端子４５は、ゲート端子である。制御端子４５は、第２方向ＹにおいてＩＧＢＴ４２に対してダイオード４３とは反対側に配置されている。制御端子４５は、第２方向Ｙにおいて第１配線部４４ｃから離間して配置されている。制御端子４５は、ゲート制御回路３４（図２参照）と電気的に接続される。

ゲート電極パッド６７は、ＩＧＢＴ４２の表面において制御端子４５側に形成されている。ＩＧＢＴ４２のゲート電極パッド６７及び制御端子４５は、制御用ワイヤ４９ｂにより電気的に接続されている。制御用ワイヤ４９ｂは、例えばアルミニウム（Ａｌ）からなるボンディングワイヤである。

図６及び図１０に示すように、制御端子４５のそれぞれは、Ｌ字状に形成されている。図１０に示すように、制御回路３３は、少なくともゲート制御回路３４（図２参照）が形成された制御基板３３ａを備える。なお、制御基板３３ａは、リレー制御回路３５（図２参照）が形成されてもよい。制御基板３３ａは、制御端子４５に接続されている。制御基板３３ａは、第３方向Ｚにおいて半導体モジュール４０と隙間を介して対向している。詳述すると、制御基板３３ａは、半導体モジュール４０の封止樹脂４８の底面４８Ａとは反対側の上面４８Ｂと対向している。このように、半導体モジュール４０と制御回路３３（制御基板３３ａ）とが組み付けられることにより、半導体ユニット４１が構成されている。

〔プリチャージ〕
図１、図２、及び図１１〜図１６を参照して、始動スイッチがオン操作されたときの半導体モジュール４０の制御について説明する。

コンデンサ１３の充電容量が０又は０に近い状態で始動スイッチがオン操作された場合、バッテリモジュール２１からインバータ回路１２に電力を供給するときにバッテリモジュール２１とコンデンサ１３との電位差に起因した突入電流が半導体モジュール４０に流れるおそれがある。そこで、突入電流が半導体モジュール４０に流れることを抑制することを目的として、プリチャージ制御が実行される。プリチャージ制御では、バッテリモジュール２１からインバータ回路１２への電力供給開始時において、ゲート制御回路３４によってバッテリモジュール２１から半導体モジュール４０に流れる電流を制限してコンデンサ１３を徐々に充電する制御である。車両１の始動スイッチ（メインスイッチ）がオン操作されたときにプリチャージ制御が開始され、コンデンサ１３の端子間電圧が閾値以上となった場合に終了する。閾値は、コンデンサ１３が満充電と判定するための電圧値である。閾値の一例は、バッテリモジュール２１の電圧（以下、「バッテリ電圧ＶＢ」）の８０％以上の電圧である。

車両１の始動スイッチ（メインスイッチ）がオン操作された場合、制御回路３３は、ゲート制御回路３４によってゲート駆動信号Ｓｇを生成し、ＩＧＢＴ４２に出力する。
プリチャージ制御において、ゲート制御回路３４は、コンデンサ１３が徐々に充電されるようにＩＧＢＴ４２を制御する。具体的には、ゲート制御回路３４は、ＩＧＢＴ４２のゲートに印加される電圧を、ＩＧＢＴ４２がフルオンする場合にゲートに印加される電圧よりも低くする。プリチャージ制御においてＩＧＢＴ４２のゲートに印加される電圧は、ＩＧＢＴ４２の閾値電圧Ｖｔｈよりも少し高い電圧であることが好ましい。すなわち、プリチャージ制御において、ＩＧＢＴ４２に電流が流れるものの、ＩＧＢＴ４２がフルオンした場合にＩＧＢＴ４２に流れる電流よりも十分に小さい電流となるようにＩＧＢＴ４２のゲートに印加される電圧が設定される。本実施形態では、ＩＧＢＴ４２がフルオンする場合にゲートに印加される電圧は２０Ｖであり、プリチャージ制御においてＩＧＢＴ４２のゲートに印加される電圧は８〜１０Ｖである。また、ゲート制御回路３４は、間欠制御によってＩＧＢＴ４２を間欠動作させる。ＩＧＢＴ４２の間欠動作の周波数は、１０００Ｈｚ以下であることが好ましい。本実施形態のＩＧＢＴ４２の間欠動作の周波数は２００Ｈｚである。そしてＩＧＢＴ４２のデューティ比は、５０％未満であることが好ましい。本実施形態では、ＩＧＢＴ４２のデューティ比は、５％である。

プリチャージ制御の終了後、コンデンサ１３の端子間電圧が閾値以上と十分に高い電圧となるため、ゲート制御回路３４は、ＩＧＢＴ４２がフルオンするようなゲート駆動信号Ｓｇを生成し、ＩＧＢＴ４２に出力する。

なお、プリチャージ制御の終了条件は任意に変更可能である。例えば、プリチャージ制御の実行開始時から所定時間経過した場合、プリチャージ制御を終了してもよい。ここで、所定時間は、プリチャージ制御によってコンデンサ１３の充電容量が０から満充電になるまで充電するのに要する時間であり、試験等により予め設定される。

次に、プリチャージ制御におけるコンデンサ１３の端子間電圧、並びにＩＧＢＴ４２の電圧及び半導体モジュール４０に流れる電流の推移について説明する。なお、第１比較例である第１比較プリチャージ制御は、ＩＧＢＴ４２のゲートに印加する電圧を１０Ｖとする一方、ＩＧＢＴ４２を常時オン状態に維持する制御である。第２比較例である第２比較プリチャージ制御は、ＩＧＢＴ４２のゲートに印加する電圧を２０Ｖとし、ＩＧＢＴ４２を間欠動作させる制御である。第２比較プリチャージ制御では、ＩＧＢＴ４２を間欠制御によって間欠動作させる。ＩＧＢＴ４２を間欠動作させる周波数は、１０ｋＨｚであり、デューティ比は５０％である。なお、第１比較プリチャージ制御及び第２比較プリチャージ制御の場合、ゲート制御回路３４と半導体モジュール４０との間に設けられた電流制限抵抗３６は５０Ωである。

図１１に示すように、第１比較プリチャージ制御では、その制御開始から時間の経過とともにＩＧＢＴ４２のコレクタ−エミッタ間電圧Ｖ_ＣＥは徐々に低下する一方、コンデンサ１３の端子間電圧ＶＣが上昇する。コレクタ−エミッタ間電圧Ｖ_ＣＥ及びコンデンサ１３の端子間電圧ＶＣは一次関数のように推移する。

図１２に示すように、第１比較プリチャージ制御では、その制御開始からコンデンサ１３が満充電になるまでの期間に亘り常に高い電流が半導体モジュール４０に流れる。図１１では、半導体モジュール４０に４００Ｖで約７０Ａの電流が３ｍｓｅｃの間にわたり流れることにより、ＩＧＢＴ４２の温度が過度に高くなってしまう。

また図１３に示すように、第２比較プリチャージ制御では、ＩＧＢＴ４２を高速に間欠動作させるため、ＩＧＢＴ４２のコレクタ−エミッタ間電圧Ｖ_ＣＥにサージ電圧を発生させる。コレクタ−エミッタ間電圧Ｖ_ＣＥのピークは、第２比較プリチャージ制御の開始から時間の経過とともに徐々に低下する。一方、コンデンサ１３の端子間電圧ＶＣは、第２比較プリチャージ制御の開始から時間の経過とともに上昇する。

図１４に示すように、第２比較プリチャージ制御では、その制御開始からコンデンサ１３が満充電になるまでの期間に亘り間欠的に大電流が半導体モジュール４０に流れる。第２比較プリチャージ制御における電流のピークは、時間の経過とともに徐々に低下する。第２比較プリチャージ制御の制御開始時には、高圧側ラインＨＬに８００Ａを超える電流が流れる。このような大電流が半導体モジュール４０に間欠的に流れ、高速に電流変化するため、回路上の寄生インダクタンスと電流変化に伴い発生するサージ電圧が大きくなる。またＩＧＢＴ４２に電流が流れない期間が短いため、ＩＧＢＴ４２の温度が過度に高くなる。

このような問題に鑑み、本実施形態では、ＩＧＢＴ４２のゲートに印加する電圧を低くし、かつＩＧＢＴ４２を第２比較プリチャージ制御よりも遅く間欠動作させる。この場合、図１５に示すように、ＩＧＢＴ４２のコレクタ−エミッタ間電圧Ｖ_ＣＥは、プリチャージ制御の開始から時間の経過とともに段階的に低下する。一方、コンデンサ１３の端子間電圧ＶＣは、本実施形態のプリチャージ制御の開始から時間の経過とともに段階的に上昇する。

図１６に示すように、本実施形態のプリチャージ制御では、その制御開始からコンデンサ１３が満充電になるまでの期間に亘り間欠的に電流が半導体モジュール４０に流れる。半導体モジュール４０に流れる電流は、８０Ａ〜１００Ａ程度である。すなわち、本実施形態のプリチャージ制御において半導体モジュール４０に流れる電流の大きさは、第２比較プリチャージ制御において半導体モジュール４０に流れる電流の大きさに比べ、十分に小さい。またＩＧＢＴ４２に電流が流れない期間が長いため、この電流が流れない期間でＩＧＢＴ４２が冷却される。したがって、ＩＧＢＴ４２の温度が過度に高くなることが抑制される。

本実施形態の第１の作用について説明する。なお、図１７は、本実施形態の半導体装置４０Ａに対する比較対象の例としての第１のリレー部である半導体装置４０Ｘである。まず、比較例である半導体装置４０Ｘの構成について説明する。

半導体装置４０Ｘは、互いに直列に接続されたＭＯＳＦＥＴ４２ｘ，４２ｙを備える。詳述すると、ＭＯＳＦＥＴ４２ｘのドレインはバッテリモジュール２１に接続され、ＭＯＳＦＥＴ４２ｘのソースはＭＯＳＦＥＴ４２ｙのソースに接続されている。ＭＯＳＦＥＴ４２ｙのドレインはインバータ回路１２に接続されている。ＭＯＳＦＥＴ４２ｘはボディダイオード４３ｘを有し、ＭＯＳＦＥＴ４２ｙはボディダイオード４３ｙを有する。ボディダイオード４３ｘは、ＭＯＳＦＥＴ４２ｘのソース側がアノードとなり、ＭＯＳＦＥＴ４２ｘのドレイン側がカソードとなる。ボディダイオード４３ｙは、ＭＯＳＦＥＴ４２ｙのソース側がアノードとなり、ＭＯＳＦＥＴ４２ｙのドレイン側がカソードとなる。バッテリモジュール２１からインバータ回路１２に電流が流れる場合又はインバータ回路１２からバッテリモジュール２１に電流が流れる場合、ＭＯＳＦＥＴ４２ｘ及びＭＯＳＦＥＴ４２ｙが同時にオンすることにより、電流はＭＯＳＦＥＴ４２ｘ及びＭＯＳＦＥＴ４２ｙを流れる。すなわち、半導体装置４０Ｘは双方向に導通可能である。

また、ＭＯＳＦＥＴ４２ｘ，４２ｙはそれぞれ、炭化シリコン（ＳｉＣ）デバイスにより形成されることにより、高い耐圧と低いオン抵抗とを同時に実現できる。しかし、半導体装置４０Ｘは、ＭＯＳＦＥＴ４２ｘとＭＯＳＦＥＴ４２ｙとの２つを直列に接続された構成であるため、オン抵抗が高くなるうえに、半導体装置４０Ｘのコストが高くなってしまう。

このような実情に鑑みて、本実施形態では、半導体装置４０Ａは、ＩＧＢＴ４２と、ＩＧＢＴ４２に逆接続されたダイオード４３とから構成されるため、半導体装置４０Ｘと比較して、トランジスタの素子数を減らすことができる。したがって、コストを低減することができる。

次に、本実施形態の第２の作用について説明する。
インバータ回路１２が短絡した場合、バッテリモジュール２１からインバータ回路１２に向けて大電流が流れる。このため、バッテリモジュール２１とインバータ回路１２との間に設けられた半導体モジュール４０にも大電流が流れる。

そこで、バッテリモジュール２１からインバータ回路１２に大電流が流れることを抑制するため、バッテリモジュール２１からインバータ回路１２に大電流が流れる場合に、半導体モジュール４０のＩＧＢＴ４２をオフ状態にする。ＩＧＢＴ４２をオフ状態にする場合、ＩＧＢＴ４２のオン状態からオフ状態に変更する速度が速いと、ＩＧＢＴ４２に流れる電流の大きさが急峻に変化するため、サージ電圧が発生してしまう。

そこで、本実施形態では、ＩＧＢＴ４２のゲートとゲート制御回路３４との間に設けられた電流制限抵抗３６を、例えばインバータ回路１２のスイッチング素子（例えばＩＧＢＴ）のゲートと、スイッチング素子を制御するゲート制御回路との間に設けられた電流制限抵抗よりも大きい抵抗値のものを用いている。具体的には、電流制限抵抗３６は１００Ω以上、本実施形態では５００Ωの電流制限抵抗３６が用いられている。これにより、ＩＧＢＴ４２がオン状態からオフ状態に変更する速度が遅くなる。これにより、ＩＧＢＴ４２に流れる電流の変化速度が遅くなるため、サージ電圧の発生を抑制することができる。

本実施形態によれば、さらに以下の効果が得られる。
（１−１）半導体装置４０Ａは、バッテリモジュール２１とインバータ回路１２との間に設けられ、ＩＧＢＴ４２及びＩＧＢＴ４２に逆接続されたダイオード４３を有する。ＩＧＢＴ４２のコレクタはバッテリモジュール２１の正極に接続され、ＩＧＢＴ４２のエミッタはインバータ回路１２に接続されている。半導体装置４０Ａの耐圧は、バッテリ電圧ＶＢ以上である。この構成によれば、半導体装置４０Ａがメインリレー及びプリチャージ用のリレー回路の機能を果たすことができる。すなわちバッテリモジュール２１からの突入電流を抑制するための電流制限抵抗、プレチャージ用のリレー回路の機械接点式のリレー、及び機械接点式のメインリレーをリレーユニットから省略することができる。このため、機械接点式のメインリレーの接点部分が溶着して電流の遮断ができないこと、アーク放電すること、及び開閉回数に制限があることからリレーとしての信頼性が低くなる問題と、メインリレー及びプリチャージ用のリレー回路が開閉時に音が鳴る問題とが発生することを抑制することができる。したがって、信頼性の低下と騒音の発生とをそれぞれ抑制するとともにリレーユニット３０の小型化及び軽量化を図ることができる。

ところで、バッテリモジュール２１からインバータ回路１２に流れる電流が４００Ａである高圧側ラインＨＬに機械接点式のリレーが設けられた場合、リレーの体格は、リレーの平面視において横寸法が１００ｍｍ以上、縦寸法が６０ｍｍよりも大きく、及び高さ寸法が７０ｍｍよりも大きい。リレーの一例では、横寸法が１１１ｍｍ、縦寸法が６３ｍｍ、及び高さ寸法が７５ｍｍである。

その点、半導体装置４０Ａを備える半導体モジュール４０は、第１方向Ｘの寸法が６０ｍｍ以下であり、第２方向Ｙの寸法が６０ｍｍ以下であり、高さ寸法が１２ｍｍ以下である。したがって、機械接点式のリレーと比較して、第１のリレー部３１の小型化を図ることができる。

（１−２）半導体装置４０Ａは、プリチャージ制御において、ＩＧＢＴ４２は間欠動作し、かつ、ＩＧＢＴ４２のゲートに印加される電圧が、ＩＧＢＴ４２がフルオンするときにゲートに印加される電圧よりも低い。この構成によれば、バッテリモジュール２１からコンデンサ１３に向けて流れる電流を制限することができるため、バッテリモジュール２１からコンデンサ１３に大電流が流れることを抑制することができる。

（１−３）半導体装置４０Ａでは、プリチャージ制御において、ＩＧＢＴ４２が間欠動作するときの周波数が１０００Ｈｚ以下であり、ＩＧＢＴ４２が間欠動作するときのデューティ比が５０％未満である。この構成によれば、バッテリモジュール２１からコンデンサ１３に向けて流れる電流を一層制限することができるため、バッテリモジュール２１からコンデンサ１３に向けて大電流が流れることを一層抑制することができる。したがって、ＩＧＢＴ４２の温度上昇を抑制することができる。また、本実施形態の半導体装置４０Ａでは、プリチャージ制御において、ＩＧＢＴ４２が間欠動作するときのデューティ比が５％である。このため、バッテリモジュール２１からコンデンサ１３に向けて大電流が流れることをより一層抑制することができる。

（１−４）半導体装置４０ＡのＩＧＢＴ４２のゲートとゲート制御回路３４との間に設けられた電流制限抵抗３６は、１００Ω以上である。この構成によれば、ＩＧＢＴ４２がターンオフするときにオン状態からオフ状態に変更する速度が遅くなる。したがって、サージ電圧の発生を抑制することができる。また、本実施形態の電流制限抵抗３６は、５００Ωである。このため、サージ電圧の発生を一層抑制することができる。

（１−５）半導体装置４０ＡのＩＧＢＴ４２は、バッファ領域５３とドリフト領域５４との間に格子欠陥層６５が介在していない構造である。したがって、ＩＧＢＴ４２に格子欠陥層６５が形成された構成と比較して、ＩＧＢＴ４２の導通損失を低減することができる。

（１−６）ＩＧＢＴ４２のコレクタ領域５２の不純物濃度を高くすることにより、ＩＧＢＴ４２の導通損失を低減している。これにより、バッテリモジュール２１からインバータ回路１２又はコンデンサ１３に力行電流が流れるときにＩＧＢＴ４２における損失を低減することができる。

（１−７）ダイオード４３のアノード領域となるｐ型領域７３の不純物濃度を高くすることにより、ダイオード４３の導通損失を低減している。これにより、インバータ回路１２からバッテリモジュール２１に回生電流が流れるときにダイオード４３における損失を低減することができる。

（第２実施形態）
図１８〜図２２を参照して、第２実施形態の半導体ユニット４１について説明する。本実施形態の半導体ユニット４１は、第１実施形態の半導体ユニット４１と比較して、ＩＧＢＴ４２の温度及び過電流を検出する点が異なる。なお、以下の説明において、第１実施形態の半導体ユニット４１の構成と共通する構成には同一の符号を付し、その説明を省略する場合がある。

図１８に示すように、ＩＧＢＴ４２には、ＩＧＢＴ４２の温度を検出するための感温ダイオード８０と、ＩＧＢＴ４２に流れる電流を検出するための電流センス８１とが設けられている。電流センス８１は、ＩＧＢＴ４２のエミッタから流れる電流に対して電流センス８１から流れる電流の比である電流センス比が例えば１／１０００となるように設けられている。ゲート制御回路３４と電流センス８１との間には、センス抵抗８３が設けられている。ゲート制御回路３４は、センス抵抗８３の両端に接続され、センス抵抗８３に流れる電流に基づいて、ＩＧＢＴ４２のエミッタから流れる電流を検出する。ゲート制御回路３４は、センス抵抗８３に流れる電流が閾値以上の場合にＩＧＢＴ４２をオフ状態にする。

制御回路３３は、温度検出回路３７を備える。温度検出回路３７は、感温ダイオード８０のアノード及びカソードに接続されている。詳述すると、温度検出回路３７は、感温ダイオード８０に予め設定された電流を供給し、そのときの感温ダイオード８０の両端の電圧を測定する。感温ダイオード８０は、温度が上がるにつれて閾値電圧が下がる特性を有する。このため、例えば、温度検出回路３７は、感温ダイオード８０の両端の電圧が、ＩＧＢＴ４２の温度が温度閾値に相当する閾値以上になるとゲート制御回路３４に信号を出力する。ここで、温度閾値は、ＩＧＢＴ４２が故障するおそれがある温度であり、試験等により予め設定される。

図１９及び図２０に示すように、半導体モジュール４０は、ＩＧＢＴ４２に接続する５本の制御端子４５を備える。図１９に示すように、各制御端子４５は、Ｌ字状に折り曲げられて形成されている。各制御端子４５は、制御回路３３（図１８参照）に電気的に接続される。

図２０に示すように、ＩＧＢＴ４２及びダイオード４３は、６本の電力用ワイヤ４９ａにより接続されている。電力用ワイヤ４９ａは、第２配線部４４ｄに接続されている。ＩＧＢＴ４２は、５本の制御用ワイヤ４９ｂにより５本の制御端子４５と接続されている。

図２１は、ＩＧＢＴ４２の電極の構成を示している。
ＩＧＢＴ４２における金属基板４４（図２０参照）側とは反対側の表面の外周部分には、ガードリング９０が形成されている。ガードリング９０内の領域Ｒｇ１には、一対のエミッタ電極パッド９１Ａ，９１Ｂ、ゲート電極パッド９２、感温ダイオード８０、アノード電極パッド９３、カソード電極パッド９４、電流センス８１、電流センスパッド９５、及びエミッタ電位パッド９６が形成されている。またＩＧＢＴ４２における金属基板４４側となる裏面には、コレクタ電極（図示略）が形成されている。エミッタ電極パッド９１Ａ，９１Ｂ、ゲート電極パッド９２、アノード電極パッド９３、カソード電極パッド９４、電流センスパッド９５、及びエミッタ電位パッド９６には、第１実施形態のエミッタ電極パッド６６の第１金属電極層やゲート電極パッド６７の第２金属電極層と同様の金属電極層が設けられている。

一対のエミッタ電極パッド９１Ａ，９１Ｂは、エミッタ電極６３（図４Ａ参照）に電気的に接続されている。エミッタ電極パッド９１Ａ，９１Ｂのそれぞれには、電力用ワイヤ４９ａ（図２０参照）が接続されている。エミッタ電極パッド９１Ａ，９１Ｂは、第１方向Ｘに僅かに隙間を空けて配置されている。エミッタ電極パッド９１Ａ，９１Ｂにおける第２方向Ｙの一方側、すなわちＩＧＢＴ４２に対して制御端子４５（図２０参照）が配置される側の部分には、エミッタ電極パッド９１Ａ，９１Ｂが第２方向Ｙに切り欠かれる切欠部９７が形成されている。これら切欠部９７によって、配列方向と直交する方向（第２方向Ｙ）に凹む凹部となる領域が形成されている。この領域とガードリング９０とにより囲まれた領域には、ゲート電極パッド９２、アノード電極パッド９３、カソード電極パッド９４、電流センスパッド９５、及びエミッタ電位パッド９６が第１方向Ｘに沿って配置されている。ゲート電極パッド９２、アノード電極パッド９３、カソード電極パッド９４、及び電流センスパッド９５のそれぞれは、制御用ワイヤ４９ｂ（図２０参照）によって制御端子４５に接続されている。

ゲート電極パッド９２は、ゲート電極５７（図４Ａ参照）に電気的に接続され、制御端子４５（図２０参照）を介してゲート制御回路（図１８参照）に電気的に接続されている。アノード電極パッド９３及びカソード電極パッド９４は、制御端子４５を介して温度検出回路３７（図１８参照）に電気的に接続されている。電流センス８１は、エミッタ電極パッド９１Ａ，９１Ｂが接続されたエミッタ電極６３（図４Ａ参照）から分離されたパターンにより形成され、電流センスパッド９５に電気的に接続されている。電流センスパッド９５は、制御端子４５を介してゲート制御回路３４に電気的に接続されている。エミッタ電位パッド９６は、ゲート駆動信号Ｓｇを生成するときの基準電圧となる。エミッタ電位パッド９６は、制御端子４５を介してゲート制御回路３４に電気的に接続されている。

エミッタ電極パッド９１Ｂにおいて、ＩＧＢＴ４２の表面の中央部に対応する部分には、第１方向Ｘにおいてエミッタ電極パッド９１Ａから離れるように凹む凹部９８が形成されている。凹部９８には、感温ダイオード８０が形成されている。すなわち感温ダイオード８０は、ＩＧＢＴ４２の表面の中央部に形成されている。また感温ダイオード８０は、２つのエミッタ電極パッド９１Ａ，９１Ｂの間に配置されている。感温ダイオード８０の面積は、ゲート電極パッド９２、アノード電極パッド９３、カソード電極パッド９４、電流センスパッド９５、及びエミッタ電位パッド９６のそれぞれの面積よりも小さい。感温ダイオード８０は、アノード電極パッド９３及びカソード電極パッド９４と電気的に接続されている。詳述すると、ＩＧＢＴ４２の表面には、配線パターンが形成されている。感温ダイオード８０とアノード電極パッド９３及びカソード電極パッド９４とは配線パターンにより直列に接続されている。これにより、感温ダイオード８０が温度検出回路３７（図１８参照）に電気的に接続される。

図２２は、ダイオード４３の電極の構成を示している。
ダイオード４３における金属基板４４（図２０参照）側とは反対側の表面の外周部分には、ガードリング１００が形成されている。ガードリング１００内の領域Ｒｇ２には、アノード電極パッド１０１が形成されている。またダイオード４３における金属基板４４側となる裏面には、カソード電極（図示略）が形成されている。アノード電極パッド１０１には、第１実施形態のアノード電極パッド７６と同様に、第３金属電極層が形成されている。

ところで、インバータ回路１２が短絡した場合、バッテリモジュール２１からインバータ回路１２に向けて大電流が流れる。このため、バッテリモジュール２１とインバータ回路１２との間に設けられた半導体モジュール４０にも大電流が流れるおそれがある。

そこで、バッテリモジュール２１からインバータ回路１２に大電流が流れることを抑制するため、制御回路３３は、バッテリモジュール２１からインバータ回路１２に大電流が流れる場合に、半導体モジュール４０のＩＧＢＴ４２をオン状態からオフ状態にする。一例では、制御回路３３は、ＩＧＢＴ４２の温度が温度閾値以上になると、すなわち温度検出回路３７からの信号を受信すると、ＩＧＢＴ４２をオン状態からオフ状態にする。詳述すると、制御回路３３は、ゲート制御回路３４を通じてＩＧＢＴ４２をオフ状態にするゲート駆動信号Ｓｇ（電流低下信号）をＩＧＢＴ４２のゲートに出力する。

ところで、ＩＧＢＴ４２をオフ状態にする場合、ＩＧＢＴ４２のオン状態からオフ状態に変更する速度が速いと、ＩＧＢＴ４２に流れる電流の大きさが急峻に変化するため、サージ電圧が発生してしまう。そこで、本実施形態では、ＩＧＢＴ４２のゲートとゲート制御回路３４との間に設けられた電流制限抵抗３６を、例えばインバータ回路１２のスイッチング素子（例えばＩＧＢＴ）のゲートと、スイッチング素子のオンオフを制御するゲート制御回路との間に設けられた電流制限抵抗よりも大きい抵抗値のものを用いている。具体的には、スイッチング素子とゲート制御回路との間に設けられた電流制限抵抗の抵抗値は数Ω〜数十Ωである一方、電流制限抵抗３６の抵抗値は１００Ω以上である。本実施形態では５００Ωの電流制限抵抗３６が用いられている。これにより、ＩＧＢＴ４２がオン状態からオフ状態に変更する速度が遅くなる。これにより、ＩＧＢＴ４２に流れる電流の変化速度が遅くなるため、サージ電圧の発生を抑制することができる。

本実施形態によれば、以下の効果が得られる。
（２−１）ＩＧＢＴ４２には、ＩＧＢＴ４２のエミッタから流れる電流に比例した電流が流れる電流センス８１が設けられている。ゲート制御回路３４は、電流センス８１に接続されたセンス抵抗８３に流れる電流に基づいて、ＩＧＢＴ４２に流れる電流を検出する。そして、その電流が閾値以上の場合にＩＧＢＴ４２をオフ状態にする。この構成によれば、ＩＧＢＴ４２に過電流が流れる場合にそのＩＧＢＴ４２をオフ状態として電流を遮断できる。このため、機械接点式のリレーと比較して、短時間で確実に電流を遮断できるため、ヒューズを省略できる。また、機械接点式のリレーと比較して、小型化できる。

（２−２）ＩＧＢＴ４２の温度が温度閾値以上の場合にＩＧＢＴ４２をオフ状態にしている。この構成によれば、ＩＧＢＴ４２に大電流が流れることに起因してＩＧＢＴ４２の温度が上昇した場合にＩＧＢＴ４２に流れる電流を遮断することができる。

（第３実施形態）
図２３〜図２６Ｂを参照して、第３実施形態の半導体ユニット４１について説明する。本実施形態の半導体ユニット４１は、第２実施形態の半導体ユニット４１と比較して、半導体モジュール４０の構成が異なる。なお、以下の説明において、第２実施形態の半導体ユニット４１の構成と共通する構成には同一の符号を付し、その説明を省略する場合がある。

図２５に示す本実施形態の半導体モジュール４０は、ＩＧＢＴ４２及びダイオード４３を含む半導体装置４０ＡとしてのＲＣ（Reverse Conduction）−ＩＧＢＴ（逆導電絶縁ゲートバイポーラトランジスタ）を備える。なお、ＲＣ−ＩＧＢＴの電極パッドの配置は、第２実施形態のＩＧＢＴ４２の電極パッドの配置と同じである。このため、半導体装置４０Ａの電極パッドの符号は、ＩＧＢＴ４２の電極パッドの符号と同一のものを用いる。

図２３は、半導体モジュール４０におけるＩＧＢＴ４２及びダイオード４３を含むＲＣ−ＩＧＢＴの断面構造の一例を示している。図２３に示すとおり、ＩＧＢＴ４２及びダイオード４３は、同一の半導体基板１１０に形成されている。すなわちＩＧＢＴ４２及びダイオード４３は１チップ化されている。

図２３に示すように、半導体基板１１０の表面１１０Ａ側の表層部には、ｐ⁻型のチャネル領域１１１が形成されている。チャネル領域１１１に対して半導体基板１１０の裏面１１０Ｂ側には、チャネル領域１１１と電気的に接続されるようにｎ⁻型のドリフト領域１１２が形成されている。本実施形態では、ｎ⁻型の半導体基板が半導体基板１１０として用いられており、ドリフト領域１１２は半導体基板１１０の一部を利用して形成されている。

半導体基板１１０の裏面１１０Ｂ側の表層部には、ドリフト領域１１２と電気的に接続されるように、ｐ^＋型のコレクタ領域１１３及びｎ^＋型のカソード領域１１４が形成されている。本実施形態では、ドリフト領域１１２とコレクタ領域１１３との間、及びドリフト領域１１２とカソード領域１１４との間を延びるようにｎ型のバッファ領域１１５が形成されている。コレクタ領域１１３及びカソード領域１１４は、バッファ領域１１５を介してドリフト領域１１２と電気的に接続されている。コレクタ領域１１３及びカソード領域１１４は、半導体基板１１０の裏面１１０Ｂ側から露出するように形成されている。

カソード領域１１４は、コレクタ領域１１３及びバッファ領域１１５の境界を横切るように形成されている。カソード領域１１４における半導体基板１１０の表面１１０Ａ側の端部は、バッファ領域１１５内に位置している。

半導体基板１１０の表面１１０Ａ側の表層部には、平面視帯状に延びる複数のトレンチゲート構造１１６が形成されている。各トレンチゲート構造１１６は、半導体基板１１０を掘り下げて形成されたゲートトレンチ１１７にゲート絶縁膜１１８を挟んで埋め込まれたゲート電極１１９を含む。ゲートトレンチ１１７は、チャネル領域１１１を貫通しており、ドリフト領域１１２内に位置する底部を有する。ゲート絶縁膜１１８は、本実施形態では、半導体基板１１０の表面１１０Ａにも被覆している。

各トレンチゲート構造１１６の側方におけるチャネル領域１１１の表層部には、半導体基板１１０の表面１１０Ａから露出するようにｎ^＋型のエミッタ領域１２０が形成されている。これにより、各トレンチゲート構造１１６の側方には、半導体基板１１０の表面１１０Ａ側から裏面１１０Ｂ側に向かって順に、ｎ^＋型のエミッタ領域１２０、ｐ⁻型のチャネル領域１１１、及びｎ⁻型のドリフト領域１１２が形成されている。チャネル領域１１１は、互いに隣り合う複数のトレンチゲート構造１１６に共有されている。ゲート電極１１９は、ゲートトレンチ１１７内にゲート絶縁膜１１８を挟んで、エミッタ領域１２０、チャネル領域１１１、及びドリフト領域１１２と対向している。

チャネル領域１１１の表層部における複数のトレンチゲート構造１１６間には、複数のコンタクト凹部１２１が形成されている。各コンタクト凹部１２１は、複数のトレンチゲート構造１１６と同一の方向に沿って延びる平面視帯状に形成されている。各コンタクト凹部１２１は、その底部がチャネル領域１１１内に位置するように半導体基板１１０の表面１１０Ａ側の表層部を掘り下げて形成されている。半導体基板１１０の厚さ方向において、コンタクト凹部１２１の深さは、トレンチゲート構造１１６（ゲートトレンチ１１７）の深さよりも小さい。

各コンタクト凹部１２１の側部からはエミッタ領域１２０が露出している。本実施形態では、チャネル領域１１１内には、エミッタ領域１２０の下方からコンタクト凹部１２１の側部及び底部に沿うように、チャネル領域１１１のｐ型不純物濃度よりも高いｐ型不純物濃度を有するｐ^＋型のコンタクト領域１２２が形成されている。なお、コンタクト凹部１２１の側部の全域にエミッタ領域１２０が露出しており、コンタクト凹部１２１の底部のみに沿うコンタクト領域１２２が形成されてもよい。

半導体基板１１０の表面１１０Ａ上には、トレンチゲート構造１１６を覆うように絶縁層１２３が形成されている。絶縁層１２３は、複数の絶縁膜が積層された積層構造を有してもよいし、１つの絶縁膜からなる単層構造を有してもよい。絶縁層１２３は、例えば酸化膜（ＳｉＯ_２）又は窒化膜（ＳｉＮ）を含んでもよい。絶縁層１２３には、半導体基板１１０に形成された各コンタクト凹部１２１を露出させるコンタクト孔１２４が形成されている。

コンタクト孔１２４は、コンタクト凹部１２１と同一の方向に沿って平面視帯状に延びており、半導体基板１１０の表面１１０Ａ側の表層部に形成されたコンタクト凹部１２１と連通している。コンタクト孔１２４の内壁は、コンタクト凹部１２１の内壁と面一に形成されている。

絶縁層１２３上には、バリアメタル層１２５を介して、エミッタ電極１２６が形成されている。バリアメタル層１２５は、エミッタ電極１２６がコンタクト孔１２４及びコンタクト凹部１２１の外側に拡散することを抑制するための金属層である。本実施形態では、半導体基板１１０側から順に積層されたチタン層及び窒化チタン層を含む積層構造を有する。バリアメタル層１２５における半導体基板１１０側の表面及びその反対側の裏面は、コンタクト凹部１２１の内壁、コンタクト孔１２４の内壁、及びコンタクト孔１２４外の絶縁層１２３の表面に沿って形成されている。

エミッタ電極１２６は、コンタクト凹部１２１及びコンタクト孔１２４を埋めて絶縁層１２３の表面全域を被覆するように、バリアメタル層１２５上に形成されている。エミッタ電極１２６は、コンタクト凹部１２１内においてバリアメタル層１２５を介して、チャネル領域１１１、エミッタ領域１２０、コンタクト領域１２２等と電気的に接続されている。

半導体基板１１０の裏面１１０Ｂ側には、コレクタ領域１１３及びカソード領域１１４と電気的に接続されるようにコレクタ電極１２７が形成されている。
ダイオード４３は、チャネル領域１１１及びドリフト領域１１２間のｐｎ接合部によって形成されている。ダイオード４３は、チャネル領域１１１をアノード領域として含む。ダイオード４３は、チャネル領域１１１を介してエミッタ電極１２６に電気的に接続され、かつカソード領域１１４を介してコレクタ電極１２７に電気的に接続されている。このように本実施形態のＲＣ−ＩＧＢＴは、ダイオード４３のアノードがＩＧＢＴ４２のエミッタ電極１２６に電気的に接続され、ダイオード４３のカソードがＩＧＢＴ４２のコレクタ電極１２７に電気的に接続された構成を有する。

図２４は、半導体基板１１０の裏面１１０Ｂを示している。以下の説明において、便宜上、裏面１１０Ｂの一方向を「Ｗ方向」と規定し、半導体基板１１０を裏面１１０Ｂから見てＷ方向と直交する方向を「Ｖ方向」と規定する。

図２４に示すように、半導体基板１１０の裏面１１０Ｂ側の表層部には、カソード領域１１４（クロスハッチング部分）及びコレクタ領域１１３が形成されている。本実施形態では、カソード領域１１４は、コレクタ領域１１３のｐ型不純物濃度よりも高いｎ型不純物濃度を有し、コレクタ領域１１３のｐ型不純物がｎ型不純物によって相殺されるように形成されている。

カソード領域１１４は、所定のパターンで形成されている。詳述すると、カソード領域１１４は、連続的に引き回されたライン状のパターンを有する。具体的には、カソード領域１１４は、複数の第１ライン１１４ａと複数の第２ライン１１４ｂとを含む。複数の第１ライン１１４ａは、Ｗ方向に沿って延び、かつＶ方向に沿って間隔を空けて形成されている。複数の第２ライン１１４ｂは、Ｖ方向に沿って延び、かつＷ方向に隣り合う第１ライン１１４ａ同士を接続している。複数の第１ライン１１４ａのうちの一部のＷ方向の長さは、複数の第１ライン１１４ａのうちの残りのＷ方向の長さよりも短い。複数の第１ライン１１４ａの一部は、半導体基板１１０の裏面１１０ＢにおいてＶ方向の中央に位置している。第２ライン１１４ｂは、Ｖ方向に隣り合う第１ライン１１４ａのＷ方向の一方の端部を接続する第２ライン１１４ｂと、Ｖ方向に隣り合う第１ライン１１４ａのＷ方向の他方の端部を接続する第２ライン１１４ｂとがＶ方向に交互に形成されている。なお、本実施形態では、ゲート電極パッド９２、アノード電極パッド９３、カソード電極パッド９４、電流センスパッド９５、及びエミッタ電位パッド９６（ともに図２１参照）が配置される領域Ｒｐに対応する領域にカソード領域１１４が形成されていない。

第１ライン１１４ａのＶ方向の幅及び第２ライン１１４ｂのＷ方向の幅により規定されるカソード領域１１４のライン幅は、例えば１μｍ以上かつ１００μｍ以下、より好ましくは１０μｍ以上かつ５０μｍ以下である。カソード領域１１４は、図２４に示すような一様なライン幅を有してもよいし、図示はしないが一様ではないライン幅を有してもよい。一様ではないライン幅として、例えばカソード領域１１４は、複数の第１ライン１１４ａの一部のライン幅が複数の第１ライン１１４ａの残りのライン幅と異なってもよい。またカソード領域１１４は、複数の第２ライン１１４ｂの一部のライン幅が複数の第２ライン１１４ｂの残りのライン幅と異なってもよい。

図２５は、本実施形態の半導体モジュール４０のレイアウトを示している。
金属基板４４において絶縁基板４４ｂ上に形成された第１配線部４４ｃには、ＲＣ−ＩＧＢＴとしての半導体装置４０Ａが実装されている。詳述すると、半導体装置４０Ａのコレクタ電極１２７（図２３参照）が第１配線部４４ｃに半田等により電気的に接続されている。

半導体装置４０Ａのエミッタ電極パッド９１Ａ，９１Ｂ及び第２配線部４４ｄは、電力用ワイヤ４９ａにより接続されている。一例では、電力用ワイヤ４９ａの本数は６本である。

半導体装置４０Ａは、５本の制御用ワイヤ４９ｂにより５本の制御端子４５と接続されている。詳述すると、半導体装置４０Ａのゲート電極パッド９２、電流センスパッド９５、アノード電極パッド９３、カソード電極パッド９４、及びエミッタ電位パッド９６（ともに図２１参照）と５本の制御端子４５とがそれぞれ制御用ワイヤ４９ｂにより接続されている。

図２６Ａ及び図２６Ｂを参照して、本実施形態の作用について説明する。図２６Ａの上段のグラフは、ＲＣ−ＩＧＢＴを構成するＩＧＢＴ４２及びダイオード４３からなるＲＣ−ＩＧＢＴの温度を模式的に示している。図２６Ａの下段の棒グラフは、ＲＣ−ＩＧＢＴに流れる電流の絶対値の推移を示している。なお、図２６Ａの下段においてハッチングが付された棒グラフはＲＣ−ＩＧＢＴにおいてダイオード４３に流れる電流を示し、白抜きの棒グラフはＲＣ−ＩＧＢＴにおいてＩＧＢＴ４２に流れる電流を示す。図２６Ｂの上段のグラフは、ＩＧＢＴ４２とダイオード４３とが個別の半導体チップで構成された場合のＩＧＢＴ４２の温度の推移を示し、図２６Ｂの上段の棒グラフは、ＩＧＢＴ４２に流れる電流の推移を示している。図２６Ｂの下段のグラフは、ＩＧＢＴ４２とダイオード４３とが個別の半導体チップで構成された場合のダイオード４３の温度の推移を示し、図２６Ｂの下段の棒グラフは、ダイオード４３に流れる電流の推移を示している。

ＩＧＢＴ及びダイオード等の半導体素子とボンディングワイヤとが接合された構成においては、半導体素子とボンディングワイヤとの接合部分の温度変化に起因して、半導体素子とボンディングワイヤとが剥離しようとする。半導体素子とボンディングワイヤとの剥離の可能性は、半導体素子とボンディングワイヤとの接合部分の温度変化の繰り返し回数が多くなるにつれて高くなる。半導体素子とボンディングワイヤとの接合部分の温度変化の繰り返し回数と、半導体素子とボンディングワイヤとの剥離との関係は、パワーサイクル耐量として示される。半導体素子とボンディングワイヤとの接合部分の温度変化量が大きくなるにつれて、半導体素子とボンディングワイヤとが剥離してしまうまでの半導体素子とボンディングワイヤとの接合部分の温度変化の繰り返し回数が少なくなる。すなわち、半導体素子とボンディングワイヤとの接合部分の温度変化量が大きくなるにつれてパワーサイクル耐量が低下する。

図２６Ｂに示すように、バッテリモジュール２１からインバータ回路１２に力行電流が流れる場合、ＩＧＢＴ４２に力行電流が流れるため、ＩＧＢＴ４２の温度が高くなる一方、ダイオード４３には力行電流が流れないため、ダイオード４３の温度は高くならない。またインバータ回路１２からバッテリモジュール２１に回生電流が流れる場合、ダイオード４３に回生電流が流れるため、ダイオード４３の温度が高くなる一方、ＩＧＢＴ４２に回生電流が流れないため、ＩＧＢＴ４２の温度は高くならない。

このように、力行電流が流れた場合及び回生電流が流れた場合でＩＧＢＴ４２の温度変化が繰り返され、ダイオード４３の温度変化が繰り返される。また回生電流が流れた場合にＩＧＢＴ４２の温度が低下するため、ＩＧＢＴ４２の温度変化量が大きくなってしまう。また力行電流が流れた場合にダイオード４３の温度が低下するため、ダイオード４３の温度変化量が大きくなってしまう。その結果、パワーサイクル耐量が低下する。

その点、本実施形態では、ＩＧＢＴ４２及びダイオード４３が同一の半導体チップであるため、ＩＧＢＴ４２の温度が高くなること、及びダイオード４３の温度が高くなることの両方でＲＣ−ＩＧＢＴの温度が高くなる。したがって、図２６Ａに示すように、力行電流が流れた場合及び回生電流が流れた場合でＲＣ−ＩＧＢＴの温度変化が小さい。加えて、力行電流及び回生電流が流れている限り、パワーサイクル耐量に影響するＩＧＢＴ４２及びダイオード４３の温度変化が生じ難いため、ＩＧＢＴ４２及びダイオード４３の温度変化の繰り返し回数が少なくなる。したがって、長期間に亘りＲＣ−ＩＧＢＴを用いることができる。

本実施形態によれば、以下の効果が得られる。
（３−１）ＩＧＢＴ４２とダイオード４３とは同一の半導体基板１１０で形成されている。この構成によれば、ＩＧＢＴ４２とダイオード４３とを個別の半導体基板で形成する場合に比べ、ＩＧＢＴ４２とダイオード４３とを電気的に接続する電力用ワイヤが不要となる。したがって、半導体モジュール４０の構成を簡素化することができる。加えて、各半導体素子の温度変化が小さくなるため、パワーサイクルの信頼性が向上する。

（第４実施形態）
図２７及び図２８を参照して、第４実施形態の半導体ユニット４１について説明する。本実施形態の半導体ユニット４１は、第２実施形態の半導体ユニット４１と比較して、半導体モジュール４０及び制御回路３３の構成が異なる。なお、以下の説明において、第２実施形態の半導体ユニット４１の構成と共通する構成には同一の符号を付し、その説明を省略する場合がある。

図２７に示すように、半導体モジュール４０の半導体装置４０Ａは、ＩＧＢＴ４２と、ＩＧＢＴ４２に並列に接続されたＲＢ（Reverse Blocking）−ＩＧＢＴ４２ｒｂ（逆阻止絶縁ゲートバイポーラトランジスタ）とを備える。一例では、ＲＢ−ＩＧＢＴ４２ｒｂのエミッタはＩＧＢＴ４２のコレクタに接続され、ＲＢ−ＩＧＢＴ４２ｒｂのコレクタはＩＧＢＴ４２のエミッタに接続されている。

ＩＧＢＴ４２のゲートは、電流制限抵抗３６に接続されている。ＩＧＢＴ４２ｒｂのゲートは、電流制限抵抗３６ｒｂに接続されている。一例では、電流制限抵抗３６の抵抗値と電流制限抵抗３６ｒｂの抵抗値とは等しい。ゲート制御回路３４からのゲート駆動信号Ｓｇは、電流制限抵抗３６，３６ｒｂを介して、ＩＧＢＴ４２のゲート及びＲＢ−ＩＧＢＴ４２ｒｂのゲートに同時に供給される。このため、ＩＧＢＴ４２及びＲＢ−ＩＧＢＴ４２ｒｂは、同時にオンし、同時にオフするといったように同期して動作する。ＲＢ−ＩＧＢＴ４２ｒｂは、順方向及び逆方向の双方向に耐圧特性を有する。なお、電流制限抵抗３６の抵抗値は、電流制限抵抗３６ｒｂの抵抗値と異なってもよい。

図２７に示すとおり、ＲＢ−ＩＧＢＴ４２ｒｂには、ＲＢ−ＩＧＢＴ４２ｒｂの温度を検出するための感温ダイオード８０ｒｂと、ＲＢ−ＩＧＢＴ４２ｒｂに流れる電流を検出するための電流センス８１ｒｂとが設けられている。電流センス８１ｒｂは、ＲＢ−ＩＧＢＴ４２ｒｂのエミッタから流れる電流に対して電流センス８１ｒｂから流れる電流の比である電流センス比が例えば１／１０００となるように設けられている。ゲート制御回路３４と電流センス８１ｒｂとの間には、センス抵抗８３ｒｂが設けられている。ゲート制御回路３４は、センス抵抗８３ｒｂの両端に接続され、センス抵抗８３ｒｂの両端の電圧に基づいて、ＲＢ−ＩＧＢＴ４２ｒｂのエミッタから流れる電流を検出する。ゲート制御回路３４は、センス抵抗８３ｒｂの両端の電圧が第１閾値以上の場合にＲＢ−ＩＧＢＴ４２ｒｂをオフ状態にする。

制御回路３３は、温度検出回路３７ｒｂを備える。温度検出回路３７ｒｂは、感温ダイオード８０ｒｂのアノード及びカソードに接続されている。温度検出回路３７ｒｂは、感温ダイオード８０ｒｂに予め設定された電流を供給し、そのときの感温ダイオード８０ｒｂの両端の電圧を測定する。温度検出回路３７ｒｂは、測定した感温ダイオード８０ｒｂの電圧をゲート制御回路３４に出力する。感温ダイオード８０ｒｂは、温度が上がるにつれて閾値電圧が下がる特性を有する。このため、感温ダイオード８０ｒｂの両端の電圧から感温ダイオード８０ｒｂの温度、すなわちＲＢ−ＩＧＢＴ４２ｒｂの温度が分かる。このため、例えば、温度検出回路３７ｒｂは、感温ダイオード８０ｒｂの両端の電圧が、ＩＧＢＴ４２ｒｂの温度が温度閾値に相当する閾値以上になるとゲート制御回路３４に信号を出力する。ここで、温度閾値は、ＩＧＢＴ４２ｒｂが故障するおそれがある温度であり、試験等により予め設定される。

一例では、制御回路３３は、感温ダイオード８０ｒｂの両端の電圧が閾値以上になると、ＲＢ−ＩＧＢＴ４２ｒｂをオン状態からオフ状態にする。詳述すると、制御回路３３は、ゲート制御回路３４を通じてＲＢ−ＩＧＢＴ４２ｒｂをオフ状態にするゲート駆動信号Ｓｇ（電流低下信号）をＲＢ−ＩＧＢＴ４２ｒｂのゲートに出力する。このように、本実施形態では、ＩＧＢＴ４２及びＲＢ−ＩＧＢＴ４２ｒｂの少なくとも一方の温度が温度閾値以上になると、ＩＧＢＴ４２及びＲＢ−ＩＧＢＴｒｂがオフ状態になる。

図２８は、本実施形態の半導体モジュール４０のレイアウトを示している。なお、以下の説明において、第２実施形態の半導体モジュール４０と共通の構成については同一符号を付し、その説明を省略する場合がある。

図２８に示すとおり、金属基板４４において絶縁基板４４ｂ上に形成された第１配線部４４ｃ及び第２配線部４４ｄの形状が、第２実施形態の第１配線部４４ｃ及び第２配線部４４ｄと異なる。本実施形態の第１配線部４４ｃ及び第２配線部４４ｄは、同一形状である。平面視において、第１配線部４４ｃ及び第２配線部４４ｄはそれぞれ、第１方向Ｘが長手となる長方形を含む。

第１配線部４４ｃには、ＩＧＢＴ４２が実装されている。第２配線部４４ｄには、ＲＢ−ＩＧＢＴ４２ｒｂが実装されている。第１方向Ｘにおいて、ＩＧＢＴ４２の配置位置と、ＲＢ−ＩＧＢＴ４２ｒｂの配置位置とは互いに異なっている。一例では、図２８に示すとおり、第１方向Ｘにおいて、ＩＧＢＴ４２は、ＲＢ−ＩＧＢＴ４２ｒｂよりも接続端子４６側に配置されている。

ＩＧＢＴ４２のエミッタ電極パッド９１Ａ，９１Ｂ及び第２配線部４４ｄは、電力用ワイヤ４９ａにより接続されている。一例では、電力用ワイヤ４９ａの本数は６本である。
一例では、ＲＢ−ＩＧＢＴ４２ｒｂは、ＩＧＢＴ４２と同様に、第３方向Ｚにおいて第１配線部４４ｃ側の面（裏面）にコレクタ電極（図示略）が形成され、上記裏面とは第３方向Ｚに反対側の表面にエミッタ電極パッド９１ｒｂＡ，９１ｒｂＢが形成されている。またＲＢ−ＩＧＢＴ４２ｒｂの表面には、ＩＧＢＴ４２と同様に、ゲート電極パッド９２、感温ダイオード８０ｒｂ、アノード電極パッド９３ｒｂ、カソード電極パッド９４ｒｂ、電流センス８１ｒｂ、電流センスパッド９５ｒｂ、及びエミッタ電位パッド９６ｒｂが形成されている。

ＲＢ−ＩＧＢＴ４２ｒｂのエミッタ電極パッド９１ｒｂＡ，９１ｒｂＢ及び第１配線部４４ｃは、電力用ワイヤ４９ｃにより接続されている。一例では、電力用ワイヤ４９ｃの本数は６本である。

半導体モジュール４０は、制御端子４５Ａ，４５Ｂを有する。制御端子４５Ａ，４５Ｂのそれぞれは、５本設けられている。制御端子４５ＡはＩＧＢＴ４２に電気的に接続され、制御端子４５ＢはＲＢ−ＩＧＢＴ４２ｒｂに電気的に接続されている。第１方向Ｘにおいて、５本の制御端子４５Ａの配置位置と、５本の制御端子４５Ｂの配置位置とは互いに異なっている。一例では、図２８に示すとおり、第１方向Ｘにおいて、５本の制御端子４５Ａは、５本の制御端子４５Ｂよりも接続端子４６側に配置されている。制御端子４５Ａは、第２方向Ｙにおいて、第１配線部４４ｃに対して第２配線部４４ｄが配置される側とは反対側に配置されている。制御端子４５Ｂは、第２方向Ｙにおいて、第２配線部４４ｄに対して第１配線部４４ｃが配置される側とは反対側に配置されている。５本の制御端子４５Ｂは、第１方向Ｘから見て、ＲＢ−ＩＧＢＴ４２ｒｂと重なるように配置されている。

ＩＧＢＴ４２では、第２実施形態と同様に、ゲート電極パッド９２、電流センスパッド９５、アノード電極パッド９３、カソード電極パッド９４、及びエミッタ電位パッド９６と５本の制御端子４５Ａとがそれぞれ制御用ワイヤ４９ｂにより接続されている。

ＲＢ−ＩＧＢＴ４２ｒｂは、ＩＧＢＴ４２と同様に、ゲート電極パッド９２ｒｂ、電流センスパッド９５ｒｂ、アノード電極パッド９３ｒｂ、カソード電極パッド９４ｒｂ、及びエミッタ電位パッド９６ｒｂと５本の制御端子４５Ｂとがそれぞれ制御用ワイヤ４９ｄにより接続されている。

本実施形態によれば、第２実施形態の効果に加え、以下の効果が得られる。
（４−１）ＲＢ−ＩＧＢＴ４２ｒｂには、ＲＢ−ＩＧＢＴ４２ｒｂのエミッタから流れる電流に比例した電流が流れる電流センス８１ｒｂが設けられている。ゲート制御回路３４は、電流センス８１ｒｂに接続されたセンス抵抗８３ｒｂに流れる電流に基づいて、ＲＢ−ＩＧＢＴ４２ｒｂに流れる電流を検出する。そして、その電流が閾値以上の場合にＲＢ−ＩＧＢＴ４２ｒｂをオフ状態にする。この構成によれば、ＲＢ−ＩＧＢＴ４２ｒｂに過電流が流れる場合にそのＲＢ−ＩＧＢＴ４２ｒｂをオフ状態として電流を遮断できる。そして、機械接点式のリレーと比較して、小型化でき、短時間で確実に電流を遮断できる。

（４−２）ＲＢ−ＩＧＢＴ４２ｒｂの温度が温度閾値以上の場合にＲＢ−ＩＧＢＴ４２ｒｂをオフ状態にしている。この構成によれば、ＲＢ−ＩＧＢＴ４２ｒｂに大電流が流れることに起因してＲＢ−ＩＧＢＴ４２ｒｂの温度が上昇した場合にＲＢ−ＩＧＢＴ４２ｒｂに流れる電流を遮断することができる。つまり、ＲＢ−ＩＧＢＴ４２ｒｂによって回生電流に対しても過電流及び過度に温度が高くなる場合に電流を遮断できる。

（第５実施形態）
図２９〜図３１Ｂを参照して、第５実施形態の半導体ユニット４１について説明する。本実施形態の半導体ユニット４１は、第１実施形態の半導体ユニット４１と比較して、半導体モジュール４０の構成が異なる。なお、以下の説明において、第１実施形態の半導体ユニット４１の構成と共通する構成には同一の符号を付し、その説明を省略する場合がある。

図２９に示すように、本実施形態の半導体モジュール４０の半導体装置４０Ａは、ＩＧＢＴ４２、ダイオード４３、及びＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）１４０を備える。ＭＯＳＦＥＴ１４０の一例は、炭化シリコン（ＳｉＣ）の半導体基板により形成されたＭＯＳＦＥＴ、所謂ワイドギャップ半導体である。本実施形態のＭＯＳＦＥＴ１４０は、Ｎチャネル型ＭＯＳＦＥＴが用いられている。ＭＯＳＦＥＴ１４０はボディダイオード１４０ａを有する。なお、ＭＯＳＦＥＴ１４０は、窒化ガリウム（ＧａＮ）等の窒化物半導体により形成されたＭＯＳＦＥＴであってもよい。

半導体装置４０Ａでは、ＩＧＢＴ４２にダイオード４３が逆並列に接続され、ＭＯＳＦＥＴ１４０が並列に接続されている。詳述すると、ＩＧＢＴ４２のエミッタには、ダイオード４３のアノード及びＭＯＳＦＥＴ１４０のソースが接続されている。ＩＧＢＴ４２のコレクタには、ダイオード４３のカソード及びＭＯＳＦＥＴ１４０のドレインが接続されている。

ＩＧＢＴ４２のゲート及びＭＯＳＦＥＴ１４０のゲートは、ゲート制御回路３４に接続されている。ＩＧＢＴ４２のゲートとゲート制御回路３４との間には、電流制限抵抗３６が設けられ、ＭＯＳＦＥＴ１４０のゲートとゲート制御回路３４との間には、電流制限抵抗３６ｍが設けられている。ゲート制御回路３４は、ゲート駆動信号ＳｇをＩＧＢＴ４２のゲート及びＭＯＳＦＥＴ１４０のゲートにそれぞれ出力する。ゲート駆動信号Ｓｇは、ＩＧＢＴ４２及びＭＯＳＦＥＴ１４０に対して共通の信号である。このため、ＩＧＢＴ４２及びＭＯＳＦＥＴ１４０は、ゲート駆動信号Ｓｇに基づいて同期して動作する。

図３０は、本実施形態の半導体モジュール４０のレイアウトを示している。
図３０に示すように、金属基板４４の絶縁基板４４ｂ上には、第１配線部１４３、第２配線部１４４、及び２つの第３配線部１７０，１７１が設けられている。一例では、第１方向Ｘにおいて第１配線部１４３と第２配線部１４４とが間隔をあけて対向するように配置されている。第１配線部１４３には接続端子４６が接続され、第２配線部１４４には接続端子４７が接続されている。一例では、第３配線部１７０，１７１は、第２方向Ｙから見て、接続端子４６と重なる位置に配置されている。

第１配線部１４３には、ＩＧＢＴ４２、ダイオード４３、及びＭＯＳＦＥＴ１４０が第２方向Ｙに隙間を空けて配置されている。ＩＧＢＴ４２のコレクタ電極６４、ダイオード４３のカソード電極７７、及びＭＯＳＦＥＴ１４０のドレイン電極が第１配線部１４３に半田等により電気的に接続されている。

ＩＧＢＴ４２は、エミッタ電極パッド６６及びゲート電極パッド６７を有する。本実施形態では、ＩＧＢＴ４２は、アノード電極パッド９３、カソード電極パッド９４、電流センスパッド９５、及びエミッタ電位パッド９６を有していないが、これらパッドを有していてもよい。ダイオード４３は、アノード電極パッド７６ａを有する。ＭＯＳＦＥＴ１４０は、ソース電極パッド１４５及びゲート電極パッド１４６を有する。ＩＧＢＴ４２のエミッタ電極パッド６６と第２配線部１４４とは、電力用ワイヤ１４７ａにより接続され、ダイオード４３のアノード電極パッド７６ａと第２配線部１４４とは、電力用ワイヤ１４７ｂにより接続され、ＭＯＳＦＥＴ１４０のソース電極パッド１４５と第２配線部１４４とは、電力用ワイヤ１４７ｃにより接続されている。一例では、電力用ワイヤ１４７ａの本数は４本であり、電力用ワイヤ１４７ｂの本数は２本であり、電力用ワイヤ１４７ｃの本数は２本である。

半導体モジュール４０は、制御端子１４９ａ，１４９ｂを有する。ＩＧＢＴ４２のゲート及びエミッタとＭＯＳＦＥＴ１４０のゲート及びソースは、制御端子１４９ａ，１４９ｂに電気的に接続されている。具体的には、ＩＧＢＴ４２のゲート電極パッド６７は、制御用ワイヤ１４８ａにより第３配線部１７０に電気的に接続され、ＭＯＳＦＥＴ１４０のゲート電極パッド１４６は、制御用ワイヤ１４８ｂにより第３配線部１７０に電気的に接続されている。ＩＧＢＴ４２のエミッタ電極パッド６６は、制御用ワイヤ１４８ｃにより第３配線部１７１に電気的に接続され、ＭＯＳＦＥＴ１４０のソース電極パッド１４５は、制御用ワイヤ１４８ｄにより第３配線部１７１に電気的に接続されている。第３配線部１７０は、制御用ワイヤ１４８ｅにより制御端子１４９ａに接続され、第３配線部１７１は、制御用ワイヤ１４８ｆにより制御端子１４９ｂに接続されている。

ところで、ＭＯＳＦＥＴ１４０の特性として、ＩＧＢＴ４２のコレクタ−エミッタ間電圧がオフセット電圧よりも低い電圧領域において電流を流すことができる。一方、ＭＯＳＦＥＴ１４０に流れる電流は、ＩＧＢＴ４２に流れる電流よりも小さい。加えて、ＭＯＳＦＥＴ１４０のドレイン−ソース間電圧の増加に対するＭＯＳＦＥＴ１４０に流れる電流の増加量は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧の増加に対するＩＧＢＴ４２に流れる電流の増加量よりも小さい。

また、ＭＯＳＦＥＴ１４０は、そのゲートオン時にソースからドレインに回生電流を流す経路となる。ＭＯＳＦＥＴ１４０の逆導通特性として、ダイオード４３の立ち上り電圧よりも低い電圧で電流を流すことができる。一方、ＭＯＳＦＥＴ１４０において逆方向に流れる電流は、ダイオード４３に流れる電流よりも小さい。加えて、ＭＯＳＦＥＴ１４０のソース−ドレイン間電圧の増加に対するＭＯＳＦＥＴ１４０において逆方向に流れる電流の増加量は、ダイオード４３の両端子間電圧の増加に対するダイオード４３に流れる電流の増加量よりも小さい。

バッテリモジュール２１からインバータ回路１２に力行電流が供給される場合、ＩＧＢＴ４２及びＭＯＳＦＥＴ１４０にそれぞれ力行電流が流れる。図３１Ａは、力行電流がＩＧＢＴ４２及びＭＯＳＦＥＴ１４０に流れる場合の力行電流の大きさと半導体モジュール４０の端子間電圧との関係を示している。図３１Ａの破線のグラフは、ＭＯＳＦＥＴ１４０に流れる電流の推移を示し、図３１Ａの一点鎖線のグラフは、ＩＧＢＴ４２に流れる電流の推移を示し、図３１Ａの実線のグラフは、ＭＯＳＦＥＴ１４０及びＩＧＢＴ４２の合計の電流（力行電流）の推移を示している。

図３１Ａに示すように、ＩＧＢＴ４２のコレクタ−エミッタ間電圧がオフセット電圧（図３１Ａでは、０．７Ｖ）未満の場合、ＭＯＳＦＥＴ１４０に力行電流が流れ、ＩＧＢＴ４２に力行電流が流れない。そしてＩＧＢＴ４２のコレクタ−エミッタ間電圧がオフセット電圧以上になった場合、ＭＯＳＦＥＴ１４０に力行電流が流れることに加え、ＩＧＢＴ４２に力行電流が流れる。

インバータ回路１２からバッテリモジュール２１に回生電流が供給される場合、ダイオード４３に回生電流が流れ、かつＭＯＳＦＥＴ１４０に回生電流が流れる。図３１Ｂは、回生電流がダイオード４３及びＭＯＳＦＥＴ１４０において逆方向に流れる場合の回生電流の大きさと半導体モジュール４０の端子間電圧との関係を示している。図３１Ｂの破線のグラフは、ＭＯＳＦＥＴ１４０において逆方向に流れる電流の推移を示し、図３１Ｂの一点鎖線のグラフは、ダイオード４３ａに流れる電流の推移を示し、図３１Ｂの実線のグラフは、ダイオード４３ａ及びＭＯＳＦＥＴ１４０の合計の電流（回生電流）の推移を示している。

図３１Ｂに示すように、ダイオード４３ａの両端子間電圧が立ち上り電圧（図３１Ｂでは、０．７Ｖ）未満の場合、ＭＯＳＦＥＴ１４０に回生電流が流れ、ダイオード４３ａに回生電流が流れない。そしてダイオード４３ａの両端子間電圧が立ち上り電圧以上になった場合、ＭＯＳＦＥＴ１４０に回生電流が流れることに加え、ダイオード４３ａに回生電流が流れる。このように、半導体装置４０ＡにＭＯＳＦＥＴ１４０が追加されることにより、力行電流及び回生電流の低電流時の導通損失を低減することができる。

本実施形態によれば、以下の効果が得られる。
（５−１）半導体装置４０Ａは、ＩＧＢＴ４２と、ＩＧＢＴ４２に逆並列に接続されたダイオード４３と、ＩＧＢＴ４２に並列に接続されたＭＯＳＦＥＴ１４０とを備える。この構成によれば、バッテリモジュール２１からインバータ回路１２に力行電流が供給される場合、ＩＧＢＴ４２のコレクタ−エミッタ間電圧がオフセット電圧未満の電圧領域においてＭＯＳＦＥＴ１４０を通じて力行電流が流れる。またインバータ回路１２からバッテリモジュール２１に回生電流が供給される場合、ダイオード４３ａの立ち上がり電圧未満の電圧領域においてＭＯＳＦＥＴ１４０に回生電流が流れる。このため、バッテリモジュール２１からインバータ回路１２により速やかに力行電流を供給することができ、インバータ回路１２からバッテリモジュール２１により速やかに回生電流を供給することができる。

（第６実施形態）
図３２及び図３３を参照して、第６実施形態の半導体ユニット４１について説明する。本実施形態の半導体ユニット４１は、第１実施形態の半導体ユニット４１と比較して、制御回路３３の構成及び半導体ユニット４１の制御が異なる。なお、以下の説明において、第１実施形態の半導体ユニット４１の構成と共通する構成には同一の符号を付し、その説明を省略する場合がある。

図３２に示すように、本実施形態の半導体ユニット４１は、第１半導体装置４０Ａ、第２半導体装置４０Ｂ、及び第３半導体装置４０Ｃを有する。第１半導体装置４０Ａは、ＩＧＢＴ４２ａ及びダイオード４３ａを備え、第２半導体装置４０Ｂは、ＩＧＢＴ４２ｂ及びダイオード４３ｂを備え、第３半導体装置４０Ｃは、ＩＧＢＴ４２ｃ及びダイオード４３ｃを備える。ＩＧＢＴ４２ａ〜４２ｃは並列に接続されている。ダイオード４３ａ〜４３ｃは並列に接続されている。

第１半導体装置４０Ａでは、ＩＧＢＴ４２ａにダイオード４３ａが逆並列に接続されている。詳述すると、ＩＧＢＴ４２ａのエミッタには、ダイオード４３ａのアノードが接続され、ＩＧＢＴ４２ａのコレクタには、ダイオード４３ａのカソードが接続されている。

第２半導体装置４０Ｂでは、ＩＧＢＴ４２ｂにダイオード４３ｂが逆並列に接続されている。詳述すると、ＩＧＢＴ４２ｂのエミッタには、ダイオード４３ｂのアノードが接続され、ＩＧＢＴ４２ｂのコレクタには、ダイオード４３ｂのカソードが接続されている。

第３半導体装置４０Ｃでは、ＩＧＢＴ４２ｃにダイオード４３ｃが逆並列に接続されている。詳述すると、ＩＧＢＴ４２ｃのエミッタには、ダイオード４３ｃのアノードが接続され、ＩＧＢＴ４２ｃのコレクタには、ダイオード４３ｃのカソードが接続されている。

制御回路３３は、第１ゲート制御回路３４Ａ、第２ゲート制御回路３４Ｂ、及び第３ゲート制御回路３４Ｃを備える。第１ゲート制御回路３４ＡはＩＧＢＴ４２ａのゲートに電気的に接続され、第２ゲート制御回路３４ＢはＩＧＢＴ４２ｂのゲートに接続され、第３ゲート制御回路３４ＣはＩＧＢＴ４２ｃのゲートに接続されている。第１ゲート制御回路３４ＡとＩＧＢＴ４２ａのゲートとの間、第２ゲート制御回路３４ＢとＩＧＢＴ４２ｂのゲートとの間、及び第３ゲート制御回路３４ＣとＩＧＢＴ４２ｃのゲートとの間のそれぞれには、電流制限抵抗３６が設けられている。これら３個の電流制限抵抗３６の抵抗値は互いに等しい。電流制限抵抗３６の抵抗値は、１００Ω以上であることが好ましい。本実施形態の電流制限抵抗３６の抵抗値は、５００Ωである。

第１ゲート制御回路３４ＡはＩＧＢＴ４２ａのゲートにゲート駆動信号Ｓｇａを出力し、第２ゲート制御回路３４ＢはＩＧＢＴ４２ｂのゲートにゲート駆動信号Ｓｇｂを出力し、第３ゲート制御回路３４ＣはＩＧＢＴ４２ｃのゲートにゲート駆動信号Ｓｇｃを出力する。このように、各ゲート制御回路３４Ａ〜３４Ｃにより各ＩＧＢＴ４２ａ〜４２ｃを個別に制御することができる。

図３３に示すように、本実施形態のプリチャージ制御では、ＩＧＢＴ４２ａのゲートにゲート駆動信号Ｓｇａが入力されるタイミングと、ＩＧＢＴ４２ｂのゲートにゲート駆動信号Ｓｇｂが入力されるタイミングと、ＩＧＢＴ４２ｃのゲートにゲート駆動信号Ｓｇｃが入力されるタイミングとが互いに異なる。詳述すると、まずＩＧＢＴ４２ａのゲートにゲート駆動信号Ｓｇａが入力される。そして再びＩＧＢＴ４２ａがオフ状態になった後、ＩＧＢＴ４２ｂのゲートにゲート駆動信号Ｓｇｂが入力される。そして再びＩＧＢＴ４２ｂがオフ状態になった後、ＩＧＢＴ４２ｃのゲートにゲート駆動信号Ｓｇｃが入力される。そして再びＩＧＢＴ４２ｃがオフ状態になった後、ＩＧＢＴ４２ａのゲートにゲート駆動信号Ｓｇａが入力される。このサイクルを繰り返すことにより、プリチャージ制御が実行される。

本実施形態によれば、以下の効果が得られる。
（６−１）制御回路３３は、プリチャージ制御において各ＩＧＢＴ４２ａ〜４２ｃを個別に制御する。詳述すると、制御回路３３は、プリチャージ制御において各ＩＧＢＴ４２ａ〜４２ｃのゲートに印加される電圧の印加タイミングを互いに異ならせる。この構成によれば、各ＩＧＢＴ４２ａ〜４２ｃに電流が流れるタイミングが互いに異なるため、各ＩＧＢＴ４２ａ〜４２ｃに電流が流れることに起因して発熱するタイミングが互いに異なる。したがって、プリチャージ制御において各ＩＧＢＴ４２ａ〜４２ｃの温度が過度に高くなることを抑制することができる。加えて、各ＩＧＢＴ４２ａ〜４２ｃを１つのゲート駆動回路によって駆動させないため、すなわち各ＩＧＢＴ４２ａ〜４２ｃを同時にオンオフしないため、各ＩＧＢＴ４２ａ〜４２ｃのうちの１つのＩＧＢＴに集中して電流が流れてしまうことを抑制できる。さらに、１つのＩＧＢＴ４２によって構成される半導体ユニット４１と比較して、各ＩＧＢＴ４２ａ〜４２ｃが遮断する電流量が約１／３になり、各ＩＧＢＴ４２ａ〜４２ｃが同時にオンオフしないことにより、サージ電圧が互いに重畳されないため、各ＩＧＢＴ４２ａ〜４２ｃのコレクタのサージ電圧を小さくすることができる。

（変形例）
上記各実施形態に関する説明は、本発明に従う半導体装置、半導体モジュール、半導体ユニット、リレーユニット、バッテリユニット、及び車両が取り得る形態の例示であり、その形態を制限することを意図していない。本発明に従う半導体装置、半導体モジュール、半導体ユニット、リレーユニット、バッテリユニット、及び車両は、上記各実施形態以外に例えば以下に示される変形例、及び相互に矛盾しない少なくとも２つの変形例が組み合せられた形態を取り得る。

・第１〜第５実施形態において、半導体装置４０ＡのＩＧＢＴ４２の個数は任意に変更可能である。例えば、半導体装置４０Ａは、並列に接続された複数のＩＧＢＴ４２を有してもよい。この変形例において、制御回路３３の構成を第６実施形態の制御回路３３の構成に変更してもよい。

・半導体装置４０Ａの構成は、上記各実施形態の構成に限られず、例えば図３４又は図３５に示す構成であってもよい。
図３４に示すように、半導体装置４０Ａは、ＭＯＳＦＥＴ１４０と、ＭＯＳＦＥＴ１４０に逆並列に接続されたダイオード４３とを有する。詳述すると、ＭＯＳＦＥＴ１４０のソースにダイオード４３のアノードが接続され、ＭＯＳＦＥＴ１４０のドレインにダイオード４３のカソードが接続されている。ＭＯＳＦＥＴ１４０のソース及びドレインは、高圧側ラインＨＬに接続されている。ＭＯＳＦＥＴ１４０は、例えばＮチャネル型ＭＯＳＦＥＴが用いられている。ＭＯＳＦＥＴ１４０のドレインがバッテリモジュール２１の正極に接続される半導体装置４０Ａの第１端子となり、ＭＯＳＦＥＴ１４０のソースがインバータ回路１２に接続される半導体装置４０Ａの第２端子となる。ＭＯＳＦＥＴ１４０のゲートは、ゲート制御回路３４に接続されている。ＭＯＳＦＥＴ１４０は、シリコン（Ｓｉ）の半導体基板により形成されたＭＯＳＦＥＴであってもよいし、炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）の半導体基板により形成されたＭＯＳＦＥＴであってもよい。シリコン（Ｓｉ）のＭＯＳＦＥＴでは、スーパージャンクション構造のものが用いられてもよい。また、窒化ガリウム（ＧａＮ）のＭＯＳＦＥＴでは、ＨＥＭＴ構造のものが用いられてもよい。

バッテリモジュール２１からインバータ回路１２に向けて電流が流れる場合、ＭＯＳＦＥＴ１４０に電流が流れる。一方、インバータ回路１２からバッテリモジュール２１に向けて電流が流れる場合、ダイオード４３及び各ＭＯＳＦＥＴ１４０の逆方向やボディダイオード１４０ａに電流が流れる。

図３５に示すように、半導体装置４０Ａは、ボディダイオード１４０ａを有するＭＯＳＦＥＴ１４０を有する。ＭＯＳＦＥＴ１４０のソース及びドレインは、高圧側ラインＨＬに接続されている。ＭＯＳＦＥＴ１４０のゲートは、ゲート制御回路３４に接続されている。ＭＯＳＦＥＴ１４０は、例えばＮチャネル型ＭＯＳＦＥＴが用いられている。ＭＯＳＦＥＴ１４０のドレインがバッテリモジュール２１の正極に接続される半導体装置４０Ａの第１端子となり、ＭＯＳＦＥＴ１４０のソースがインバータ回路１２に接続される半導体装置４０Ａの第２端子となる。

バッテリモジュール２１からインバータ回路１２に向けて電流が流れる場合、ＭＯＳＦＥＴ１４０に電流が流れる。一方、インバータ回路１２からバッテリモジュール２１に向けて電流が流れる場合、ＭＯＳＦＥＴ１４０の逆方向やボディダイオード１４０ａに電流が流れる。

・図３４又は図３５に示す変形例において、ＭＯＳＦＥＴ１４０は、ＭＯＳＦＥＴに流れる電流を検出するための電流センスを有していてもよい。この電流センスには、ＭＯＳＦＥＴに流れる電流に比例した電流が流れる。この場合、電流センスを有するＭＯＳＦＥＴには、電流センスパッド９５が設けられることが好ましい。

・図３４又は図３５に示す変形例において、ＭＯＳＦＥＴ１４０は、ＭＯＳＦＥＴの温度を検出するための感温ダイオードを有してもよい。この場合、感温ダイオードを有するＭＯＳＦＥＴには、アノード電極パッド９３及びカソード電極パッド９４が設けられることが好ましい。

・図３４又は図３５に示す変形例において、ゲート制御回路３４の構成を、第６実施形態のゲート制御回路３４の構成に変更してもよい。
・半導体モジュール４０における半導体装置の個数は任意に変更可能である。一例では、半導体モジュール４０は、複数の半導体装置を有する。この場合、複数の半導体装置は、互いに並列に接続される。

図３６は、半導体モジュール４０が２個の半導体装置４０Ａ，４０Ｂからなる構成を示している。
金属基板４４の絶縁基板４４ｂ上には、第１配線部１５０及び第２配線部１５１が設けられている。第１配線部１５０及び第２配線部１５１は、第１方向Ｘに沿って配置されている。第１方向Ｘにおいて、第１配線部１５０における第２配線部１５１が配置される側とは反対側の端部には、接続端子４６が接続されている。第２配線部１５１には接続端子４７が接続されている。

第１配線部１５０には、半導体装置４０ＡのＩＧＢＴ４２ａ及びダイオード４３ａと、半導体装置４０ＢのＩＧＢＴ４２ｂ及びダイオード４３ｂとが実装されている。ＩＧＢＴ４２ａ及びダイオード４３ａは第１方向Ｘに沿って互いに間隔を空けて配置されている。ＩＧＢＴ４２ｂ及びダイオード４３ｂは第１方向Ｘに沿って互いに間隔を空けて配置されている。ＩＧＢＴ４２ａ及びＩＧＢＴ４２ｂは、第２方向Ｙにおいて間隔を空けて配置されている。ダイオード４３ａ及びダイオード４３ｂは、第２方向Ｙにおいて間隔を空けて配置されている。

ＩＧＢＴ４２ａのエミッタ電極パッド６６ａ、ダイオード４３ａのアノード電極パッド７６ａ、及び第２配線部１５１は、複数の電力用ワイヤ４９ａ（図３６では６本の電力用ワイヤ４９ａ）により接続されている。ＩＧＢＴ４２ｂのエミッタ電極パッド６６ｂ、ダイオード４３ｂのアノード電極パッド７６ｂ、及び第２配線部１５１は、複数の電力用ワイヤ４９ｅ（図３６では６本の電力用ワイヤ４９ｅ）により接続されている。

半導体モジュール４０は、２つの制御端子４５ａ，４５ｂを有する。制御端子４５ａは、制御用ワイヤ４９ｂによってＩＧＢＴ４２ａのゲート電極パッド６７ａに電気的に接続されている。制御端子４５ｂは、制御用ワイヤ４９ｆによってＩＧＢＴ４２ｂのゲート電極パッド６７ｂに電気的に接続されている。

・半導体装置４０Ａにおいて、ＩＧＢＴ４２とダイオード４３と第２配線部４４ｄとの接続に、電力用ワイヤに代えて、平板状のクリップを用いてもよい。具体的には、図３７に示すように、クリップ１５２は、ＩＧＢＴ４２のエミッタ電極パッド６６と、ダイオード４３のアノード電極パッド７６ａと、第２配線部４４ｄとに接続されている。一例では、クリップ１５２は、銅（Ｃｕ）で構成されている。図３８に示すように、クリップ１５２は、エミッタ電極パッド６６に接触するための第１接触部１５３、アノード電極パッド７６ａに接触するための第２接触部１５４、及び第２配線部４４ｄに接触するための第３接触部１５５を有する。

・第１実施形態において、半導体モジュール４０は、例えば図３９に示すように、ＩＧＢＴ４２のゲートと電気的に接続される制御端子４５に加えて、ＩＧＢＴ４２のエミッタと電気的に接続されるエミッタ端子４５ｘを有してもよい。エミッタ端子４５ｘは、ワイヤ４９ｘによってＩＧＢＴ４２のエミッタ電極パッド６６に接続されている。エミッタ端子４５ｘの形状は、例えば制御端子４５と同じである。

・第１実施形態において、制御端子４５の配置構成は任意に変更可能である。一例では、半導体モジュール４０の平面視において、接続端子４６及び接続端子４７のいずれかと第２方向Ｙに隣り合うように配置されてもよい。なお、第２〜第６実施形態の制御端子４５（４５Ａ，４５Ｂ）についても同様に変更できる。

・第３実施形態において、半導体装置４０ＡのＲＣ−ＩＧＢＴにおけるカソード領域１１４のレイアウトは任意に変更可能である。一例では、図４０〜図４２に示すようなカソード領域１１４のレイアウトであってもよい。

図４０に示すように、第１変形例のカソード領域１１４は、第３実施形態と同様に、Ｗ方向に沿って延び、かつＶ方向に沿って間隔を空けて形成された複数の第１ライン１１４ａと、Ｖ方向に沿って延び、かつＶ方向に隣り合う複数の第１ライン１１４ａ同士を接続する複数の第２ライン１１４ｂとを含む。図４０に示すカソード領域１１４では、複数の第１ライン１１４ａのＷ方向の長さは互いに等しい。また複数の第２ライン１１４ｂのＶ方向の長さが互いに等しい。図４０に示すとおり、カソード領域１１４は、半導体基板１１０の裏面１１０Ｂにおいて、領域ＲｐよりもＷ方向の一方寄りに偏在して形成されている。

図４１に示すように、第２変形例のカソード領域１１４は、第３実施形態と同様に、Ｗ方向に沿って延び、かつＶ方向に沿って間隔を空けて形成された複数の第１ライン１１４ａと、Ｖ方向に沿って延び、かつＶ方向に隣り合う複数の第１ライン１１４ａ同士を接続する複数の第２ライン１１４ｂとを含む。第２変形例のカソード領域１１４では、第２ライン１１４ｂは、Ｖ方向に隣り合う複数の第１ライン１１４ａのＷ方向の一方側端部同士を接続している。

図４２に示すように、第３変形例では、領域Ｒｐが半導体基板１１０の中央に位置している。第３変形例のカソード領域１１４は、領域Ｒｐを取り囲むように平面視四角環状に形成されている。第３変形例のカソード領域１１４は、Ｗ方向に沿って延び、かつＶ方向に沿って間隔を空けて形成された複数の第１ライン１１４ａと、Ｖ方向に沿って延び、かつＶ方向に隣り合う複数の第１ライン１１４ａ同士を接続する複数の第２ライン１１４ｂとを含む。

・第２〜第４実施形態において、ＩＧＢＴ４２のゲート電極パッド９２、アノード電極パッド９３、カソード電極パッド９４、電流センスパッド９５、及びエミッタ電位パッド９６の第１方向Ｘに配置される順番は任意に変更可能である。

・第２〜第４実施形態において、ＩＧＢＴ４２の感温ダイオード８０の配置位置は任意に変更可能である。
・第２〜第４実施形態において、ＩＧＢＴ４２から感温ダイオード８０及び電流センス８１のいずれかを省略してもよい。また感温ダイオード８０が省略されたＩＧＢＴからアノード電極パッド９３及びカソード電極パッド９４を省略することもできる。また電流センス８１が省略されたＩＧＢＴから電流センスパッド９５を省略することもできる。

・第５実施形態において、半導体モジュール４０におけるＩＧＢＴ４２、ダイオード４３、及びＭＯＳＦＥＴ１４０の配置構成は任意に変更可能である。一例では、図４３に示すように、第１方向Ｘから見てＩＧＢＴ４２及びダイオード４３が重なるようにＩＧＢＴ４２及びダイオード４３が配置されてもよい。この場合、ＩＧＢＴ４２のエミッタ電極パッド６６、ダイオード４３のアノード電極パッド７６ａ、及び第２配線部１４４は、電力用ワイヤ１４７ａにより接続されている。

・第６実施形態において、第１半導体装置４０Ａは、ＩＧＢＴ４２ａ及びダイオード４３ａを第３実施形態のようなＲＣ−ＩＧＢＴで構成してもよい。第２半導体装置４０Ｂは、ＩＧＢＴ４２ｂ及びダイオード４３ｂを第３実施形態のようなＲＣ−ＩＧＢＴで構成してもよい。第３半導体装置４０Ｃは、ＩＧＢＴ４２ｃ及びダイオード４３ｃを第３実施形態のようなＲＣ−ＩＧＢＴで構成してもよい。

・各実施形態において、ＩＧＢＴ４２，４２ａ〜４２ｃは、トレンチゲート型に代えてプレーナゲート型のＩＧＢＴであってもよい。
・第６実施形態において、制御回路３３は、ＩＧＢＴ４２ａ〜４２ｃのゲートに電圧を印加する印加タイミングのうちの１つのみを異ならせてもよい。例えば、ＩＧＢＴ４２ｂのゲートに電圧を印加する印加タイミングをＩＧＢＴ４２ａ，４２ｃのゲートに電圧を印加する印加タイミングと異ならせてもよい。ＩＧＢＴ４２ａとＩＧＢＴ４２ｃとは、ＩＧＢＴ４２ｂを挟んで配置されているため、すなわちＩＧＢＴ４２ａとＩＧＢＴ４２ｃとは互いに離間して配置されているため、ＩＧＢＴ４２ａとＩＧＢＴ４２ｃとが互いに及ぼす熱影響が小さい。このため、ＩＧＢＴ４２ｂの上記印加タイミングを異ならせることにより、各ＩＧＢＴ４２ａ〜４２ｃの温度が過度に高くなることを抑制することができる。

・ＩＧＢＴ４２に流れる電流が閾値以上又はＩＧＢＴ４２の温度が温度閾値以上になると、制御回路３３がＩＧＢＴ４２をオフ状態にしていたが、ＩＧＢＴ４２をオフ状態にする方法を次の（Ａ１）又は（Ａ２）のように変更してもよい。

（Ａ１）ＩＧＢＴ４２に流れる電流が閾値以上のときに電力用ワイヤ４９ａが断線するように、電力用ワイヤ４９ａのそれぞれの本数及びワイヤ径を設定する。一方、電力用ワイヤ４９ａは、半導体モジュール４０の導通損失が過度に大きくならない範囲でそれぞれの本数及びワイヤ径を設定する。電力用ワイヤ４９ａは、駆動電流及び回生電流について定格電流以上かつ定格電流の２倍未満の場合に一定時間以上に亘り電流が流れても断線しないように本数及びワイヤ径を設定する。閾値は、定格電流の２倍以上かつ４倍以下であることが好ましい。定格電流の一例では、バッテリモジュール２１が満充電であり、コンデンサ１３の容量が０のときにバッテリモジュール２１からコンデンサ１３に流れる電流である。一例では、電力用ワイヤ４９ａは、閾値として、予め設定された定格電流の２倍の電流が一定時間に亘り流れたときに断線するように本数及びワイヤ径を設定する。また例えば、電力用ワイヤ４９ａは、閾値として定格電流の３倍の電流が一定時間に亘り流れたときに断線するように本数及びワイヤ径を設定してもよい。

この構成によれば、バッテリモジュール２１からインバータ回路１２に向けて大電流が流れるときに半導体モジュール４０にその大電流が流れる場合に電力用ワイヤ４９ａが断線することによりインバータ回路１２への大電流の供給が遮断される。これにより、ＩＧＢＴ４２がオフ状態となる。このように電力用ワイヤ４９ａがヒューズの機能を果たすため、ヒューズを省略することができる。

なお、上記（Ａ１）の変形例を、図３４，図３５に示す半導体ユニット４１の構成にも適用することができる。この場合、ＩＧＢＴ４２に代えて、ＭＯＳＦＥＴ１４０に流れる電流が閾値以上のときにＭＯＳＦＥＴ１４０に接続された電力用ワイヤが断線するように、電力用ワイヤの本数及びワイヤ径を設定する。電力用ワイヤの本数及びワイヤ径の設定は、上記（Ａ１）の電力用ワイヤ４９ａの本数及びワイヤ径の設定と同様である。

（Ａ２）ＩＧＢＴ４２のゲートに印加する電圧を、ゲートに電圧を印加した場合のコレクタ電流Ｉｃが所定の電流で飽和するときの電圧以下となるように設定する。すなわち、制御回路３３は、ＩＧＢＴ４２のエミッタとゲートとの間の電圧を、ＩＧＢＴ４２に流れる電流が所定の電流で飽和する電圧以下となるように制御する。コレクタ電流Ｉｃが所定の電流で飽和するようなＩＧＢＴ４２のゲートに印加する電圧の一例は、１０Ｖである。

この構成によれば、バッテリモジュール２１からインバータ回路１２に向けて大電流が流れたとしても半導体モジュール４０からインバータ回路１２へは、上記のように設定したＩＧＢＴ４２のゲートに印加する電圧に応じた電流までしか流れない。このため、インバータ回路１２に大電流が流れてインバータ回路１２が故障することを抑制できるため、ヒューズを省略することができる。

なお、上記（Ａ２）の変形例を、図３４，図３５に示す半導体ユニット４１の構成にも適用することができる。この場合、ＩＧＢＴ４２に代えて、ＭＯＳＦＥＴ１４０のゲートに印加する電圧を、ゲートに電圧を印加した場合のドレイン電流が所定の電流で飽和するときの電圧以下となるように設定する。

・上記（Ａ１）及び（Ａ２）の変形例において、ＩＧＢＴ４２の個数（各ＭＯＳＦＥＴ１４０の個数）は任意に変更可能である。一例では、半導体モジュール４０は、複数のＩＧＢＴ（複数のＭＯＳＦＥＴ）を備える。

・各実施形態において、プリチャージ制御を以下の（Ｂ１）〜（Ｂ６）のように変更することもできる。また、（Ｂ１）〜（Ｂ６）は、技術的な矛盾がない限り、互いに組み合せることもできる。

（Ｂ１）制御回路３３は、コンデンサ１３の端子間電圧が閾値Ｘｃ以上の場合のＩＧＢＴ４２が間欠動作するときの周波数を、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の場合のＩＧＢＴ４２が間欠動作するときの周波数よりも高くする。ここで、閾値Ｘｃは、バッテリモジュール２１とコンデンサ１３との電位差に起因した大電流が流れないと判定できる値であり、試験等により予め設定される。制御回路３３は、コンデンサ１３の端子間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係を示す情報であるマップ、関数等を用いて、コンデンサ１３の端子間電圧からＩＧＢＴ４２が間欠動作するときの周波数を設定する。図４４（ａ）は、コンデンサ１３の端子間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係を示す情報の第１の例であるマップである。図４４（ａ）に示すように、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の領域では、ＩＧＢＴ４２が間欠動作するときの周波数が第１周波数ｆ１に設定され、コンデンサ１３の端子間電圧が閾値Ｘｃ以上の領域では、ＩＧＢＴ４２が間欠動作するときの周波数が第１周波数ｆ１よりも高い第２周波数ｆ２に設定される。図４４（ｂ）は、コンデンサ１３の端子間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係を示す情報の第２の例であるマップである。図４４（ｂ）に示すように、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の領域では、ＩＧＢＴ４２が間欠動作するときの周波数が第１周波数ｆ１に設定されている。コンデンサ１３の端子間電圧が閾値Ｘｃ以上かつ閾値Ｘｃよりも大きい上限値Ｘｄ以下の領域では、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２が間欠動作するときの周波数が高くなる。コンデンサ１３の端子間電圧が閾値Ｘｄ以上の領域では、ＩＧＢＴ４２が間欠動作するときの周波数が第２周波数ｆ２に設定される。なお、閾値Ｘｄは、閾値Ｘｃよりも大きくかつコンデンサ１３が満充電のときの端子間電圧以下の範囲で任意に変更可能である。

図４４（ａ）のマップを用いる構成によれば、第２周波数ｆ２でＩＧＢＴ４２を間欠動作することによりコンデンサ１３の充電速度が速くなる。また図４４（ｂ）のマップを用いる構成によれば、閾値Ｘｃ以上においてＩＧＢＴ４２を間欠動作が速くなることによりコンデンサ１３の充電速度が速くなる。したがって、プリチャージ制御において第１周波数ｆ１を常に維持してコンデンサ１３を充電する場合と比較して、コンデンサ１３を速やかに満充電にすることができる。

（Ｂ２）制御回路３３は、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２が間欠動作するときの周波数を高くする。制御回路３３は、コンデンサ１３の端子間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係を示す情報であるマップ、関数等を用いて、コンデンサ１３の端子間電圧からＩＧＢＴ４２が間欠動作するときの周波数を設定する。図４５は、（Ｂ２）におけるコンデンサ１３の端子間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係を示す情報であるマップである。第１の例では、図４５の実線で示すように、コンデンサ１３の端子間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係が１次関数で示される。第２の例では、図４５の一点鎖線で示すように、コンデンサ１３の端子間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係が２次関数で示される。第２の例では、コンデンサ１３の端子間電圧が低い領域では、ＩＧＢＴ４２が間欠動作するときの周波数が概ね第１周波数ｆ１であり、コンデンサ１３の端子間電圧が高い領域では、端子間電圧が高くなるにつれてＩＧＢＴ４２が間欠動作するときの周波数が急激に高くなる。

この構成によれば、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２を間欠動作が速くなることによりコンデンサ１３の充電速度が速くなる。したがって、プリチャージ制御において第１周波数ｆ１を常に維持してコンデンサ１３を充電する場合と比較して、コンデンサ１３を速やかに満充電にすることができる。

（Ｂ３）制御回路３３は、コンデンサ１３の端子間電圧が閾値Ｘｃ以上の場合のＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅを、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の場合のＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅよりも高くする。制御回路３３は、コンデンサ１３の端子間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係を示す情報であるマップ、関数等を用いて、コンデンサ１３の端子間電圧からＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅを設定する。図４６（ａ）は、コンデンサ１３の端子間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係を示す情報の第１の例であるマップである。図４６（ａ）に示すように、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の領域では、ＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅが第１電圧Ｖｇｅ１に設定される。一方、コンデンサ１３の端子間電圧が閾値Ｘｃ以上の領域では、ＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅが第１電圧Ｖｇｅ１よりも高い第２電圧Ｖｇｅ２に設定される。図４６（ｂ）は、コンデンサ１３の端子間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係を示す情報の第２の例であるマップである。図４６（ｂ）に示すように、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の領域では、ＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅが第１電圧Ｖｇｅ１に設定されている。コンデンサ１３の端子間電圧が閾値Ｘｃ以上かつ上限値Ｘｄ以下の領域では、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２のゲートに印加する電圧Ｖｇｅが高くなる。コンデンサ１３の端子間電圧が閾値Ｘｄ以上の領域では、ＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅが第２電圧Ｖｇｅ２に設定される。

図４６（ａ）のマップを用いる構成によれば、ＩＧＢＴ４２のゲートに第２電圧Ｖｇｅ２を印加することによりＩＧＢＴ４２に流れる電流が大きくなるため、コンデンサ１３の充電速度が速くなる。また図４６（ｂ）のマップを用いる構成によれば、閾値Ｘｃ以上においてＩＧＢＴ４２に流れる電流が大きくなることによりコンデンサ１３の充電速度が速くなる。したがって、プリチャージ制御においてＩＧＢＴ４２のゲートに印加する電圧を第１電圧Ｖｇｅ１に常に維持してコンデンサ１３を充電する場合と比較して、コンデンサ１３を速やかに満充電にすることができる。

（Ｂ４）制御回路３３は、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅを高くする。制御回路３３は、コンデンサ１３の端子間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係を示す情報であるマップ、関数等を用いて、コンデンサ１３の端子間電圧からＩＧＢＴ４２に印加される電圧Ｖｇｅを設定する。図４７は、（Ｂ４）におけるコンデンサ１３の端子間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係を示す情報であるマップである。第１の例では、図４７の実線で示すように、コンデンサ１３の端子間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係が１次関数で示される。第２の例では、図４７の一点鎖線で示すように、コンデンサ１３の端子間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係が２次関数で示される。第２の例では、コンデンサ１３の端子間電圧が低い領域では、ＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅが概ね第１電圧Ｖｇｅ１であり、コンデンサ１３の端子間電圧が高い領域では、端子間電圧が高くなるにつれてＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅが急激に高くなる。

この構成によれば、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２のゲートに印加する電圧を高くすることによりコンデンサ１３の充電速度が速くなる。したがって、プリチャージ制御においてＩＧＢＴ４２のゲートに印加する電圧を第１電圧Ｖｇｅ１に常に維持してコンデンサ１３を充電する場合と比較して、コンデンサ１３を速やかに満充電にすることができる。

（Ｂ５）制御回路３３は、コンデンサ１３の端子間電圧が閾値Ｘｃ以上の場合のＩＧＢＴ４２のデューティ比を、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の場合のＩＧＢＴ４２のデューティ比よりも高くする。制御回路３３は、コンデンサ１３の端子間電圧とＩＧＢＴ４２のデューティ比との関係を示す情報であるマップ、関数等を用いて、コンデンサ１３の端子間電圧からＩＧＢＴ４２のデューティ比を設定する。図４８（ａ）は、コンデンサ１３の端子間電圧とＩＧＢＴ４２のデューティ比との関係を示す情報の第１の例であるマップである。図４８（ａ）に示すように、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の領域では、ＩＧＢＴ４２のデューティ比が第１デューティ比Ｄ１に設定され、コンデンサ１３の端子間電圧が閾値Ｘｃ以上の領域では、ＩＧＢＴ４２のデューティ比が第１デューティ比Ｄ１よりも高い第２デューティ比Ｄ２に設定される。図４８（ｂ）は、コンデンサ１３の端子間電圧とＩＧＢＴ４２のデューティ比との関係を示す情報の第２の例であるマップである。図４８（ｂ）に示すように、コンデンサ１３の端子間電圧が閾値Ｘｃ未満の領域では、ＩＧＢＴ４２のデューティ比が第１デューティ比Ｄ１に設定されている。コンデンサ１３の端子間電圧が閾値Ｘｃ以上かつ閾値Ｘｃよりも大きい上限値Ｘｄ以下の領域では、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２のデューティ比が高くなる。コンデンサ１３の端子間電圧が閾値Ｘｄ以上の領域では、ＩＧＢＴ４２のデューティ比が第２デューティ比Ｄ２に設定される。

図４８（ａ）のマップを用いる構成によれば、ＩＧＢＴ４２のデューティ比を第２デューティ比Ｄ２に設定することによりＩＧＢＴ４２に流れる電流が大きくなるため、コンデンサ１３の充電速度が速くなる。また図４８（ｂ）のマップを用いる構成によれば、閾値Ｘｃ以上においてＩＧＢＴ４２のデューティ比が大きくなることによりコンデンサ１３の充電速度が速くなる。したがって、プリチャージ制御においてＩＧＢＴ４２のデューティ比を第１デューティ比Ｄ１に常に維持してコンデンサ１３を充電する場合と比較して、コンデンサ１３を速やかに満充電にすることができる。

（Ｂ６）制御回路３３は、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２のデューティ比を高くする。制御回路３３は、コンデンサ１３の端子間電圧とＩＧＢＴ４２のデューティ比との関係を示す情報であるマップ、関数等を用いて、コンデンサ１３の端子間電圧からＩＧＢＴ４２のデューティ比を設定する。図４９は、（Ｂ６）におけるコンデンサ１３の端子間電圧とＩＧＢＴ４２のデューティ比との関係を示す情報であるマップである。第１の例では、図４９の実線で示すように、コンデンサ１３の端子間電圧とＩＧＢＴ４２のデューティ比との関係が１次関数で示される。第２の例では、図４９の一点鎖線で示すように、コンデンサ１３の端子間電圧とＩＧＢＴ４２のデューティ比との関係が２次関数で示される。第２の例では、コンデンサ１３の端子間電圧が低い領域では、ＩＧＢＴ４２のデューティ比が概ね第１デューティ比Ｄ１であり、コンデンサ１３の端子間電圧が高い領域では、端子間電圧が高くなるにつれてＩＧＢＴ４２のデューティ比が急激に高くなる。

この構成によれば、コンデンサ１３の端子間電圧が高くなるにつれてＩＧＢＴ４２のデューティ比を大きくすることによりコンデンサ１３の充電速度が速くなる。したがって、プリチャージ制御においてＩＧＢＴ４２のデューティ比を第１デューティ比Ｄ１に常に維持してコンデンサ１３を充電する場合と比較して、コンデンサ１３を速やかに満充電にすることができる。

なお、上記（Ｂ１）〜（Ｂ６）において、コンデンサ１３の端子間電圧を監視して、ＩＧＢＴ４２を制御したが、これに限られず、例えばＩＧＢＴ４２のコレクタ−エミッタ間電圧に基づいて制御してもよい。この場合、上記（Ｂ１）〜（Ｂ６）の制御を、以下の（Ｃ１）〜（Ｃ６）のように変更することができる。上記（Ｂ１）〜（Ｂ６）の制御を（Ｃ１）〜（Ｃ６）のように変更しても（Ｂ１）〜（Ｂ６）と同様の効果が得られる。

（Ｃ１）制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が閾値未満の場合のＩＧＢＴ４２が間欠動作するときの周波数を、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が閾値以上の場合のＩＧＢＴ４２が間欠動作するときの周波数よりも高くする。制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係を示す情報であるマップ、関数等を用いて、ＩＧＢＴ４２のコレクタ−エミッタ間電圧からＩＧＢＴ４２が間欠動作するときの周波数を設定する。

（Ｃ２）制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が低くなるにつれてＩＧＢＴ４２が間欠動作するときの周波数を高くする。制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧とＩＧＢＴ４２が間欠動作するときの周波数との関係を示す情報であるマップ、関数等を用いて、ＩＧＢＴ４２のコレクタ−エミッタ間電圧からＩＧＢＴ４２が間欠動作するときの周波数を設定する。

（Ｃ３）制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が閾値未満の場合のＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅを、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が閾値以上の場合のＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅよりも高くする。制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係を示す情報であるマップ、関数等を用いて、ＩＧＢＴ４２のコレクタ−エミッタ間電圧からＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅを設定する。

（Ｃ４）制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が低くなるにつれてＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅを高くする。制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧とＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅとの関係を示す情報であるマップ、関数等を用いて、ＩＧＢＴ４２のコレクタ−エミッタ間電圧からＩＧＢＴ４２のゲートに印加される電圧Ｖｇｅを設定する。

（Ｃ５）制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が閾値未満の場合のＩＧＢＴ４２のデューティ比を、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が閾値以上の場合のＩＧＢＴ４２のデューティ比よりも高くする。制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧とＩＧＢＴ４２のデューティ比との関係を示す情報であるマップ、関数等を用いて、ＩＧＢＴ４２のコレクタ−エミッタ間電圧からＩＧＢＴ４２のデューティ比を設定する。

（Ｃ６）制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧が低くなるにつれてＩＧＢＴ４２のデューティ比を高くする。制御回路３３は、ＩＧＢＴ４２のコレクタ−エミッタ間電圧とＩＧＢＴ４２のデューティ比との関係を示す情報であるマップ、関数等を用いて、ＩＧＢＴ４２のコレクタ−エミッタ間電圧からＩＧＢＴ４２のデューティ比を設定する。

・各実施形態において、リレーユニット３０の構成を以下の（Ｄ１）及び（Ｄ２）のように変更することもできる。
（Ｄ１）図５０に示すように、リレーユニット３０から第２のリレー部３２を省略する。すなわち低圧側ラインＬＬは、バッテリモジュール２１の負極とインバータ回路１２の下段側のスイッチング素子とを直接的に接続している。

（Ｄ２）図５１に示すように、第２のリレー部３２は、機械接点式のリレーに代えて、ＩＧＢＴ及びＭＯＳＦＥＴ等のトランジスタを有する半導体装置を備えた半導体モジュール４０を有する。この変形例のリレーユニット３０は、バッテリモジュール２１の正極とインバータ回路１２との間に設けられた正極側半導体モジュールと、バッテリモジュール２１の負極とインバータ回路１２との間に設けられた負極側半導体モジュールとを備えるリレーユニットである。また、この変形例のリレーユニット３０を、バッテリモジュール２１の正極とインバータ回路１２との間に設けられた正極側半導体装置と、バッテリモジュール２１の負極とインバータ回路１２との間に設けられた負極側半導体装置とを備えるリレーユニット、ということもできる。なお、第２のリレー部３２の半導体モジュール４０は、第１のリレー部３１の半導体モジュール４０と同じ構成であってもよいし、半導体モジュール４０と異なる構成であってもよい。第２のリレー部３２の半導体装置は、半導体装置４０Ａと同じ構成であってもよいし、半導体装置４０Ａとは異なる構成を用いてもよい。第２のリレー部３２の半導体モジュールにおける半導体装置の個数は、第１のリレー部３１の半導体モジュール４０における半導体装置の個数と異なってもよい。

・各実施形態では、半導体装置、半導体モジュール、及び半導体ユニットを、バッテリモジュール２１とインバータ回路１２との間に設けられるリレーユニット３０に適用した構成について説明したが、半導体装置、半導体モジュール、及び半導体ユニットの適用箇所はこれに限られない。例えば、図５２に示すように、車両１に搭載された複数のリレー部に対して、各実施形態の半導体装置、半導体モジュール、及び半導体ユニットを適用してもよい。

詳述すると、図５２に示す車両１は、外部の電源である急速充電用ステーションＳＱＣからバッテリモジュール２１を充電可能な構成である。また車両１は、通常充電用プラグ４と、通常充電用プラグ４に電気的に接続された直流交流変換装置５とを備える。例えば商用交流電源に通常充電用プラグ４が接続されることにより、通常充電用プラグ４に供給された交流電力が直流交流変換装置５によって直流電力に変換されてバッテリモジュール２１に充電される。このような構成の車両１において、急速充電用ステーションＳＱＣの充電用プラグ（図示略）の接続口１６０とバッテリモジュール２１との間に設けられたリレー部１６１，１６２に、各実施形態の半導体装置、半導体モジュール、及び半導体ユニットを適用することもできる。また、直流交流変換装置５とバッテリモジュール２１との間に設けられたリレー部１６３，１６４に、各実施形態の半導体装置、半導体モジュール、及び半導体ユニットを適用することもできる。また、バッテリモジュール２１と、バッテリモジュール２１から電力が供給される車載機器（例えばアクセサリー機器６）との間に設けられたリレー部１６５に、各実施形態の半導体装置、半導体モジュール、及び半導体ユニットを適用することもできる。なお、アクセサリー機器６の一例は、オーディオ機器やカーナビゲーション装置である。また、図５２に示す変形例において、各リレー部１６１〜１６４に各実施形態の半導体装置を適用することにより、各リレー部１６１〜１６４を１パッケージ化することもできる。

（付記）
次に、上記各実施形態及び変形例から把握できる技術的思想を以下に記載する。
（付記Ａ１）モータと、前記モータを制御するインバータ回路との間に設けられる半導体ユニットであって、前記インバータ回路に電力を供給するバッテリの正極と前記インバータ回路との間に設けられ、前記バッテリから前記インバータ回路への電力の供給を制御するためのトランジスタと、前記トランジスタの制御端子に接続され、前記制御端子に印加される電圧である制御電圧を制御する制御部と、を備え、前記制御部は、前記バッテリから前記インバータ回路への電力供給開始時において、前記トランジスタを間欠動作させるように前記制御電圧を制御し、かつ、前記トランジスタの制御端子に印加される制御電圧を、前記トランジスタがフルオンするときの前記制御電圧よりも低くする、半導体ユニット。

（付記Ａ２）前記トランジスタが間欠動作するときの前記制御電圧は、前記トランジスタがフルオンするときの前記制御電圧の約半分である、付記Ａ１に記載の半導体ユニット。

（付記Ａ３）前記トランジスタが間欠動作するときの周波数は、１０００Ｈｚ以下である、付記Ａ１又はＡ２に記載の半導体ユニット。
（付記Ａ４）前記トランジスタが間欠動作するときの周波数は、２００Ｈｚである、付記Ａ３に記載の半導体ユニット。

（付記Ａ５）前記トランジスタが間欠動作するときのデューティ比は、５０％未満である、付記Ａ１〜Ａ４のいずれか一つに記載の半導体ユニット。
（付記Ａ６）前記トランジスタが間欠動作するときのデューティ比は、５％である、付記Ａ５に記載の半導体ユニット。

（付記Ａ７）前記バッテリと前記インバータ回路との間には、コンデンサが前記インバータ回路と並列に接続され、前記制御部は、前記コンデンサの端子間電圧が閾値以上の場合に前記トランジスタが間欠動作するときの周波数を、前記コンデンサの端子間電圧が前記閾値未満の場合に前記トランジスタが間欠動作するときの周波数よりも高くする、付記Ａ１〜Ａ６のいずれか一つに記載の半導体ユニット。

（付記Ａ８）前記制御部は、前記コンデンサの端子間電圧が高くなるにつれて前記トランジスタが間欠動作するときの周波数を高くする、付記Ａ７に記載の半導体ユニット。
（付記Ａ９）前記バッテリと前記インバータ回路との間には、コンデンサが前記インバータ回路と並列に接続され、前記制御部は、前記コンデンサの端子間電圧が閾値以上の場合に前記トランジスタが間欠動作するときの前記制御電圧を、前記コンデンサの端子間電圧が前記閾値未満の場合に前記トランジスタが間欠動作するときの前記制御電圧よりも高くする、付記Ａ１〜Ａ８のいずれか一つに記載の半導体ユニット。

（付記Ａ１０）前記制御部は、前記コンデンサの端子間電圧が高くなるにつれて前記トランジスタが間欠動作するときの前記制御電圧を高くする、付記Ａ９に記載の半導体ユニット。

（付記Ａ１１）前記バッテリと前記インバータ回路との間には、コンデンサが前記インバータ回路と並列に接続され、前記制御部は、前記コンデンサが満充電になった場合における前記制御電圧を、前記トランジスタがフルオンするときの前記制御電圧と等しくする、付記Ａ１〜Ａ１０のいずれか一つに記載の半導体ユニット。

（付記Ａ１２）前記トランジスタを複数備え、前記複数のトランジスタは、互いに並列に接続されている、付記Ａ１〜Ａ１１のいずれか一つに記載の半導体ユニット。
（付記Ａ１３）前記制御部は、前記複数のトランジスタを個別に制御する、付記Ａ１２に記載の半導体ユニット。

（付記Ａ１４）前記制御部は、前記複数のトランジスタの制御電圧の印加タイミングを互いに異ならせる、付記Ａ１３に記載の半導体ユニット。
（付記Ａ１５）前記バッテリと、付記Ａ１〜Ａ１４のいずれか一つに記載の半導体ユニットと、を備えるバッテリユニット。

（付記Ａ１６）付記Ａ１５に記載のバッテリユニットと、前記インバータ回路と、前記インバータ回路に並列に接続されたコンデンサと、前記モータと、を備える車両。
（付記Ｂ１）バッテリ側の第１端子と、インバータ回路側の第２端子とを有し、トランジスタを含む半導体装置であって、当該半導体装置は、前記トランジスタの制御端子に印加する電圧を制御することにより前記第１端子から前記第２端子への電流の供給を許容し、かつ前記第２端子から前記第１端子への電流の供給を許容するように構成され、前記第１端子と前記第２端子との間の耐圧は、前記バッテリと前記インバータ回路との間の電圧以上である、半導体装置。

（付記Ｂ２）前記トランジスタは、ＩＧＢＴであり、前記ＩＧＢＴに逆並列に接続されたダイオードを備え、前記ＩＧＢＴのコレクタが前記第１端子となり、前記ＩＧＢＴのエミッタが前記第２端子となる、付記Ｂ１に記載の半導体装置。

（付記Ｂ３）前記ＩＧＢＴ及び前記ダイオードは、個別の半導体チップとして設けられている、付記Ｂ２に記載の半導体装置。
（付記Ｂ４）前記ＩＧＢＴと前記ダイオードとは同一の半導体基板で形成されている、付記Ｂ２に記載の半導体装置。

（付記Ｂ５）前前記ＩＧＢＴと並列に接続されたＭＯＳＦＥＴをさらに備え、前記ＭＯＳＦＥＴは、還流ダイオードとしてのボディダイオードを含む、付記Ｂ２〜Ｂ４のいずれか一つに記載の半導体装置。

（付記Ｂ６）前記ＩＧＢＴ及び前記ＭＯＳＦＥＴは、同時にオンし、同時にオフする、付記Ｂ５に記載の半導体装置。
（付記Ｂ７）前記トランジスタは、ＩＧＢＴであり、前記ＩＧＢＴに並列に接続されたＭＯＳＦＥＴを備え、前記ＭＯＳＦＥＴは、還流ダイオードとしてのボディダイオードを含む圧が前記閾値未満の場合に前記トランジスタが間欠動作するときの周波数よりも高くする、付記Ｂ１に記載の半導体装置。

（付記Ｂ８）前記ＩＧＢＴ及び前記ＭＯＳＦＥＴは、同時にオンし、同時にオフする、付記Ｂ７に記載の半導体装置。
（付記Ｂ９）前記トランジスタは、ＭＯＳＦＥＴであり、前記ＭＯＳＦＥＴと逆並列に接続されたダイオードとを備える、付記Ｂ１に記載の半導体ユニット。

（付記Ｂ１０）前記ＭＯＳＦＥＴ及び前記ダイオードは、個別の半導体チップとして設けられている、付記Ｂ９に記載の半導体ユニット。
（付記Ｂ１１）前記ＭＯＳＦＥＴは、還流ダイオードとしてのボディダイオードを含む、付記Ｂ９又はＢ１０に記載の半導体ユニット。

（付記Ｂ１２）前記トランジスタは、還流ダイオードとしてのボディダイオードを含むＭＯＳＦＥＴである、付記Ｂ１に記載の半導体ユニット。
（付記Ｂ１３）バッテリの正極と、前記バッテリと電気的に接続されるインバータ回路との間に設けられるＩＧＢＴと、前記ＩＧＢＴに逆並列に接続されたＲＢ−ＩＧＢＴとを備える、半導体装置。

（付記Ｂ１４）前記ＩＧＢＴ及び前記ＲＢ−ＩＧＢＴは、同時にオンし、同時にオフする、付記Ｂ１３に記載の半導体ユニット。
（付記Ｂ１５）複数の半導体装置が並列に接続されて構成される半導体モジュールであって、前記複数の半導体装置は、付記Ｂ１〜Ｂ１４のいずれか一つに記載の半導体装置である、半導体モジュール。

（付記Ｂ１６）付記Ｂ１５に記載の半導体モジュールを備えるリレーユニット。
（付記Ｂ１７）付記Ｂ１〜Ｂ１４のいずれか一つに記載の半導体装置を備えるリレーユニット。

（付記Ｂ１８）前記バッテリの負極と前記インバータ回路との間に設けられる機械式接点のリレーをさらに備える、付記Ｂ１６又はＢ１７に記載のリレーユニット。
（付記Ｂ１９）前記バッテリの正極と前記インバータ回路との間に設けられる正極側半導体装置と、前記バッテリの負極と前記インバータ回路との間に設けられる負極側半導体装置と、を備え、前記正極側半導体装置は、付記Ｂ１〜Ｂ１４のいずれか一つに記載の半導体装置である、リレーユニット。

（付記Ｂ２０）前記バッテリの正極と前記インバータ回路との間に設けられる正極側半導体モジュールと、前記バッテリの負極と前記インバータ回路との間に設けられる負極側半導体モジュールと、を備え、前記正極側半導体モジュールは、付記Ｂ１５に記載の半導体モジュールである、リレーユニット。

（付記Ｂ２１）前記バッテリと、付記Ｂ１６〜Ｂ２０のいずれか一つに記載のリレーユニットと、を備えるバッテリユニット。
（付記Ｂ２２）付記Ｂ２１に記載のバッテリユニットと、前記インバータ回路と、前記インバータ回路によって駆動するモータと、を備える車両。

１ 車両１１ モータ１２ インバータ回路１３ コンデンサ２０ バッテリユニット２１ バッテリモジュール（バッテリ）３０ リレーユニット３２ 第２のリレー部（機械接点式のリレー）３３ 制御回路（制御部）３４ ゲート制御回路３６ 電流制限抵抗（抵抗部）３７ 温度検出回路４０ 半導体モジュール４０Ａ 第１半導体装置（半導体装置）４０Ｂ 第２半導体装置（半導体装置）４０Ｃ 第３半導体装置（半導体装置）４１ 半導体ユニット４２，４２ｒｂ，４２ａ，４２ｂ，４２ｃ ＩＧＢＴ４３，４３ａ，４３ｂ，４３ｃ ダイオード４９ａ 電力用ワイヤ５０，１１０ 半導体基板６４ コレクタ電極６６ エミッタ電極パッド６７ ゲート電極パッド７６ａ アノード電極パッド８０ 感温ダイオード８１ 電流センス９１Ａ，９１Ｂ エミッタ電極パッド９２ ゲート電極パッド９３ アノード電極パッド９４ カソード電極パッド９５ 電流センスパッド９７ 切欠部１０１ アノード電極パッド１０２ 電流センスパッド１４０ ＭＯＳＦＥＴ１４０ａ ボディダイオードＸ 第１方向（配列方向）Ｙ 第２方向（配列方向と直交する方向）

Claims (19)

1. バッテリの正極と、前記バッテリと電気的に接続されるインバータ回路との間に設けられるトランジスタを有する半導体装置と、
   前記トランジスタの制御端子に接続され、前記トランジスタを制御する制御部と、
   前記制御端子と前記制御部との間に設けられる抵抗部と、
   を備え、
   前記制御部は、前記トランジスタに流れる電流が閾値以上の場合に前記トランジスタをオフするように前記トランジスタを制御し、
   前記抵抗部の抵抗値は、１００Ω以上である
   半導体ユニット。
2. 前記トランジスタは、前記トランジスタに流れる電流に比例した電流が流れる電流センスを有する
   請求項１に記載の半導体ユニット。
3. 前記トランジスタは、感温ダイオードをさらに備える
   請求項１又は２に記載の半導体ユニット。
4. 前記制御部は、前記感温ダイオードから前記トランジスタの温度を検出する温度検出回路をさらに含み、
   前記制御部は、前記温度検出回路によって検出される温度が温度閾値以上となる場合、前記トランジスタの前記制御端子に電流低下信号を供給する
   請求項３に記載の半導体ユニット。
5. 前記トランジスタは、半導体チップとして設けられ、
   前記感温ダイオードは、前記トランジスタの前記半導体チップの中央に位置している
   請求項３又は４に記載の半導体ユニット。
6. 前記トランジスタは、ＩＧＢＴであり、
   前記ＩＧＢＴの半導体チップの表面には、エミッタ電極パッドが設けられ、前記半導体チップの裏面には、コレクタ電極が設けられ、
   前記エミッタ電極パッドは、前記半導体チップの表面の中央で２つに分離され、
   前記感温ダイオードは、前記２つのエミッタ電極パッドの間に配置されている
   請求項５に記載の半導体ユニット。
7. 前記トランジスタは、前記トランジスタに流れる電流に比例した電流が流れる電流センスを有し、
   前記半導体チップの表面には、ゲート電極パッド、前記電流センスに電気的に接続された電流センスパッド、前記感温ダイオードのアノードに電気的に接続されたアノード電極パッド、及び前記感温ダイオードのカソードに電気的に接続されたカソード電極パッドが設けられ、
   前記２つのエミッタ電極パッドは、前記トランジスタの平面視において前記２つのエミッタ電極パッドの配列方向と直交する方向に切り欠かれる切欠部を有し、
   前記切欠部によって、前記配列方向と直交する方向に凹む領域が形成され、
   前記領域において、前記ゲート電極パッド、前記電流センスパッド、前記アノード電極パッド、及び前記カソード電極パッドが前記配列方向と平行する方向に沿って配置されている
   請求項６に記載の半導体ユニット。
8. 前記半導体ユニットは、前記複数の半導体装置を備え、
   前記複数の半導体装置のトランジスタは、互いに並列に接続されている
   請求項１〜７のいずれか一項に記載の半導体ユニット。
9. 前記複数の半導体装置のトランジスタはそれぞれ、感温ダイオードを含む
   請求項８に記載の半導体ユニット。
10. 前記制御部は、複数の温度検出回路を含み、
    前記複数の温度検出回路は、前記複数の半導体装置の感温ダイオードのそれぞれから前記複数の半導体装置のトランジスタの温度を検出し、
    前記制御部は、前記複数の温度検出回路によって検出される温度の少なくとも１つが温度閾値以上となる場合、前記複数の半導体装置のトランジスタの前記制御端子のそれぞれに電流低下信号を供給する
    請求項９に記載の半導体ユニット。
11. バッテリの正極と、前記バッテリと電気的に接続されるインバータ回路との間に設けられるトランジスタを有する半導体装置と、
    前記トランジスタの制御端子に接続され、前記トランジスタを制御する制御部と、
    を備え、
    前記トランジスタはＩＧＢＴ又はＭＯＳＦＥＴであり、
    前記制御部は、前記トランジスタのエミッタ又はソースとゲートとの間の電圧を、前記トランジスタに流れる電流が所定の電流で飽和する電圧以下となるように制御する
    半導体ユニット。
12. 前記半導体ユニットは、複数の前記半導体装置を備え、
    前記複数の半導体装置のトランジスタは、互いに並列に接続されている
    請求項１１に記載の半導体ユニット。
13. 前記制御部は、前記複数の半導体装置のトランジスタのそれぞれのエミッタ又はソースとゲートとの間の電圧を、前記複数のトランジスタのそれぞれに流れる電流が飽和電流以下となるように制御する
    請求項１１又は１２に記載の半導体ユニット。
14. バッテリの正極と、前記バッテリと電気的に接続されるインバータ回路との間に設けられるトランジスタと、
    前記トランジスタに接続される少なくとも１つのボンディングワイヤと、
    を備え、
    前記トランジスタに流れる電流が閾値以上の場合に前記ボンディングワイヤが断線するように、前記ボンディングワイヤの本数及び前記ボンディングワイヤの径が設定されている
    半導体装置。
15. 前記閾値は、前記トランジスタの定格電流の２倍以上かつ４倍以下である
    請求項１４に記載の半導体装置。
16. 請求項１４又は１５に記載の半導体装置と、
    前記半導体装置を制御する制御部と、
    を備える半導体ユニット。
17. 前記半導体ユニットは、複数の前記半導体装置を備え、
    前記複数の半導体装置のトランジスタは、互いに並列に接続されている
    請求項１６に記載の半導体ユニット。
18. 前記バッテリと、
    請求項１〜１３のいずれか一項に記載の半導体ユニット、又は、請求項１６又は１７に記載の半導体ユニットと、
    を備えるバッテリユニット。
19. 請求項１８に記載のバッテリユニットと、
    前記インバータ回路と、
    前記インバータ回路によって駆動するモータと、
    を備える車両。

Images