JP4910369B2

JP4910369B2 - 電源制御装置

Info

Publication number: JP4910369B2
Application number: JP2005330168A
Authority: JP
Inventors: 正弥天野
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2005-11-15
Filing date: 2005-11-15
Publication date: 2012-04-04
Anticipated expiration: 2025-11-15
Also published as: US20070108959A1; US7688606B2; JP2007143221A

Description

この発明は、電源制御装置に関し、特に、直流電源から負荷装置への電力供給開始時に突入電流の発生を防止するプリチャージ処理を実行する電源制御装置に関する。

図１２は、従来の電源制御装置を備えた負荷駆動装置の全体ブロック図である。図１２を参照して、この負荷駆動装置２００は、直流電源２１０と、システムメインリレー２２０〜２４０と、システムメインリレー２４０に直列に接続される制限抵抗２５０と、直流電源２１０から電力の供給を受けてモータジェネレータ２７０を駆動するインバータ２６０と、インバータの入力電圧を平滑化するコンデンサ２８０と、制御装置２９０とを備える。

システムメインリレー２４０は、パワートランジスタとそれに逆並列に接続されるダイオードとを含む。直列接続されたシステムメインリレー２４０および制限抵抗２５０は、システムメインリレー２３０に並列に接続される。

そして、直流電源２１０、システムメインリレー２２０〜２４０、制限抵抗２５０および制御装置２９０は、この負荷駆動装置２００における電源制御装置を形成し、インバータ２６０、モータジェネレータ２７０およびコンデンサ２８０は、この負荷駆動装置２００において電源制御装置から電力の供給を受ける負荷装置を形成する。

この負荷駆動装置２００の起動指令が制御装置２９０に与えられると、制御装置２９０は、まず、システムメインリレー２２０とシステムメインリレー２４０のパワートランジスタとをオンさせる。そうすると、システムメインリレー２２０、コンデンサ２８０、システムメインリレー２４０および制限抵抗２５０を介して直流電源２１０の正極から負極までの回路が形成され、直流電源２１０からコンデンサ２８０への充電が開始される。

ここで、この負荷駆動装置２００においては、制限抵抗２５０が設けられているので、直流電源２１０からコンデンサ２８０への突入電流が防止され、システムメインリレー２２０，２３０の溶着を防止することができる。

そして、コンデンサ２８０の充電が進行したところで、制御装置２９０は、システムメインリレー２３０をオンさせ、その後システムメインリレー２４０のパワートランジスタをオフさせる。

このように、上記の電源制御装置においては、制限抵抗２５０を設けることにより突入電流の発生を防止しているところ、システムの起動時にしか用いられない制限抵抗２５０は、コストを増加させる要因の一つとなっていた。

そこで、特開平５−１１１２４０号公報（特許文献１）は、制限抵抗を廃止しつつ突入電流を防止可能な電源制御装置を提案している。この特開平５−１１１２４０号公報では、主バッテリとＤＣ−ＤＣコンバータとの間に設けられたトランジスタをＰＷＭ（Pulse Width Modulation）動作させることにより、ＤＣ−ＤＣコンバータへの流入電流の実効値を抑えて突入電流の防止を図る技術が開示されている（特許文献１参照）。

また、特開２００３−９２８０７号公報（特許文献２）では、駆動用電池とインバータとの間に設けられたプリチャージ回路を用いてコンデンサを定電流で充電し、プリチャージ回路内のトランジスタの温度が一定以上の温度になると、定電流を低減させてプリチャージ回路内のトランジスタを保護する技術が開示されている（特許文献２参照）。
特開平５−１１１２４０号公報特開２００３−９２８０７号公報特開平１０−１６４７０９号公報特開平７−１７５５３３号公報特開平５−３４４６０５号公報特開平９−２７５６７９号公報

しかしながら、特開平５−１１１２４０号公報に開示される技術は、突入電流を防止するために単にトランジスタをＰＷＭ動作させるのにとどまっており、トランジスタの最大定格や温度などについては考慮されていない。

また、特開２００３−９２８０７号公報に開示されるプリチャージ回路は、回路構成が複雑であり、コストの低減を十分に図ることはできない。

そこで、この発明は、かかる課題を解決するためになされたものであり、その目的は、突入電流を防止するための制限抵抗を廃止し、かつ、低コストの電源制御装置を提供することである。

また、この発明の別の目的は、突入電流を防止するための制限抵抗を廃止し、かつ、システムメインリレーの過熱を防止する電源制御装置を提供することである。

この発明によれば、電源制御装置は、直流電源と、直流電源の一方の極と負荷装置との間に設けられるリレーと、リレーに並列に接続される半導体スイッチング素子と、リレーをオンさせる前に半導体スイッチング素子を介して直流電源から負荷装置へ電荷を供給するプリチャージ処理を実行する制御手段とを備える。制御手段は、プリチャージ処理の実行時、半導体スイッチング素子の損失電力が半導体スイッチング素子の最大定格電力を超えないように、半導体スイッチング素子の制御電圧を制御する。

この発明による電源制御装置においては、直流電源から負荷装置への突入電流を防止するためにプリチャージ処理が実行される。制御手段は、プリチャージ処理の実行時、半導体スイッチング素子の損失電力が半導体スイッチング素子の最大定格電力を超えないように、半導体スイッチング素子の制御電圧を制御するので、突入電流を防止するための制限抵抗を備えることなく、かつ、その他の回路を追加することなく、突入電流の発生が防止される。

したがって、この発明によれば、突入電流を防止するための制限抵抗を廃止し、かつ、低コストの電源制御装置を実現できる。また、制限抵抗を廃止し、かつ、半導体スイッチング素子の過熱を防止可能な電源制御装置を実現できる。

好ましくは、半導体スイッチング素子は、電界効果トランジスタから成る。制御手段は、電界効果トランジスタが飽和領域で動作するように電界効果トランジスタのゲート電圧を制御する。

この電源制御装置においては、電界効果トランジスタが飽和領域で動作するように電界効果トランジスタのゲート電圧を制御するので、小容量の電界効果トランジスタを選定可能である。したがって、この発明によれば、コストをさらに低減できる。

また、好ましくは、半導体スイッチング素子は、バイポーラトランジスタから成る。制御手段は、バイポーラトランジスタが活性領域で動作するようにバイポーラトランジスタのベース電圧を制御する。

この電源制御装置においては、バイポーラトランジスタが活性領域で動作するようにバイポーラトランジスタのベース電圧を制御するので、小容量のバイポーラトランジスタを選定可能である。したがって、この発明によれば、コストをさらに低減できる。

また、この発明によれば、電源制御装置は、直流電源と、直流電源の一方の極と負荷装置との間に設けられるリレーと、リレーに並列に接続される半導体スイッチング素子と、リレーをオンさせる前に半導体スイッチング素子を介して直流電源から負荷装置へ電荷を供給するプリチャージ処理を実行する制御手段と、半導体スイッチング素子の温度を検出する温度検出手段とを備える。制御手段は、プリチャージ処理の実行時、半導体スイッチング素子の温度が高くなるのに応じて半導体スイッチング素子の通電量が減少するように、半導体スイッチング素子の制御電圧を制御する。

この発明による電源制御装置においては、プリチャージ処理の実行時、半導体スイッチング素子の温度が上昇すると、半導体スイッチング素子を流れる電流量が減少する。したがって、この発明によれば、突入電流を防止するための制限抵抗を廃止し、かつ、半導体スイッチング素子の過熱を確実に防止可能な電源制御装置を実現できる。

また、この発明によれば、電源制御装置は、直流電源と、直流電源の一方の極と負荷装置との間に設けられるリレーと、リレーに並列に接続される半導体スイッチング素子と、リレーをオンさせる前に半導体スイッチング素子を介して直流電源から負荷装置へ電荷を供給するプリチャージ処理を実行する制御手段と、半導体スイッチング素子の温度を検出する温度検出手段とを備える。制御手段は、プリチャージ処理の実行時、半導体スイッチング素子の温度が上昇すると半導体スイッチング素子をスイッチング制御する。

この発明による電源制御装置においては、プリチャージ処理の実行時、半導体スイッチング素子の温度が上昇すると、制御手段により半導体スイッチング素子をスイッチング制御するので、半導体スイッチング素子を流れる平均電流量が減少する。したがって、この発明によれば、突入電流を防止するための制限抵抗を廃止し、かつ、半導体スイッチング素子の過熱を確実に防止可能な電源制御装置を実現できる。

好ましくは、制御手段は、プリチャージ処理の実行時、半導体スイッチング素子の温度が高くなるのに応じて半導体スイッチング素子のオンデューティーを小さくする。

この電源制御装置においては、プリチャージ処理の実行時、半導体スイッチング素子を流れる平均電流量が半導体スイッチング素子の温度上昇に応じて減少する。したがって、この発明によれば、半導体スイッチング素子の通電量を適切に抑制しつつ、半導体スイッチング素子の過熱を確実に防止することができる。

この発明によれば、突入電流を防止するための制限抵抗を廃止し、かつ、低コストの電源制御装置を実現できる。また、突入電流を防止するための制限抵抗を廃止し、かつ、システムメインリレーの過熱を防止可能な電源制御装置を実現できる。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

［実施の形態１］
図１は、この発明の実施の形態１による電源制御装置を備えた負荷駆動装置の全体ブロック図である。図１を参照して、この負荷駆動装置１００は、直流電源Ｂと、システムメインリレーＳＭＲ１〜ＳＭＲ３と、コンデンサＣと、インバータ１０と、制御装置２０と、電源ラインＰＬと、接地ラインＳＬとを備える。

システムメインリレーＳＭＲ１は、直流電源Ｂの正極と電源ラインＰＬとの間に接続される。システムメインリレーＳＭＲ２は、直流電源Ｂの負極と接地ラインＳＬとの間に接続される。システムメインリレーＳＭＲ３は、パワーＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor）４０と、パワーＭＯＳＦＥＴ４０に並列に接続されるダイオードＤとを含む。そして、システムメインリレーＳＭＲ３は、直流電源Ｂの負極と接地ラインＳＬとの間にシステムメインリレーＳＭＲ２に並列に接続される。

コンデンサＣは、電源ラインＰＬと接地ラインＳＬとの間に接続される。インバータ１０は、電源ラインＰＬと接地ラインＳＬとの間に並列に接続されるＵ相アーム、Ｖ相アームおよびＷ相アームを含む（図示せず）。そして、Ｕ，Ｖ，Ｗ各相アームにおける上アームと下アームとの接続点は、この負荷駆動装置１００によって駆動されるモータジェネレータＭＧのＵ，Ｖ，Ｗ各相コイル（図示せず）にそれぞれ接続される。

そして、直流電源Ｂ、システムメインリレーＳＭＲ１〜ＳＭＲ３および制御装置２０は、この負荷駆動装置１００における電源制御装置を形成し、インバータ１０、モータジェネレータＭＧおよびコンデンサＣは、この負荷駆動装置１００において電源制御装置から電力の供給を受ける負荷装置を形成する。

直流電源Ｂは、たとえば、ニッケル水素やリチウムイオン等の二次電池から成り、システムメインリレーを介して電源ラインＰＬへ直流電力を供給する。なお、直流電源Ｂは、大容量のキャパシタや燃料電池（Fuel Cell）などであってもよい。

システムメインリレーＳＭＲ１，ＳＭＲ２は、機械式リレーまたは半導体リレーから成る。一方、システムメインリレーＳＭＲ３は、上述したように半導体リレー（パワーＭＯＳＦＥＴ４０）から成る。システムメインリレーＳＭＲ１〜ＳＭＲ３は、それぞれ制御装置２０からの信号ＳＥ１〜ＳＥ３によって制御される。具体的には、システムメインリレーＳＭＲ１，ＳＭＲ２は、それぞれＨ（論理ハイ）レベルの信号ＳＥ１，ＳＥ２によってオンされ、それぞれＬ（論理ロー）レベルの信号ＳＥ１，ＳＥ２によってオフされる。また、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０は、信号ＳＥ３をゲート端子に受け、信号ＳＥ３の電圧レベルに応じてドレイン電流を変化させる。

コンデンサＣは、電源ラインＰＬと接地ラインＳＬとの間の電圧変動を平滑化する。インバータ１０は、制御装置２０からの信号ＰＷＭＩに基づいて、電源ラインＰＬから受ける直流電圧を交流電圧に変換してモータジェネレータＭＧへ出力する。

制御装置２０は、この負荷駆動装置１００の起動を指示する起動信号ＳＴを受けると、放電状態にあるコンデンサＣを充電するプリチャージ処理を実行する。具体的には、制御装置２０は、起動信号ＳＴを受けると、まずシステムメインリレーＳＭＲ１，ＳＭＲ３をオンさせ、コンデンサＣの充電が進むとシステムメインリレーＳＭＲ２をオンさせる。

ここで、この負荷駆動装置１００においては、システム起動時に放電状態にあるコンデンサＣへの突入電流を防止するための制限抵抗が設けられていないところ、制御装置２０は、突入電流を防止するために、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０が最大定格電力を超えない範囲であって、かつ、飽和領域で動作するようにパワーＭＯＳＦＥＴ４０のゲート電圧を制御する。

また、制御装置２０は、プリチャージ処理が終了すると、モータジェネレータＭＧを駆動するための制御を開始する。具体的には、制御装置２０は、モータジェネレータＭＧのトルク指令、各相モータ電流およびインバータ入力電圧に基づいて、モータジェネレータＭＧを駆動するための信号ＰＷＭＩを生成し、その生成した信号ＰＷＭＩをインバータ１０へ出力する。なお、モータジェネレータＭＧの各相モータ電流およびインバータ入力電圧は、ぞれぞれ図示されない電流センサおよび電圧センサによって検出される。

図２は、プリチャージ処理が実行されているときの電源制御装置の等価回路図である。図２を参照して、プリチャージ処理の実行時は、図に示されるような閉回路が構成される。ここで、抵抗ＲＢは、直流電源Ｂの内部抵抗を示す。

いま、直流電源Ｂの端子間電圧をＥ、内部抵抗値をｒとし、パワーＭＯＳＦＥＴ４０のドレイン電圧をＶＤＳ、ドレイン電流をＩＤとすると、プリチャージ処理開始時（すなわち、コンデンサＣの端子間電圧は０Ｖ）のパワーＭＯＳＦＥＴ４０のドレイン電流ＩＤは、次式（１）で表わされる。
ドレイン電流ＩＤ＝（Ｅ−ＶＤＳ）／ｒ …（１）

図３は、図１に示したパワーＭＯＳＦＥＴ４０の特性図である。図３を参照して、横軸は、パワーＭＯＳＦＥＴ４０のドレイン電圧ＶＤＳを示し、縦軸は、ドレイン電流ＩＤを示す。実線ｋ１やｋ２，ｋ３で示される領域、すなわちドレイン電流ＩＤがドレイン電圧ＶＤＳにほとんど依存せずゲート電圧ＶＧＳだけで定まる定電流特性を示す領域は、一般的に「飽和領域」と称され、実線ｋ４で示される領域、すなわちドレイン電圧ＶＤＳとともにドレイン電流ＩＤが大きく増加する領域は、一般的に「非飽和領域」と称される。

点線ｋ５は、パワーＭＯＳＦＥＴ４０の最大定格電力を示す。点線ｋ６は、プリチャージ処理開始時のドレイン電圧ＶＤＳとドレイン電流ＩＤとの関係を示し、上記（１）式に相当する。点線ｋ７は、比較として、パワーＭＯＳＦＥＴに突入電流防止用の制限抵抗（抵抗値Ｒ）が直列に接続された場合のドレイン電圧ＶＤＳとドレイン電流ＩＤとの関係を示す。

制限抵抗を備えた従来の電源制御装置においては、パワーＭＯＳＦＥＴの最大定格電力を示す点線ｋ５を点線ｋ７が下回るように制限抵抗の抵抗値Ｒが定められる。そして、プリチャージ処理開始時のドレイン電流ＩＤが点Ｐ１に対応する値（最大値）になるように、パワーＭＯＳＦＥＴのゲート電圧ＶＧＳがＶＧＳ１に設定される。

これに対して、制限抵抗を廃止したこの実施の形態１における電源制御装置の場合、プリチャージ処理開始時のドレイン電流ＩＤが点Ｐ２に対応する値（最大値）になるようにパワーＭＯＳＦＥＴのゲート電圧ＶＧＳをＶＧＳ２に設定すると、パワーＭＯＳＦＥＴ４０の損失電力が点線ｋ５で示されるパワーＭＯＳＦＥＴ４０の最大定格電力を超えてしまい、パワーＭＯＳＦＥＴ４０が破損するおそれがある。

そこで、この実施の形態１においては、プリチャージ処理開始時のドレイン電流ＩＤが点Ｐ３に対応する値になるようにパワーＭＯＳＦＥＴ４０のゲート電圧ＶＧＳをＶＧＳ３に設定する。これにより、プリチャージ処理時のパワーＭＯＳＦＥＴ４０の損失電力を点線ｋ５で示される最大定格電力以下に抑えることができ、パワーＭＯＳＦＥＴ４０の破損を防止することができる。

さらに、パワーＭＯＳＦＥＴ４０のゲート電圧ＶＧＳをＶＧＳ３に設定することにより、パワーＭＯＳＦＥＴ４０は飽和領域で動作する。したがって、この実施の形態１においては、パワーＭＯＳＦＥＴが非飽和領域（実線ｋ４上）で動作する従来の電源制御装置に比べて小容量のパワーＭＯＳＦＥＴを選択することができるので、さらに装置の小型化および低コスト化を図ることができる。

図４は、図１に示した制御装置２０により実行されるプリチャージ処理のフローチャートである。図４を参照して、制御装置２０は、起動信号ＳＴに基づいて、負荷駆動装置１００の起動指示の有無を判定する（ステップＳ１０）。制御装置２０は、起動指示はないと判定すると（ステップＳ１０においてＮＯ）、一連の処理を終了する。

ステップＳ１０において負荷駆動装置１００の起動指示があったと判定されると（ステップＳ１０においてＹＥＳ）、制御装置２０は、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０のゲート電圧を算出する（ステップＳ２０）。具体的には、制御装置２０は、たとえば図３の特性図を用いて、上記の（１）式を満たし、かつ、パワーＭＯＳＦＥＴ４０の最大定格電力を超えない点Ｐ３に対応するゲート電圧ＶＧＳ３を算出する。

そして、制御装置２０は、その算出したゲート電圧をシステムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０のゲート端子へ出力するとともに、システムメインリレーＳＭＲ１をオンさせる（ステップＳ３０）。そうすると、システムメインリレーＳＭＲ１およびＳＭＲ３のパワーＭＯＳＦＥＴ４０を介して直流電源ＢからコンデンサＣへの充電が開始される。

コンデンサＣの充電が完了すると（ステップＳ４０においてＹＥＳ）、制御装置２０は、システムメインリレーＳＭＲ２をオンさせる（ステップＳ５０）。その後、制御装置２０は、パワーＭＯＳＦＥＴ４０へ出力していたゲート電圧を０にしてシステムメインリレーＳＭＲ３をオフさせ（ステップＳ６０）、一連のプリチャージ処理を終了する。

なお、上記においては、プリチャージ処理中、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０のゲート電圧は、ステップＳ２０において算出されたゲート電圧ＶＧＳ３に固定される。これに対して、ステップＳ４０においてコンデンサＣの充電が完了していないと判定されたとき（ステップＳ４０においてＮＯ）、制御装置２０は、再びステップＳ２０へ処理を戻し、パワーＭＯＳＦＥＴ４０のゲート電圧を逐次演算するようにしてもよい。

パワーＭＯＳＦＥＴ４０のゲート電圧を逐次演算する効果は以下のとおりである。再び図３を参照して、コンデンサＣの充電が進行すると、ドレイン電圧ＶＤＳとドレイン電流ＩＤとの関係は、点Ｐ３から実線ｋ３に沿ってドレイン電圧ＶＤＳが低下する方向に推移していくので、点線ｋ５で示される最大定格電力に対する余裕は大きくなる。そこで、パワーＭＯＳＦＥＴ４０のゲート電圧を逐次演算することにより、ドレイン電圧ＶＤＳとドレイン電流ＩＤとの関係を点線ｋ５で示される最大定格電力に沿うように推移させることができる（逐次算出されるゲート電圧ＶＧＳは徐々に上昇する。）。これにより、最大定格電力を超えない範囲でパワーＭＯＳＦＥＴ４０のドレイン電流ＩＤをできる限り大きくすることができ、プリチャージ処理の時間を短縮することができる。

以上のように、この実施の形態１によれば、突入電流を防止するための制限抵抗を廃止することができるので、低コストの電源制御装置を実現できる。また、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０の損失電力が最大定格電力を超えないようにパワーＭＯＳＦＥＴ４０のゲート電圧を制御するようにしたので、パワーＭＯＳＦＥＴ４０の過熱を防止することができる。

さらに、パワーＭＯＳＦＥＴ４０は、飽和領域で動作するので、パワーＭＯＳＦＥＴ４０に小容量のものを選定することができ、その結果、電源制御装置の小型化および低コスト化を図ることができる。

［実施の形態１の変形例］
図５は、この発明の実施の形態１の変形例による電源制御装置を備えた負荷駆動装置の全体ブロック図である。図５を参照して、この負荷駆動装置１００Ａは、図１に示した負荷駆動装置１００の構成において、システムメインリレーＳＭＲ３に代えてシステムメインリレーＳＭＲ３Ａを備える。システムメインリレーＳＭＲ３Ａは、図１に示したシステムメインリレーＳＭＲ３の構成において、パワーＭＯＳＦＥＴ４０に代えてバイポーラトランジスタ５０を含む。バイポーラトランジスタ５０は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）から成る。

図６は、図５に示したバイポーラトランジスタ５０の特性図である。図６を参照して、横軸は、バイポーラトランジスタ５０のコレクタ電圧ＶＣＥを示し、縦軸は、コレクタ電流ＩＣを示す。実線ｋ１１やｋ１２，ｋ１３で示される領域、すなわちコレクタ電流ＩＣがコレクタ電圧ＶＣＥにほとんど依存せずベース電圧ＶＢＥだけで定まる定電流特性を示す領域は、一般的に「活性領域」と称され、実線ｋ１４で示される領域、すなわちコレクタ電圧ＶＣＥとともにコレクタ電流ＩＣが大きく増加する領域は、一般的に「線形領域」（あるいは「飽和領域」）と称される。

点線ｋ１５は、バイポーラトランジスタ５０の最大定格電力を示す。点線ｋ１６は、プリチャージ処理開始時のコレクタ電圧ＶＣＥとコレクタ電流ＩＣとの関係を示す。点線ｋ１７は、比較として、バイポーラトランジスタに突入電流防止用の制限抵抗（抵抗値Ｒ）が直列に接続された場合のコレクタ電圧ＶＣＥとコレクタ電流ＩＣとの関係を示す。

図６に示されるように、バイポーラトランジスタ５０においても、図３に示したパワーＭＯＳＦＥＴ４０の場合と同様な電圧−電流特性を示す。したがって、プリチャージ処理開始時のコレクタ電流ＩＣが点Ｐ１３に対応する値になるようにバイポーラトランジスタ５０のベース電圧ＶＢＥをＶＢＥ３に設定するにより、バイポーラトランジスタ５０の損失電力を点線ｋ１５で示される最大定格電力以下に抑えることができ、バイポーラトランジスタ５０の破損を防止することができる。

また、バイポーラトランジスタ５０のベース電圧ＶＢＥをＶＢＥ３に設定することにより、バイポーラトランジスタ５０は活性領域で動作する。したがって、この実施の形態１の変形例においても、小容量のバイポーラトランジスタを選択することができるので、装置の小型化および低コスト化を図ることができる。

以上のように、この実施の形態１の変形例によっても、実施の形態１と同様の効果を得ることができる。

［実施の形態２］
図７は、この発明の実施の形態２による電源制御装置を備えた負荷駆動装置の全体ブロック図である。図７を参照して、この負荷駆動装置１００Ｂは、図１に示した実施の形態１における負荷駆動装置１００の構成において、温度センサ３０をさらに備え、制御装置２０に代えて制御装置２０Ａを備える。

温度センサ３０は、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０の近傍に配設され、パワーＭＯＳＦＥＴ４０の温度Ｔを検出して制御装置２０へ出力する。この温度センサ３０としては、たとえば、サーミスタなどを用いてパワーＭＯＳＦＥＴ４０の温度を検出するものであってもよいし、パワーＭＯＳＦＥＴ４０に近接してダイオードを配置し、ダイオードの端子間電圧が温度依存性を有することを利用して温度検出するものであってもよい。

制御装置２０Ａは、実施の形態１における制御装置２０と同様に、起動信号ＳＴを受けるとプリチャージ処理を実行する。ここで、制御装置２０Ａは、プリチャージ処理を開始すると、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０のゲート電圧ＶＧＳを最大電圧に設定するが、温度センサ３０によって検出されるパワーＭＯＳＦＥＴ４０の温度Ｔが上昇すると、その温度上昇に応じてゲート電圧ＶＧＳを低下させる。これにより、パワーＭＯＳＦＥＴ４０のドレイン電流ＩＤが抑えられ、パワーＭＯＳＦＥＴ４０の温度上昇が抑制される。なお、パワーＭＯＳＦＥＴ４０のゲート電圧ＶＧＳは、実施の形態１と同様に、信号ＳＥ３としてパワーＭＯＳＦＥＴ４０に与えられる。

図８は、図７に示した制御装置２０Ａにより制御されるパワーＭＯＳＦＥＴ４０のゲート電圧を示す。図８を参照して、制御装置２０Ａは、パワーＭＯＳＦＥＴ４０の温度Ｔがその温度上昇を示す温度Ｔ０を超えると、温度Ｔの上昇に応じてパワーＭＯＳＦＥＴ４０のゲート電圧ＶＧＳを最大電圧Ｖ０から低下させる。なお、この最大電圧Ｖ０は、図３に示したパワーＭＯＳＦＥＴ４０の特性図で示せば、点Ｐ２に対応するゲート電圧ＶＧＳ２に相当する。

図９は、図７に示した制御装置２０Ａにより実行されるプリチャージ処理のフローチャートである。図９を参照して、このフローチャートに示される処理構造は、図４に示した処理構造において、ステップＳ２０に代えてステップＳ２２，Ｓ２４を含む。すなわち、ステップＳ１０において負荷駆動装置１００Ｂの起動指示があったと判定されると（ステップＳ１０においてＹＥＳ）、制御装置２０Ａは、温度センサ３０によって検出されるシステムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０の温度Ｔを温度センサ３０から取得する（ステップＳ２２）。

そして、制御装置２０Ａは、温度センサ３０から取得したパワーＭＯＳＦＥＴ４０の温度Ｔに基づいて、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０のゲート電圧ＶＧＳを算出する（ステップＳ２４）。具体的には、たとえば図８に示したパワーＭＯＳＦＥＴ４０の温度Ｔとゲート電圧ＶＧＳとの関係を予めマップ化しておき、制御装置２０Ａは、そのマップを用いて、温度センサ３０からの温度Ｔに基づいてゲート電圧ＶＧＳを算出する。そして、制御装置２０Ａは、ステップＳ３０へ処理を進める。

なお、プリチャージ処理中、制御装置２０Ａは、温度センサ３０からの温度Ｔに基づいてゲート電圧ＶＧＳを逐次算出する。すなわち、ステップＳ４０においてコンデンサＣの充電が完了していないと判定されると（ステップＳ４０においてＮＯ）、制御装置２０Ａは、ステップＳ２２へ処理を戻す。

なお、上記においては、プリチャージ用の半導体トランジスタにパワーＭＯＳＦＥＴ４０を用いたが、実施の形態１に対するその変形例のように、パワーＭＯＳＦＥＴ４０に代えてバイポーラトランジスタ５０を用いてもよい。

以上のように、この実施の形態２によれば、突入電流を防止するための制限抵抗を廃止し、プリチャージ用リレーとして用いられるパワーＭＯＳＦＥＴ４０の温度が上昇したときはパワーＭＯＳＦＥＴ４０に流れる電流量が減少するようにパワーＭＯＳＦＥＴ４０のゲート電圧を制御するようにしたので、パワーＭＯＳＦＥＴ４０の過熱を確実に防止することができる。

［実施の形態３］
実施の形態２では、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０の温度が上昇すると、その温度上昇に応じてパワーＭＯＳＦＥＴ４０のゲート電圧ＶＧＳを低下させるものとしたが、この実施の形態３では、パワーＭＯＳＦＥＴ４０の温度が上昇するとパワーＭＯＳＦＥＴ４０をオン／オフさせ、かつ、パワーＭＯＳＦＥＴ４０の温度上昇に応じてパワーＭＯＳＦＥＴ４０のオンデューティーを小さくする。

この実施の形態３における負荷駆動装置の全体構成は、図７に示した実施の形態２における負荷駆動装置１００Ｂと同じである。

図１０は、この実施の形態３における制御装置２０Ｂにより制御されるパワーＭＯＳＦＥＴ４０のオンデューティーＤ＿ＯＮを示す。図１０を参照して、制御装置２０Ｂは、パワーＭＯＳＦＥＴ４０の温度Ｔがその温度上昇を示す温度Ｔ０を超えると、パワーＭＯＳＦＥＴ４０を流れる平均電流量が減少するように、パワーＭＯＳＦＥＴ４０をスイッチング制御する。ここで、制御装置２０Ｂは、パワーＭＯＳＦＥＴ４０の温度上昇に応じて、パワーＭＯＳＦＥＴ４０のオンデューティーＤ＿ＯＮを低下させる。

図１１は、この実施の形態３における制御装置２０Ｂにより実行されるプリチャージ処理のフローチャートである。図１１を参照して、このフローチャートに示される処理構造は、図９に示した処理構造において、ステップＳ２４，Ｓ３０に代えてそれぞれステップＳ２６，Ｓ３２を含む。すなわち、制御装置２０Ｂは、ステップＳ２２においてシステムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０の温度Ｔを温度センサ３０から取得すると、温度センサ３０から取得したパワーＭＯＳＦＥＴ４０の温度に基づいて、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０のオンデューティーＤ＿ＯＮを算出する（ステップＳ２６）。具体的には、たとえば図１０に示したパワーＭＯＳＦＥＴ４０の温度ＴとオンデューティーＤ＿ＯＮとの関係を予めマップ化しておき、制御装置２０Ｂは、そのマップを用いて、温度センサ３０からの温度Ｔに基づいてオンデューティーＤ＿ＯＮを算出する。

パワーＭＯＳＦＥＴ４０のオンデューティーＤ＿ＯＮが算出されると、制御装置２０Ｂは、その算出したオンデューティーＤ＿ＯＮでパワーＭＯＳＦＥＴ４０をスイッチング制御するとともに、システムメインリレーＳＭＲ１をオンさせる（ステップＳ３２）。そして、制御装置２０Ｂは、ステップＳ４０へ処理を進める。

なお、プリチャージ処理中、制御装置２０Ｂは、温度センサ３０からの温度Ｔに基づいてパワーＭＯＳＦＥＴ４０のオンデューティーＤ＿ＯＮを逐次算出する。すなわち、ステップＳ４０においてコンデンサＣの充電が完了していないと判定されると（ステップＳ４０においてＮＯ）、制御装置２０Ｂは、ステップＳ２２へ処理を戻す。

なお、上記においても、プリチャージ用の半導体トランジスタにパワーＭＯＳＦＥＴ４０を用いたが、実施の形態１に対するその変形例のように、パワーＭＯＳＦＥＴ４０に代えてバイポーラトランジスタ５０を用いてもよい。

以上のように、この実施の形態３によれば、突入電流を防止するための制限抵抗を廃止し、プリチャージ用リレーとして用いられるパワーＭＯＳＦＥＴ４０の温度が上昇したときはパワーＭＯＳＦＥＴ４０に流れる平均電流量が減少するようにパワーＭＯＳＦＥＴ４０をスイッチング制御するようにしたので、パワーＭＯＳＦＥＴ４０の過熱を確実に防止することができる。

なお、上記の各実施の形態においては、プリチャージ処理用のシステムメインリレーＳＭＲ３は、直流電源Ｂの負極に接続されるシステムメインリレーＳＭＲ２に並列に接続されるものとしたが、直流電源Ｂの正極に接続されるシステムメインリレーＳＭＲ１に並列に接続してもよい。

なお、上記において、システムメインリレーＳＭＲ１またはＳＭＲ２は、この発明における「リレー」に対応し、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０またはシステムメインリレーＳＭＲ３Ａのバイポーラトランジスタ５０は、この発明における「半導体スイッチング素子」に対応する。また、コンデンサＣ、インバータ１０およびモータジェネレータＭＧは、この発明における「負荷装置」を形成し、制御装置２０，２０Ａ，２０Ｂは、この発明における「制御手段」に対応する。そして、直流電源Ｂ、システムメインリレーＳＭＲ１〜ＳＭＲ３（またはＳＭＲ３Ａ）および制御装置２０（または２０Ａ，２０Ｂ）は、この発明における「電源制御装置」を形成する。また、温度センサ３０は、この発明における「温度検出手段」に対応する。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明の実施の形態１による電源制御装置を備えた負荷駆動装置の全体ブロック図である。プリチャージ処理が実行されているときの電源制御装置の等価回路図である。図１に示すパワーＭＯＳＦＥＴの特性図である。図１に示す制御装置により実行されるプリチャージ処理のフローチャートである。この発明の実施の形態１の変形例による電源制御装置を備えた負荷駆動装置の全体ブロック図である。図５に示すバイポーラトランジスタの特性図である。この発明の実施の形態２による電源制御装置を備えた負荷駆動装置の全体ブロック図である。図７に示す制御装置により制御されるパワーＭＯＳＦＥＴのゲート電圧を示した図である。図７に示す制御装置により実行されるプリチャージ処理のフローチャートである。この実施の形態３における制御装置により制御されるパワーＭＯＳＦＥＴのオンデューティーを示した図である。この実施の形態３における制御装置により実行されるプリチャージ処理のフローチャートである。従来の電源制御装置を備えた負荷駆動装置の全体ブロック図である。

符号の説明

１０インバータ、２０，２０Ａ，２０Ｂ制御装置、３０温度センサ、４０パワーＭＯＳＦＥＴ、５０バイポーラトランジスタ、１００，１００Ａ，１００Ｂ負荷駆動装置、Ｂ直流電源、ＳＭＲ１〜ＳＭＲ３，ＳＭＲ３Ａシステムメインリレー、Ｄダイオード、Ｃコンデンサ、ＰＬ電源ライン、ＳＬ接地ライン、ＭＧモータジェネレータ、ＲＢ抵抗。

Claims

直流電源と、
前記直流電源の一方の極と負荷装置との間に設けられるリレーと、
前記リレーに並列に接続される半導体スイッチング素子と、
前記リレーをオンさせる前に、導通状態に維持された前記半導体スイッチング素子を介した連続的な電流供給によって前記直流電源から前記負荷装置へ電荷を供給するプリチャージ処理を実行する制御手段とを備え、
前記半導体スイッチング素子は、電界効果トランジスタから成り、
前記制御手段は、前記プリチャージ処理の実行時、前記半導体スイッチング素子の損失電力が前記半導体スイッチング素子の最大定格電力を超えないように前記半導体スイッチング素子の電流を制限するような、前記電界効果トランジスタが飽和領域で動作する電圧範囲内で前記電界効果トランジスタのゲート電圧を制御する、電源制御装置。
前記制御手段は、前記プリチャージ処理の進行に伴って、前記半導体スイッチング素子の電流制限を緩和する方向に、前記半導体スイッチング素子の制御電圧を徐々に変化させる、請求項１記載の電源制御装置。
直流電源と、
前記直流電源の一方の極と負荷装置との間に設けられるリレーと、
前記リレーに並列に接続される半導体スイッチング素子と、
前記リレーをオンさせる前に、導通状態に維持された前記半導体スイッチング素子を介した連続的な電流供給によって前記直流電源から前記負荷装置へ電荷を供給するプリチャージ処理を実行する制御手段とを備え、
前記半導体スイッチング素子は、バイポーラトランジスタから成り、
前記制御手段は、前記プリチャージ処理の実行時、前記半導体スイッチング素子の損失電力が前記半導体スイッチング素子の最大定格電力を超えないように前記半導体スイッチング素子の電流を制限するような、前記バイポーラトランジスタが活性領域で動作する電圧範囲内で前記バイポーラトランジスタのベース電圧を制御し、
前記制御手段は、前記プリチャージ処理の進行に伴って、前記半導体スイッチング素子の電流制限を緩和する方向に、前記ベース電圧を徐々に変化させる、電源制御装置。