JP2013045847A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2013045847A JP2013045847A JP2011181785A JP2011181785A JP2013045847A JP 2013045847 A JP2013045847 A JP 2013045847A JP 2011181785 A JP2011181785 A JP 2011181785A JP 2011181785 A JP2011181785 A JP 2011181785A JP 2013045847 A JP2013045847 A JP 2013045847A
- Authority
- JP
- Japan
- Prior art keywords
- flexible printed
- printed circuit
- circuit board
- switching element
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】素子モジュールを制御装置などと電気的に接続するための接続基板を、半導体モジュール内の空間に適切に配置して、小型化できる半導体モジュールが求められる。
【解決手段】ヒートスプレッダ上にスイッチング素子及びダイオードが配置された素子モジュールを複数備える半導体モジュールであって、スイッチング素子とダイオードとを結ぶ方向を第一方向とし、当該第一方向と交差する方向を第二方向として、複数の前記素子モジュールが第二方向に沿って配置されていると共に、第二方向に隣接する２つの素子モジュール間に絶縁領域が設けられ、各素子モジュールに備えられたフレキシブルプリント基板は、第一方向に延びると共に、前記第二方向に前記絶縁領域を跨ぐように配置されている半導体モジュール。
【選択図】図１
【解決手段】ヒートスプレッダ上にスイッチング素子及びダイオードが配置された素子モジュールを複数備える半導体モジュールであって、スイッチング素子とダイオードとを結ぶ方向を第一方向とし、当該第一方向と交差する方向を第二方向として、複数の前記素子モジュールが第二方向に沿って配置されていると共に、第二方向に隣接する２つの素子モジュール間に絶縁領域が設けられ、各素子モジュールに備えられたフレキシブルプリント基板は、第一方向に延びると共に、前記第二方向に前記絶縁領域を跨ぐように配置されている半導体モジュール。
【選択図】図１
Description
本発明は、ヒートスプレッダ上にスイッチング素子及びダイオードが配置された素子モジュールを複数備える半導体モジュールに関する。
上記のような半導体モジュールに関して、例えば下記の特許文献１には、金属部材からなるヒートスプレッダ上に半導体素子やチップ部品等の電子部品が半田で接合された素子モジュールをセラミック基板上に複数備える技術が開示されている。半導体モジュールには、電子部品を制御装置などと電気的に接続するための接続基板（電極）が備えられており、電子部品と接続基板とがワイヤボンディングにより電気的に接続されている。
しかしながら、接続基板は、素子モジュールに対してヒートスプレッダの平面に平行な方向に離間して配置されており、半導体モジュール内において素子モジュールの周囲に接続基板を配置するための空間を確保する必要があり、当該空間分だけ半導体モジュールを小型化できない問題があった。
そこで、素子モジュールを制御装置などと電気的に接続するための接続基板を、半導体モジュール内の空間に適切に配置して、小型化できる半導体モジュールが求められる。
本発明に係る、ヒートスプレッダ上にスイッチング素子及びダイオードが配置された素子モジュールを複数備える半導体モジュールの特徴構成は、前記素子モジュールのそれぞれにおける前記スイッチング素子と前記ダイオードとを結ぶ方向を第一方向とし、当該第一方向と交差する方向を第二方向として、複数の前記素子モジュールが前記第二方向に沿って並ぶように配置されていると共に、前記第二方向に隣接する２つの前記素子モジュール間に絶縁距離を確保するための絶縁領域が設けられ、前記素子モジュールのそれぞれが、前記スイッチング素子に電気的に接続されるフレキシブルプリント基板を備え、前記フレキシブルプリント基板は、前記第一方向に延びると共に、前記第二方向に前記絶縁領域を跨ぐように配置されている点にある。
上記の特徴構成によれば、隣接する２つの素子モジュール間に設けられた絶縁距離を確保するための絶縁領域を有効利用して、フレキシブルプリント基板を配置することができる。また、素子モジュールは、第二方向に隣接するように配置されているので、絶縁領域は第一方向に延びるように配置される。この第一方向に延びる絶縁領域に合わせて、フレキシブルプリント基板を第一方向に延びるように配置しているので、絶縁領域の有効利用度を高めることができる。以上により、デッドスペースとなる絶縁領域を有効してフレキシブルプリント基板を配置することができるので、半導体モジュールを全体として小型化することが容易となる。
ここで、前記素子モジュールは、前記第二方向視で前記ダイオードと重複する位置であって、前記ヒートスプレッダ上に配置された電極を備え、前記フレキシブルプリント基板は、前記第一方向視で前記電極と重複する位置であって、前記第二方向視で前記スイッチング素子と重複する位置に配置されていると好適である。
なお、本願において、２つの部材の配置に関して、「所定方向視で重複する」とは、当該所定方向を視線方向として当該視線方向に直交する各方向に視点を移動させた場合に、２つの部材が重なって見える視点が少なくとも一部の領域に存在することを指す。
上記の構成によれば、フレキシブルプリント基板は、スイッチング素子に対して第二方向のいずれかの側であって、電極に対して第一方向のいずれかの側に設けられたヒートスプレッダ上の空き領域も有効利用して配置することできる。よって、上記絶縁領域に加えて、ヒートスプレッダ上の空き領域も有効利用してフレキシブルプリント基板を配置することができる。これにより、第二方向に幅の広いフレキシブルプリント基板を配置することが容易になる。例えば、フレキシブルプリント基板に備えられる電線の数を増やすことができ、高機能のスイッチング素子に対応したフレキシブルプリント基板を配置することが容易になる。
ここで、前記スイッチング素子は、素子本体と、複数の素子側接続端子と、を備え、前記フレキシブルプリント基板は、複数の前記素子側接続端子にそれぞれ接続される複数の基板側接続端子を備え、複数の前記素子側接続端子が、前記素子本体に対して接続対象の前記フレキシブルプリント基板側において前記第一方向に沿って並ぶように配置され、複数の前記基板側接続端子が、前記フレキシブルプリント基板上において前記第一方向に沿って並ぶように配置されていると好適である。
この構成によれば、各素子側接続端子は、接続対象のフレキシブルプリント基板が配置される側の領域に、第一方向に沿って配置されているので、各素子側接続端子と、フレキシブルプリント基板との距離を最小限にすることができる。また、各基板側接続端子は、第一方向に沿って配置されるので、各素子側接続端子に対応する第一方向の位置で配置されることができる。よって、接続端子間を接続するワイヤ線などの接続部材の長さを最小限にすることができるとともに、各接続部材間の第一方向の絶縁距離を適切なものとすることができる。
本発明の実施形態について図面を参照して説明する。
半導体モジュール１４は、図１及び図２に示すように、ヒートスプレッダ１０上にスイッチング素子１１及びダイオード１２が配置された素子モジュール１３を複数備えている。なお、図１は、半導体モジュール１４を、スイッチング素子１１及びダイオード１２などが配置されるヒートスプレッダ１０の搭載面１８の上方Ｚから見た平面図であり、図２は、半導体モジュール１４を、ヒートスプレッダ１０の搭載面１８の斜め上方Ｚから見た斜視図である。なお、図２には、フレキシブルプリント基板１５が、図１に示す第一方向一方側Ｘ１に延びている状態から、ヒートスプレッダ１０の第一方向一方側Ｘ１の端部付近で、上方Ｚに延びるように曲げられている例を示している。ここで、上方Ｚは、ヒートスプレッダ１０の搭載面１８の法線方向に沿って、ヒートスプレッダ１０からスイッチング素子１１に向かう方向である。
半導体モジュール１４は、図１及び図２に示すように、ヒートスプレッダ１０上にスイッチング素子１１及びダイオード１２が配置された素子モジュール１３を複数備えている。なお、図１は、半導体モジュール１４を、スイッチング素子１１及びダイオード１２などが配置されるヒートスプレッダ１０の搭載面１８の上方Ｚから見た平面図であり、図２は、半導体モジュール１４を、ヒートスプレッダ１０の搭載面１８の斜め上方Ｚから見た斜視図である。なお、図２には、フレキシブルプリント基板１５が、図１に示す第一方向一方側Ｘ１に延びている状態から、ヒートスプレッダ１０の第一方向一方側Ｘ１の端部付近で、上方Ｚに延びるように曲げられている例を示している。ここで、上方Ｚは、ヒートスプレッダ１０の搭載面１８の法線方向に沿って、ヒートスプレッダ１０からスイッチング素子１１に向かう方向である。
素子モジュール１３のそれぞれにおけるスイッチング素子１１とダイオード１２とを結ぶ方向を第一方向Ｘとし、第一方向Ｘと交差する方向を第二方向Ｙとしている。本実施形態では、第二方向Ｙは、第一方向Ｘと直交するように設定されている。なお、第二方向Ｙは、第一方向Ｘと直交しないように設定されてもよい。また、第一方向Ｘ及び第二方向Ｙは、スイッチング素子１１及びダイオード１２などが配置されるヒートスプレッダ１０の搭載面１８と平行にされている。
複数の素子モジュール１３は、第二方向Ｙに沿って並ぶように配置されていると共に、第二方向Ｙに隣接する２つの素子モジュール１３間に絶縁距離Ｄ１を確保するための絶縁領域Ａ１が設けられている。素子モジュール１３のそれぞれは、スイッチング素子１１に電気的に接続されるフレキシブルプリント基板１５を備えている。そして、フレキシブルプリント基板１５は、第一方向Ｘに延びると共に、第二方向Ｙに絶縁領域Ａ１を跨ぐように配置されている。
以下で、本実施形態に係る半導体モジュール１４について、詳細に説明する。
以下で、本実施形態に係る半導体モジュール１４について、詳細に説明する。
１．半導体モジュール１４の構成
１−１．回路構成
図３に素子モジュールの回路構成を示す。
本実施形態では、スイッチング素子１１は、ＩＧＢＴ素子（Insulated Gate Bipolar Transistor）３７とされている。なお、スイッチング素子１１は、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)等とされてもよい。また、ダイオード１２は、ＦＷＤ（Free Wheel Diode）として機能する。
スイッチング素子１１のコレクタ接続端子３５は、ダイオード１２のカソード接続端子４２及びコレクタ電極部材１６と、ヒートスプレッダ１０を介して電気的に接続されている。スイッチング素子１１のエミッタ接続端子３６は、ダイオード１２のアノード接続端子４１と、エミッタ電極部材１７を介して電気的に接続されている。そして、素子モジュール１３のコレクタ電極部材１６及びエミッタ電極部材１７は、外部の直流電源又は電気負荷などに接続される。なお、コレクタ電極部材１６が、本発明における「電極」に相当する。
１−１．回路構成
図３に素子モジュールの回路構成を示す。
本実施形態では、スイッチング素子１１は、ＩＧＢＴ素子（Insulated Gate Bipolar Transistor）３７とされている。なお、スイッチング素子１１は、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)等とされてもよい。また、ダイオード１２は、ＦＷＤ（Free Wheel Diode）として機能する。
スイッチング素子１１のコレクタ接続端子３５は、ダイオード１２のカソード接続端子４２及びコレクタ電極部材１６と、ヒートスプレッダ１０を介して電気的に接続されている。スイッチング素子１１のエミッタ接続端子３６は、ダイオード１２のアノード接続端子４１と、エミッタ電極部材１７を介して電気的に接続されている。そして、素子モジュール１３のコレクタ電極部材１６及びエミッタ電極部材１７は、外部の直流電源又は電気負荷などに接続される。なお、コレクタ電極部材１６が、本発明における「電極」に相当する。
スイッチング素子１１は、コレクタ接続端子３５とエミッタ接続端子３６との間の通電をオンオフ制御するためのゲート接続端子３０と、ゲート接続端子３０に対応するグランド接続端子３１と、を備えている。また、本実施形態に係わるスイッチング素子１１は、過電流防止のために、スイッチング素子１１を流れる電流を検出するための電流センス回路３９と、オーバーヒート防止のために、スイッチング素子１１の温度を検出するための温度検出ダイオード３８と、を一体的に備えている。そして、スイッチング素子１１は、電流センス回路３９の電流センス接続端子３２と、温度検出ダイオード３８のアノード接続端子３３及びカソード接続端子３４と、を備えている。これら複数の接続端子３０〜３４が、本発明における複数の素子側接続端子に相当する。以下では、これらをまとめて素子側接続端子部２１と呼ぶ。
スイッチング素子１１の制御用の接続端子３０〜３４は、フレキシブルプリント基板１５及びワイヤ線６０などを介して、スイッチング素子１１をオンオフ制御するための制御装置７０に電気的に接続される。より詳細には、スイッチング素子１１の素子側接続端子部２１の各接続端子３０〜３４は、ワイヤ線６０を用いたワイヤボンディングにより、フレキシブルプリント基板１５の各接続端子５０〜５４に、電気的に接続される。これら複数の接続端子５０〜５４が、本発明における複数の基板側接続端子に相当する。以下では、これらをまとめて基板側接続端子部２２と呼ぶ。フレキシブルプリント基板１５は、各接続端子５０〜５４から延びる電線６１を備えており、各電線６１は、接続端子５０〜５４の反対側で制御装置７０に電気的に接続される。
本実施形態では、半導体モジュール１４は、図４に示すように、三相交流モータＭＧを駆動するインバータ回路を構成しており、６つの素子モジュール１３を備えている。三相交流モータＭＧのＵ相コイルに接続されるＵ相アーム８０は、上アームの素子モジュール８３及び下アームの素子モジュール８４からなり、Ｖ相コイルに接続されるＶ相アーム８１は、上アームの素子モジュール８５及び下アームの素子モジュール８６からなり、Ｗ相コイルに接続されるＷ相アーム８２は、上アームの素子モジュール８７及び下アームの素子モジュール８８からなる。半導体モジュール１４の正極９０と負極９１は、図示しない直流電源に接続される。
１−２．配置構成
まず、素子モジュール１３の配置構成について説明する。
図１及び図２に示すように、素子モジュール１３は、ヒートスプレッダ１０の搭載面１８上に、スイッチング素子１１及びダイオード１２などが配置されて構成されている。ヒートスプレッダ１０は、導電性の材料（銅やアルミニウム等の金属材料）が用いられている。
まず、素子モジュール１３の配置構成について説明する。
図１及び図２に示すように、素子モジュール１３は、ヒートスプレッダ１０の搭載面１８上に、スイッチング素子１１及びダイオード１２などが配置されて構成されている。ヒートスプレッダ１０は、導電性の材料（銅やアルミニウム等の金属材料）が用いられている。
素子モジュール１３のそれぞれが、スイッチング素子１１に電気的に接続されるフレキシブルプリント基板１５を備えている。
複数の素子モジュール１３は、第二方向Ｙに沿って並ぶように配置されていると共に、第二方向Ｙに隣接する２つの素子モジュール１３間に絶縁距離Ｄ１を確保するための絶縁領域Ａ１が設けられている。
フレキシブルプリント基板１５は、第二方向Ｙに絶縁領域Ａ１を跨ぐように配置されている。また、フレキシブルプリント基板１５は、第一方向Ｘに延びるように配置されている。よって、絶縁領域Ａ１を有効利用して、フレキシブルプリント基板１５を配置することができている。また、素子モジュール１３は、第二方向Ｙに隣接するように配置されているので、絶縁領域Ａ１は第一方向Ｘに延びている。この第一方向Ｘに延びる絶縁領域Ａ１に合わせて、フレキシブルプリント基板１５が第一方向Ｘに延びるように配置されているので、絶縁領域Ａ１の有効利用度を高めることができている。
複数の素子モジュール１３は、第二方向Ｙに沿って並ぶように配置されていると共に、第二方向Ｙに隣接する２つの素子モジュール１３間に絶縁距離Ｄ１を確保するための絶縁領域Ａ１が設けられている。
フレキシブルプリント基板１５は、第二方向Ｙに絶縁領域Ａ１を跨ぐように配置されている。また、フレキシブルプリント基板１５は、第一方向Ｘに延びるように配置されている。よって、絶縁領域Ａ１を有効利用して、フレキシブルプリント基板１５を配置することができている。また、素子モジュール１３は、第二方向Ｙに隣接するように配置されているので、絶縁領域Ａ１は第一方向Ｘに延びている。この第一方向Ｘに延びる絶縁領域Ａ１に合わせて、フレキシブルプリント基板１５が第一方向Ｘに延びるように配置されているので、絶縁領域Ａ１の有効利用度を高めることができている。
本実施形態では、ヒートスプレッダ１０は、平面視（上方Ｚ視）で矩形状であって一定厚さの板状に形成されている。ここでは、ヒートスプレッダ１０の搭載面１８は、長方形状に形成されており、搭載面１８の長辺が、第一方向Ｘに沿って配置され、短辺が第二方向Ｙに沿って配置されている。複数のヒートスプレッダ１０の搭載面１８の長辺は、互いに平行になるように配置されると共に、複数のヒートスプレッダ１０の搭載面１８の第一方向一方側Ｘ１又は他方側Ｘ２の短辺は、互いに同一線上に配置されている。
よって、絶縁領域Ａ１は、絶縁距離Ｄ１の短辺と、搭載面１８の長辺とからなる長方形状の領域であり、第一方向Ｘに延びている。そこで、本実施形態では、フレキシブルプリント基板１５を、第一方向Ｘに延びるように配置している。
よって、絶縁領域Ａ１は、絶縁距離Ｄ１の短辺と、搭載面１８の長辺とからなる長方形状の領域であり、第一方向Ｘに延びている。そこで、本実施形態では、フレキシブルプリント基板１５を、第一方向Ｘに延びるように配置している。
本実施形態では、６つの素子モジュール１３が、図２の例に示すように、第二方向Ｙに沿って直列に配置されている。なお、第二方向Ｙに沿って直列に配置される素子モジュール１３の数は、２つ以上であれば任意の数とすることができる。
なお、図２に示す例では、フレキシブルプリント基板１５は、電気的に接続される素子モジュール１３の第二方向一方側Ｙ１に配置されている。このため、直列配置された複数の素子モジュール１３の内、第二方向一方側Ｙ１の端に配置された素子モジュール１３に接続されたフレキシブルプリント基板１５は、隣接する素子モジュール１３に跨るように配置されていない。この場合でも、フレキシブルプリント基板１５は、後述するように、スイッチング素子１１に対して第二方向一方側Ｙ１の搭載面１８の空き領域、及びベースプレート７２の上方の空き空間を有効利用して配置されている。
本実施形態では、素子モジュール１３（ヒートスプレッダ１０）は、図２に示すように、絶縁シート７１を介してベースプレート７２の搭載面上に、第二方向Ｙに沿って並ぶように配置されている。ベースプレート７２は、板状の部材であり、銅やアルミニウム等の金属材料で形成され、搭載面とは反対側の面に、放熱フィン（不図示）などの放熱部が備えられる。絶縁シート７１は、電気的絶縁性及び熱伝導性の双方を備えるシート状部材で構成され、本例では樹脂製のシート部材とされている。本例では、絶縁シート７１は、熱圧着によりベースプレート７２の搭載面とヒートスプレッダ１０の下面とを接着固定している。なお、絶縁シート７１又はベースプレート７２は、素子モジュール１３毎に複数備えられるなど、複数に分割されて備えられてもよい。
次に、ヒートスプレッダ１０の搭載面１８上に配置されるスイッチング素子１１、ダイオード１２及びコレクタ電極部材１６について詳細に説明する。
スイッチング素子１１は、平面視（上方Ｚ視）で矩形状であって一定厚さの板状に形成されており、上面にエミッタ接続端子３６を備え、下面にコレクタ接続端子３５を備えている。また、ダイオード１２は、平面視（上方Ｚ視）で矩形状であって一定厚さの板状に形成されており、上面にアノード接続端子４１を備え、下面にカソード接続端子４２を備えている。
スイッチング素子１１の下面（コレクタ接続端子３５）、ダイオード１２の下面（カソード接続端子４２）、及びコレクタ電極部材１６は、後述する配置で、ヒートスプレッダ１０の搭載面１８に半田接合されて、電気的に接続されると共に伝熱可能にされている。また、エミッタ電極部材１７は、スイッチング素子１１の上面（エミッタ接続端子３６）からダイオード１２の上面（アノード接続端子４１）までを跨ぐように配置されると共に両者に半田接合されて、両者を電気的に接続している。
本実施形態では、コレクタ電極部材１６は、直方体状に形成されており、エミッタ電極部材１７は、Ｃ字状に形成されている。なお、エミッタ電極部材１７は、複数の部材から構成されてもよい。
コレクタ電極部材１６及びエミッタ電極部材１７は、大電流高電圧用の接続端子であり、複数の素子モジュール１３の間において不図示の銅板（バスバー）などにより互いに接続され、或いは正極９０又は負極９１と電気的に接続されて、図４に示すインバータ回路のような回路が形成される。
スイッチング素子１１は、平面視（上方Ｚ視）で矩形状であって一定厚さの板状に形成されており、上面にエミッタ接続端子３６を備え、下面にコレクタ接続端子３５を備えている。また、ダイオード１２は、平面視（上方Ｚ視）で矩形状であって一定厚さの板状に形成されており、上面にアノード接続端子４１を備え、下面にカソード接続端子４２を備えている。
スイッチング素子１１の下面（コレクタ接続端子３５）、ダイオード１２の下面（カソード接続端子４２）、及びコレクタ電極部材１６は、後述する配置で、ヒートスプレッダ１０の搭載面１８に半田接合されて、電気的に接続されると共に伝熱可能にされている。また、エミッタ電極部材１７は、スイッチング素子１１の上面（エミッタ接続端子３６）からダイオード１２の上面（アノード接続端子４１）までを跨ぐように配置されると共に両者に半田接合されて、両者を電気的に接続している。
本実施形態では、コレクタ電極部材１６は、直方体状に形成されており、エミッタ電極部材１７は、Ｃ字状に形成されている。なお、エミッタ電極部材１７は、複数の部材から構成されてもよい。
コレクタ電極部材１６及びエミッタ電極部材１７は、大電流高電圧用の接続端子であり、複数の素子モジュール１３の間において不図示の銅板（バスバー）などにより互いに接続され、或いは正極９０又は負極９１と電気的に接続されて、図４に示すインバータ回路のような回路が形成される。
本実施形態では、図１に示すように、コレクタ電極部材１６は、第二方向Ｙ視でダイオード１２と重複する位置であって、ヒートスプレッダ１０の搭載面１８上に配置されている。また、フレキシブルプリント基板１５は、第一方向Ｘ視でコレクタ電極部材１６と重複する位置であって、第二方向Ｙ視でスイッチング素子１１と重複する位置に配置されている。ここで、「重複」は、一部重複と全部重複の双方を含む。本実施形態では、コレクタ電極部材１６の一部が、第二方向Ｙ視でダイオード１２の一部と重複する位置に配置されている。フレキシブルプリント基板１５の一部が、第一方向Ｘ視でコレクタ電極部材１６の一部と重複する位置であって、第二方向Ｙ視でスイッチング素子１１の一部と重複する位置に配置されている。
以下で、スイッチング素子１１、ダイオード１２、コレクタ電極部材１６、及びフレキシブルプリント基板１５の配置について詳細に説明する。
本実施形態では、スイッチング素子１１及びダイオード１２は、搭載面１８の各辺との間に所定以上の間隔を空けると共に、互いに所定間隔を空けて搭載面１８に配置されている。この搭載面１８の各辺との間に設けられる所定間隔によって、スイッチング素子１１又はダイオード１２が発した熱がヒートスプレッダ１０内を放射状に拡散するように構成され、高い放熱性能が実現されている。
スイッチング素子１１は、搭載面１８の第一方向一方側Ｘ１に寄って配置され、ダイオード１２は、搭載面１８の第一方向他方側Ｘ２に寄って配置されている。スイッチング素子１１及びダイオード１２の各辺は、第一方向Ｘ又は第二方向Ｙに沿って配置されている。
スイッチング素子１１は、熱拡散のために、搭載面１８の第一方向一方側Ｘ１、並びに第二方向一方側Ｙ１及び他方側Ｙ２の各辺との間に所定の間隔を空けて配置されている。
ダイオード１２は、熱拡散のために、搭載面１８の第一方向他方側Ｘ２、並びに第二方向一方側Ｙ１及び他方側Ｙ２の各辺との間に所定の間隔を空けて配置されている。
また、スイッチング素子１１及びダイオード１２は、熱拡散のために、第一方向Ｘに互いに所定の間隔を空けて配置されている。
本実施形態では、スイッチング素子１１及びダイオード１２は、搭載面１８の各辺との間に所定以上の間隔を空けると共に、互いに所定間隔を空けて搭載面１８に配置されている。この搭載面１８の各辺との間に設けられる所定間隔によって、スイッチング素子１１又はダイオード１２が発した熱がヒートスプレッダ１０内を放射状に拡散するように構成され、高い放熱性能が実現されている。
スイッチング素子１１は、搭載面１８の第一方向一方側Ｘ１に寄って配置され、ダイオード１２は、搭載面１８の第一方向他方側Ｘ２に寄って配置されている。スイッチング素子１１及びダイオード１２の各辺は、第一方向Ｘ又は第二方向Ｙに沿って配置されている。
スイッチング素子１１は、熱拡散のために、搭載面１８の第一方向一方側Ｘ１、並びに第二方向一方側Ｙ１及び他方側Ｙ２の各辺との間に所定の間隔を空けて配置されている。
ダイオード１２は、熱拡散のために、搭載面１８の第一方向他方側Ｘ２、並びに第二方向一方側Ｙ１及び他方側Ｙ２の各辺との間に所定の間隔を空けて配置されている。
また、スイッチング素子１１及びダイオード１２は、熱拡散のために、第一方向Ｘに互いに所定の間隔を空けて配置されている。
本実施形態では、ダイオード１２はスイッチング素子１１と比べて配置面積が小さいため、ダイオード１２が配置されている側の搭載面１８に、コレクタ電極部材１６を配置する領域を設けることができる。
よって、コレクタ電極部材１６は、第二方向Ｙ視でダイオード１２と重複する位置であって、ヒートスプレッダ１０の搭載面１８上に配置されている。
本実施形態では、コレクタ電極部材１６の配置のために、ダイオード１２は、第二方向他方側Ｙ２に寄って配置されており、搭載面１８の第二方向一方側Ｙ１の辺との間隔は、搭載面１８の第二方向他方側Ｙ２の辺との間隔よりも広くなっている。
コレクタ電極部材１６は、ダイオード１２に対して第二方向一方側Ｙ１の搭載面１８の空き領域に、ダイオード１２と所定間隔を空けて配置されている。コレクタ電極部材１６の発熱は、比較的小さいため、コレクタ電極部材１６と第二方向一方側Ｙ１の搭載面１８の辺との間の間隔は狭くされている。
よって、コレクタ電極部材１６は、第二方向Ｙ視でダイオード１２と重複する位置であって、ヒートスプレッダ１０の搭載面１８上に配置されている。
本実施形態では、コレクタ電極部材１６の配置のために、ダイオード１２は、第二方向他方側Ｙ２に寄って配置されており、搭載面１８の第二方向一方側Ｙ１の辺との間隔は、搭載面１８の第二方向他方側Ｙ２の辺との間隔よりも広くなっている。
コレクタ電極部材１６は、ダイオード１２に対して第二方向一方側Ｙ１の搭載面１８の空き領域に、ダイオード１２と所定間隔を空けて配置されている。コレクタ電極部材１６の発熱は、比較的小さいため、コレクタ電極部材１６と第二方向一方側Ｙ１の搭載面１８の辺との間の間隔は狭くされている。
なお、スイッチング素子１１とダイオード１２とを結ぶ方向が、第一方向Ｘとされており、ダイオード１２に対してスイッチング素子１１が配置されている側が第一方向一方側Ｘ１とされ、その反対側が第一方向他方側Ｘ２とされている。第一方向Ｘと直交する方向が、第二方向Ｙとされており、ダイオード１２に対してコレクタ電極部材１６が配置されている側が第二方向一方側Ｙ１とされ、その反対側が第二方向他方側Ｙ２とされている。また、第一方向Ｘ及び第二方向Ｙは、搭載面１８と平行にされている。
フレキシブルプリント基板１５は、柔軟性があり大きく変形させることが可能なプリント基板である。フィルム状の絶縁体の上に銅などの導体箔からなる電線６１や基板側接続端子部２２（接続端子５０〜５４）などが形成され、接続端子や半田付け部以外には絶縁体が被せられて保護されている。
本実施形態では、フレキシブルプリント基板１５は、長方形のフィルム状に形成されている。
本実施形態では、フレキシブルプリント基板１５は、長方形のフィルム状に形成されている。
上記のように、スイッチング素子１１に対して第二方向一方側Ｙ１の搭載面１８の空き領域は、熱拡散のために所定間隔を空けて配置されているので比較的広くなっている。一方、ダイオード１２に対して第二方向一方側Ｙ１の搭載面１８の空き領域には、コレクタ電極部材１６が配置されているため残りの空き領域は狭くなっている。
よって、フレキシブルプリント基板１５は、第一方向Ｘ視でコレクタ電極部材１６と重複する位置であって、第二方向Ｙ視でスイッチング素子１１と重複する位置に配置される。
本実施形態では、フレキシブルプリント基板１５は、スイッチング素子１１に対して第二方向一方側Ｙ１であって、コレクタ電極部材１６に対して第一方向一方側Ｘ１に設けられた熱拡散のための搭載面１８の空き領域を有効利用して配置されている。
フレキシブルプリント基板１５は、搭載面１８上に、耐熱性の接着材などにより固定される。
本実施形態では、フレキシブルプリント基板１５は、スイッチング素子１１に対して第二方向一方側Ｙ１であって、コレクタ電極部材１６に対して第一方向一方側Ｘ１に設けられた熱拡散のための搭載面１８の空き領域を有効利用して配置されている。
フレキシブルプリント基板１５は、搭載面１８上に、耐熱性の接着材などにより固定される。
また、スイッチング素子１１に対して第二方向他方側Ｙ２の搭載面１８の空き領域も、熱拡散のために所定間隔を空けて配置されているため、比較的広くなっている。
そこで、フレキシブルプリント基板１５は、第二方向Ｙに隣接する素子モジュール１３におけるスイッチング素子１１に対して第二方向他方側Ｙ２の搭載面１８の空き領域と平面視（上方Ｚ視）で重複する位置に配置される。
そこで、フレキシブルプリント基板１５は、第二方向Ｙに隣接する素子モジュール１３におけるスイッチング素子１１に対して第二方向他方側Ｙ２の搭載面１８の空き領域と平面視（上方Ｚ視）で重複する位置に配置される。
従って、熱拡散のために、スイッチング素子１１に対して第二方向一方側Ｙ１及び他方側Ｙ２に設けられた搭載面１８の空き領域を有効利用して、フレキシブルプリント基板１５を配置することができる。
これにより、フレキシブルプリント基板１５が配置される領域を、絶縁領域Ａ１に加えて、絶縁領域Ａ１に対して第二方向一方側Ｙ１及び他方側Ｙ２に隣接する、スイッチング素子１１の熱拡散のための搭載面１８の空き領域を合わせた、第二方向Ｙにも広い領域とすることができる。よって、第二方向Ｙに幅の広いフレキシブルプリント基板１５を配置することができ、本実施形態のように、フレキシブルプリント基板１５に備えられる電線６１の数を増やすことができる。すなわち、本実施形態のように、５つの制御用の接続端子３０〜３４が備えられた高機能のスイッチング素子１１に対応したフレキシブルプリント基板１５を配置することができる。
これにより、フレキシブルプリント基板１５が配置される領域を、絶縁領域Ａ１に加えて、絶縁領域Ａ１に対して第二方向一方側Ｙ１及び他方側Ｙ２に隣接する、スイッチング素子１１の熱拡散のための搭載面１８の空き領域を合わせた、第二方向Ｙにも広い領域とすることができる。よって、第二方向Ｙに幅の広いフレキシブルプリント基板１５を配置することができ、本実施形態のように、フレキシブルプリント基板１５に備えられる電線６１の数を増やすことができる。すなわち、本実施形態のように、５つの制御用の接続端子３０〜３４が備えられた高機能のスイッチング素子１１に対応したフレキシブルプリント基板１５を配置することができる。
また、フレキシブルプリント基板１５は、スイッチング素子１１に対して第二方向一方側Ｙ１の搭載面１８上に配置されている。よって、スイッチング素子１１に対して第一方向一方側Ｘ１のヒートスプレッダ１０の搭載面１８を、フレキシブルプリント基板１５を配置するために、第一方向Ｘに幅を広くする必要がなく、熱拡散のために必要最小限の幅とすることができる。よって、素子モジュール１３を第一方向Ｘに小型化できている。
＜接続端子の配置＞
スイッチング素子１１は、素子本体２０と、複数の素子側接続端子３０〜３４（素子側接続端子部２１）と、を備えている。複数の素子側接続端子３０〜３４が、素子本体２０に対して接続対象のフレキシブルプリント基板１５側において第一方向Ｘに沿って並ぶように配置されている。
また、フレキシブルプリント基板１５は、複数の素子側接続端子３０〜３４にそれぞれ接続される複数の基板側接続端子５０〜５４（基板側接続端子部２２）を備えている。複数の基板側接続端子５０〜５４が、フレキシブルプリント基板１５上において第一方向Ｘに沿って並ぶように配置されている。
スイッチング素子１１は、素子本体２０と、複数の素子側接続端子３０〜３４（素子側接続端子部２１）と、を備えている。複数の素子側接続端子３０〜３４が、素子本体２０に対して接続対象のフレキシブルプリント基板１５側において第一方向Ｘに沿って並ぶように配置されている。
また、フレキシブルプリント基板１５は、複数の素子側接続端子３０〜３４にそれぞれ接続される複数の基板側接続端子５０〜５４（基板側接続端子部２２）を備えている。複数の基板側接続端子５０〜５４が、フレキシブルプリント基板１５上において第一方向Ｘに沿って並ぶように配置されている。
本実施形態では、複数の素子側接続端子３０〜３４は、スイッチング素子１１の上面における第二方向一方側Ｙ１の端部付近の領域に、第一方向Ｘに沿って互いに絶縁間隔を空けて一列に配置されている。素子本体２０の上面は、複数の素子側接続端子３０〜３４に対して第二方向他方側Ｙ２の領域に配置されており、エミッタ接続端子３６とされている。
また、複数の基板側接続端子５０〜５４は、フレキシブルプリント基板１５の第二方向他方側Ｙ２の端部付近の領域に、各素子側接続端子３０〜３４に対応する第一方向Ｘの位置で、第一方向Ｘに沿って互いに絶縁間隔を空けて一列に配置されている。
各素子側接続端子３０〜３４は、ワイヤ線６０を用いたワイヤボンディングにより、対応する各基板側接続端子５０〜５４に電気的に接続されている。
また、複数の基板側接続端子５０〜５４は、フレキシブルプリント基板１５の第二方向他方側Ｙ２の端部付近の領域に、各素子側接続端子３０〜３４に対応する第一方向Ｘの位置で、第一方向Ｘに沿って互いに絶縁間隔を空けて一列に配置されている。
各素子側接続端子３０〜３４は、ワイヤ線６０を用いたワイヤボンディングにより、対応する各基板側接続端子５０〜５４に電気的に接続されている。
上記のように、各素子側接続端子３０〜３４は、フレキシブルプリント基板１５が配置される第二方向一方側Ｙ１の領域に、第一方向Ｘに沿って配置されているので、各素子側接続端子３０〜３４と、フレキシブルプリント基板１５との距離を最小限にすることができている。また、各基板側接続端子５０〜５４は、スイッチング素子１１が配置される第二方向他方側Ｙ２の領域に、各素子側接続端子３０〜３４に対応する第一方向Ｘの位置で、第一方向Ｘに沿って配置されている。このため、接続端子間のワイヤ線６０の長さを最小限にすることができるとともに、略第二方向Ｙに延びる各ワイヤ線６０間の第一方向Ｘの絶縁距離を適切なものとすることができる。よって、接続端子間の接続を確実なものとすることができている。
フレキシブルプリント基板１５に設けられた複数の電線６１は、互いに第二方向Ｙに所定間隔を空けて、第一方向Ｘに延びるように、各基板側接続端子５０〜５４から略第二方向一方側Ｙ１に延出された後、第一方向一方側Ｘ１に延出されている。
図２に示す例では、フレキシブルプリント基板１５は、素子モジュール１３の上方Ｚに配置される制御装置７０に接続するため、図１に示す第一方向一方側Ｘ１に延びている状態から、ヒートスプレッダ１０の第一方向一方側Ｘ１の端部付近で、上方Ｚに延びるように曲げられている。
基板側接続端子５０〜５４が、スイッチング素子１１に対して第二方向一方側Ｙ１に配置されているので、当該基板側接続端子５０〜５４は、ヒートスプレッダ１０の第一方向一方側Ｘ１の端部よりも、第一方向他方側Ｘ２に配置されている。このため、フレキシブルプリント基板１５をヒートスプレッダ１０の第一方向一方側Ｘ１の端部付近で、基板側接続端子５０〜５４への影響を抑制して、曲げることが可能となっている。よって、フレキシブルプリント基板１５を配置するために、素子モジュール１３に対して第一方向一方側Ｘ１に専用の空間を設ける必要がなく、半導体モジュール１４を第一方向Ｘに小型化することができている。
基板側接続端子５０〜５４が、スイッチング素子１１に対して第二方向一方側Ｙ１に配置されているので、当該基板側接続端子５０〜５４は、ヒートスプレッダ１０の第一方向一方側Ｘ１の端部よりも、第一方向他方側Ｘ２に配置されている。このため、フレキシブルプリント基板１５をヒートスプレッダ１０の第一方向一方側Ｘ１の端部付近で、基板側接続端子５０〜５４への影響を抑制して、曲げることが可能となっている。よって、フレキシブルプリント基板１５を配置するために、素子モジュール１３に対して第一方向一方側Ｘ１に専用の空間を設ける必要がなく、半導体モジュール１４を第一方向Ｘに小型化することができている。
〔その他の実施形態〕
最後に、本発明のその他の実施形態について説明する。なお、以下に説明する各実施形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施形態の構成と組み合わせて適用することも可能である。
最後に、本発明のその他の実施形態について説明する。なお、以下に説明する各実施形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施形態の構成と組み合わせて適用することも可能である。
（１）上記の実施形態において、フレキシブルプリント基板１５は、電気的に接続される素子モジュール１３の第二方向一方側Ｙ１に配置されている場合を例として説明した。しかし、本発明の実施形態はこれに限定されない。すなわち、フレキシブルプリント基板１５は、電気的に接続される素子モジュール１３の第二方向他方側Ｙ２に配置されていてもよい。この場合は、複数の素子側接続端子３０〜３４は、スイッチング素子１１の上面における第二方向他方側Ｙ２の端部付近の領域に、第一方向Ｘに沿って絶縁間隔を空けて一列に配置され、複数の基板側接続端子５０〜５４は、フレキシブルプリント基板１５の第二方向一方側Ｙ１の端部付近の領域に配置されると好適である。
（２）上記の実施形態において、素子モジュール１３は、５つの制御用の接続端子３０〜３４を備えている場合を例として説明した。しかし、本発明の実施形態はこれに限定されない。すなわち、素子モジュール１３は、少なくとも、ゲート接続端子３０及びグランド接続端子３１の２つ以上の接続端子を備えればよい。
（３）上記の実施形態において、コレクタ電極部材１６は、ダイオード１２に対して第二方向一方側Ｙ１の搭載面１８に配置されている場合を例として説明した。しかし、本発明の実施形態はこれに限定されない。すなわち、コレクタ電極部材１６は、第二方向Ｙ視でダイオード１２と重複する位置であって、ヒートスプレッダ１０の搭載面１８上に配置されていればよく、例えば、ダイオード１２に対して第二方向他方側Ｙ２の搭載面１８に配置されてもよい。この場合は、フレキシブルプリント基板１５は、電気的に接続される素子モジュール１３のコレクタ電極部材１６と第一方向Ｘ視で重複しないように配置されると共に、当該接続される素子モジュール１３に対して第二方向一方側Ｙ１に隣接する素子モジュール１３のコレクタ電極部材１６と第一方向Ｘ視で重複するように配置されてもよい。
或いは、スイッチング素子１１、ダイオード１２、及びコレクタ電極部材１６が第一方向Ｘに一列に配置されてもよい。この場合は、フレキシブルプリント基板１５は、電気的に接続される素子モジュール１３のコレクタ電極部材１６と第一方向Ｘ視で重複しないように配置されてもよい。
或いは、コレクタ電極部材１６が搭載面１８に配置されなくてもよい。
或いは、スイッチング素子１１、ダイオード１２、及びコレクタ電極部材１６が第一方向Ｘに一列に配置されてもよい。この場合は、フレキシブルプリント基板１５は、電気的に接続される素子モジュール１３のコレクタ電極部材１６と第一方向Ｘ視で重複しないように配置されてもよい。
或いは、コレクタ電極部材１６が搭載面１８に配置されなくてもよい。
本発明は、ヒートスプレッダ上にスイッチング素子及びダイオードが配置された素子モジュールを複数備える半導体モジュールに好適に利用することができる。
１０ ：ヒートスプレッダ
１１ ：スイッチング素子
１２ ：ダイオード
１３ ：素子モジュール
１４ ：半導体モジュール
１５ ：フレキシブルプリント基板
１６ ：コレクタ電極部材（電極）
１７ ：エミッタ電極部材
１８ ：ヒートスプレッダの搭載面
２０ ：素子本体
２１ ：素子側接続端子部
２２ ：基板側接続端子部
３０ ：ゲート接続端子（素子側接続端子）
３１ ：グランド接続端子（素子側接続端子）
３２ ：電流センス接続端子（素子側接続端子）
３３ ：温度検出ダイオードのアノード接続端子（素子側接続端子）
３４ ：温度検出ダイオードのカソード接続端子（素子側接続端子）
３５ ：コレクタ接続端子
３６ ：エミッタ接続端子
３８ ：温度検出ダイオード
３９ ：電流センス回路
４１ ：アノード接続端子
４２ ：カソード接続端子
５０〜５４ ：基板側接続端子
６０ ：ワイヤ線
６１ ：電線
７０ ：制御装置
７１ ：絶縁シート
７２ ：ベースプレート
Ａ１ ：絶縁領域
Ｄ１ ：絶縁距離
Ｘ ：第一方向
Ｙ ：第二方向
Ｘ１ ：第一方向一方側
Ｘ２ ：第一方向他方側
Ｙ１ ：第二方向一方側
Ｙ２ ：第二方向他方側
Ｚ ：上方
１１ ：スイッチング素子
１２ ：ダイオード
１３ ：素子モジュール
１４ ：半導体モジュール
１５ ：フレキシブルプリント基板
１６ ：コレクタ電極部材（電極）
１７ ：エミッタ電極部材
１８ ：ヒートスプレッダの搭載面
２０ ：素子本体
２１ ：素子側接続端子部
２２ ：基板側接続端子部
３０ ：ゲート接続端子（素子側接続端子）
３１ ：グランド接続端子（素子側接続端子）
３２ ：電流センス接続端子（素子側接続端子）
３３ ：温度検出ダイオードのアノード接続端子（素子側接続端子）
３４ ：温度検出ダイオードのカソード接続端子（素子側接続端子）
３５ ：コレクタ接続端子
３６ ：エミッタ接続端子
３８ ：温度検出ダイオード
３９ ：電流センス回路
４１ ：アノード接続端子
４２ ：カソード接続端子
５０〜５４ ：基板側接続端子
６０ ：ワイヤ線
６１ ：電線
７０ ：制御装置
７１ ：絶縁シート
７２ ：ベースプレート
Ａ１ ：絶縁領域
Ｄ１ ：絶縁距離
Ｘ ：第一方向
Ｙ ：第二方向
Ｘ１ ：第一方向一方側
Ｘ２ ：第一方向他方側
Ｙ１ ：第二方向一方側
Ｙ２ ：第二方向他方側
Ｚ ：上方
Claims (3)
- ヒートスプレッダ上にスイッチング素子及びダイオードが配置された素子モジュールを複数備える半導体モジュールであって、
前記素子モジュールのそれぞれにおける前記スイッチング素子と前記ダイオードとを結ぶ方向を第一方向とし、当該第一方向と交差する方向を第二方向として、
複数の前記素子モジュールが前記第二方向に沿って並ぶように配置されていると共に、前記第二方向に隣接する２つの前記素子モジュール間に絶縁距離を確保するための絶縁領域が設けられ、
前記素子モジュールのそれぞれが、前記スイッチング素子に電気的に接続されるフレキシブルプリント基板を備え、
前記フレキシブルプリント基板は、前記第一方向に延びると共に、前記第二方向に前記絶縁領域を跨ぐように配置されている半導体モジュール。 - 前記素子モジュールは、前記第二方向視で前記ダイオードと重複する位置であって、前記ヒートスプレッダ上に配置された電極を備え、
前記フレキシブルプリント基板は、前記第一方向視で前記電極と重複する位置であって、前記第二方向視で前記スイッチング素子と重複する位置に配置されている請求項１に記載の半導体モジュール。 - 前記スイッチング素子は、素子本体と、複数の素子側接続端子と、を備え、
前記フレキシブルプリント基板は、複数の前記素子側接続端子にそれぞれ接続される複数の基板側接続端子を備え、
複数の前記素子側接続端子が、前記素子本体に対して接続対象の前記フレキシブルプリント基板側において前記第一方向に沿って並ぶように配置され、
複数の前記基板側接続端子が、前記フレキシブルプリント基板上において前記第一方向に沿って並ぶように配置されている請求項１又は２に記載の半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011181785A JP2013045847A (ja) | 2011-08-23 | 2011-08-23 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011181785A JP2013045847A (ja) | 2011-08-23 | 2011-08-23 | 半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013045847A true JP2013045847A (ja) | 2013-03-04 |
Family
ID=48009531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011181785A Withdrawn JP2013045847A (ja) | 2011-08-23 | 2011-08-23 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013045847A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2515318A (en) * | 2013-06-19 | 2014-12-24 | Protean Electric Ltd | Inverter for an electric motor or generator |
| JP2017017263A (ja) * | 2015-07-06 | 2017-01-19 | 日産自動車株式会社 | モジュール−基板間接続構造 |
| WO2020090925A1 (ja) * | 2018-11-02 | 2020-05-07 | ローム株式会社 | 半導体ユニット、半導体装置、バッテリユニット、及び車両 |
| US11784639B2 (en) | 2018-11-02 | 2023-10-10 | Rohm Co., Ltd. | Semiconductor device, semiconductor module, relay unit, battery unit, and vehicle |
-
2011
- 2011-08-23 JP JP2011181785A patent/JP2013045847A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2515318A (en) * | 2013-06-19 | 2014-12-24 | Protean Electric Ltd | Inverter for an electric motor or generator |
| GB2515318B (en) * | 2013-06-19 | 2016-05-18 | Protean Electric Ltd | Inverter for an electric motor or generator |
| US9729092B2 (en) | 2013-06-19 | 2017-08-08 | Protean Electric Limited | Inverter for an electric motor or generator |
| JP2017017263A (ja) * | 2015-07-06 | 2017-01-19 | 日産自動車株式会社 | モジュール−基板間接続構造 |
| WO2020090925A1 (ja) * | 2018-11-02 | 2020-05-07 | ローム株式会社 | 半導体ユニット、半導体装置、バッテリユニット、及び車両 |
| CN112930632A (zh) * | 2018-11-02 | 2021-06-08 | 罗姆股份有限公司 | 半导体单元、半导体装置、电池单元以及车辆 |
| JPWO2020090925A1 (ja) * | 2018-11-02 | 2021-10-14 | ローム株式会社 | 半導体ユニット、半導体装置、バッテリユニット、及び車両 |
| CN112930632B (zh) * | 2018-11-02 | 2023-08-04 | 罗姆股份有限公司 | 半导体单元、半导体装置、电池单元以及车辆 |
| US11784639B2 (en) | 2018-11-02 | 2023-10-10 | Rohm Co., Ltd. | Semiconductor device, semiconductor module, relay unit, battery unit, and vehicle |
| US11909329B2 (en) | 2018-11-02 | 2024-02-20 | Rohm Co., Ltd. | Semiconductor unit, semiconductor device, battery unit, and vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9704831B2 (en) | Power semiconductor module | |
| JP6160780B2 (ja) | ３レベル電力変換装置 | |
| CN107851637B (zh) | 功率半导体模块 | |
| US11139297B2 (en) | Circuit arrangement, redistribution board, module and method of fabricating a half-bridge circuit | |
| US9041052B2 (en) | Semiconductor device, semiconductor unit, and power semiconductor device | |
| CN109417066B (zh) | 半导体装置 | |
| CN109995246B (zh) | 开关电源装置 | |
| US11398448B2 (en) | Semiconductor module | |
| US8659900B2 (en) | Circuit board including a heat radiating plate | |
| WO2023065602A1 (zh) | 功率模块及电机控制器 | |
| JP2003017658A (ja) | 電力用半導体装置 | |
| JP2005197435A (ja) | 電力半導体装置 | |
| CN113875006A (zh) | 三电平功率模块 | |
| JP2010287737A (ja) | 半導体装置 | |
| JP2013045847A (ja) | 半導体モジュール | |
| JP6480856B2 (ja) | 半導体モジュール | |
| JP6123722B2 (ja) | 半導体装置 | |
| JP5429413B2 (ja) | 半導体装置 | |
| JP5177174B2 (ja) | 半導体装置 | |
| WO2013105456A1 (ja) | 回路基板および電子デバイス | |
| JP2022043753A (ja) | 電力変換装置 | |
| JP2016101071A (ja) | 半導体装置 | |
| JP2014127582A (ja) | 半導体モジュール | |
| JP2014192512A (ja) | 半導体素子基板の配置構造、半導体装置 | |
| KR102664547B1 (ko) | 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |