JP2010287737A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010287737A
JP2010287737A JP2009140454A JP2009140454A JP2010287737A JP 2010287737 A JP2010287737 A JP 2010287737A JP 2009140454 A JP2009140454 A JP 2009140454A JP 2009140454 A JP2009140454 A JP 2009140454A JP 2010287737 A JP2010287737 A JP 2010287737A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor
induction conductor
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009140454A
Other languages
English (en)
Other versions
JP2010287737A5 (ja
JP5481104B2 (ja
Inventor
Kentaro Ochi
健太郎 越智
Akira Mishima
彰 三島
Takuro Kanazawa
拓朗 金澤
Tetsuo Iijima
哲郎 飯島
Katsuo Ishizaka
勝男 石坂
Norio Kido
則夫 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009140454A priority Critical patent/JP5481104B2/ja
Priority to US12/797,317 priority patent/US7872348B2/en
Priority to US12/968,534 priority patent/US8035222B2/en
Publication of JP2010287737A publication Critical patent/JP2010287737A/ja
Priority to US13/244,133 priority patent/US8466549B2/en
Publication of JP2010287737A5 publication Critical patent/JP2010287737A5/ja
Application granted granted Critical
Publication of JP5481104B2 publication Critical patent/JP5481104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Abstract

【課題】半導体パッケージを用いて構成される半導体装置の回路のインダクタンスを低減する。
【解決手段】本半導体装置100では、誘導導体201上、2個の半導体パッケージ10(P1,P2)が逆向きで隣接して配置される。2個の半導体パッケージ10の端子(L1−2,L2−1)が、第3のリード103(L3)により連結される。第3のリード103(L3)は、誘導導体201と略平行に配置され、当該連結部におけるリードは、例えば折り曲げられた構造であり、第3のリード103(L3)が誘導導体201に近付けて配置される。
【選択図】図1

Description

本発明は、電力変換装置等に使用される半導体装置(半導体パッケージ、半導体スイッチング素子等)の技術に関する。特に、インダクタンスを低減するための技術に関する。
従来の電力変換装置等に使用される半導体装置において、インダクタンスを低減するために、誘導電流を利用する技術がある。
従来の電力変換装置としては、例えば、特開平9−135565号公報(特許文献1)に記載されている技術のように、配線導体と並行に誘導電流を流す誘導導体を配置し、配線導体のインダクタンスを低減するものが知られている。
特開平9−135565号公報
しかしながら、従来技術では、インダクタンス低減効果が不十分である。前記特許文献1記載の技術では、出力端子の連結部が誘導導体から離れているため誘導電流が誘起されず、インダクタンス低減効果が得られにくい。また、高いインダクタンス低減効果を得るには、誘導電流が円状に閉じるように配線導体を配置する必要があるが、電源端子(プラス)と電源端子(マイナス)が離れているため、誘導電流が閉じにくく、インダクタンス低減効果が得られにくい。
本発明の主な目的は、電力変換装置等に使用される半導体装置(半導体パッケージ等)の技術に係わり、インダクタンスを低減し、サージ電圧、スイッチング損失や電磁放射ノイズを低減することができる技術を提供することである。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。本発明の代表的な実施の形態は、電力変換装置等に使用される半導体装置(半導体パッケージ等)の技術であって、以下に示す構成を有することを特徴とする。
本形態の半導体装置(半導体パッケージ等)では、入力端子(プラスの電源端子)から外部出力端子を介して出力端子(マイナスの電源端子)までの電流が、円状に閉じるように流れると共に、誘導導体に誘起される構造とすることにより、インダクタンスを低減し、サージ電圧、スイッチング損失や電磁放射ノイズを低減する。
(1)本形態の半導体装置は、例えば、2つの半導体パッケージを有して成る。2つの半導体パッケージは、誘導導体の平面に対して接続される。
本半導体パッケージは、ヒートスプレッダと、前記ヒートスプレッダ上に第1の電極面が電気的に接続される半導体素子と、前記ヒートスプレッダに電気的に接続され(即ちヒートスプレッダを介して半導体素子に電気的に接続され)外部に一部(端子)が露出する第1のリードと、前記半導体素子の第2の電極面と電気的に接続されて外部に一部(端子)が露出する第2のリードと、前記ヒートスプレッダ、半導体素子、第1のリードの一部(半導体素子接続側)、及び第2のリードの一部(ヒートスプレッダ接続側)を樹脂封止するモールド材と、を有して成る。
本半導体装置は、2つの半導体パッケージとして、誘導導体の平面上、第1の方向に配置される第1の半導体パッケージと、当該第1の半導体パッケージの第1の方向に対して逆の第2の方向に第1の半導体パッケージと隣接して配置される第2の半導体パッケージと、を備える。第1及び第2の半導体パッケージにおけるヒートスプレッダの下側に、絶縁性部材を介して、誘導導体の平面を有する。
本半導体装置では、例えば、第1の半導体パッケージの第1のリードが入力端子(プラスの電源端子)となり、第2の半導体パッケージの第2のリードが出力端子(マイナスの電源端子)となる。そして、本半導体装置では、第1の半導体パッケージの第2のリードと、第2の半導体パッケージの第1のリードとを電気的に接続(連結)する第3のリードを備える。
上記構成により、例えば2つの半導体パッケージにより構成される回路(スイッチング素子)のインダクタンスが低減され、サージ電圧や損失或いはノイズが低減される。
(2)本形態の半導体装置は、上記第3のリードが、誘導導体(その平面)と略平行に配置されると共に、第3のリードが、絶縁性部材の近傍の高さに配置される。また、第3のリード上、または第3のリードから任意の方向に連続体などの形で延設される第4のリード上に、外部出力端子を備える。第3のリードと誘導導体との距離を近づけることで、誘導導体に誘起されやすい構造とする。
(3)本形態の半導体装置は、特に、上記連結側における第1のリード及び第2のリードと、第3のリード(更には第4のリード)とが、1つのリードフレームによって一体成形されたものとする。或いは、第3のリード(更には第4のリード)が、当該第1のリード及び第2のリードとは別の導体により形成される構成でもよい。
また特に、上記第1のリード及び第2のリードと、第3のリード(更には第4のリード)との連結において、リードフレームが、誘導導体の方向に折れ曲がる形状(ベント構造)として、第3のリードと誘導導体との距離を近付ける。
(4)本形態の半導体装置は、特に、上記連結側における第1のリード(端部)及び第2のリード(端部)に対して電気的に接続され絶縁性部材(誘導導体)の上に配置されるブロック(導体)を備える。当該ブロックの寸法は、少なくとも、当該第1のリード(端部)と第2のリード(端部)との間を連続的に電気的に接続する長さ、及び、絶縁性部材(誘導導体)までの厚さを有する。例えば第3のリードの下側にブロックが配置され電気的に接続される。
(5)本形態の半導体装置は、特に、上記第3のリードに面する誘導導体の部分において、誘導導体の部分が、第3のリードの方向(誘導導体の平面に対する垂直方向)に近付くように突出(盛り上がり)する、誘導導体突出部を有する。誘導導体突出部と第3のリードとが略平行に配置される。
(6)本形態の半導体装置は、特に、上記誘導導体は、放熱フィンの役割を持つ。言い換えれば、放熱フィンの機能を持つ装置筐体の一部などに、上記半導体装置が構成される。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。本発明の代表的な実施の形態によれば、電力変換装置等に使用される半導体装置(半導体パッケージ等)の技術に係わり、インダクタンスを低減し、サージ電圧、スイッチング損失や電磁放射ノイズを低減することができる。
本発明の実施の形態1における半導体装置の概要構造を示す斜視図である。 実施の形態1の半導体装置の構造を示す上平面図である。 実施の形態1の図2の半導体装置のA−A断面を示す図である。 実施の形態1の半導体装置を用いて構成される電力変換装置の一部の回路を示す図である。 本発明の実施の形態2における半導体装置の構造を示す断面図である。 本発明の実施の形態3における半導体装置の構造を示す、(a)上平面図、(b)B−B断面図である。 本発明の実施の形態4における半導体装置の構造を示す、(a)上平面図、(b)C−C断面図である。 本発明の実施の形態5における半導体装置の構造を示す、(a)上平面図、(b)D−D断面図、(c)E−E断面図である。 本発明の実施の形態6における半導体装置の構造を示す、(a)上平面図、(b)F−F断面図、(c)G−G断面図である。 本発明の実施の形態7における半導体装置の構造を示す、(a)上平面図、(b)H−H断面図である。 本発明の実施の形態8における半導体装置の構造を示す、(a)上平面図、(b)I−I断面図である。 本発明の実施の形態9における半導体装置の構造を示す、(a)上平面図、(b)K−K断面図である。 実施の形態9の半導体装置を用いて構成される電力変換装置の一部の回路を示す図である。 本発明の実施の形態10における半導体装置の構造を示す、(a)上平面図、(b)L−L断面図である。 実施の形態10の半導体装置を用いて構成される電力変換装置の一部の回路を示す図である。
以下、本発明の実施の形態(半導体装置、電力変換装置等)を図面(図1〜図15)に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1〜図4を用いて、本発明の実施の形態1による半導体装置(電力変換装置等)について説明する。実施の形態1は、概要として、図1等に示すように、誘導導体201上、2つの半導体パッケージ10(P1,P2)が逆向きで隣接して並列に配置され、それらの一方側のリード(102,101)同士が第3のリード103により連結され、第3のリード103が誘導導体201に近接するように配置された構造である。
図1において、実施の形態1の半導体装置の概要構造を斜視((x,y,z)方向による3次元空間)で示している。本半導体装置100は、第1の半導体パッケージ10(P1)と、第2の半導体パッケージ10(P2)と、第3のリード103(L3)と、第4のリード104(L4)と、を備える構成である。各半導体パッケージ10(P1,P2)は、第1のリード101(L1−1,L2−1)、第2のリード102(L1−2,L2−2)を備える。本半導体装置100を含んで成る全体は、例えば電力変換装置(後述)となる。
半導体装置100は、2つの半導体パッケージ10(P1,P2)が、誘導導体201の平面(x−y)上に、絶縁性部材200を介して、配置、実装されている。2つの半導体パッケージ10(P1,P2)は、同じ構造であるが、配置の向きや接続部分などが異なる。2つの半導体パッケージ10(P1,P2)は、誘導導体201の平面(x−y)上、側面が隣接しつつ、逆向きに配置されている。即ち、第1の半導体パッケージ10(P1)は、P1単位で見てaで示す向き(第1のリード101(L1−1)が設けられた側面)がx方向の一方(左側)の向きになるように配置され、逆に、第2の半導体パッケージ10(P2)は、P1が平面上180度回転した向き、即ちP2単位で見てaで示す向き(第1のリード101(L2−1)が設けられた側面)がx方向の他方(右側)の向きになるように配置される。P1単位のbで示す方向の側面と、P2単位のbで示す方向の側面とが、対向して隣接する。
P1の第1のリードL1−1と、P2の第1のリードL2−1とは、基本的に同じ構造(同じ第1のリード101)であるが、P1のL1−1の方は、外部に引き出されて入力端子(プラスの電源端子)となり、P2のL2−1の方は、第3のリード103(L3)と接続される。同様に、同じ第2のリード102に関して、P1のL1−2の方は、第3のリード103(L3)と接続され、P2のL2−2の方は、外部に引き出されて出力端子(マイナスの電源端子)となる。半導体装置100全体で見たとき、入出力端子として、P1のL1−1は、プラスの電源端子であり、P2のL2−2は、マイナスの電源端子である。
第1の半導体パッケージ10(P1)の第2のリード102(L1−2)と、第2の半導体パッケージ10(P2)の第1のリード101(L2−1)とが、連結部となる第3のリード103(L3)により電気的に接続されている。また、第4のリード104(L4)が、第3のリード103(L3)の、例えば中央から外部へ連続体として延設されている。そして、第3のリード103(L3)は、平面(x−y)に対する垂直方向(z方向)で、誘導導体201に近接するように配置されている。
図2において、実施の形態1の半導体装置10の構造及び動作を示すために、上平面(x−y)構造を示している。半導体パッケージ10(P1,P2)は、ヒートスプレッダ110(H1,H2)と、半導体素子1(T1,T2)と、第1のリード101(L1−1,L2−1)と、第2のリード102(L1−2,L2−2)と、それらを樹脂封止するモールド材170と、を有する。
ヒートスプレッダ110(H1,H2)は、厚板の金属(放熱材かつ導体)である。半導体素子1(T1,T2)は、ICチップである。第1のリード101(L1−1,L2−1)、及び、第2のリード102(L1−2,L2−2)は、半導体パッケージ10(P1,P2)の端子部となる導体である。第3のリード103(L3),第4のリード104(L4)は、第1のリード101、第2のリード102と同様に導体である。第3のリード103(L3)は、P1(L1−2)とP2(L2−1)との間の連結部となる。第4のリード104(L4)は、それ自体または一方端部が、本半導体装置100の外部への出力端子(または当該外部出力端子が設けられる部位)となる。
実施の形態1では、2つの半導体パッケージ10(P1,P2)の連結側において、各リード(リードフレーム)、即ちP2のL2−1,P1のL1−2,L3,及びL4は、連続体によって1つの部材(導体)として形成されるモジュールである。
図3において、図2の半導体装置100における、例として第2の半導体パッケージ10(P2)の方における、A−A断面(x−z)構造を示している。半導体パッケージ10(P1,P2)は、ヒートスプレッダ110(H1,H2)、半導体素子1(T1,T2)、第1のリード101(L1−1,L2−1)の一部(内部接続側)、及び第2のリード102(L1−2,L2−2)の一部(内部接続側)がモールド材170で覆われた、樹脂封止パッケージである。
2つの半導体パッケージ10(P1,P2)は、ヒートスプレッダ110(H1,H2)の放熱面(下面)の下に絶縁性部材200を介して、誘導導体201上に実装される。半導体素子1(T2)の第1の電極面S1(図3中の下面側)は、接続層を介してヒートスプレッダ110(H2)(上面)と電気的に接続されている。また、第1のリード101(L2−1)は、ヒートスプレッダ110(H2)と電気的に接続されて、モールド材170の外部に一部が露出している。半導体素子1(T2)の第2の電極面S2(図3中の上面側)は、接続層を介して第2のリード102(T2の場合はL2−2)と電気的に接続されている。
実施の形態1では、第3のリード103(L3)(その下側平面)は、誘導導体201平面(x−y)と略並行に配置されると共に、絶縁性部材200に接触(当接)して配置されている。また、2つのパッケージ(P1,P2)の連結側、即ち(L2−1,L1−2)とL3との接続付近において、上記当接のために、リードが折り曲げられた構造(ベント構造)となっている。即ち、P1の第2のリード102(L1−2)、及びP2の第1のリード101(L2−1)は、x方向からz方向下側(誘導導体201の方向)に折り曲げられて第3のリードL3につながっている。
また、入出力端子側、即ちP1の第1のリード101(L1−1)及びP2の第2のリード102(L2−2)は、例えば、x方向からz方向上側に折り曲げられている。また、第4のリード104(L4)は、z方向上側に伸び、更に例えば図1のようにx方向に折り曲げられている。このような形状は一例であり、外部との接続関係などに応じて適宜設計される。
誘導導体201は、例えば電力変換装置の筐体の一部である。筐体は、例えばアルミニウム製であり、放熱フィンの機能を持つ。この放熱フィンの機能を持つ筐体の一部を、誘導導体201として利用するものである。
図4において、本半導体装置100を用いて構成される電力変換装置の一部の回路構成を示している。2つの半導体素子1(半導体パッケージ10)を1対として、1相のスイッチング装置(スイッチング素子)が構成される。なお更に、本半導体装置10(スイッチング装置)を複数用いて複数相のスイッチング装置を構成することも可能である。
P1の第1のリード101(L1−1)は、電流が流れる閉ループ(303)における入力端子(プラスの電源端子)となり、P2の第2のリード102(L2−2)は閉ループ(303)における出力端子(マイナスの電源端子)となる。
第1の半導体素子T1(パッケージP1)の出力(ソース)側の第2のリード102(L1−2)と、第2の半導体素子T2(パッケージP2)の入力(ドレイン)側の第1のリード101(L2−1)とが、第3リード103(L3)により接続されている。
また、物理構造上は、第1の半導体素子T1(P1)の入力(ドレイン)側の第1のリードL1−1(閉ループの入力側)と、第2の半導体素子T2(P2)の出力(ソース)側の第2のリードL2−2(閉ループの出力側)とが、近隣になるように配置されている(図2)。
平滑コンデンサ302は、電源301から電力の供給を受けて電力を蓄え、半導体装置100に電力を供給する。半導体装置100は、2つの半導体素子1(T1,T2)によるスイッチング素子のスイッチング動作により、パルス状の電流が流れる。各半導体素子1は、スイッチングのオン、オフの際に急峻な電流変化(di/dt)を伴う。電流が流れる配線はインダクタンスLを有するため、スイッチングの際には(Ldi/dt)で表されるサージ電圧が半導体素子1に印加されると共に、スイッチング損失を増加させる。サージ電圧に起因するインダクタンスLは、閉ループ303の配線インダクタンスLによって決まるため、サージ電圧抑制のためには閉ループ303のインダクタンスLを下げる必要がある。
閉ループ303の電流が流れる半導体装置100のエリアは、経路の順に、第1の半導体パッケージ10(P1)の第1のリード101(L1−1)(入力端子)、P1の第2のリード102(L1−2)、第3のリード103(L3)、第2の半導体パッケージ10(P2)の第1のリードP2−1、P2の第2のリード(L2−2)(出力端子)である。
実施の形態1では、閉ループ303の経路の中で、特に第3のリード103(L3)を絶縁性部材200に接触させて(即ち誘導導体201に近接させて)、誘導導体201に誘導電流を誘起させやすい構造となっており、これにより、インダクタンスを低減できる。
また、閉ループ303の入出力端子(電源端子)にあたる、第1の半導体パッケージ10(P1)の第1のリード101(L1−1)(入力端子、プラスの電源端子)と、第2の半導体パッケージ10(P2)の第2のリード102(L2−2)(出力端子、マイナスの電源端子)とが、図2のようなパッケージ同士の隣接配置によって、誘導電流が円状に流れやすくなるように隣接配置されている。これにより、インダクタンス低減効率を向上することができる。
上述のように、実施の形態1によれば、半導体パッケージ10のスイッチング素子に印加されるサージ電圧、スイッチング損失を軽減でき、電圧や電流の振動を抑制して低ノイズ化し、電磁放射ノイズを低減することができる。
具体的には、半導体パッケージ10及び出力端子にはパルス状の電流が流れるので、誘導導体201に誘導電流が流れる。誘導電流はパルス状の電流とは方向が逆になるため、パルス状の電流が作る磁界とは逆向きの磁界を作り出す。このため、誘導電流はパルス状の電流が作る磁界を弱める働きを持つため、インダクタンスを低減する効果が得られる。
更に、出力端子が折り曲げられたベント構造となることで、半導体パッケージ10や出力端子の応力を緩和し、繰返し応力等によって受けるダメージを軽減する効果が得られる。
更に、出力端子があらかじめ連結されているため、本半導体装置100(半導体パッケージ10)実装時の接続工数を低減する効果が得られる。
なお、変形例として、連結側の複数のリードは、複数に分割されて構成されていてもよい。例えば、L2−1とL1−2が、L3とは分離された別の部材であり、それらが電気的に接続される構成としてもよい(後述の実施の形態3)。また、L3とL4が、分離された別の部材であり、それらが電気的に接続される構成としてもよい。
また上記では、2つの半導体素子1(T1,T2)を個別にモールド材170により封止した2つのパッケージ(P1,P2)を有する構成であるが、上記2つの半導体素子1(T1,T2)を含む部分の全体を、1つのモールド材170により1つのパッケージに封止する形態も可能である。
また上記では、パッケージ(モールド材170)の外に第3のリード103(L3)が出ている構成であるが、パッケージ(モールド材170)の中にL3を含ませる構成、含ませない構成のいずれも可能である。
また上記で、入出力端子となるリード同士(L1−1とL2−2)を、更に近付けて配置する形態(パッケージ側面(b方向)寄りに当該リードを配置する設計)も可能である。
また上記では、連結部のリード(L3付近)においてベント構造としているが、実装詳細などに応じて、当該リードを折り曲げない構成としてもよい。その場合も、L3と誘導導体201との距離が十分に近ければ、その距離に応じて相応のインダクタンス低減効果がある。
(実施の形態2)
次に、図5を用いて、実施の形態2による半導体装置100について説明する。図5において、実施の形態2の半導体装置100の断面(例えば第2の半導体パッケージ10(P2)の断面)を示している。上平面構造については図2と同様なので省略する。
実施の形態2(図5)で、前述の実施の形態1と異なる点は、第3のリード103(L3)と絶縁性部材200との間に、第2の絶縁性部材202が挟まれている点である。第2の絶縁性部材202は、第3のリード103(L3)が外力を受けた際に、L3が(第1の)絶縁性部材200を破壊したり、L3と誘導導体201が接触したりすることを防ぐ。これにより、実装信頼性が向上する。
実施の形態2では、第3のリード103(L3)と誘導導体201との距離が十分に短ければ、誘導導体201に誘導電流を誘起可能となるため、インダクタンスを低減できる。また、前述の形態と同様に、閉ループ303の入出力部(P1のL1−1、P2のL2−2)は、誘導電流が円状に流れやすくなるように隣接配置されているので、インダクタンス低減効率を向上できる。
また、上記第2の絶縁性部材202を設ける代わりに、第3のリード103(L3)と(第1の)絶縁性部材200との距離(z方向)を、図5の第2の絶縁性部材202の厚さ分だけ離した構成としてもよい。
(実施の形態3)
次に、図6を用いて、実施の形態3による半導体装置100について説明する。図6(a)は、実施の形態3の半導体装置100の上平面構造を、図6(b)は、そのB−B(P2)断面を示している。
実施の形態3(図6(a),(b))で、前述の形態と異なる点は、第3のリード103(L3)が、第1の半導体パッケージ10(P1)の第2のリード102(L1−2)及び第2の半導体パッケージ10(P2)の第1のリード101(L2−1)とは別の導体で形成されている点である。
第3のリード103(L3)は、P1のL1−2及びP2のL2−1と、例えばリベット(鋲)のような接合部材300によって接合される構造となっている。なお、P1のL1−2及びP2のL2−1は、接合のために、L3の面上に重なる延設部分を有する。
上記のような構成により、前述の形態と同様に、第3のリード103(L3)を絶縁性部材200に接触させ、誘導導体201に誘導電流を誘起させやすい構造となるため、インダクタンスを低減できる。また、前述の形態と同様に、閉ループ303の入出力部(L1−1,L2−2)の隣接配置により、インダクタンス低減効率を向上できる。なお、前述の形態と同様に、L3と絶縁性部材200の間に第2の絶縁性部材202を挟んでもよい。
(実施の形態4)
次に、図7を用いて、実施の形態4による半導体装置100について説明する。図7(a)は、実施の形態4の半導体装置100の上平面構造を、図7(b)は、そのC−C(P2)断面を示している。
実施の形態4(図7)で、前述の形態と異なる点は、第1の半導体パッケージ10(P1)の第2のリード102(L1−2)と第2の半導体パッケージ10(P2)の第1のリード101(L2−1)とが、誘導導体201とは逆の方向(z方向上側)に折り曲げられると共に、第3のリード103(L3)と、例えばリベット(鋲)のような接合部材400によって接合する構造となっている点である。
実施の形態4では、連結側(L1−2,L2−1,L3)において、L1−2とL2−1が第3のリード103(L3)と隣接している面接触部401を有する。面接触部401では、P1のL1−2とP2のL2−1に流れる電流の向きが、L3に流れる電流の向きと逆向きとなる。そのため、インダクタンス増加が抑制される。また、前述の形態と同様に、L3を絶縁性部材200に接触させ、誘導導体201に誘導電流を誘起させやすい構造となるため、インダクタンスを低減でき、かつ、閉ループ303の入出力部が隣接配置されているので、インダクタンス低減効率を向上できる。なお、L3と絶縁性部材200との間に第2の絶縁性部材202を挟んでもよい。
(実施の形態5)
次に、図8を用いて、実施の形態5による半導体装置100について説明する。図8(a)は、実施の形態5の半導体装置100の上平面構造を、図8(b)は、そのD−D(P2)断面を、図8(c)は、E−E断面を示している。
実施の形態5(図8)で、前述の形態と異なる点は、前述の第3リード103(L3)相当が、金属ブロック500を用いて構成されている点である。金属ブロック500は、誘導導体201の上に絶縁性部材200を介して実装される。
特に本例では、板状のL3の下側に、概略直方体状の金属ブロック500が配置されている。金属ブロック500の大きさは、y方向長さが、例えば、少なくともP1の第2のリード(L1−2)端部とP2の第1のリード(L2−1)端部との間を連続的に接続できる分を有し、x方向長さがL3幅以上を有し、厚さ(z方向長さ)が、L3と絶縁性部材200との距離の分を有する。また、内側のネジ503の対を用いて、L1−2端部及びL2−1端部が、第3のリード103(L3)と共に、金属ブロック500上面に対し固定(電気的に接続)される。
更に、金属ブロック500は、外側のネジ502の対により誘導導体201側へ固定されると共に、ネジ502の位置に対応して、絶縁性部材200側に面する一部がくりぬかれた構造となっている。また、ネジ502は、絶縁カラー501に覆われる構造となっている。誘導導体201には、絶縁カラー501を埋め込む穴とネジ502のネジ穴が設けられている。
本装置でのスイッチング動作に伴う高周波電流成分は、金属ブロック500の表面を流れ、誘導導体201に誘導電流を誘起させやすい構造となるため、インダクタンスを低減でき、かつ、前述と同様に、閉ループ303の入出力部は、隣接配置されているので、インダクタンス低減効率を向上できる。
また、ネジ502と絶縁カラー501による金属ブロック500の固定構造と、金属ブロック500のくりぬき構造により、誘導導体201と金属ブロック500の沿面距離を確保し、絶縁信頼性を向上することができる。
なお本例では、連結側におけるL1−2,L2−1は、L3や金属ブロック500の高さと合わせて、折り曲げではなく真っ直ぐに伸びた形状となっている。
(実施の形態6)
次に、図9を用いて、実施の形態6による半導体装置100について説明する。図9(a)は、実施の形態6の半導体装置100の上平面構造を、図9(b)は、そのF−F(P2)断面を、図9(c)は、G−G断面を示している。
実施の形態6(図9)で、前述の形態と異なる点は、P1の第2のリード102(L2−1)及びP2の第1のリード101(P2−1)の端部と、それに対応する第3のリード103(L3)の両端部とが、誘導導体201とは逆の方向(z方向上側)に折り曲げられると共に、それぞれ接合部材400によって接合(実施の形態4と同様)され、第3のリード103(L3)が金属ブロック500に接続(実施の形態5と同様)される構造となっている点である。
本構造では、前述の形態と同様の低インダクタンス化に加え、接合部材400によって接合(連結)する際の遊び(余裕)を設けることが可能となり(z方向上下の微小なズレを許容)、P1のL1−2とP2のL2−1に対して余計な残留応力を残すことなく、当該リード(L1−2,L2−1,L3)同士を接続することができる。
また、特に本例では、金属ブロック500の固定に、絶縁性ネジ601を用いている。これにより、前述(図8)の絶縁カラー501を用いることなく、絶縁信頼性を得ることができる。
(実施の形態7)
次に、図10を用いて、実施の形態7による半導体装置100について説明する。図10(a)は、実施の形態7の半導体装置100の上平面構造を、図10(b)は、そのH−H(P2)断面を示している。
実施の形態7(図10)で、前述の形態と異なる点は、第3のリード103(L3)の下面側に位置する誘導導体201部分が、L3に近づくように、誘導導体201側に誘導導体突出部700を設けた点である。また、L1−2,L2−1は真っ直ぐの形状の場合である。
本構成により、前述の形態と同様に、L3を絶縁性部材200に接触させ、誘導導体201及び誘導導体突出部700に誘導電流を誘起させやすい構造となるため、インダクタンスを低減できる。また前述と同様に、閉ループ303の入出力部は、隣接配置されているので、インダクタンス低減効率を向上できる。なお、本例では、L3は絶縁性部材200に接触させているが、前述の形態と同様に、L3と絶縁性部材200との間に第2の絶縁性部材202を挟んでもよい。
(実施の形態8)
次に、図11を用いて、実施の形態8による半導体装置100について説明する。図11(a)は、実施の形態8の半導体装置100の上平面構造を、図11(b)は、そのI−I(P2)断面を示している。
実施の形態8(図11)で、前述の形態と異なる点は、半導体パッケージ10(P1,P2)を、メタル基板800に実装した点である。メタル基板800は、薄膜導体801と絶縁性部材802とメタル層803とから構成されている。薄膜導体801は、電気的に絶縁された2つの島で構成されており、1つは第1の半導体パッケージ10(P1)のヒートスプレッダ110(H1)と接触する位置に、もう1つは第2の半導体パッケージ10(P2)のヒートスプレッダ110(H2)と接触する位置に設けられている(図11(a)では破線で示す)。また、メタル基板800は、放熱グリース804を介して誘導導体201と接触されている。
本構造では、第3のリード103(L3)をメタル基板800の絶縁性部材802に接触させ、メタル層803に誘導電流を誘起させやすい構造となるため、インダクタンスを低減できる。また前述と同様に、閉ループ303の入出力部は、隣接配置されているので、インダクタンス低減効率を向上できる。なお、前述と同様に、第3のリード103(L3)と絶縁性部材802との間に、第2の絶縁性部材202を挟んでもよい。
(実施の形態9)
次に、図12,図13を用いて、実施の形態9による半導体装置900について説明する。図12(a)は、実施の形態9の半導体装置900の上平面構造を、図12(b)は、そのK−K(10−2,P2)断面を示している。図13は、本半導体装置900を用いて構成される電力変換装置の回路を示している。
実施の形態9(図12,図13)で、前述の形態と異なる点は、本半導体装置900においては、前述した半導体装置100相当を2個(対)用いて、これらを平面(x−y)上同じ向きに並列配置すると共に、これら2個(対)の半導体装置100が図13のように並列回路を構成している点である。
本半導体装置900において、第1の半導体装置100−1の第3のリード103(L3−1)と、第2の半導体装置100−2の第3のリード103(L3−2)とが、更に、第5のリード105(L5)によって電気的に接続される。L5は、前述の形態におけるL3,L4と同様の役割(半導体装置100単位の連結、外部出力端子など)を持つ。各入出力端子側のリードは平滑コンデンサ302等に接続される。
第1の半導体装置100−1の第3のリード103(L3−1)は、前述の形態と同様に、絶縁性部材200に接触させ、誘導導体201に誘導電流経路となる閉ループ901を形成するため、インダクタンスを低減できる。同様に、第2の半導体装置100−2の第3のリード103(L3−2)も、絶縁性部材200に接触させ、誘導導体201に誘導電流経路となる閉ループ902を形成するため、インダクタンスを低減できる。なお前述の形態と同様に、第3のリード103と絶縁性部材200との間に、第2の絶縁性部材202を挟んでもよい。
(実施の形態10)
次に、図14,図15を用いて、実施の形態10による半導体装置1000について説明する。図14(a)は、実施の形態10の半導体装置1000の上平面構造を、図14(b)は、そのL−L(P2)断面を示している。図15は、本半導体装置1000を用いて構成される電力変換装置の回路を示している。
実施の形態10(図14,図15)で、前述の形態と異なる点は、本半導体装置1000においては、前述した半導体装置100相当を2個(対)用いて、これらを、平面(x−y)上、対向する向き(逆向き)で、連結側のリード同士をつき合わせて、直列的に配置すると共に、これら2個(対)の半導体装置100が図15のように並列回路を構成している点である。
第1の半導体装置100−1の第3のリード103(L3−1)と、第2の半導体装置100−2の第3のリード103(L3−2)とが、第5のリード105(L5)によって電気的に接続される。L5は、前述の形態のL3,L4と同様の役割を持つ。各入出力端子側のリードは平滑コンデンサ302等に接続される。
第1の半導体装置100−1の第3のリード103(L3−1)は、前述の形態と同様に、絶縁性部材200に接触させ、誘導導体201に誘導電流経路となる閉ループ1001を形成するため、インダクタンスを低減できる。同様に、第2の半導体装置100−2の第3のリード103(L3−2)も、絶縁性部材200に接触させ、誘導導体201に誘導電流経路となる閉ループ1002を形成するため、インダクタンスを低減できる。なお前述の形態と同様に、第3のリード103と絶縁性部材200との間に第2の絶縁性部材202を挟んでもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前述のメタル基板実装方式(実施の形態8)と金属ブロック実装方式(実施の形態5等)とを組み合わせてもよい。
また、前述の各実施の形態の半導体装置(電力変換装置等)は、ゲートターンオフサイリスタ等の他のパワー半導体素子を用いた電力変換装置などにも適用することができる。
本発明は、電力変換装置などに利用可能である。
1(T1,T2)…半導体素子、10(P1,P2)…半導体パッケージ、100,100−1,100−2…半導体装置、101(L1−1,L2−1)…第1のリード、102(L1−2,L2−2)…第2のリード、103(L3,L3−1,L3−2)…第3のリード、104(L4)…第4のリード、110(H1,H2)…ヒートスプレッダ、170…モールド材、200…絶縁性部材、201…誘導導体、202…第2の絶縁性部材、300…接合部材、301…電源、302…平滑コンデンサ、303…閉ループ、400…接合部材、401…面接触部、500…金属ブロック、501…絶縁カラー、502…ネジ、503…ネジ、601…絶縁性ネジ、700…誘導導体突出部、800…メタル基板、801…薄膜導体、802…絶縁性部材、803…メタル層、804…放熱グリース、900,1000…半導体装置、901,902,1001,1002…閉ループ、S1…第1の電極面、S2…第2の電極面。

Claims (12)

  1. 少なくとも2つの半導体パッケージと、それらを接続する誘導導体と、を有する半導体装置であって、
    前記半導体パッケージは、ヒートスプレッダ上に第1の電極面が電気的に接続される半導体素子と、前記ヒートスプレッダに電気的に接続されて外部に一部が露出する第1のリードと、前記半導体素子の第2の電極面に電気的に接続されて外部に一部が露出する第2のリードと、前記ヒートスプレッダ、半導体素子、第1のリード、及び第2のリードを樹脂封止するモールド材と、を有して成り、
    前記2つの半導体パッケージは、前記誘導導体の平面上に、絶縁性部材を介して配置され、第1の半導体パッケージは、前記誘導導体の平面上、第1の方向に配置され、第2の半導体パッケージは、前記第1の半導体パッケージに対し、逆向きとなる第2の方向で隣接して配置され、
    前記第1の半導体パッケージの前記第2のリードと、前記第2の半導体パッケージの前記第1のリードとを電気的に接続する第3のリードを備えること、を特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記第3のリードは、前記誘導導体の平面に対して平行に配置され、前記絶縁性部材の近傍の高さに配置され、
    前記第3のリードの一部、または、前記第3のリードから任意の方向に連続体で延設される第4のリードの一部に、外部出力端子を備えること、を特徴とする半導体装置。
  3. 請求項1記載の半導体装置において、
    前記第1の半導体パッケージの前記第2のリード、及び前記第2の半導体パッケージの前記第1のリードと、前記第3のリードとを接続する部位付近において、前記第3のリードと前記絶縁性部材または誘導導体との距離が近付くように折り曲げた構造であること、を特徴とする半導体装置。
  4. 請求項1記載の半導体装置において、
    前記第1の半導体パッケージの前記第2のリード、前記第2の半導体パッケージの前記第1のリード、及び前記第3のリードは、リードフレームにより一体成形されていること、を特徴とする半導体装置。
  5. 請求項1記載の半導体装置において、
    前記第1の半導体パッケージの前記第2のリード、及び前記第2の半導体パッケージの前記第1のリードと、前記第3のリードとが、別の導体により形成され、接合部材によって接続されていること、を特徴とする半導体装置。
  6. 請求項1記載の半導体装置において、
    前記絶縁性部材の上側に、前記第1の半導体パッケージの前記第2のリードの端部と前記第2の半導体パッケージの前記第1のリードの端部との間を連続的に電気的に接続するブロックを備えること、を特徴とする半導体装置。
  7. 請求項1記載の半導体装置において、
    前記第3のリードに面する前記誘導導体の部分において、前記第3のリードの方向に突出する誘導導体突出部を有し、前記誘導導体突出部と前記第3のリードとが平行に配置され近接していること、を特徴とする半導体装置。
  8. 請求項1記載の半導体装置において、
    前記誘導導体は、放熱フィンの機能を持つ筐体の一部であること、を特徴とする半導体装置。
  9. 請求項1記載の半導体装置において、
    前記第3のリードと前記絶縁性部材との間に、第2の絶縁性部材が配置されていること、を特徴とする半導体装置。
  10. 請求項1記載の半導体装置において、
    前記第1の半導体パッケージの前記第2のリードの一部、及び前記第2の半導体パッケージの前記第1のリードの一部と、前記第3のリードの一部とが、前記誘導導体の平面上の垂直方向に折れ曲がって接触する面接触部を有し、当該面接触部で接合部材によって接続されていること、を特徴とする半導体装置。
  11. 請求項1記載の半導体装置において、
    前記2つの半導体パッケージ及び前記第3のリードは、前記誘導導体の平面の上側に配置されるメタル基板の平面に接続されていること、を特徴とする半導体装置。
  12. 請求項1記載の半導体装置を複数用い、これら複数の半導体装置が、誘導導体の平面上に配置され、これら複数の半導体装置における前記第3のリード同士を電気的に接続する第5のリードを備えること、を特徴とする半導体装置。
JP2009140454A 2009-06-11 2009-06-11 半導体装置 Expired - Fee Related JP5481104B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009140454A JP5481104B2 (ja) 2009-06-11 2009-06-11 半導体装置
US12/797,317 US7872348B2 (en) 2009-06-11 2010-06-09 Semiconductor device
US12/968,534 US8035222B2 (en) 2009-06-11 2010-12-15 Semiconductor device
US13/244,133 US8466549B2 (en) 2009-06-11 2011-09-23 Semiconductor device for power conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009140454A JP5481104B2 (ja) 2009-06-11 2009-06-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2010287737A true JP2010287737A (ja) 2010-12-24
JP2010287737A5 JP2010287737A5 (ja) 2012-05-31
JP5481104B2 JP5481104B2 (ja) 2014-04-23

Family

ID=43306262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009140454A Expired - Fee Related JP5481104B2 (ja) 2009-06-11 2009-06-11 半導体装置

Country Status (2)

Country Link
US (3) US7872348B2 (ja)
JP (1) JP5481104B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378745A (zh) * 2012-04-11 2013-10-30 株式会社电装 功率转换设备
JP2015002564A (ja) * 2013-06-13 2015-01-05 株式会社日立製作所 電力変換装置
US9622368B2 (en) 2012-08-24 2017-04-11 Mitsubishi Electric Corporation Semiconductor device
WO2019150870A1 (ja) * 2018-01-31 2019-08-08 株式会社デンソー 半導体モジュール
WO2020144907A1 (ja) * 2019-01-08 2020-07-16 トヨタ自動車株式会社 半導体装置
DE112020007132T5 (de) 2020-04-27 2023-03-09 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133316A1 (en) * 2015-09-25 2017-05-11 Tesla Motors, Inc. Semiconductor device with stacked terminals
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270739A (ja) * 2001-02-28 2002-09-20 Three M Innovative Properties Co 熱伝導性シートの製造方法及び製造装置
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP2004241734A (ja) * 2003-02-10 2004-08-26 Toyota Industries Corp 半導体モジュール
JP2004311685A (ja) * 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd 電力用半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3366192B2 (ja) 1995-09-08 2003-01-14 株式会社日立製作所 配線基板及びそれを用いた電力変換装置
WO2001082376A1 (fr) * 2000-04-25 2001-11-01 Kabushiki Kaisha Toyota Jidoshokki Dispositif a semi-conducteur
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
JP3668708B2 (ja) * 2001-10-22 2005-07-06 株式会社日立製作所 故障検知システム
US7042730B2 (en) * 2002-07-31 2006-05-09 International Rectifier Corporation Non-isolated heatsink(s) for power modules
JP4096831B2 (ja) * 2003-07-09 2008-06-04 日産自動車株式会社 半導体装置の実装構造
US7608918B2 (en) * 2003-08-18 2009-10-27 Sanken Electric Co., Ltd. Semiconductor device
US7034394B2 (en) * 2003-10-08 2006-04-25 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
US7173823B1 (en) * 2004-12-18 2007-02-06 Rinehart Motion Systems, Llc Fluid cooled electrical assembly
US7569927B2 (en) * 2005-09-21 2009-08-04 Microsemi Corporation RF power transistor package
US7994635B2 (en) * 2007-05-18 2011-08-09 Sansha Electric Manufacturing Co., Ltd. Power semiconductor module
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
JP2010092977A (ja) * 2008-10-06 2010-04-22 Panasonic Corp 半導体装置及びその製造方法
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270739A (ja) * 2001-02-28 2002-09-20 Three M Innovative Properties Co 熱伝導性シートの製造方法及び製造装置
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP2004241734A (ja) * 2003-02-10 2004-08-26 Toyota Industries Corp 半導体モジュール
JP2004311685A (ja) * 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd 電力用半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378745A (zh) * 2012-04-11 2013-10-30 株式会社电装 功率转换设备
US9007795B2 (en) 2012-04-11 2015-04-14 Denso Corporation Power conversion device
CN103378745B (zh) * 2012-04-11 2016-01-20 株式会社电装 功率转换设备
US9622368B2 (en) 2012-08-24 2017-04-11 Mitsubishi Electric Corporation Semiconductor device
JP2015002564A (ja) * 2013-06-13 2015-01-05 株式会社日立製作所 電力変換装置
WO2019150870A1 (ja) * 2018-01-31 2019-08-08 株式会社デンソー 半導体モジュール
WO2020144907A1 (ja) * 2019-01-08 2020-07-16 トヨタ自動車株式会社 半導体装置
JPWO2020144907A1 (ja) * 2019-01-08 2021-11-11 株式会社デンソー 半導体装置
JP7192886B2 (ja) 2019-01-08 2022-12-20 株式会社デンソー 半導体装置
DE112020007132T5 (de) 2020-04-27 2023-03-09 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
US8466549B2 (en) 2013-06-18
US8035222B2 (en) 2011-10-11
US20120012978A1 (en) 2012-01-19
US7872348B2 (en) 2011-01-18
US20100315786A1 (en) 2010-12-16
US20110084359A1 (en) 2011-04-14
JP5481104B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
JP5481104B2 (ja) 半導体装置
JP5259016B2 (ja) パワー半導体モジュール
JP2020519024A (ja) Dc端子の同軸配列を有するハーフブリッジモジュール
WO2014061211A1 (ja) 半導体装置
JP4660214B2 (ja) 電力用半導体装置
JP2011253862A (ja) パワー半導体装置
KR20140123935A (ko) 반도체 장치
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP2006222149A (ja) 半導体モジュール
WO2018087890A1 (ja) 半導体装置、インバータユニット及び自動車
US20110284924A1 (en) Semiconductor device, semiconductor unit, and power semiconductor device
JP2013219290A (ja) 半導体装置
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
WO2021261508A1 (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
JP6503909B2 (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP2010258366A (ja) 半導体装置
JP6123722B2 (ja) 半導体装置
JP7142784B2 (ja) 電気回路装置
CN219917172U (zh) 电子器件和功率电子模块
JP2018160501A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5481104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees