JP7142784B2 - 電気回路装置 - Google Patents

電気回路装置 Download PDF

Info

Publication number
JP7142784B2
JP7142784B2 JP2021533964A JP2021533964A JP7142784B2 JP 7142784 B2 JP7142784 B2 JP 7142784B2 JP 2021533964 A JP2021533964 A JP 2021533964A JP 2021533964 A JP2021533964 A JP 2021533964A JP 7142784 B2 JP7142784 B2 JP 7142784B2
Authority
JP
Japan
Prior art keywords
arm circuit
terminal
upper arm
lower arm
circuit portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021533964A
Other languages
English (en)
Other versions
JPWO2021015050A1 (ja
Inventor
拓真 白頭
隆文 大島
晃 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of JPWO2021015050A1 publication Critical patent/JPWO2021015050A1/ja
Application granted granted Critical
Publication of JP7142784B2 publication Critical patent/JP7142784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Inverter Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

本発明は、電気回路装置に関する。
パワー用のスイッチング素子を有し、電力変換を行うパワー半導体モジュール等の電気回路装置は、変換効率が高いため、民生用、車載用、鉄道用、変電設備等に幅広く利用されている。このような、スイッチング素子を有する電気回路装置では、スイッチング素子のオン、オフ時に自己インダクタンスによって電圧が上昇し、サージ状の高電圧が発生するおそれがある。
インダクタンスによる電圧の上昇を抑制する構造として、パワー用のスイッチング素子と平滑用のコンデンサとの間に、スナバコンデンサを含むスナバ素子を配置した、配線インダクタンスを低減するパワー半導体モジュールが知られている。このようなパワー半導体モジュールの一例として、上アーム回路部と下アーム回路部を並置し、上アーム回路部に接続される正極側リードと下アーム回路部に接続される負極側リードを、それぞれ、上アーム回路部と下アーム回路部の上方に延在し、正極側リードと負極側リード間にスナバ素子を配置した構造がある（例えば、特許文献１参照）。
特開２０１４－５３５１６号公報
特許文献１に開示されたパワー半導体モジュールでは、スナバ素子が、上アーム回路部と下アーム回路部の上方に配置されている。上アーム回路部と下アーム回路部が並置されて構成された上下アーム直列回路部の配列方向の回路の長さに対して、スナバ素子接続部領域の回路の長さは短い。このため、スイッチング素子のオン、オフにより発生するインダクタンスループは、スナバ素子接続部領域が、上下アーム直列回路部よりも幅狭い凸形状となる。つまり、インダクタンスループは、上下アーム直列回路部からスナバ素子接続部領域に流れる領域およびスナバ素子接続部領域から上下アーム直列回路部間に流れる領域で窪みが形成された凸形状のループとなる。このように、インダクタンスループに歪みが形成され、無駄な領域が生じるため、インダクタンス低減効果を十分に得ることができない。
本発明の一態様による電気回路装置は、第１のスイッチング素子を有する上アーム回路部と、前記上アーム回路部と第１方向に離間して設けられた、第２のスイッチング素子を有する下アーム回路部と、前記上アーム回路部に電気的に接続された正極端子部と、前記上アーム回路部と前記第１方向に間隙をおいて設けられ、前記下アーム回路部に電気的に接続された負極端子部と、前記正極端子部と前記負極端子部との前記間隙を含む領域上に設けられ、前記正極端子部と前記負極端子部とを接続するスナバ素子と、前記上アーム回路部および前記下アーム回路部に絶縁層を介して積層された放熱部材と、を備え、前記上アーム回路部と前記下アーム回路部とは、前記第１方向と直交する第２方向にずれて設けられ、前記正極端子部、前記負極端子部および前記スナバ素子により構成されるスナバ回路接続部領域の少なくとも一部が、前記上アーム回路部と前記下アーム回路部とが前記第２方向にずれることにより生じる前記第１領域内に設けられており、前記下アーム回路部または前記上アーム回路部が前記上アーム回路部または前記下アーム回路部に対し、前記第２方向の正方向にずれることにより、前記下アーム回路部または前記上アーム回路部の負方向側の端部側に前記第１領域が生じ、前記上アーム回路部または前記下アーム回路部の正方向側の端部側に第２領域が生じ、前記第２領域内に、交流電力を出力する交流端子部に接続される交流端子接続部の少なくとも一部が設けられている。
本発明の他の一態様による電気回路装置は、第１のスイッチング素子を有する上アーム回路部と、前記上アーム回路部と第１方向に離間して設けられた、第２のスイッチング素子を有する下アーム回路部と、前記上アーム回路部に電気的に接続された正極端子部と、前記上アーム回路部と前記第１方向に間隙をおいて設けられ、前記下アーム回路部に電気的に接続された負極端子部と、前記正極端子部と前記負極端子部との前記間隙を含む領域上に設けられ、前記正極端子部と前記負極端子部とを接続するスナバ素子と、前記上アーム回路部および前記下アーム回路部に絶縁層を介して積層された放熱部材と、前記第１のスイッチング素子の第１端子に接合される第１のヒートスプレッダと、前記第１のヒートスプレッダに接合される第１の導体パターンと、前記第１のスイッチング素子の第２端子に接合される第２のヒートスプレッダと、前記第２のヒートスプレッダに接合される第２の導体パターンと、前記第２のスイッチング素子の第１端子に接合される第３のヒートスプレッダと、前記第３のヒートスプレッダに接合される第３の導体パターンと、前記第２のスイッチング素子の第２端子に接合される第４のヒートスプレッダと、前記第４のヒートスプレッダに接合される第４の導体パターンと、前記第２の導体パターンと前記第３の導体パターンとを接続する上下導通導体と、を備え、前記上アーム回路部と前記下アーム回路部とは、前記第１方向と直交する第２方向にずれて設けられ、前記正極端子部、前記負極端子部および前記スナバ素子により構成されるスナバ回路接続部領域の少なくとも一部が、前記上アーム回路部と前記下アーム回路部とが前記第２方向にずれることにより生じる第１領域内に設けられている。
本発明によれば、インダクタンスループの歪みが低減され、インダクタンス低減効果の向上を図ることができる。
図１は、本発明による電気回路装置の一実施形態の外観斜視図である。 図２は、図１に図示された電気回路装置の封止樹脂を取り除いた状態の斜視図である。 図３は、図２に図示された電気回路装置の中間体の放熱部材を取り除いた状態の斜視図である。 図４は、図１に図示された電気回路装置の回路の一例を示す回路図である。 図５は、図３に図示された電気回路装置の中間体の絶縁部材に設けられた導体パターンを示し、図５（Ａ）は、上方からみたソース側絶縁部材の斜視図、図５（Ｂ）は、上方からみたドレイン側絶縁部材の斜視図である。 図６は、図３に図示された電気回路装置の中間体の実装構造を示し、図６（Ａ）は、上方からソース側絶縁基板を透過してみたドレイン側絶縁基板側の実装状態を示す平面図であり、図６（Ｂ）は、上方からみたソース側絶縁基板側の実装状態を示す平面図である。 図７は、図１に図示された電気回路装置のＶＩＩ－ＶＩＩ線断面図である。図１に図示された電気回路装置のＶＩＩ－ＶＩＩ線は、図６（Ｂ）のドレイン側絶縁基板側の実装状態のＶＩＩ－ＶＩＩ線を通る。 図８は、図１に図示された電気回路装置のＶＩＩＩ－ＶＩＩＩ線断面図である。図１に図示された電気回路装置のＶＩＩＩ－ＶＩＩＩ線は、図６（Ｂ）のドレイン側絶縁基板側の実装状態のＶＩＩＩ－ＶＩＩＩ線を通る。 図９は、図６（Ａ）に示すドレイン側絶縁基板側の実装状態のレイアウト図である。 図１０（Ａ）は、図６（Ａ）に示すドレイン側絶縁基板側の実装状態の平面に発生する渦電流ループを示す平面図であり、図１０（Ｂ）は、電気回路装置の放熱部材に発生する渦電流ループを示す斜視図である。 図１１は、本発明の電気回路装置の変形例を示し、図１１（Ａ）は、図９に相当するドレイン側絶縁基板側の実装状態のレイアウト図であり、図１１（Ｂ）は、ソース側絶縁部材の導体パターンを示す平面図である。
以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
図１は、本発明による電気回路装置の一実施形態の外観斜視図であり、図２は、図１に図示された電気回路装置の封止樹脂を取り除いた状態の斜視図であり、図３は、図２に図示された電気回路装置の中間体の放熱部材を取り除いた状態の斜視図である。
なお、以下の説明において、ｘ方向、ｙ方向、ｚ方向は、図示の通りとする。
図１に図示されるように、電気回路装置１００は、ほぼ扁平な直方体形状を有する。
電気回路装置１００は、上下一対の放熱部材１４０（図２参照）と、一対の放熱部材１４０間の周囲を封止する封止樹脂７０を有する。一対の放熱部材１４０と封止樹脂７０の内部には、後述するように、複数の半導体素子２１Ｕ、２１Ｌ（図６等参照）が封止されている。半導体素子２１Ｕ、２１Ｌは、パワー用の半導体素子であり、以下では、電気回路装置１００は、パワー半導体モジュールとして例示する。
図１、図２に図示されるように、電気回路装置１００の－ｙ方向の一側辺からは、強電回路系の正極リード端子１１１および負極リード端子１１２が突出している。また、電気回路装置１００の－ｙ方向の一側辺からは、制御回路系のドレインリード端子１２１Ｕと、ソースリード端子１２２Ｕと、ゲートリード端子１２３Ｕが突出している。
電気回路装置１００の＋ｙ方向の一側辺からは、強電回路系の交流リード端子１１３が突出している。また、電気回路装置１００の＋ｙ方向の一側辺からは、制御回路系のドレインリード端子１２１Ｌと、ソースリード端子１２２Ｌと、ゲートリード端子１２３Ｌが突出している。電気回路装置１００の＋ｙ方向の一側辺からは、センス用のリード端子（符号無し）等も突出している。
放熱部材１４０は、外方に突出する複数の放熱ピン１４１を有している。放熱部材１４０は、例えば、アルミダイキャスト等により放熱ピン１４１が一体に成型される。放熱ピン１４１を別に形成し、ベース部材に固定するようにしてもよい。放熱部材１４０は、アルミニウム以外の、放熱性のよい他の金属材料で形成してもよい。
図３に図示されるように、電気回路装置１００は、放熱部材１４０に、それぞれ、熱結合される上下一対の絶縁部材１５１、１５３を有している。上下一対の絶縁部材１５１、１５３間に、以下に説明する、複数の半導体素子２１Ｕ、２１Ｌ（図６等参照）および各半導体素子２１Ｕ、２１Ｌを実装する部材が設けられている。
図４は、図１に図示された電気回路装置の回路の一例を示す回路図である。
電気回路装置１００は、上アーム回路部として動作する半導体素子２１Ｕと、下アーム回路部として動作する半導体素子２１Ｌを直列に接続した上下アーム直列回路を有する。
なお、上下アーム回路部の半導体素子２１Ｕ、２１Ｌは、それぞれ、通常は、複数個の半導体素子により構成されている。
本実施形態では、電気回路装置１００は、上アーム回路部と下アーム回路部が一体化された２in１パッケージとして例示されている。半導体素子２１Ｕ、２１Ｌは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）により形成されている。本実施形態の電気回路装置１００では、特に、高速動作するＳｉＣ（シリコンカーバイト）－ＭＯＳＦＥＴ等を用いることができる。以下では、半導体素子２１Ｕ、２１Ｌを、ＭＯＳＦＥＴとして説明する。
図１および図２も参照して説明する。半導体素子２１Ｕのドレイン端子２１ＵＤには、ドレインリード端子１２１Ｕが接続され、ソース端子２１ＵＳには、ソースリード端子１２２Ｕが接続され、ゲート端子２１ＵＧには、ゲートリード端子１２３Ｕが接続される。
半導体素子２１Ｕの正極端子部２１ＵＰには、正極リード端子１１１が接続される。
半導体素子２１Ｌのドレイン端子２１ＬＤには、ドレインリード端子１２１Ｌが接続され、ソース端子２１ＬＳには、ソースリード端子１２２Ｌが接続され、ゲート端子２１ＬＧには、ゲートリード端子１２３Ｌが接続される。半導体素子２１Ｌの負極端子部２１ＬＮには、負極リード端子１１２が接続される。
半導体素子２１Ｕのソース端子２１ＵＳと半導体素子２１Ｌのドレイン端子２１ＬＤとは、導体２２で接続されている。半導体素子２１Ｕのゲート端子２１ＵＧおよび半導体素子２１Ｌのゲート端子２１ＬＧは、不図示のドライバ回路に接続されている。上下アーム直列回路は、モータジェネレータ（図示せず）等の電機子巻線の各相巻線に対応してＵ相、Ｖ相、Ｗ相の３相いずれかの相の交流電力を、導体２２の交流端子部２２ａから出力する。交流端子部２２ａには交流リード端子１２３が接続される。
図５は、図３に図示された電気回路装置の中間体の絶縁部材に設けられた導体パターンを示し、図５（Ａ）は、上方からみたソース側絶縁部材の斜視図であり、図５（Ｂ）は、上方からみたドレイン側絶縁部材の斜視図である。
図５（Ａ）に図示されるように、ソース側絶縁部材１５３には、半導体素子２１Ｕ、２１Ｌ側（－ｚ方向側）の一面に、ソース側導体パターン１５４Ｕ、１５４Ｌが一体に形成されている。 図５（Ｂ）に図示されるように、ドレイン側絶縁部材１５１には、半導体素子２１Ｕ、２１Ｌ側（＋ｚ方向側））の一面に、ドレイン側導体パターン１５２Ｕ、１５２Ｌおよび負極接続パターン１５５が一体に形成されている。
ソース側導体パターン１５４Ｕ、１５４Ｌ、ドレイン側導体パターン１５２Ｕ、１５２Ｌおよび負極接続パターン１５５は、例えば、銅系金属により形成されている。銅系金属以外の、導電率および伝熱性がよい金属材料を用いてもよい。
図３にも示されている正極リード端子１１１、負極リード端子１１２、および交流リード端子１１３と、図５（Ａ）および（Ｂ）に示されているドレイン側の導体パターン１５２Ｕ，１５２Ｌ、およびソース側の導体パターン１５４Ｕ，１５４Ｌとの接合構造をさらに詳細に説明する。
ドレイン側絶縁部材１５１に設けられた導体パターン１５２Ｕの部分領域パターン１５２ＵＰ（図４の正極端子部２１ＵＰと、図９の正極接続端子１８１に相当する）には正極リード端子１１１が接合される。なお、ドレイン側の導体パターン１５２Ｕは、図４の上アーム回路を構成する半導体素子２１Ｕのドレイン端子２１ＵＤと電気的に接続されるパターンである。
ドレイン側絶縁部材１５１に設けられた導体パターン１５２Ｌの部分領域パターン１５２ＬＡ（図４の交流端子部２２ａと、図９の交流端子接続部２０３の導体パターンに相当する）には交流リード端子１１３が接合される。なお、ドレイン側の導体パターン１５２Ｌは、図４の上アーム回路を構成する半導体素子２１Ｕのソース端子２１ＵＳと電気的に接続されるパターンである。
ソース側絶縁部材１５３に設けられた導体パターン１５４Ｕの部分領域１５４ＵＡと、ドレイン側絶縁部材１５１に設けられた導体パターン１５２Ｌの部分領域１５２ＬＡとは、後述する図７に示す上下導通導体１１５により電気的に接続される。すなわち、上アーム回路の半導体素子２１Ｕのソース端子２１ＵＳと下アーム回路の半導体素子２１Ｌのドレイン端子２１ＬＤとが電気的に接続される。
ソース側絶縁部材１５３に設けられた導体パターン１５４Ｌの部分領域１５４ＬＮと、ドレイン側絶縁部材１５１に孤立パターンとして形成され負極リード端子１１２が接合される負極接続パターン１５５との間は、後述するが、図６（Ａ）に図示された上下導通導体１１６で電気的に接続される。これにより、導体パターン１５４Ｌが負極リード端子１１２に電気的に接続される。
図５（Ｂ）の孤立したソース側の導体パターン１５５と、ドレイン側の導体パターン１５２Ｕの部分領域パターン１５２ＵＰとの間に、図６で後述するスナバ素子３０が介装されている。すなわち、スナバ素子３０は、正極リード端子１１１が接続されるドレイン側の部分領域パターン１５２ＵＰと、負極リード端子１１２が接続される孤立した負極接続パターン１５５との間に設けられている。換言すると、上アーム回路の半導体素子２１Ｕのドレイン端子２１ＵＤと下アーム回路の半導体素子２１Ｌのソース端子２１ＬＳとの間に介装されている。
図６は、図３に図示された電気回路装置の中間体の実装構造を示し、図６（Ａ）は、上方からソース側絶縁基板を透過してみたドレイン側絶縁基板側の実装状態を示す平面図であり、図６（Ｂ）は、上方からみたソース側絶縁基板側の実装状態を示す平面図である。
図７は、図１に図示された電気回路装置のＶＩＩ－ＶＩＩ線断面図である。図１に図示された電気回路装置のＶＩＩ－ＶＩＩ線は、図６（Ａ）のドレイン側絶縁基板側の実装状態のＶＩＩ－ＶＩＩ線を通る。図８は、図１に図示された電気回路装置のＶＩＩＩ－ＶＩＩＩ線断面図である。図１に図示された電気回路装置のＶＩＩＩ－ＶＩＩＩ線は、図６（Ａ）のドレイン側絶縁基板側の実装状態のＶＩＩＩ－ＶＩＩＩ線を通る。
ドレイン側絶縁部材１５１のドレイン側導体パターン１５２Ｕ、１５２Ｌ上には、ヒートスプレッダ１６１Ｕ、１６１Ｌが接合されている。ドレイン側導体パターン１５２Ｕ、１５２Ｌとヒートスプレッダ１６１Ｕ、１６１Ｌとは、それぞれ、例えば、はんだまたは焼結金属形成用の接合ペースト等の導電接合材５１（図７、図８）により接合される。
図６（Ａ）に図示されるように、ドレイン側導体パターン１５２Ｕ上およびドレイン側導体パターン１５２Ｌ上には、それぞれ、８つの半導体素子２１Ｕと８つの半導体素子２１Ｌが実装されている。８つの半導体素子２１Ｕは、各列に４つずつ、ｘ方向に２列に配列されており、８つの半導体素子２１Ｌも、各列（ｙ方向）に４つずつ、ｘ方向に２列に配列されており配置されている。
各列の半導体素子２１Ｕは、２つが一対として１つのヒートスプレッダ１６１Ｕに接合されている。ヒートスプレッダ１６１Ｕは、ｘ方向に離間して２列に配列されている。２列に配列されたヒートスプレッダ１６１Ｕ間にゲート用導体１６５が配置されている。
同様に、各列の半導体素子２１Ｌは、２つが一対として１つのヒートスプレッダ１６１Ｌに接合されている。ヒートスプレッダ１６１Ｌは、ｘ方向に離間して２列に配列されている。２列に配列されたヒートスプレッダ１６１Ｕ間にゲート用導体１６５が配置されている。
各ゲート用導体１６５は、絶縁層１７１（図６（Ａ）、図８参照）を介してドレイン側導体パターン１５２Ｕ、１５２Ｌに固定されている。
半導体素子２１Ｕ、２１Ｌのドレイン端子２１ＵＤ、２１ＬＤ（図４参照）は、図７、図８にも示されているように、導電接合材５１により、ヒートスプレッダ１６１Ｕ、１６１Ｌに接合されている。半導体素子２１Ｕ、２１Ｌのゲート端子２１ＵＧ、２１ＬＧは、ワイヤ１７２によりゲート用導体１６５に接合されている（図６（Ａ）、図８参照）。
図７に図示されるように、正極リード端子１１１は、導電接合材５１により、ドレイン側導体パターン１５２Ｕに接合される。図示はしないが、同様に、負極リード端子１１２（図１参照）は、導電接合材５１により、ドレイン側導体パターン１５２Ｌに接合される。
図示はしないが、ドレイン側導体パターン１５２Ｕには、ドレインリード端子１２１Ｕ（図１参照）が接続され、ゲート用導体１６５には、ゲートリード端子１２３Ｕ（図１参照）が接続される。同様に、図示はしないが、ドレイン側導体パターン１５２Ｌには、ドレインリード端子１２１Ｌ（図１参照）が接続され、ゲート用導体１６５には、ゲートリード端子１２３Ｌ（図１参照）が接続される。
また、図７に図示されるように、交流リード端子１１３は、導電接合材５１により、ドレイン側導体パターン１５２Ｌに接合される。
交流リード端子１１３には、上下導通導体１１５が、例えば、かしめ等により一体に形成されている。上下導通導体１１５を、導電接合材により、交流リード端子１１３に接合してもよい。図７で説明するが、上下導通導体１１５は、図４の導体２２に相当する。
図６に図示されるように、正極リード端子１１１が接合されたドレイン側導体パターン１５２Ｕと負極リード端子１１２が接合された負極接続パターン１５５は、正極リード端子１１１と負極リード端子１１２の間で分離されている。正極リード端子１１１と負極リード端子１１２とが分離された領域には、ドレイン側導体パターン１５２Ｕと負極接続パターン１５５とを接続するスナバ素子３０が実装されている。スナバ素子３０は、図示はしないが、直列に接続された抵抗体とコンデンサを内蔵している。
図６（Ｂ）に図示されるように、ソース側絶縁部材１５３に設けられたソース側導体パターン１５４Ｕ、１５４Ｌには、それぞれ、導電接合材５１（図７、図８参照）により、ヒートスプレッダ１６２Ｕ、１６２Ｌが接合されている。
図７に図示されるように、半導体素子２１Ｕ、２１Ｌのソース端子２１ＵＳ、２１ＬＳ（図４参照）は、それぞれ、導電接合材５１により、ヒートスプレッダ１６２Ｕ、１６２Ｌに接合される。
図６、図８に図示されるように、ヒートスプレッダ１６２Ｕ、１６２Ｌの中央部には、それぞれ、Ｙ方向に延在する溝１６４が形成されており、半導体素子２１Ｕ、２１Ｌのゲート端子２１ＵＧ、２１ＬＧとゲート用導体１６５を接続するワイヤ１７２との接触が回避される構造となっている。
ヒートスプレッダ１６１Ｕ、１６１Ｌ、１６２Ｕ、１６２Ｌは、ドレイン側導体パターン１５２Ｕ、１５２Ｌ、ソース側導体パターン１５４Ｕ、１５４Ｌより厚さが厚く、熱容量が大きく形成されている。このため、半導体素子２１Ｕ、２１Ｌの温度が突発的に急上昇した場合にも、蓄熱し遅延して放熱する。これにより、ヒートスプレッダ１６１Ｕ、１６１Ｌ、１６２Ｕ、１６２Ｌからの放熱量の変化がなだらかとなり、半導体素子２１Ｕ、２１Ｌの損傷を抑制することができる。
図７に図示されるように、上下導通導体１１５は、導電接合材５１により、ソース側絶縁部材１５３に設けられたソース側導体パターン１５４Ｕに接合されている。上下導通導体１１５は図４の導体２２に相当し、上アーム回路部を構成する半導体素子２１Ｕのソース端子２１ＵＳ（図４参照）と下アーム回路部を構成する半導体素子２１Ｌのドレイン端子２１ＬＤ（図４参照）を電気的に接続する。
断面図としては図示しないが、図６（Ａ）に図示された上下導通導体１１６も、上下導通導体１１５と同様な構造により、負極接続パターン１５５とソース側絶縁部材１５３に形成されたソース側導体パターン１５４Ｌとを電気的に接続している。
ドレイン側・ソース側絶縁部材１５１、１５３それぞれの、半導体素子２１Ｕ、２１Ｌ側と反対側の面は、導電接合材５１により、放熱部材１４０に接合されている。半導体素子２１Ｕ、２１Ｌ、ヒートスプレッダ１６１Ｕ、１６１Ｌ、１６２Ｕ、１６２Ｌ、およびドレイン側・ソース側絶縁部材１５１、１５３は、上下一対の放熱部材１４０間に挟まれて実装されており、この状態で、上下一対の放熱部材１４０間に充填された封止樹脂７０により封止されている。封止樹脂７０は、上下一対の放熱部材１４０の外周縁を覆って設けられている。
図９は、図６（Ａ）に示すドレイン側絶縁基板側の実装状態のレイアウト図である。
電気回路装置１００は、上アーム回路部２０１Ｕと、下アーム回路部２０１Ｌと、スナバ回路接続部領域２０２と、交流端子接続部２０３の４つの領域を有する。
４つの領域は、矩形形状の平面領域を形成する。以下、このことについて説明する。
上アーム回路部２０１Ｕは、ドレイン側導体パターン１５２Ｕとソース側導体パターン１５４Ｕとの間に配置された、８つの半導体素子２１Ｕが実装された領域である。
下アーム回路部２０１Ｌは、ドレイン側導体パターン１５２Ｌとソース側導体パターン１５４Ｌとの間に配置された、８つの半導体素子２１Ｌが実装された領域である。
スナバ回路接続部領域２０２は、ドレイン側導体パターン１５２Ｕの、下アーム回路部側（＋ｘ方向）に延在され正極リード端子１１１（図６（Ａ）参照）が接合される正極端子部１８１（図４の正極端子部２１ＵＰに相当）と、負極接続パターン１５５と、ドレイン側導体パターン１５２Ｕと負極接続パターン１５５とを接続するスナバ素子３０が実装された領域である。
交流端子接続部２０３は、ドレイン側導体パターン１５２Ｌが下アーム回路部側（－ｘ方向）に延出され、交流端子部２２ａ（図４参照）に接続される領域である。
上アーム回路部２０１Ｕと下アーム回路部２０１Ｌとは、ｘ方向に離間して配置されている。上アーム回路部２０１Ｕと下アーム回路部２０１Ｌは、離間する方向（ｘ方向）および離間する方向と直交する方向（ｙ方向）におけるそれぞれの長さがほぼ同じ、矩形形状を有する。
上アーム回路部２０１Ｕと下アーム回路部２０１Ｌとは、離間する方向と直交する方向（ｙ方向）にずれている。図９では、上アーム回路部２０１Ｕが、下アーム回路部２０１Ｌに対して－ｙ方向に突出する位置にずれている。換言すれば、下アーム回路部２０１Ｌの－ｙ方向端部側のｘ方向に延在する一辺が、上アーム回路部２０１Ｕの－ｙ方向端部側のｘ方向に延在する一辺より、所定長、＋ｙ方向にずれている。
下アーム回路部２０１Ｌが、上アーム回路部２０１Ｕに対し＋ｙ方向にずれることにより形成される矩形の領域に、スナバ回路接続部領域２０２が設けられている。
上アーム回路部２０１Ｕの＋ｙ方向端部側のｘ方向に延在する一辺は、下アーム回路部２０１Ｌの＋ｙ方向端部側のｘ方向に延在する一辺より、所定長、－ｙ方向にずれている。上アーム回路部２０１Ｕが、下アーム回路部２０１Ｌより－ｙ方向にずれた矩形の領域に、交流端子接続部２０３が設けられている。
上述した通り、上アーム回路部２０１Ｕと下アーム回路部２０１Ｌは、ｘ方向およびｙ方向にほぼ同じ長さの矩形形状に形成されている。このため、スナバ回路接続部領域２０２と交流端子接続部２０３とは、ｘ方向およびｙ方向にほぼ同じ長さの矩形形状となる。
すなわち、上アーム回路部２０１Ｕと、下アーム回路部２０１Ｌと、スナバ回路接続部領域２０２と、交流端子接続部２０３の４つの領域は、それぞれ、矩形形状の平面領域を形成する。
図１０（Ａ）は、図６（Ａ）に示すドレイン側絶縁基板側の実装状態の平面に発生する渦電流ループを示す平面図である。
半導体素子２１Ｕ、２１Ｌをオン、オフすると自己インダクタンスが生じ、定常電流を妨げる方向の渦電流ループが生じる。本実施形態では、上述したように、上アーム回路部２０１Ｕと、下アーム回路部２０１Ｌと、スナバ回路接続部領域２０２と、交流端子接続部２０３の４つの領域は、矩形形状の平面領域を形成している。
このため、本実施形態の電気回路に生じる渦電流は、図１０（Ａ）に図示されるように、歪みのない、ほぼ矩形形状のループを形成する。このように、インダクタンスループの歪みが低減されるため、インダクタンス低減効果の向上を図ることができる。
図１０（Ｂ）は、電気回路装置の放熱部材に発生する渦電流ループを示す斜視図である。
渦電流が発生する電気回路に絶縁層を介して設けられた放熱部材１４０には、図１０（Ｂ）に図示されるように、電気回路とは逆方向の渦電流ループが発生する。
－変形例－
図１１は、本発明の電気回路装置の変形例を示し、図１１（Ａ）は、図９に相当するドレイン側絶縁基板側の実装状態のレイアウト図であり、図１１（Ｂ）は、ソース側絶縁部材の導体パターンを示す平面図である。
図９に示すドレイン側絶縁基板側のレイアウトでは、上アーム回路部２０１Ｕが下アーム回路部２０１Ｌに対し、－ｙ方向に突出する構成であった。これに対し、図１１に示す変形例では、下アーム回路部２０１Ｌが上アーム回路部２０１Ｕに対し、－ｙ方向に突出する構成を有する。
図１１（Ａ）に図示されるように、ドレイン側絶縁部材１５１のドレイン側導体パターン１５２Ｕ、１５２Ｌ上には、それぞれ、ヒートスプレッダ１６１Ｕ、１６１Ｌが接合されている。ヒートスプレッダ１６１Ｕ上には、３つの半導体素子２１Ｕが設けられており、ヒートスプレッダ１６１Ｌ上には、３つの半導体素子２１Ｌが設けられている。半導体素子２１Ｕ、２１Ｌのドレイン端子２１ＵＤ、２１ＬＤは、それぞれ、ドヒートスプレッダ１６１Ｕ、１６１Ｌに電気的に接続されている。
また、ドレイン側導体パターン１５２Ｕ、１５２Ｌ上には、絶縁層（図示せず）を介してゲート用導体１６５が設けられている。半導体素子２１Ｕ、２１Ｌのゲート端子２１ＵＧ、２１ＬＧは、それぞれ、ワイヤ１７２によりゲート用導体１６５に電気的に接続されている。
ドレイン側導体パターン１５２Ｕの－ｙ方向端部側には、正極端子部１８１が設けられている。ドレイン側絶縁部材１５１の－ｙ方向端部側には、負極接続パターン１５５が設けられている。負極接続パターン１５５は、ドレイン側導体パターン１５２Ｌおよび正極端子部１８１とは分離して設けられている。負極接続パターン１５５と正極端子部１８１との離間部には、スナバ素子３０が実装されている。スナバ素子３０は、負極接続パターン１５５と正極端子部１８１とを電気的に接続している。正極端子部１８１には、正極リード端子１１１が接続される。負極接続パターン１５５には、負極リード端子１１２が接続される。
ソース側絶縁部材１５３には、図１１（Ｂ）に図示される形状を有するソース側導体パターン１５４Ｕ、１５４Ｌが形成されている。ソース側導体パターン１５４Ｕ、１５４Ｌ上には、それぞれ、ヒートスプレッダ１６２Ｕ、１６２Ｌが接合されている。ヒートスプレッダ１６２Ｕ、１６２Ｌは、それぞれ、半導体素子２１Ｕ、２１Ｌのドレイン端子２１ＵＤ、２１ＬＤに接合される。
ソース側導体パターン１５４Ｕは、＋ｙ方向端部側に、ドレイン側導体パターン１５２Ｌ側（－ｘ方向）に延在される延在部１８２を有する。ソース側導体パターン１５４Ｕの延在部１８２は、ドレイン側導体パターン１５２Ｌに、上下導通導体１１５により、電気的に接続されている。ドレイン側導体パターン１５２Ｌの上下導通導体１１５との接続部近傍には、交流リード端子１１３が接続される。
ソース側導体パターン１５４Ｌは、－ｙ方向端部側に、負極接続パターン１５５側（＋ｘ方向）に延在される延在部１８３を有する。ソース側導体パターン１５４Ｌの延在部１８３は、負極接続パターン１５５に、上下導通導体１１６により、電気的に接続されている。
上アーム回路部２０１Ｕは、ドレイン側導体パターン１５２Ｕと、ソース側導体パターン１５４Ｕと、３つの半導体素子２１Ｕを有する矩形形状の領域である。
下アーム回路部２０１Ｌは、ドレイン側導体パターン１５２Ｌと、ソース側導体パターン１５４Ｌと、３つの半導体素子２１Ｌを有する矩形形状の領域である。
スナバ回路接続部領域２０２は、負極接続パターン（図４の負極端子部２１ＬＮに相当）１５５と、ドレイン側導体パターン１５２Ｕの、正極リード端子１１１が接続される正極端子部１８１（図４の２１ＵＰに相当）と、負極接続パターン（負極端子部）１５５と正極端子部１８１とを接続するスナバ素子３０が実装された領域である。
交流端子接続部２０３は、ソース側導体パターン１５４Ｕ、１５４Ｌが下アーム回路部側（－ｘ方向）に延出され、交流端子部２２ａ（図４参照）に接続される領域である。
上アーム回路部２０１Ｕと下アーム回路部２０１Ｌは、ｘ方向およびｙ方向にほぼ同じ長さの矩形形状に形成されている。
上アーム回路部２０１Ｕは、下アーム回路部２０１Ｌに対し、＋ｙ方向に突出する構成を有する。従って、上アーム回路部２０１Ｕの－ｙ方向端部側の、ｘ方向に延在する一辺は、下アーム回路部２０１Ｌの－ｙ方向端部側の、ｘ方向に延在する一辺より、所定長、＋ｙ方向にずれている。上アーム回路部２０１Ｕが、下アーム回路部２０１Ｌより＋ｙ方向にずれた矩形の領域に、スナバ回路接続部領域２０２が設けられている。
下アーム回路部２０１Ｌの＋ｙ方向端部側の、ｘ方向に延在する一辺は、上アーム回路部２０１Ｕの＋ｙ方向端部側のｘ方向に延在する一辺より、所定長、＋ｙ方向にずれている（但し、下アーム回路部２０１Ｌを構成する半導体素子２１Ｌが実装されたドレイン側導体パターン１５２Ｌは、上アーム回路部２０１Ｕの＋ｙ方向端部側の、ｘ方向に延在する一辺の位置まで延在されている）。下アーム回路部２０１Ｌが上アーム回路部２０１Ｕより－ｙ方向にずれた矩形の領域に、交流端子接続部２０３が設けられている。
上述した通り、上アーム回路部２０１Ｕと下アーム回路部２０１Ｌは、ｘ方向およびｙ方向にほぼ同じ長さの矩形形状に形成されている。このため、スナバ回路接続部領域２０２と交流端子接続部２０３とは、ｘ方向およびｙ方向にほぼ同じ長さの矩形形状となる。
すなわち、上アーム回路部２０１Ｕと、下アーム回路部２０１Ｌと、スナバ回路接続部領域２０２と、交流端子接続部２０３の４つの領域は、矩形形状の平面領域を形成する。
従って、変形例においても、電気回路に生じる渦電流は、ほぼ矩形形状の、歪が無いループを形成する。これにより、インダクタンスループの歪みが低減され、インダクタンス低減効果の向上を図ることができる。
なお、スナバ回路接続部領域２０２全体を、上アーム回路部２０１Ｕまたは下アーム回路部２０１Ｌの一方が、他方から、ｘ方向またはｙ方向にずれた矩形の領域内に設ける必要はない。スナバ回路接続部領域２０２の少なくとも一部が、アーム回路部のずれた矩形の領域内に設けられていればよく、他の一部は、アーム回路部のずれた矩形の領域の外側に設けられていてもよい。
同様に、交流端子接続部２０３全体を、上アーム回路部２０１Ｕまたは下アーム回路部２０１Ｌの一方が、他方から、ｘ方向またはｙ方向にずれた矩形の領域内に設ける必要はない。交流端子接続部２０３の少なくとも一部が、アーム回路部のずれた矩形の領域内に設けられていればよく、他の一部は、アーム回路部のずれた矩形の領域の外側に設けられていてもよい。要は、アーム回路部のずれた領域内において、交流端子接続部２０３の一辺が上アーム回路部２０１Ｕに面し、交流端子接続部２０３の他辺が下アーム回路部２０１Ｌに面して設けられていればよい。
上記実施形態によれば、下記の効果を奏する。
（１）電気回路装置１００は、半導体素子２１Ｕ（第１のスイッチング素子）を有する上アーム回路部２０１Ｕと、半導体素子２１Ｌ（第２のスイッチング素子）を有し、上アーム回路部２０１Ｕと第１方向に離間して設けられた下アーム回路部２０１Ｌと、上アーム回路部２０１Ｕに電気的に接続された正極端子部１８１と、上アーム回路部２０１Ｕと前記第１方向に間隙をおいて設けられ、下アーム回路部２０１Ｌに電気的に接続された負極接続パターン（負極端子部）１５５と、正極端子部１８１と負極端子部１５５との間隙を含む領域上に設けられ、正極端子部１８１と負極端子部１５５とを接続するスナバ素子３０と、上アーム回路部２０１Ｕおよび下アーム回路部２０１Ｌにドレイン側・ソース側絶縁部材１５１、１５３（絶縁層）を介して積層された放熱部材１４０と、を備える。上アーム回路部２０１Ｕと下アーム回路部と２０１Ｌとは、上アーム回路部２０１Ｕと下アーム回路部２０１Ｌとが離間する方向と直交する第２方向にずれて設けられ、正極端子部、負極端子部およびスナバ素子３０により構成されるスナバ回路接続部領域２０２の少なくとも一部が、上アーム回路部２０１Ｕと下アーム回路部２０１Ｌとが第２方向にずれることにより生じる第１領域内に設けられている。このため、スイッチング素子のオン、オフ時のインダクタンスの発生により生じる渦電流は、ほぼ矩形形状の、歪が無いループを形成する。これにより、インダクタンスループの歪みが低減され、インダクタンス低減効果の向上を図ることができる。
（２）上アーム回路部２０１Ｕと下アーム回路部２０１Ｌに対し、第２方向の正方向にずれることにより下アーム回路部２０１Ｌの正方向側の端部側に第１領域が生じ、上アーム回路部２０１Ｕの負方向側の端部側に第２領域が生じ、第２領域内に、交流端子接続部２０３の少なくとも一部が設けられている。このため、上アーム回路部２０１Ｕ、下アーム回路部２０１Ｌ、スナバ回路接続部領域２０２、交流端子接続部２０３により構成される閉回路が、歪が少ないほぼ矩形形状のループを形成し、一層インダクタンス低減効果の向上を図ることができる。
（３）放熱部材１４０は、上アーム回路部２０１Ｕおよび下アーム回路部２０１Ｌを挟んで、上下に一対設けられている。このように、放熱部材１４０が、上アーム回路部２０１Ｕおよび下アーム回路部２０１Ｌの上下に設けられているため、放熱部材１４０が、上・下アーム回路部２０１Ｕ、２０１Ｌの上下の一方に設けられている構成に比し、放熱効果を向上することができる。
（４）放熱部材１４０は、上アーム回路部２０１Ｕ上および下アーム回路部２０１Ｌ上からスナバ回路接続部領域２０２上まで延在されている。このため、スナバ素子３０から発生される熱を放熱部材１４０により放熱することができる。
なお、上記実施形態では、スイッチング素子をＭＯＳＦＥＴとして例示した。しかし、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の、ＭＯＳＦＥＴ以外のスイッチング素子を用いることもできる。なお、スイッチング素子としてＩＧＢＴを用いる場合は、エミッターコレクタ間にダイオードを配置する必要がある。
上記実施形態では、電気回路装置１００を、２in１モジュールとして例示した。しかし、本発明は、ｎ(ｎ≧２)in１モジュールに適用することができる。
上記各実施形態では、上アーム回路部２０１Ｕと下アーム回路部２０１Ｌとは、ｘ方向およびｙ方向にほぼ同じ長さを有する形状として例示した。しかし、上アーム回路部２０１Ｕと下アーム回路部２０１Ｌとは、ｘ方向またはｙ方向に、異なる長さを有していてもよい。
上記では、種々の変形例を説明したが、本発明はこれらの内容に限定されるものではない。上述した種々の実施の形態および変形例を組み合わせたり、適宜、変更を加えたりしてもよく、本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
２１Ｌ 半導体素子（第２のスイッチング素子）
２１Ｕ 半導体素子（第１のスイッチング素子）
２１ＬＤ ドレイン端子（第１端子）
２１ＬＮ 負極端子部
２１ＵＤ ドレイン端子（第１端子）
２１ＵＰ 正極端子部
２１ＬＳ ソース端子（第２端子）
２１ＵＳ ソース端子（第２端子）
３０ スナバ素子
１００ 電気回路装置
１１５、１１６ 上下導通導体
１４０ 放熱部材
１５１ ドレイン側絶縁部材（絶縁層）
１５２Ｌ ドレイン側導体パターン（第２の導体パターン）
１５２Ｕ ドレイン側導体パターン（第１の導体パターン）
１５３ ソース側絶縁部材（絶縁層）
１５４Ｌ ソース側導体パターン（第４の導体パターン）
１５４Ｕ ソース側導体パターン（第３の導体パターン）
１５５ 負極接続パターン（負極端子部）
１６１Ｌ ヒートスプレッダ（第２のヒートスプレッダ）
１６１Ｕ ヒートスプレッダ（第１のヒートスプレッダ）
１６２Ｌ ヒートスプレッダ（第４のヒートスプレッダ）
１６２Ｕ ヒートスプレッダ（第３のヒートスプレッダ）
１８１ 正極端子部
２０１Ｌ 下アーム回路部
２０１Ｕ 上アーム回路部
２０２ スナバ回路接続部領域
２０３ 交流端子接続部

Claims (6)

  1. 第１のスイッチング素子を有する上アーム回路部と、
    前記上アーム回路部と第１方向に離間して設けられた、第２のスイッチング素子を有する下アーム回路部と、
    前記上アーム回路部に電気的に接続された正極端子部と、
    前記上アーム回路部と前記第１方向に間隙をおいて設けられ、前記下アーム回路部に電気的に接続された負極端子部と、
    前記正極端子部と前記負極端子部との前記間隙を含む領域上に設けられ、前記正極端子部と前記負極端子部とを接続するスナバ素子と、
    前記上アーム回路部および前記下アーム回路部に絶縁層を介して積層された放熱部材と、を備え、
    前記上アーム回路部と前記下アーム回路部とは、前記第１方向と直交する第２方向にずれて設けられ、
    前記正極端子部、前記負極端子部および前記スナバ素子により構成されるスナバ回路接続部領域の少なくとも一部が、前記上アーム回路部と前記下アーム回路部とが前記第２方向にずれることにより生じる第１領域内に設けられており、
    前記下アーム回路部または前記上アーム回路部が前記上アーム回路部または前記下アーム回路部に対し、前記第２方向の正方向にずれることにより、前記下アーム回路部または前記上アーム回路部の負方向側の端部側に前記第１領域が生じ、前記上アーム回路部または前記下アーム回路部の正方向側の端部側に第２領域が生じ、前記第２領域内に、交流電力を出力する交流端子部に接続される交流端子接続部の少なくとも一部が設けられている電気回路装置。
  2. 請求項１に記載の電気回路装置において、
    前記放熱部材は、前記上アーム回路部および前記下アーム回路部を挟んで、上下に一対設けられている電気回路装置。
  3. 請求項１に記載の電気回路装置において、
    前記放熱部材は、前記上アーム回路部上および前記下アーム回路部上から前記スナバ回路接続部領域上まで延在されている電気回路装置。
  4. 請求項１に記載の電気回路装置において、
    前記上アーム回路部、前記下アーム回路部、前記スナバ回路接続部領域および前記交流端子接続部は、矩形形状の平面領域を形成する電気回路装置。
  5. 請求項１から請求項４までのいずれか一項に記載の電気回路装置において、
    さらに、
    前記第１のスイッチング素子の第１端子に接合される第１のヒートスプレッダと、
    前記第１のヒートスプレッダに接合される第１の導体パターンと、
    前記第１のスイッチング素子の第２端子に接合される第２のヒートスプレッダと、
    前記第２のヒートスプレッダに接合される第２の導体パターンと、
    前記第２のスイッチング素子の第１端子に接合される第３のヒートスプレッダと、
    前記第３のヒートスプレッダに接合される第３の導体パターンと、
    前記第２のスイッチング素子の第２端子に接合される第４のヒートスプレッダと、
    前記第４のヒートスプレッダに接合される第４の導体パターンと、
    前記第２の導体パターンと前記第３の導体パターンとを接続する上下導通導体と、を備える電気回路装置。
  6. 第１のスイッチング素子を有する上アーム回路部と、
    前記上アーム回路部と第１方向に離間して設けられた、第２のスイッチング素子を有する下アーム回路部と、
    前記上アーム回路部に電気的に接続された正極端子部と、
    前記上アーム回路部と前記第１方向に間隙をおいて設けられ、前記下アーム回路部に電気的に接続された負極端子部と、
    前記正極端子部と前記負極端子部との前記間隙を含む領域上に設けられ、前記正極端子部と前記負極端子部とを接続するスナバ素子と、
    前記上アーム回路部および前記下アーム回路部に絶縁層を介して積層された放熱部材と、
    前記第１のスイッチング素子の第１端子に接合される第１のヒートスプレッダと、
    前記第１のヒートスプレッダに接合される第１の導体パターンと、
    前記第１のスイッチング素子の第２端子に接合される第２のヒートスプレッダと、
    前記第２のヒートスプレッダに接合される第２の導体パターンと、
    前記第２のスイッチング素子の第１端子に接合される第３のヒートスプレッダと、
    前記第３のヒートスプレッダに接合される第３の導体パターンと、
    前記第２のスイッチング素子の第２端子に接合される第４のヒートスプレッダと、
    前記第４のヒートスプレッダに接合される第４の導体パターンと、
    前記第２の導体パターンと前記第３の導体パターンとを接続する上下導通導体と、を備え、
    前記上アーム回路部と前記下アーム回路部とは、前記第１方向と直交する第２方向にずれて設けられ、
    前記正極端子部、前記負極端子部および前記スナバ素子により構成されるスナバ回路接続部領域の少なくとも一部が、前記上アーム回路部と前記下アーム回路部とが前記第２方向にずれることにより生じる第１領域内に設けられている電気回路装置。
JP2021533964A 2019-07-24 2020-07-14 電気回路装置 Active JP7142784B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019136461 2019-07-24
JP2019136461 2019-07-24
PCT/JP2020/027320 WO2021015050A1 (ja) 2019-07-24 2020-07-14 電気回路装置

Publications (2)

Publication Number Publication Date
JPWO2021015050A1 JPWO2021015050A1 (ja) 2021-01-28
JP7142784B2 true JP7142784B2 (ja) 2022-09-27

Family

ID=74193467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021533964A Active JP7142784B2 (ja) 2019-07-24 2020-07-14 電気回路装置

Country Status (5)

Country Link
US (1) US20220263425A1 (ja)
JP (1) JP7142784B2 (ja)
CN (1) CN114144965A (ja)
DE (1) DE112020003000T5 (ja)
WO (1) WO2021015050A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013252009A (ja) 2012-06-01 2013-12-12 Toyota Motor Corp スナバコンデンサが搭載された半導体モジュールの保護回路
JP2015135895A (ja) 2014-01-17 2015-07-27 パナソニックＩｐマネジメント株式会社 半導体モジュール
JP2017168582A (ja) 2016-03-15 2017-09-21 住友電気工業株式会社 半導体モジュール
JP2017208987A (ja) 2016-05-20 2017-11-24 三菱電機株式会社 電力変換装置
JP2019080417A (ja) 2017-10-24 2019-05-23 三菱電機株式会社 パワーモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447453B2 (ja) * 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール
JP5860784B2 (ja) 2012-09-10 2016-02-16 日立オートモティブシステムズ株式会社 パワー半導体モジュール
WO2016067835A1 (ja) * 2014-10-30 2016-05-06 ローム株式会社 パワーモジュールおよびパワー回路
US10355619B2 (en) * 2016-03-15 2019-07-16 Sumitomo Electric Industries, Ltd. Semiconductor module
WO2018186353A1 (ja) * 2017-04-05 2018-10-11 ローム株式会社 パワーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013252009A (ja) 2012-06-01 2013-12-12 Toyota Motor Corp スナバコンデンサが搭載された半導体モジュールの保護回路
JP2015135895A (ja) 2014-01-17 2015-07-27 パナソニックＩｐマネジメント株式会社 半導体モジュール
JP2017168582A (ja) 2016-03-15 2017-09-21 住友電気工業株式会社 半導体モジュール
JP2017208987A (ja) 2016-05-20 2017-11-24 三菱電機株式会社 電力変換装置
JP2019080417A (ja) 2017-10-24 2019-05-23 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
DE112020003000T5 (de) 2022-03-10
WO2021015050A1 (ja) 2021-01-28
JPWO2021015050A1 (ja) 2021-01-28
CN114144965A (zh) 2022-03-04
US20220263425A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
JP7304998B2 (ja) 半導体パワーモジュール
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP5218541B2 (ja) スイッチングモジュール
US8373197B2 (en) Circuit device
JP5831401B2 (ja) 半導体装置
US11380656B2 (en) Semiconductor device
JP6836201B2 (ja) 電力変換装置
US11398448B2 (en) Semiconductor module
JP2012175070A (ja) 半導体パッケージ
JP5481104B2 (ja) 半導体装置
US20190318999A1 (en) Semiconductor device
JP2014183078A (ja) 半導体装置
US20170213783A1 (en) Multi-chip semiconductor power package
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
US11335660B2 (en) Semiconductor module
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
JP6123722B2 (ja) 半導体装置
JP7142784B2 (ja) 電気回路装置
JPWO2020174584A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
WO2019150870A1 (ja) 半導体モジュール
JP7428679B2 (ja) パワー半導体装置および電力変換装置
CN113557603B (zh) 半导体装置
WO2022107439A1 (ja) パワー半導体モジュール
JP7118204B1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220913

R150 Certificate of patent or registration of utility model

Ref document number: 7142784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150