JP2015138824A - 半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム - Google Patents

半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム Download PDF

Info

Publication number
JP2015138824A
JP2015138824A JP2014008569A JP2014008569A JP2015138824A JP 2015138824 A JP2015138824 A JP 2015138824A JP 2014008569 A JP2014008569 A JP 2014008569A JP 2014008569 A JP2014008569 A JP 2014008569A JP 2015138824 A JP2015138824 A JP 2015138824A
Authority
JP
Japan
Prior art keywords
electrode
bonding wire
semiconductor device
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014008569A
Other languages
English (en)
Inventor
靖治 辛島
Yasuharu Karashima
靖治 辛島
泰浩 小原
Yasuhiro Obara
泰浩 小原
智子 岩間
Tomoko Iwama
智子 岩間
幸太郎 出口
Kotaro Deguchi
幸太郎 出口
和亮 福島
Kazuaki Fukushima
和亮 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014008569A priority Critical patent/JP2015138824A/ja
Publication of JP2015138824A publication Critical patent/JP2015138824A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】耐熱性を向上させることができる半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステムを提供すること。【解決手段】第１、第２の電極、半導体素子、ボンディングワイヤおよび樹脂を備える半導体装置を製造する方法は、第１の電極上に接合された半導体素子にボンディングワイヤを電気的に接続する第１の接続工程と、半導体素子に接続されたボンディングワイヤの少なくとも一部を、半導体素子に対向する第２の電極に電気的に接続させる第２の接続工程と、半導体素子とボンディングワイヤを樹脂によって封止する封止工程とを含む。【選択図】図３

Description

本開示技術は、半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステムに関する。本開示技術は特に、電力用途のパワー半導体素子のパッケージング技術に関し、モータ用インバータ装置や太陽光発電用パワーコンディショナなどに用いられる半導体装置（あるいは半導体パッケージ）及びその製造方法に関する。
パワー半導体素子は、今後更に、電流容量の大型化が進むことが予想される。パワー半導体素子の材料も、ＳｉからＳｉＣやＧａＮなどのワイドバンドギャップ半導体に移行する傾向にある。このワイドバンドギャップ半導体は、Ｓｉの半導体と比較して、高速動作、低損失、高耐圧、高温動作可能という特性がある。このようなワイドバンドギャップ半導体の性能を十分に発揮させるためには、半導体パッケージ技術として低インダクタンス化、低抵抗化、高放熱化、高耐熱化を進める必要がある。
パワー半導体素子をパッケージする技術としては、例えば特許文献１に開示される技術がある。特許文献１に開示される半導体パッケージ構造では、半導体素子と主端子とがはんだによって直接的に接続されている。これにより、ワイドバンドギャップ半導体用のパッケージ構造に必要な低インダクタンス化および低抵抗化を図っている。
特開２０１３−１４３５５２公報
しかしながら、特許文献１のパッケージ構造では、半導体素子と主端子とが耐熱性の低いはんだで直接的に接続されているため、例えばワイドバンドギャップ半導体が動作可能な２００℃を超える温度環境条件にて、はんだが軟化あるいは溶融する可能性がある。このような場合、はんだの形状が崩れることにより、半導体素子と主端子との接合部が破壊され、半導体装置として使用できなくなる可能性がある。このように、半導体装置としての耐熱性に関して未だ改善の余地があった。
したがって、本開示技術の目的は、前記従来の課題を解決することにあって、耐熱性を向上させた半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステムを提供することにある。
前記従来の課題を解決するために、本開示技術は、第１の電極と、
第１の電極上に接合された半導体素子と、
半導体素子に電気的に接続されたボンディングワイヤと、
半導体素子に対向するとともに、ボンディングワイヤの少なくとも一部が電気的に接続された第２の電極と、
半導体素子およびボンディングワイヤを封止する樹脂とを備える、半導体装置である。
前記従来の課題を解決するために、本開示技術は、第１、第２の電極、半導体素子、ボンディングワイヤおよび樹脂を備える半導体装置を製造する方法であって、
第１の電極上に接合された半導体素子にボンディングワイヤを電気的に接続する第１の接続工程と、
半導体素子に接続されたボンディングワイヤの少なくとも一部を、半導体素子に対向する第２の電極に電気的に接続させる第２の接続工程と、
半導体素子とボンディングワイヤを樹脂によって封止する封止工程とを含む、半導体装置の製造方法である。
前記従来の課題を解決するために、本開示技術は、上述の半導体装置又は上述の半導体装置の製造方法により製造された半導体装置を含む、パワーエレクトロニクスシステムである。
本開示技術の半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステムによれば、耐熱性を向上させることができる。
本開示技術の実施の形態１における半導体装置の断面図 実施の形態１における半導体装置の製造方法のフローチャート （ａ）―（ｆ）実施の形態１における半導体装置の製造方法を示す断面図 本開示技術の実施の形態２における半導体装置の断面図 実施の形態２における半導体装置による回路図 実施の形態２における半導体装置の製造方法のフローチャート （ａ）―（ｆ）実施の形態２における半導体装置の製造方法を示す断面図 実施の形態２における電極エッチング後の半導体装置の断面図 実施の形態２の変形例１にかかる半導体装置の製造方法のフローチャート （ａ）―（ｇ）実施の形態２の変形例１における半導体装置の製造方法を示す断面図 実施の形態２の変形例２にかかる半導体装置の製造方法のフローチャート （ａ）―（ｇ）実施の形態２の変形例２における半導体装置の製造方法を示す断面図 本開示技術の実施の形態３における半導体装置の断面図 実施の形態３における半導体装置の製造方法のフローチャート （ａ）―（ｇ）実施の形態３における半導体装置の製造方法を示す断面図 実施の形態４におけるパワーエレクトロニクスの斜視図 実施の形態４におけるパワーエレクトロニクスによって実現される回路図 ボンディングワイヤの別の形状を示す図 ボンディングワイヤの別の形状を示す図 ボンディングワイヤの別の形状を示す図
本開示技術の第１態様は、第１の電極と、
第１の電極上に接合された半導体素子と、
半導体素子に電気的に接続されたボンディングワイヤと、
半導体素子に対向するとともに、ボンディングワイヤの少なくとも一部が電気的に接続された第２の電極と、
半導体素子およびボンディングワイヤを封止する樹脂とを備える、半導体装置を提供する。
本開示技術の第２態様は、ボンディングワイヤは、超音波接合により半導体素子に電気的に接続され、第２の電極には拡散接合により電気的に接続された、第１態様の半導体装置を提供する。
本開示技術の第３態様は、ボンディングワイヤは、超音波接合により半導体素子に電気的に接続され、第２の電極には銀ナノ粒子の焼結により電気的に接続された、第１態様の半導体装置を提供する。
本開示技術の第４態様は、半導体素子は、機能の異なる複数の半導体素子を備え、
各半導体素子から第２の電極までの距離の違いに応じて、異なる長さを有するボンディングワイヤにより、各半導体素子と第２の電極とが電気的に接続されている、第１態様から第３態様のいずれか１つの半導体装置を提供する。
本開示技術の第５態様は、機能の異なる複数の半導体素子は、高さの異なる複数の半導体素子である、第４態様の半導体装置を提供する。
本開示技術の第６態様は、第１の電極上の半導体素子とは異なる位置に接合された受動部品と、
受動部品に電気的に接続されるとともに、少なくとも一部が第２の電極に電気的に接続されたボンディングワイヤとを備える、第１態様から第５態様のいずれか１つの半導体装置を提供する。
本開示技術の第７態様は、ボンディングワイヤは、少なくとも２点で半導体素子に接続されたループ形状を有し、ループ形状の頂部にて第２の電極に電気的に接続されている、第１態様から第６態様のいずれか１つの半導体装置を提供する。
本開示技術の第８態様は、ボンディングワイヤは、複数のループ形状を有し、複数のループ形状の頂部にて第２の電極に接続されている、第７態様の半導体装置を提供する。
本開示技術の第９態様は、ボンディングワイヤの一端は半導体素子に接続され、他端は第２の電極に接続された、第１態様から第６態様のいずれか１つの半導体装置を提供する。
本開示技術の第１０態様は、第１、第２の電極、半導体素子、ボンディングワイヤおよび樹脂を備える半導体装置を製造する方法であって、
第１の電極上に接合された半導体素子にボンディングワイヤを電気的に接続する第１の接続工程と、
半導体素子に接続されたボンディングワイヤの少なくとも一部を、半導体素子に対向する第２の電極に電気的に接続させる第２の接続工程と、
半導体素子とボンディングワイヤを樹脂によって封止する封止工程とを含む、半導体装置の製造方法を提供する。
本開示技術の第１１態様は、第１の接続工程は、超音波接合による接続を行い、
第２の接続工程は、拡散接合による接続を行う、第１０態様の半導体装置の製造方法を提供する。
本開示技術の第１２態様は、第１の接続工程は、超音波接合による接続を行い、
第２の接続工程は、銀ナノ粒子の焼結による接続を行う、第１０態様の半導体装置の製造方法を提供する。
本開示技術の第１３態様は、封止工程後であって第２の接続工程前に、ボンディングワイヤの少なくとも一部を樹脂から露出させる露出工程をさらに含み、
第２の接続工程では、露出されたボンディングワイヤ上に第２の電極を配置することで、ボンディングワイヤの少なくとも一部を第２の電極に電気的に接続する、第１０態様から第１２態様のいずれか１つの半導体装置の製造方法を提供する。
本開示技術の第１４態様は、第２の接続工程では、露出されたボンディングワイヤ上にスパッタによってシード層を形成し、シード層上に第２の電極を配置することで、ボンディングワイヤの少なくとも一部を第２の電極に電気的に接続する、第１３態様の半導体装置の製造方法を提供する。
本開示技術の第１５態様は、第２の接続工程においてシード層上への第２の電極の配置はめっき処理により行う、第１４態様の半導体装置の製造方法を提供する。
本開示技術の第１６態様は、第１の接続工程では、第１の電極上に接合された高さの異なる２以上の半導体素子上にそれぞれボンディングワイヤを形成し、
第２の接続工程では、各半導体素子から第２の電極までの距離の違いに応じて、異なる高さを有するボンディングワイヤにより、各半導体素子と第２の電極とを電気的に接続させる、第１０態様から第１５態様のいずれか１つの半導体装置の製造方法を提供する。
本開示技術の第１７態様は、第１の電極上の半導体素子とは異なる位置に接合された受動部品上にボンディングワイヤを形成する工程と、
受動部品上に形成されたボンディングワイヤの少なくとも一部を、第２の電極に電気的に接続させる工程とをさらに含む、第１０態様から第１６態様のいずれか１つの半導体装置の製造方法を提供する。
本開示技術の第１８態様は、第１の接続工程では、ループ形状を形成するようにボンディングワイヤを少なくとも２点で半導体素子に電気的に接続させ、
第２の接続工程では、ループ形状のボンディングワイヤの頂部を第２の電極に電気的に接続する、第１０態様から第１７態様のいずれか１つの半導体装置の製造方法を提供する。
本開示技術の第１９態様は、第１の接続工程では、複数のループ形状を形成するようにボンディングワイヤを半導体素子に電気的に接続させ、
第２の接続工程では、複数のループ形状のボンディングワイヤのそれぞれの頂部を第２の電極に電気的に接続する、第１８態様の半導体装置の製造方法を提供する。
本開示技術の第２０態様は、第１の接続工程では、ループ形状を形成するようにボンディングワイヤを少なくとも２点で半導体素子に電気的に接続させ、
封止工程では、ループ形状のボンディングワイヤを封止し、
露出工程では、樹脂とともにボンディングワイヤのループ形状の頂部を含む部分を除去することで、ボンディングワイヤの端部を露出させ、
第２の接続工程では、ボンディングワイヤの露出した端部を第２の電極に電気的に接続させる、第１３態様の半導体装置の製造方法を提供する。
本開示技術の第２１態様は、第２の電極をエッチングしてパターン化する工程をさらに含む、第１０態様から第２０態様のいずれか１つの半導体装置の製造方法を提供する。
本開示技術の第２２態様は、第１態様から第８態様のいずれか１つの半導体装置又は第１０態様から第２１態様のいずれか１つの方法により製造された半導体装置を含む、パワーエレクトロニクスシステムを提供する。
以下、本開示技術の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本開示技術の実施の形態１における半導体装置７の断面図である。図１に示す半導体装置７は、第１の電極１、第２の電極２、半導体素子３、ダイボンディング材４、ボンディングワイヤ５および樹脂６を備える。
図１に示すように、第１の電極１と第２の電極２は、互いに間隔を空けて対向して配置される。第１、第２の電極１、２の主材料としては、例えば銅やアルミなどの熱伝導率および電気伝導率が高い材料であっても良い。
第１の電極１は、上面１ａと下面１ｂとを有する。第２の電極２は、上面２ａと下面２ｂとを有する。第１の電極１の上面１ａには、半導体素子３が実装（接合）されている。半導体素子３は、大電力の入出力が可能なパワー半導体素子であり、図１の上下方向（第１の電極１と第２の電極２が向い合う方向）に電流を流す素子である。
半導体素子３は、上面３ａと下面３ｂとを有する。図１に示すように、第１の電極１の上面１ａと半導体素子３の下面３ｂとの間には、ダイボンディング材４が配置されている。ダイボンディング材４によって、第１の電極１の上面１ａに半導体素子３が接合される。ダイボンディング材４の材料は例えば、導電性を有するペースト状の材料であり、そのような材料としては、銀ペースト、銀ナノペースト、銅ナノペーストなどがある。第１の電極１と半導体素子３との接合方法はこれに限らず、このようなペースト以外にも、ダイボンディング材４として金や銅を用いてこれらの金属同士の拡散現象を利用して接合しても良い。
図１に示すように、半導体素子３の上面３ａにはボンディングワイヤ５が接続されている。図１に示されるボンディングワイヤ５は、１本のワイヤが複数のループ形状を形成するように半導体素子３の上面３ａに複数箇所で接続されている。ここでのループ形状とは、半導体素子３の上面３ａなどに少なくとも２点でボンディングワイヤ５を接続した山状の形状をいう。ループ形状のボンディングワイヤ５のそれぞれの頂部５ｄは、第２の電極２の下面２ｂに電気的に接合されている。
ボンディングワイヤ５は例えば、金、アルミニウム、銅などの金属で形成される。ボンディングワイヤ５は、超音波接合などを利用して半導体素子３の上面３ａにある端子に接続される。半導体素子３の上面３ａにある端子は、ボンディングワイヤ５と接合しやすいアルミニウムなどの材料で形成されても良い。
第１の電極１と第２の電極２の間には樹脂６が充填されている。樹脂６により、半導体素子３、ダイボンディング材４、ボンディングワイヤ５が封止される。
このように構成される半導体装置７においては、第１の電極１（の上面１ａ）と半導体素子３（の下面３ｂ）とがダイボンディング材４を介して電気的に接続され、半導体素子３（の上面３ａ）と第２の電極２（の下面２ｂ）とがボンディングワイヤ５を介して電気的に接続される。すなわち、半導体素子３、ダイボンディング材４、ボンディングワイヤ５を介して、第１の電極１と第２の電極２が電気的に接続される。
なお、第１、第２の電極１、２の表面の少なくとも一部をニッケル、金、銀などの金属材料で覆うことで、覆われた箇所における他の材料との接合・接続を促進するようにしても良い。また、第１、第２の電極１、２の表面に溝や凹凸を形成することで、その溝や凹凸における樹脂６との密着性を高めていてもよい。
また、ダイボンディング材４として２００℃以上の耐熱性を有する材料を用いても良い。これにより、半導体装置７の信頼性を向上させることができる。
また、ボンディングワイヤ５の直径や本数はモジュールの規格電流値により決定しても良い。図１では、ボンディングワイヤ５を１本のみ図示しているが、ボンディングワイヤ５の本数は複数であっても良く、第１の電極１の上面１ａ沿いの各方向に本数を増加させても良い。
次に、本実施の形態１にかかる半導体装置７の製造方法について、図２および図３（ａ）―図３（ｆ）の断面図を用いて説明する。
図２は、半導体装置７の製造方法のフローチャートの一例であり、図３（ａ）―図３（ｆ）は、図２のフローチャートに沿って行われる半導体装置７の製造の順序を示す断面図である。
まず最初に、第１の電極１と半導体素子３とを準備する（ステップＳ１）。具体的には、図３（ａ）に示すように、第１の電極１の上面１ａにダイボンディング材４によって接合された複数の半導体素子３を準備する。図３（ａ）に示すように、本実施の形態１における半導体素子３の上面３ａはそれぞれ、第１の電極１の上面１ａに対して異なる角度にて傾斜している。すなわち、半導体素子３の姿勢にばらつきがあり、異なる高さを有している。
次に、ワイヤボンディングを行う（ステップＳ２、第１の接続工程）。具体的には、図３（ｂ）に示すように、複数のループ形状を形成するように、１本のボンディングワイヤ５を半導体素子３の上面３ａに超音波接合により順に接続する。図３（ｂ）に示す例では、１つの半導体素子３ごとに３つ又は４つのループ形状を形成し、１つの半導体素子３を別の半導体素子３にも接続するように、ボンディングワイヤ５を形成している。
本ステップＳ２では、第１の電極１の上面１ａからボンディングワイヤ５の頂部５ｄまでの高さが同一になるようにボンディングワイヤ５を形成する。具体的には、ボンディングワイヤ５の形成後に、平板などでボンディングワイヤ５を上から押さえて変形させる加工（レベリング加工）を実施することにより、高さ合わせを行う。
次に、半導体素子３およびボンディングワイヤ５を樹脂６で封止する（ステップＳ３、封止工程）。具体的には、図３（ｃ）に示すように、半導体素子３、ダイボンディング材４およびボンディングワイヤ５を覆うように樹脂６を配置するとともに、その後硬化させる。樹脂６を配置する方法は、塗布、トランスファーモールド工法、コンプレッションモールド工法などがあるが、これらに限らない。
次に、ボンディングワイヤ５の少なくとも一部を樹脂６から露出させる（ステップＳ４、露出工程）。具体的には、樹脂６の表面に対して研磨、研削、ドライエッチングなどを実施することで、図３（ｄ）に示すように、ボンディングワイヤ５のループ形状の頂部５ｄを樹脂６から露出させる。図３（ｄ）に示す例では、ループ形状の頂部５ｄにて断線しないようにボンディングワイヤ５を露出させている。ステップＳ２においてループ形状の頂部５ｄが同じ高さ位置となるようにレベリング加工しているため、各ループ形状の頂部５ｄは均一に露出する。
次に、ボンディングワイヤ５と第２の電極２とを電気的に接続させる（ステップＳ５、第２の接続工程）。具体的には、図３（ｅ）に示すように、露出されたボンディングワイヤ５の頂部５ｄに接触するように、第２の電極２を形成する。この状態で、第２の電極２に対して加圧、加熱を施すことにより、第２の電極２とボンディングワイヤ５を接合して電気的に接続する。本実施の形態１では、接合方法は拡散接合を用いる。第２の電極２とボンディングワイヤ５の接合を促進するために、第２の電極２やボンディングワイヤ５の接合箇所となる表面に、酸化しにくい金などの別材料を事前に施しても良い（すなわち、めっき処理を行っても良い）。このような別材料を形成することにより、第２の電極２やボンディングワイヤ５の酸化による接合性の低下を防止することができる。金などの別材料は、スパッタやめっきなどによって形成することができる。なお、本ステップＳ５により配置された樹脂６は後に除去して、さらにその後、再度注入しても良い。
最後に、個片化を行う（ステップＳ６）。具体的には、図３（ｆ）に示すように、半導体素子３を１つずつ含む複数の半導体装置７に切断する。半導体装置７は、第１の電極１、第２の電極２、ボンディングワイヤ５、樹脂６を含む断面にて切断されている。切断方法は例えば、レーザやダイシングソーを用いる。
上述したようにステップＳ１−Ｓ６を実施することにより、第１の電極１上に接合された半導体素子３と第２の電極２がボンディングワイヤ５で接続されるとともに、第１の電極１と第２の電極２の間の空間を樹脂６で封止した、複数の半導体装置７（図１）を製造することができる。
上述した方法により製造された半導体装置７では、半導体素子３と第２の電極２の接続をはんだではなく、ボンディングワイヤ５により行っているため、半導体装置７の耐熱性を向上させることができる。具体的には、第２の電極２および半導体素子３とボンディングワイヤ５との接続箇所が２００°以上の条件下においても溶融しないため、そのような条件下でも半導体装置７の内部形状を維持することができる。これにより、半導体装置７の信頼性を向上させることができる。
また、本実施の形態１における半導体装置７によれば、半導体素子３と第２の電極２の間にボンディングワイヤ５が配置され、特にこのボンディングワイヤ５の形状がループ形状であることにより、ボンディングワイヤ５を緩衝材とすることができる。すなわち、外部から半導体装置７に衝撃を加えても、特にループ形状のボンディングワイヤ５の弾性により衝撃を吸収することができる。これにより、半導体装置７の信頼性を向上させることができる。また、半導体素子３から半導体素子３に対向する第２の電極２にボンディングワイヤ５を接続しているため、通常のワイヤボンディング接続と比較して電極間の配線長を短くすることができ、細くても多くの電流量を流すことができる。また、半導体素子３の上下方向に近接した場所に、体積の大きな電極（第１の電極１、第２の電極２）を配置することが容易になるため、半導体装置７の放熱性を向上させることができる。これにより、ボンディングワイヤ５による配線の短距離化を図ることができ、半導体装置７の高速動作を促進することができる。
また、ボンディングワイヤ５のループ形状を複数とし、平面的にも多数の接続箇所を設けることにより、外部からの衝撃の緩衝材としての機能を向上させることができ、半導体装置７の安定性を向上させつつ、多くの電流を流すことができる。
また、本実施の形態１における半導体装置７によれば、半導体素子３やボンディングワイヤ５を樹脂６で封止することにより、半導体素子３、ダイボンディング材４、ボンディングワイヤ５の熱応力によるダメージを低減することができる。また、樹脂６の弾性により、ボンディングワイヤ５と第２の電極２との接触率を高めることができるため、接合強度を増加させることができる。このように、半導体装置７の信頼性を向上させることができる。
また樹脂６の材料として、２００℃以上の条件下でも半導体装置７全体を破壊しないような耐熱性を持つ材料を採用することで、半導体装置７の信頼性をさらに向上させることができる。このような樹脂６の材料としては例えば、熱応力の発生しない最適な弾性となるようにガラス転位温度が調整されたエポキシ、ポリイミド、シリコーンなどのエンジニアリングプラスチックを採用しても良い。
また、本実施の形態１における半導体装置７によれば、ボンディングワイヤ５は、超音波接合により半導体素子３に電気的に接続され、第２の電極２には拡散接合により電気的に接続される。このように、特に第２の電極２との接続を拡散接合により行うことで、強固な接続を確立することができ、半導体装置７の信頼性を向上させることができる。
また、本実施の形態１における半導体装置７によれば、高さの異なる半導体素子３であっても、各半導体素子３から第２の電極２までの距離の違いに応じて、異なる長さを有するボンディングワイヤ５により接続を行っている。すなわち、高さの異なる半導体素子３にも対応することができる。
（実施の形態２）
図４は、本開示技術の実施の形態２における半導体装置１７の断面図である。本実施の形態２の半導体装置１７は、実施の形態１の半導体装置７と異なり、半導体素子３とは高さの異なる半導体素子８をさらに備える。
図４に示すように、半導体素子８は第１の電極１上の半導体素子３とは異なる位置に配置されている。半導体素子８と第１の電極１の間には、ダイボンディング材４が配置されている。半導体素子３に接続されるループ形状のボンディングワイヤ５は、半導体素子８にも同様に接続されている。図４では、１本のボンディングワイヤ５が半導体素子３および半導体素子８に接続されている。ボンディングワイヤ５の各ループ形状の頂部５ｄは、第２の電極２に電気的に接続されている。
図５は、図４の半導体装置１７を利用した回路の一例を示す図である。図５に示すように、半導体素子３がダイオードで、半導体素子８がトランジスタの機能を持つようにすることができる。図５に示すような回路を構成する場合、半導体素子３と半導体素子８を同一電極に接続する必要がある。図４に示す半導体装置１７のように、半導体素子３、８から第２の電極２までの距離が異なっても、それぞれの半導体素子３、８の上に形成するボンディングワイヤ５のループ形状の頂部５ｄを同じ高さにすることにより、半導体素子３、８を同一の第２の電極２へ容易に接合することができる。
次に、本実施の形態２にかかる半導体装置１７の製造方法について、図６および図７（ａ）―図７（ｆ）の断面図を用いて説明する。
図６は、半導体装置１７の製造方法のフローチャートの一例であり、図７（ａ）―７（ｆ）は、図６のフローチャートに沿って行われる半導体装置１７の製造の順序を示す断面図である。
まず最初に、第１の電極１と半導体素子３、８とを準備する（ステップＳ７）。具体的には、図７（ａ）に示すように、第１の電極１上にダイボンディング材４によって接合された複数の半導体素子３および半導体素子８を準備する。本実施の形態１における半導体素子３、８は交互に配置されており、それぞれ異なる高さを有している。
次に、ワイヤボンディングを行う（ステップＳ８）。具体的には、図７（ｂ）に示すように、複数のループ形状を形成するように、１本のボンディングワイヤ５を超音波接合により半導体素子３、８上に順に接続する。図７（ｂ）に示す例では、１つの半導体素子３、８上に３つ又は４つのループ形状を形成するとともに、半導体素子３と半導体素子８を交互に接続するようにボンディングワイヤ５を形成する。
次に、半導体素子３、８およびボンディングワイヤ５を樹脂６で封止する（ステップＳ９）。具体的には、図７（ｃ）に示すように、半導体素子３、８、ダイボンディング材４、ボンディングワイヤ５を覆うように樹脂６を配置するとともに、その後硬化させる。
次に、ボンディングワイヤ５の少なくとも一部を樹脂６から露出させる（ステップＳ１０）。具体的には、図７（ｄ）に示すように、樹脂６の表面に対して研磨、研削、ドライエッチングなどを実施することで、ボンディングワイヤ５の頂部５ｄを樹脂６から露出させる。
次に、ボンディングワイヤ５と第２の電極２とを電気的に接続させる（ステップＳ１１）。具体的には、図７（ｅ）に示すように、露出されたボンディングワイヤ５の頂部５ｄに接触するように、第２の電極２を配置する。この状態で、第２の電極２に対して加圧、加熱を施すことにより、第２の電極２とボンディングワイヤ５を接合する。これにより、第２の電極２とボンディングワイヤ５が電気的に接続される。
最後に、個片化を行う（ステップＳ１２）。具体的には、図７（ｆ）に示すように、半導体素子３、８を１つずつ含む複数の半導体装置１７（図４）に切断する。
上述した方法により製造された半導体装置１７によれば、上述した実施の形態１の半導体装置７の構成を包含しているため、実施の形態１と同様の効果を奏することができる。例えば、半導体素子３、８と第２の電極２とをはんだではなくボンディングワイヤ５により接続しているため、半導体装置１７の耐熱性を向上させることができる。
上述のように、実施の形態２では、ボンディングワイヤ５による配線は連続（すなわち１本のボンディングワイヤ１５を使用）であったが、このような場合に限らない。図８に示すように、ボンディングワイヤ５の配線を複数に分けても良い。すなわち、図８に示す例では、半導体素子３から半導体素子８に接続されるボンディングワイヤ５ａと、半導体素子８から半導体装置１７の側端部に延びるボンディングワイヤ５ｂとが設けられている。また、図８に示すように、第２の電極２の形成後、第２の電極２に対してエッチングなどの加工を施しても良い。このような加工により、図５に示した回路などを構成することができる。例えば特許文献１に開示される方法では、Ｇ端子はワイヤボンディングにより接続され、Ｅ端子とＣ端子ははんだにより接続されるため、接続方法は２種類となる。これに対して本開示技術では、１種類の接続方法（ワイヤボンディング）となるため、半導体装置１７の製造方法のプロセスを簡略化することができる。
次に、実施の形態２における半導体装置１７の製造方法の変形例１、２について説明する。本変形例１、２では、第２の電極２とボンディングワイヤ５を電気的に接続する方法として、拡散接合とは異なる方法を利用する。
（変形例１）
まず、実施の形態２の変形例１について、図９および図１０（ａ）―１０（ｇ）の断面図を用いて説明する。図９は、半導体装置の製造方法のフローチャートの一例であり、図１０（ａ）―１０（ｇ）は、図９のフローチャートに沿って行われる半導体装置の製造の順序を示す断面図である。
図９および図１０（ａ）―図１０（ｄ）に示すように、ステップＳ７−Ｓ１０までは実施の形態２と同じ工程を行う。具体的には、第１の電極１と半導体素子３、８とを準備し（ステップＳ７）、ワイヤボンディングを行い（ステップＳ８）、半導体素子３、８およびボンディングワイヤ５を樹脂６で封止し（ステップＳ９）、ボンディングワイヤ５の少なくとも一部を樹脂６から露出させる（ステップＳ１０）。
次に、シード層１０を形成する（ステップＳ１３）。具体的には、図１０（ｅ）に示すように、スパッタなどの方法により、露出したボンディングワイヤ５の頂部５ｄに接触するように、樹脂６の表面の全面に例えば銅などのシード層１０を配置する。
次に、シード層１０上に第２の電極２を形成する（ステップＳ１４）。具体的には、図１０（ｆ）に示すように、めっき処理などを行うことにより、シード層１０上に第２の電極２を形成する。
最後に、個片化を行う（ステップＳ１５）。具体的には、図１０（ｇ）に示すように、半導体素子３、８を１つずつ含む複数の半導体装置２７に切断する。
上述した実施の形態２の変形例１による製造方法によれば、実施の形態２の半導体装置１７と同じ構成にシード層１０を含んだ半導体装置２７を製造することができる。
（変形例２）
次に、実施の形態２の変形例２について、図１１および図１２（ａ）―１２（ｇ）の断面図を用いて説明する。図１１は、半導体装置の製造方法のフローチャートの一例であり、図１２（ａ）―１２（ｇ）は、図１１のフローチャートに沿って行われる半導体装置の製造の順序を示す断面図である。本変形例２では、ボンディングワイヤ５と第２の電極２との接続を銀ナノ粒子などを含む焼結材料を用いて行う。
図１１および図１２（ａ）―１２（ｃ）に示すように、ステップＳ７−Ｓ９までは実施の形態２と同じ工程を行う。具体的には、第１の電極１と半導体素子３、８とを準備し（ステップＳ７）、ワイヤボンディングを行い（ステップＳ８）、半導体素子３、８およびボンディングワイヤ５を樹脂６で封止する（ステップＳ９）。
次に、実施の形態２の変形例２では、ボンディングワイヤ５の少なくとも一部を樹脂６から露出させる（ステップＳ１６）。具体的には、ドライエッチングなどの方法により樹脂６を表面から削るとともに、ボンディングワイヤ５は削らないようにする。これにより、図１２（ｄ）に示すように、ボンディングワイヤ５のループ形状における頂部５ｄを含む部分が樹脂６から露出する。
次に、露出したボンディングワイヤ５に焼結材料１６を塗布する（ステップＳ１７）。具体的には、印刷、転写などの方法により、露出したボンディングワイヤ５の頂部５ｄに例えば銀ナノなどの焼結材料１６を塗布する。
次に、焼結材料１６上に第２の電極２を形成する（ステップＳ１８）。具体的には、焼結材料１６上に、第２の電極２を形成する。
最後に、樹脂１１を注入して封止する（ステップＳ１９）。具体的には、第２の電極２の隙間から樹脂１１を注入し、ボンディングワイヤ５の頂部５ｄを含む露出部分と焼結材料１６を封止するとともに、その後硬化させる。
上述した実施の形態２の変形例２による製造方法によれば、実施の形態２の半導体装置１７に類似の構成を有する半導体装置３７を製造することができる。半導体装置３７では、第１の電極１上に接合された半導体素子３、８と第２の電極２とがボンディングワイヤ５、焼結材料１６で接続され、第１の電極１と第２の電極２の間の空間を樹脂６、１１で封止している。
本実施の形態２の変形例２による半導体装置３７によれば、ボンディングワイヤ５は、半導体素子３に超音波接合により電気的に接続され、第２の電極２には焼結材料１６により電気的に接続される。このように、特に第２の電極２との接続を焼結材料１６により行うことで、強固な接続を確立することができ、半導体装置３７の信頼性を向上させることができる。
（実施の形態３）
図１３は、本開示技術の実施の形態３における半導体装置４７の断面図である。実施の形態３における半導体装置４７は、半導体素子３、８以外に受動部品９をさらに備える。
図１３に示すように、半導体素子８と受動部品９はボンディングワイヤ５により接続されている。また、半導体素子３、８および受動部品９を覆うように樹脂６が配置されている。
受動部品９は例えば、抵抗、コンデンサ、インダクタ、サーミスタなどの機能をもつ電子部品であるが、これらの電子部品に限らない。図１３では１つの受動部品９のみを図示しているが、複数の受動部品９を備えても良い。
次に、本実施の形態３にかかる半導体装置４７の製造方法について、図１４および図１５（ａ）―図１５（ｇ）の断面図を用いて説明する。
図１４は、半導体装置４７の製造方法のフローチャートの一例であり、図１５（ａ）―図１５（ｇ）は、図１４のフローチャートに沿って行われる半導体装置４７の製造の順序を示す断面図である。
まず最初に、第１の電極１と半導体素子３、８と受動部品９を準備する（ステップＳ２０）。具体的には、図１５（ａ）に示すように、第１の電極１上にダイボンディング材４によって接合された複数の半導体素子３、８および第１の電極１上に直接的に接合された受動部品９を準備する。
次に、ワイヤボンディングを行う（ステップＳ２１）。具体的には、図１５（ｂ）に示すように、それぞれのボンディングワイヤ５ａ−５ｃが１つ又は複数のループ形状を形成するように、超音波接合により半導体素子３、８および受動部品９上に接続される。ボンディングワイヤ５ａは半導体素子３と半導体素子８を接続し、ボンディングワイヤ５ｂは半導体素子８と受動部品９を接続し、ボンディングワイヤ５ｃは受動部品９と第１の電極１とを接続する。図１５（ｂ）に示す例では、ボンディングワイヤ５ａは７つのループ形状を形成し、ボンディングワイヤ５ｂ、５ｃはそれぞれ１つのループ形状を形成する。
次に、半導体素子３、８、受動部品９およびボンディングワイヤ５ａ−５ｃを樹脂６で封止する（ステップＳ２２）。具体的には、図１５（ｃ）に示すように、半導体素子３、８、受動部品９およびボンディングワイヤ５を覆うように樹脂６を配置するとともに、その後硬化させる。
次に、ボンディングワイヤ５を樹脂６から露出させる（ステップＳ２３）。具体的には、図１５（ｄ）に示すように、樹脂６の表面に対して研磨、研削、ドライエッチングなどを実施することで、ボンディングワイヤ５の頂部５ｄを樹脂６から露出させる。
次に、ボンディングワイヤ５と第２の電極２とを電気的に接続させる（ステップＳ２４）。具体的には、図１５（ｅ）に示すように、露出されたボンディングワイヤ５の頂部５ｄに接触するように、第２の電極２を配置する。この状態で、第２の電極２に対して加圧、加熱を施すことにより、第２の電極２とボンディングワイヤ５を接合し、電気的に接続する。
次に、第２の電極２をパターン化する（ステップＳ２５）。具体的には、図１５（ｆ）に示すように、第２の電極２をエッチングによって部分的に削ることで、第２の電極２のパターン化を行う。エッチングされた箇所からはボンディングワイヤ５と樹脂６とが露出する。
最後に、個片化を行う（ステップＳ２６）。具体的には、図１５（ｇ）に示すように、半導体素子３、８および受動部品９を１つずつ含む半導体装置４７に切断する。
上述したようにステップＳ２０−Ｓ２６を実施することにより、第１の電極１上に接合された半導体素子３、８と第２の電極２とがボンディングワイヤ５で接続され、第１の電極１と第２の電極２の間の空間を樹脂６で封止した半導体装置４７（図１３）を製造することができる。
上述した方法により製造された半導体装置４７は、上述した実施の形態１の半導体装置７の構成を包含しているため、実施の形態１と同様の効果を奏することができる。例えば、半導体素子３、８および受動部品９と第２の電極２とをはんだではなく、ボンディングワイヤ５により接続しているため、半導体装置４７の耐熱性を向上させることができる。
また、本実施の形態３の半導体装置４７によれば、半導体素子３、８および受動部品９をボンディングワイヤ５および第２の電極２を介して配線することができるため、半導体装置４７の中の構成のみで回路機能を拡張させることができる。例えば、図５では回路機能としてトランジスタとダイオードを示したが、これ以外にも例えばトランジスタを動作させるドライバ機能を含むように拡張することもできる。これにより、ボンディングワイヤ５の配線長を短くすることができ、半導体装置７における高速動作が可能となる。また、耐ノイズ性も向上し、半導体装置７の小型化が可能になる。
次に、実施の形態１−３における半導体装置を備えた実施の形態４にかかるパワーエレクトロニクスシステム５０について、図１６、１７を用いて説明する。
図１６は、実施の形態４におけるパワーエレクトロニクスシステム５０を示す斜視図である。図１７は、図１６のパワーエレクトロニクスシステム５０によって実現される回路図の一例である。
図１６に示すパワーエレクトロニクスシステム５０は、実施の形態１−３による半導体装置を複数備える。図１７に示す回路図は図５に示した１つの回路を複数組み合わせて配線することで、実現することができる。
図１６に示すパワーエレクトロニクスシステム５０においては、半導体装置の間に例えばセラミック板などを挟むことで、冷却パスを構築することができる。よって、半導体装置の多層化を容易に行うことができ、パワーエレクトロニクスシステム５０全体の小型化および低インダクタンス化を実現することができる。
以上、上述の実施の形態１−４を挙げて本開示技術を説明したが、本開示技術は上述の実施の形態１−４に限定されない。例えば、本実施の形態１−３では、ボンディングワイヤ５がループ形状である場合について説明したが、このような場合に限らず例えば、図１８に示すような、頂部１５ｄの尖ったのこぎり波形状のボンディングワイヤ１５であっても良い。
また、本実施の形態１−３では、ボンディングワイヤ５の頂部５ｄが断線されずにループ形状にて第２の電極２に接合される場合について説明したが、このような場合に限らない。例えば、図１９に示すように、ボンディングワイヤ５の一部（頂部５ｄを含む部分）を断線させたボンディングワイヤ２５を第２の電極２に接続しても良い。ボンディングワイヤ５を断線させる方法としては、例えばエッチングや研磨・研削により、樹脂６とともにボンディングワイヤ５の頂部５ｄを含む部分を除去する方法がある。図１９に示すように、ボンディングワイヤ２５の端部のうち、半導体素子３に接続される一端２５ａ（図中下側）とは異なる他端２５ｂ（図中上側）にて、第２の電極２と電気的に接続している。このように、ボンディングワイヤ２５のループ数は０であっても良い。
また、本実施の形態１−３では、ボンディングワイヤ５は紐状（断面が円形状）である場合について説明したが、このような場合に限らない。例えば、図２０に示すリボン状（断面が長方形状）のボンディングワイヤ３５のような他の形状であっても良い。
また、本実施の形態１−３では、樹脂封止後にボンディングワイヤ５を露出させる場合について説明したが、このような場合に限らない。例えば、ボンディングワイヤ５の一部が露出するように樹脂封止を行うことにより、ボンディングワイヤ５の露出工程を省略することもできる。このように、上述した半導体装置の製造方法のステップの一部を適宜省略しても良い。
また、本実施の形態１−３では、樹脂封止後にボンディングワイヤ５を第２の電極２に接続する場合について説明したが、このような場合に限らない。例えば、ボンディングワイヤ５を第２の電極２に接続した後に樹脂封止を行っても良い。このように、上述した半導体装置の製造方法の各ステップの順番を適宜入れ替えても良い。
また、本実施の形態１−３では、高さの異なる複数の半導体素子３、８について、各半導体素子３、８から第２の電極２までの距離の違いに応じて、異なる長さのボンディングワイヤ５により、第２の電極２に電気的に接続する場合について説明したが、このような場合に限らない。例えば、半導体素子３、８の高さが異なる以外にも、半導体素子の上面にある端子のサイズ、位置、数および材料などが異なる場合や、半導体素子の材料が異なる場合（例えばＳｉ、ＳｉＣ、ＧａＮなど）や、半導体素子の用途が異なる場合（例えばダイオード、トランジスタ、制御ＩＣなど）のように、機能の異なる複数の半導体素子であっても良い。このような機能の異なる複数の半導体素子について、各半導体素子から第２の電極２までの距離の違いに応じて、異なる長さのボンディングワイヤ５により、第２の電極２に電気的に接続することで、機能の異なる半導体素子の接続にも対応することができる。
なお、前記様々な実施の形態のうちの任意の実施の形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本開示技術にかかる半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステムは、耐熱性を向上させて信頼性を向上させることができるので、パワー半導体素子への応用だけでなく、ＬＳＩの３次元実装化、ＣＳＰ（Chip Scale Package）などにも応用することができる。
１ 第１の電極
２ 第２の電極
３、８ 半導体素子
４ ダイボンディング材
５、１５、２５、３５ ボンディングワイヤ
６、１１ 樹脂
７、１７、２７、３７、４７ 半導体装置
９ 受動部品
１０ シード層
１６ 焼結材料
５０ パワーエレクトロニクスシステム

Claims (22)

  1. 第１の電極と、
    第１の電極上に接合された半導体素子と、
    半導体素子に電気的に接続されたボンディングワイヤと、
    半導体素子に対向するとともに、ボンディングワイヤの少なくとも一部が電気的に接続された第２の電極と、
    半導体素子およびボンディングワイヤを封止する樹脂とを備える、半導体装置。
  2. ボンディングワイヤは、超音波接合により半導体素子に電気的に接続され、第２の電極には拡散接合により電気的に接続された、請求項１に記載の半導体装置。
  3. ボンディングワイヤは、超音波接合により半導体素子に電気的に接続され、第２の電極には焼結材料により電気的に接続された、請求項１に記載の半導体装置。
  4. 半導体素子は、機能の異なる複数の半導体素子を備え、
    各半導体素子から第２の電極までの距離の違いに応じて、異なる長さを有するボンディングワイヤにより、各半導体素子と第２の電極とが電気的に接続されている、請求項１から３のいずれか１つに記載の半導体装置。
  5. 機能の異なる複数の半導体素子は、高さの異なる複数の半導体素子である、請求項４に記載の半導体装置。
  6. 第１の電極上の半導体素子とは異なる位置に接合された受動部品と、
    受動部品に電気的に接続されるとともに、少なくとも一部が第２の電極に電気的に接続されたボンディングワイヤとを備える、請求項１から５のいずれか１つに記載の半導体装置。
  7. ボンディングワイヤは、少なくとも２点で半導体素子に接続されたループ形状を有し、ループ形状の頂部にて第２の電極に電気的に接続されている、請求項１から６のいずれか１つに記載の半導体装置。
  8. ボンディングワイヤは、複数のループ形状を有し、複数のループ形状の頂部にて第２の電極に接続されている、請求項７に記載の半導体装置。
  9. ボンディングワイヤの一端は半導体素子に接続され、他端は第２の電極に接続された、請求項１から６のいずれか１つに記載の半導体装置。
  10. 第１、第２の電極、半導体素子、ボンディングワイヤおよび樹脂を備える半導体装置を製造する方法であって、
    第１の電極上に接合された半導体素子にボンディングワイヤを電気的に接続する第１の接続工程と、
    半導体素子に接続されたボンディングワイヤの少なくとも一部を、半導体素子に対向する第２の電極に電気的に接続させる第２の接続工程と、
    半導体素子とボンディングワイヤを樹脂によって封止する封止工程とを含む、半導体装置の製造方法。
  11. 第１の接続工程は、超音波接合による接続を行い、
    第２の接続工程は、拡散接合による接続を行う、請求項１０に記載の半導体装置の製造方法。
  12. 第１の接続工程は、超音波接合による接続を行い、
    第２の接続工程は、銀ナノ粒子の焼結による接続を行う、請求項１０に記載の半導体装置の製造方法。
  13. 封止工程後であって第２の接続工程前に、ボンディングワイヤの少なくとも一部を樹脂から露出させる露出工程をさらに含み、
    第２の接続工程では、露出されたボンディングワイヤ上に第２の電極を配置することで、ボンディングワイヤの少なくとも一部を第２の電極に電気的に接続する、請求項１０から１２のいずれか１つに記載の半導体装置の製造方法。
  14. 第２の接続工程では、露出されたボンディングワイヤ上にスパッタによってシード層を形成し、シード層上に第２の電極を配置することで、ボンディングワイヤの少なくとも一部を第２の電極に電気的に接続する、請求項１３に記載の半導体装置の製造方法。
  15. 第２の接続工程においてシード層上への第２の電極の配置はめっき処理により行う、請求項１４に記載の半導体装置の製造方法。
  16. 第１の接続工程では、第１の電極上に接合された高さの異なる２以上の半導体素子上にそれぞれボンディングワイヤを形成し、
    第２の接続工程では、各半導体素子から第２の電極までの距離の違いに応じて、異なる高さを有するボンディングワイヤにより、各半導体素子と第２の電極とを電気的に接続させる、請求項１０から１５のいずれか１つに記載の半導体装置の製造方法。
  17. 第１の電極上の半導体素子とは異なる位置に接合された受動部品上にボンディングワイヤを形成する工程と、
    受動部品上に形成されたボンディングワイヤの少なくとも一部を、第２の電極に電気的に接続させる工程とをさらに含む、請求項１０から１６のいずれか１つに記載の半導体装置の製造方法。
  18. 第１の接続工程では、ループ形状を形成するようにボンディングワイヤを少なくとも２点で半導体素子に電気的に接続させ、
    第２の接続工程では、ループ形状のボンディングワイヤの頂部を第２の電極に電気的に接続する、請求項１０から１７のいずれか１つに記載の半導体装置の製造方法。
  19. 第１の接続工程では、複数のループ形状を形成するようにボンディングワイヤを半導体素子に電気的に接続させ、
    第２の接続工程では、複数のループ形状のボンディングワイヤのそれぞれの頂部を第２の電極に電気的に接続する、請求項１８に記載の半導体装置の製造方法。
  20. 第１の接続工程では、ループ形状を形成するようにボンディングワイヤを少なくとも２点で半導体素子に電気的に接続させ、
    封止工程では、ループ形状のボンディングワイヤを封止し、
    露出工程では、樹脂とともにボンディングワイヤのループ形状の頂部を含む部分を除去することで、ボンディングワイヤの端部を露出させ、
    第２の接続工程では、ボンディングワイヤの露出した端部を第２の電極に電気的に接続させる、請求項１３に記載の半導体装置の製造方法。
  21. 第２の電極をエッチングしてパターン化する工程をさらに含む、請求項１０から２０のいずれか１つに記載の半導体装置の製造方法。
  22. 請求項１から９のいずれか１つに記載の半導体装置又は請求項１０から２１のいずれか１つに記載の方法により製造された半導体装置を含む、パワーエレクトロニクスシステム。
JP2014008569A 2014-01-21 2014-01-21 半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム Pending JP2015138824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014008569A JP2015138824A (ja) 2014-01-21 2014-01-21 半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014008569A JP2015138824A (ja) 2014-01-21 2014-01-21 半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム

Publications (1)

Publication Number Publication Date
JP2015138824A true JP2015138824A (ja) 2015-07-30

Family

ID=53769644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014008569A Pending JP2015138824A (ja) 2014-01-21 2014-01-21 半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム

Country Status (1)

Country Link
JP (1) JP2015138824A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020235056A1 (ja) * 2019-05-22 2020-11-26 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
CN112930632A (zh) * 2018-11-02 2021-06-08 罗姆股份有限公司 半导体单元、半导体装置、电池单元以及车辆
WO2021172012A1 (ja) * 2020-02-27 2021-09-02 パナソニックＩｐマネジメント株式会社 半導体レーザ装置
DE102022103210A1 (de) 2021-12-20 2023-06-22 Infineon Technologies Ag Chippackage und Verfahren zum Bilden eines Chippackages
US11784639B2 (en) 2018-11-02 2023-10-10 Rohm Co., Ltd. Semiconductor device, semiconductor module, relay unit, battery unit, and vehicle
JP7441887B2 (ja) 2022-02-14 2024-03-01 ウェスタン デジタル テクノロジーズ インコーポレーテッド 露出したボンドワイヤを備える半導体デバイスパッケージ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112930632B (zh) * 2018-11-02 2023-08-04 罗姆股份有限公司 半导体单元、半导体装置、电池单元以及车辆
US11909329B2 (en) 2018-11-02 2024-02-20 Rohm Co., Ltd. Semiconductor unit, semiconductor device, battery unit, and vehicle
CN112930632A (zh) * 2018-11-02 2021-06-08 罗姆股份有限公司 半导体单元、半导体装置、电池单元以及车辆
US11784639B2 (en) 2018-11-02 2023-10-10 Rohm Co., Ltd. Semiconductor device, semiconductor module, relay unit, battery unit, and vehicle
JP7101882B2 (ja) 2019-05-22 2022-07-15 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
DE112019007349T5 (de) 2019-05-22 2022-02-17 Mitsubishi Electric Corporation Halbleiteranordnung, leistungswandler und verfahren zur herstellung einer halbleiteranordnung
WO2020235056A1 (ja) * 2019-05-22 2020-11-26 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
CN113811990A (zh) * 2019-05-22 2021-12-17 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法
JPWO2020235056A1 (ja) * 2019-05-22 2020-11-26
WO2021172012A1 (ja) * 2020-02-27 2021-09-02 パナソニックＩｐマネジメント株式会社 半導体レーザ装置
JP7386408B2 (ja) 2020-02-27 2023-11-27 パナソニックＩｐマネジメント株式会社 半導体レーザ装置
DE102022103210A1 (de) 2021-12-20 2023-06-22 Infineon Technologies Ag Chippackage und Verfahren zum Bilden eines Chippackages
JP7441887B2 (ja) 2022-02-14 2024-03-01 ウェスタン デジタル テクノロジーズ インコーポレーテッド 露出したボンドワイヤを備える半導体デバイスパッケージ

Similar Documents

Publication Publication Date Title
US8558367B2 (en) Semiconductor module
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP2015138824A (ja) 半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム
US20140264383A1 (en) Semiconductor device and manufacturing method of the same
JP2005183923A (ja) 半導体装置およびその製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP5863602B2 (ja) 電力用半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2016018866A (ja) パワーモジュール
CN107017172A (zh) 使不同类型的半导体管芯附接到同一导热法兰的多管芯封装
US8692361B2 (en) Electric device package comprising a laminate and method of making an electric device package comprising a laminate
CN103915405A (zh) 半导体器件和制造半导体器件的方法
JP6213554B2 (ja) 半導体装置
JP2016111083A (ja) パワーモジュール及びその製造方法
US20180122729A1 (en) High power and high frequency plastic pre-molded cavity package
CN108292609B (zh) 具有含多层组装垫的引线框的半导体封装
US20180040792A1 (en) Semiconductor module and method for manufacturing the same
JP5233853B2 (ja) 半導体装置
JP2017034152A (ja) 電力用半導体装置
JP2015115471A (ja) 電力用半導体装置
JP2018517302A (ja) クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
JP6747304B2 (ja) 電力用半導体装置
US9601400B2 (en) Glass/ceramic replacement of epoxy for high temperature hermetically sealed non-axial electronic packages
JP2003023133A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法