DE102022103210A1 - Chippackage und Verfahren zum Bilden eines Chippackages - Google Patents

Chippackage und Verfahren zum Bilden eines Chippackages Download PDF

Info

Publication number
DE102022103210A1
DE102022103210A1 DE102022103210.8A DE102022103210A DE102022103210A1 DE 102022103210 A1 DE102022103210 A1 DE 102022103210A1 DE 102022103210 A DE102022103210 A DE 102022103210A DE 102022103210 A1 DE102022103210 A1 DE 102022103210A1
Authority
DE
Germany
Prior art keywords
contact
electrically conductive
contact structure
chip
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022103210.8A
Other languages
English (en)
Inventor
Chan Lam Cha
Hoe Jian Chong
Wern Ken Daryl Lee
Chin Kee Leow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202211625442.6A priority Critical patent/CN116417413A/zh
Priority to US18/084,604 priority patent/US20230197586A1/en
Publication of DE102022103210A1 publication Critical patent/DE102022103210A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Chippackage wird bereitgestellt. Das Chippackage weist einen Chip mit mindestens einem Kontaktpad auf, eine Kontaktstruktur, die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des leitenden Elements an mindestens drei Kontaktpositionen an dem Kontaktpad, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt, und eine Verkapselung, die die Kontaktstruktur teilweise verkapselt, wobei die Verkapselung eine Außenfläche aufweist, die von dem Chip weg zeigt, und wobei die Kontaktstruktur an der Außenfläche teilweise freigelegt ist.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen allgemein ein Chippackage und ein Verfahren zum Bilden eines Chippackages.
  • Hintergrund
  • In Chippackages gemäß einem Stand der Technik können für eine Leistungsanwendung mehrere vertikale Verbindungen zwischen einem Chip und einem Clip erforderlich sein. Beispiele für ein Bilden der vertikalen Verbindung können mehrere Stud-Bumps, Kupfersäulen und vertikale Drähte aufweisen. Jede dieser Zwischenverbindungen gemäß dem Stand der Technik kann ihre eigenen Beschränkungen aufweisen.
  • Ein Beispiel für ein Chippackage 100 mit einem Chip 102, einem Clip 104, einem Verkapselungsmaterial 106 und mehreren Stud-Bumps 108 ist in 1 dargestellt. Die Anordnung der mehreren Stud-Bumps 108, die möglicherweise gestapelt werden müssen, um eine vordefinierte Höhe zu erreichen, kann zum einen zeitaufwändig sein und zum anderen den Chip 102 durch den Druck belasten, der durch das starre Stud-Bump-Material auf den Chip 102 ausgeübt wird.
  • Kupfersäulen können an Ort und Stelle aufgewachsen werden, aber die Technik kann aufgrund der erforderlichen hohen Dichte teuer sein, und die maximale Höhe ist auf etwa 70 µm begrenzt.
  • Vertikale Drähte können zwar große Maximalhöhen erreichen, sind aber möglicherweise auf einen engen Bereich akzeptabler Steifigkeit beschränkt und nicht ausreichend robust gegen Drahtverschiebung und/oder Biegung. Außerdem können sie mit einer kleinen Spitze angebracht werden, was den Oberflächenkontakt verringert, und müssen unter Umständen einzeln angebracht werden, was ein langsamer Prozess ist.
  • Kurzbeschreibung
  • Ein Chippackage wird bereitgestellt. Das Chippackage weist einen Chip mit mindestens einem Kontaktpad auf, eine Kontaktstruktur, die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des leitenden Elements an mindestens drei Kontaktpositionen an dem Kontaktpad, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt, und eine Verkapselung, die die Kontaktstruktur teilweise verkapselt, wobei die Verkapselung eine Außenfläche aufweist, die von dem Chip abgewandt ist, und wobei die Kontaktstruktur teilweise an der Außenfläche freigelegt ist.
  • Figurenliste
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf dieselben Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei der Schwerpunkt im Allgemeinen auf der Veranschaulichung der Prinzipien der Erfindung liegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
    • 1 eine schematische Querschnittsansicht und eine schematische Draufsicht eines Chippackages gemäß einem Stand der Technik zeigt;
    • 2 eine schematische Querschnittsansicht und eine schematische Draufsicht auf ein Chippackage gemäß verschiedener Ausführungsformen zeigt;
    • 3A bis 3C, jeweils als schematische Querschnittsansicht und schematische Draufsicht, Chippackages gemäß verschiedener Ausführungsformen zeigen;
    • 4A und 4B in einer Folge von schematischen Querschnittsansichten ein Verfahren zum Bilden eines Chippackages gemäß verschiedenen Ausführungsformen veranschaulichen;
    • 5 verschiedene Kontaktstrukturen in Chippackages gemäß verschiedener Ausführungsformen zeigt; und
    • 6 ein Flussdiagramm eines Verfahrens zum Bilden eines Chippackages zeigt.
  • Beschreibung
  • Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen der Erfindung zeigen.
  • Das Wort „beispielhaft“ wird hier im Sinne von „als Beispiel, Instanz oder Illustration dienend“ verwendet. Jede hier als „beispielhaft“ beschriebene Ausführungsform oder Gestaltung ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen auszulegen.
  • Das Wort „über“ in Bezug auf ein abgeschiedenes Material, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier verwendet werden, um zu bedeuten, dass das abgeschiedene Material „direkt auf‟, z. B. in direktem Kontakt mit der angedeuteten Seite oder Oberfläche, gebildet werden kann. Das Wort „über“ in Bezug auf ein abgeschiedenes Material, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier auch verwendet werden, um zu bedeuten, dass das abgeschiedene Material „indirekt auf‟ der angedeuteten Seite oder Oberfläche gebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der angedeuteten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind.
  • Verschiedene Aspekte der Offenbarung gelten für Vorrichtungen, und verschiedene Aspekte der Offenbarung gelten für Verfahren. Es versteht sich, dass grundlegende Eigenschaften der Vorrichtungen auch für die Verfahren gelten und umgekehrt. Aus Gründen der Kürze kann daher auf eine doppelte Beschreibung solcher Eigenschaften verzichtet worden sein.
  • Verschiedene hierin beschriebene Ausführungsformen stellen ein Chippackage und Verfahren zum Herstellen bereit, die einen oder mehrere Vorteile gegenüber bekannten Packages und/oder Prozessen ermöglichen, wie z B. eine größere Flexibilität in der Höhe der vertikalen Verbindungen, eine Verringerung der Herstellungszeit und/oder der Kosten.
  • In verschiedenen Ausführungsformen kann eine Kontaktstruktur in einem Chippackage aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet sein. Das durchgehende, sich in Längsrichtung erstreckende, elektrisch leitfähige Element (oder, im Falle von mehr als einem, jedes der durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Elemente) ist an einem Kontaktpad eines Chips in mindestens drei Kontaktpositionen so angebracht, dass sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen vom Kontaktpad wegbiegt. Das durchgehende, sich in Längsrichtung erstreckende elektrisch leitfähige Element kann zum Beispiel ein Bonddraht oder ein Bondband sein.
  • Das Chippackage gemäß verschiedenen Ausführungsformen kann eine flexiblere Konfiguration der Höhe einer Kontaktstruktur (z. B. einer vertikalen Verbindung), die im Chippackage enthalten ist, ermöglichen. Darüber hinaus kann eine größere vertikale Verbindungshöhe im Vergleich zu Kupfersäulen, die typischerweise nur bis zu einer maximalen Höhe von etwa 45 bis 70 µm aufgewachsen werden können, und vertikalen Drahtlösungen erreicht werden. Bei Lösungen mit vertikalen Drähten mangelt es im Allgemeinen ab einer bestimmten Höhe an Steifigkeit, da sich die Drähte biegen und ausdehnen. Kontaktstrukturen in verschiedenen Ausführungsformen können im Vergleich zu vertikalen Drähten außerdem eine größere Kontaktfläche mit dem Kontaktpad eines Chips und/oder elektrisch leitfähigen Materials bieten.
  • Das Chippackage kann in verschiedenen Ausführungsformen außerdem eine Verkapselung aufweisen, die die Kontaktstruktur teilweise verkapselt. Die Verkapselung kann ein Formmaterial aufweisen, wie es üblicherweise in Chippackages verwendet wird.
  • In manchen Ausführungsformen kann die Verkapselung eine plattierbare Formmasse aufweisen, die in einem dielektrischen Basismaterial dispergierte elektrisch leitfähige Partikel aufweist (die entsprechende Technologie wird als plattierbare Formtechnologie, PMT, bezeichnet). Die plattierbare Formmasse kann als Mittel zum Erleichtern des Ablagerns eines elektrisch leitfähigen Materials wie eines Clips (z. B. eines Kupferclips) zum Kontaktieren des Chips verwendet werden. Das Chippackage kann z. B. bei Energieanwendungen eingesetzt werden.
  • Ferner wird ein Verfahren zum Bilden eines Chippackages bereitgestellt. Das Verfahren kann ein Bilden einer Kontaktstruktur mittels Anbringens mindestens eines durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Elements an einem Kontaktpad eines Chips in mindestens drei Kontaktpositionen aufweisen, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt, und ein teilweises Verkapseln der Kontaktstruktur, wobei die Kontaktstruktur an einer Außenfläche der Verkapselung teilweise freigelegt ist.
  • Die Verfahren zum Bilden von Chippackages können in den verschiedenen Ausführungsformen auch Vorteile gegenüber alternativen Lösungen bieten, und zwar hinsichtlich eines Reduzierens der Herstellungszeit (was zu einer entsprechenden Erhöhung der Anzahl der pro Stunde hergestellten Einheiten (UPH) führt) und/oder der Kosten. So ist beispielsweise ein Anbringen eines durchgehenden, in Längsrichtung verlaufenden, elektrisch leitfähigen Elements an einem Kontaktpad eines Chips an mindestens drei Kontaktpositionen mit Hilfe eines Draht- oder Bandbondverfahrens schneller und kostengünstiger als das in 1 gezeigte Verfahren, bei dem mehrere Stud-Bumps an drei Kontaktpositionen gestapelt werden. In ähnlicher Weise können die verschiedenen Ausführungsformen auch schneller sein als ein Anbringen mehrerer vertikaler Drähte, bei denen in der Regel vor dem Bonden ein Zuschneiden erforderlich ist, um eine einheitliche Drahtlänge zu gewährleisten.
  • 2 zeigt eine schematische Querschnittsansicht (oben auf der Seite) und eine schematische Draufsicht (unten) eines Chippackages 200 gemäß verschiedenen Ausführungsformen, und 3A bis 3C veranschaulichen, jeweils als schematische Querschnittsansicht, eine schematische Ansicht von unten (3B und 3C) bzw. Draufsicht ( 3A), Chippackages 200 gemäß verschiedener Ausführungsformen.
  • In verschiedenen Ausführungsformen, die in den 2 und 3A bis 3C dargestellt sind, weist das Chippackage 200 einen Chip 102 mit mindestens einem Kontaktpad (102C1, 102C2) auf, z B. einem Kupferkontaktpad. Das Chippackage 200 weist ferner eine Kontaktstruktur 208 auf, die aus einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element (z. B. einem Bonddraht oder Bondband, beispielsweise aufweisend oder bestehend aus Kupfer) gebildet ist, indem das leitende Element 208 an mindestens drei Kontaktpositionen C an dem Kontaktpad 102C1 oder 102C2 angebracht ist.
  • Die Länge der Kontaktstruktur 208 zwischen aufeinanderfolgenden Kontaktpositionen C kann größer sein als der Abstand zwischen den aufeinanderfolgenden Kontaktpositionen C. Die Kontaktstruktur 208 kann zum Beispiel ein wellenförmiges Muster mit mehreren Wendepunkten aufweisen. In den Beispielen in 2 und 3A befinden sich die Kontaktpositionen C an Wendepunkten, die nach unten konkav sind. Die Kontaktpositionen C können sich auch an nach oben konkaven Wendepunkten befinden, wie in 3B und 3C. Folglich kann sich die Kontaktstruktur 208 zwischen (z. B. aufeinanderfolgenden) Paaren von Kontaktpositionen C von der Kontaktunterlage 102C1 oder 102C2 wegbiegen. Im Zusammenhang mit den Kontaktpositionen C der Kontaktstruktur 208 kann sich „aufeinanderfolgend“ auf Kontaktpositionen C beziehen, die entlang der Länge des durchgehenden, sich in Längsrichtung erstreckenden elektrisch leitfähigen Elements aufeinander folgen. Sofern mehr als ein sich in Längsrichtung erstreckendes elektrisch leitfähiges Element zum Bilden der Kontaktstruktur 208 verwendet wird, hat jedes der leitenden Elemente eine Mehrzahl aufeinander folgender Kontaktpositionen C. Ein kleinerer Abstand zwischen aufeinander folgenden Kontaktpositionen C ist im Allgemeinen bevorzugt, damit es mehr Kontaktpunkte zwischen der Kontaktstruktur und dem Kontaktpad gibt. In verschiedenen Ausführungsformen kann der Mindestabstand durch die Größe und/oder das Profil der Kapillarspitze festgelegt sein, die zum Verbinden des elektrisch leitfähigen Elements mit dem Kontaktpad verwendet wird. Der Mindestabstand ist ausreichend, um zu verhindern, dass die Spitze eine nachfolgende Kontaktstelle C berührt.
  • Der Anbringungsvorgang unter Verwendung des durchgehenden, sich in Längsrichtung erstreckenden elektrisch leitfähigen Elements, das länger ist als die Abstände zwischen jedem Paar aufeinanderfolgender Kontaktpositionen C, bewirkt das Wegbiegen des leitenden Elements vom Kontaktpad 102C1 bzw. 102C2. An der Kontaktposition C kann das leitende Element eine U- oder V-Form haben, wobei sich die Schenkel des U bzw. V vom Kontaktpad weg erstrecken. Zwischen den Kontaktpositionen C kann das sich in Längsrichtung erstreckende elektrisch leitfähige Element sanft gekrümmt sein, zum Beispiel ohne scharfe Kanten. Ein Winkel des sich in Längsrichtung erstreckenden elektrisch leitfähigen Elements in Bezug auf das Kontaktpad 102C1 oder 102C2 kann in der Nähe der Kontaktposition und in einem oberen Bereich, der am weitesten von dem Kontaktpad entfernt ist, flacher sein als in einem mittleren Abschnitt zwischen dem Kontaktpad und dem oberen Teil. Auch in Ausführungsformen, bei denen das mindestens eine durchgehende langgestreckte elektrisch leitfähige Element, aus dem die Kontaktstruktur 208 zunächst gebildet wird, später im oberen Bereich teilweise entfernt und dadurch in einzelne Segmente aufgeteilt wird, zeigen die oben beschriebenen und weitere Merkmale der dreidimensionalen Anordnung der Segmente, dass die Segmente zunächst unter Verwendung des mindestens einen durchgehenden langgestreckten elektrisch leitfähigen Elements angeordnet wurden.
  • Das Verfahren zum Anbringen einer Kontaktstruktur 208 an einem Kontaktfeld kann beispielsweise Drahtbonden, Bandbonden oder Ultraschallbonden aufweisen oder daraus bestehen. Andere Verfahren wie Löten, Kleben und dergleichen können ebenfalls verwendet werden.
  • In verschiedenen Ausführungsformen kann das durchgehende, sich in Längsrichtung erstreckende elektrisch leitfähige Element während des Anbringens so geformt werden, dass es die Kontaktstruktur 208 bildet, die sich vom Kontaktpad 102C1 bzw. 102C2 wegbiegt. Beispielsweise kann die Kontaktstruktur 208 ein oder mehrere durchgehende, sich in Längsrichtung erstreckende elektrisch leitfähige Elemente in Form eines Bonddrahtes oder Bondbandes aufweisen. Der Bonddraht oder das Bondband wird mit Hilfe von Drahtbond- oder Bandbondverfahren an dem Kontaktpad 102 angebracht.
  • In manchen Ausführungsformen kann sich die Kontaktstruktur 208 entlang einer Richtung erstrecken. Zum Beispiel, wie in den 4A und 4B sowie in der oberen Ansicht von 5 gezeigt, wo eine Mehrzahl von fortlaufenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Elementen 208_1, die sich in der gleichen Richtung erstrecken, parallel zueinander ausgebildet sind. Die Kontaktstruktur 208 kann auch ein oder mehrere durchgehende, sich in Längsrichtung erstreckende elektrisch leitfähige Elemente aufweisen, die sich in mehr als eine Richtung erstrecken. Beispielsweise ist in der mittleren Ansicht von 5 eine erste Mehrzahl von durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Elementen 208_1 ausgebildet, die sich entlang einer ersten Richtung und parallel zueinander erstrecken, und eine zweite Mehrzahl von durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Elementen 208_2, die sich entlang einer zweiten, zur ersten Richtung orthogonalen Richtung erstrecken und so ein netzartiges Muster bilden. In verschiedenen Ausführungsformen kann die Kontaktstruktur 208 in einer zweidimensionalen Ebene angeordnet sein, z B. als Zick-Zack-Struktur, wie in der unteren Ansicht von 5 gezeigt, oder z B. als mäanderförmige Struktur (nicht gezeigt).
  • Die Kontaktstruktur 208 kann in verschiedenen Ausführungsformen zum Bilden einer vertikalen Verbindung im Chippackage 200 verwendet werden. Das Chippackage 200 kann in Leistungsanwendungen eingesetzt werden. Daher kann es wünschenswert sein, einen großen elektrisch leitfähigen Querschnitt für die vertikale Verbindung bereitzustellen, um so viel Strom wie möglich in vertikaler Richtung zu leiten. In verschiedenen Ausführungsformen kann im Wesentlichen ein ganzer Bereich des Chipkontaktpads 102C1 bzw. 102C2 durch die Kontaktstruktur 208 abgedeckt werden, z. B. mit einem regelmäßigen Muster. In verschiedenen Ausführungsformen, z. B. wenn keine Notwendigkeit besteht, einen großen Strom zu leiten, kann eine einzige Kontaktstruktur 208 oder eine oder mehrere Kontaktstrukturen, die nur einen Bruchteil der Fläche des Chipkontaktpads 102C1 bzw. 102C2 ausfüllen, ausreichend sein.
  • Die Chippackage 200 kann ferner eine Verkapselung 106 aufweisen, die die Kontaktstruktur 208 teilweise verkapselt, wobei die Verkapselung 106 eine äußere Oberfläche 106S aufweisen kann, die von dem Chip 102 abgewandt ist, und wobei die Kontaktstruktur 208 an der Außenfläche 106S teilweise freiliegt (zum Beispiel wie in 4A(iii) gezeigt).
  • Die Verkapselung 106 kann in verschiedenen Ausführungsformen ein Formmaterial sein, wie es üblicherweise in Chippackages des Standes der Technik verwendet wird. Ein entsprechendes Verfahren ist in 4A dargestellt.
  • In verschiedenen Ausführungsformen kann die Verkapselung 106 eine plattierbare Formmasse aufweisen oder daraus bestehen, die elektrisch leitfähige Partikel 106P aufweist, die in einem dielektrischen Basismaterial 106B dispergiert sind, wie beispielsweise in 4B dargestellt.
  • Die Verkapselung 106 kann im Wesentlichen so gestaltet sein, wie es in der Technik bekannt ist.
  • In verschiedenen Ausführungsformen kann eine Form, die um den Chip 102 und die Kontaktstruktur 208 herum angeordnet werden kann, um mit einem Formmaterial, das die Verkapselung 106 bildet, gefüllt zu werden, eingerichtet sein, die Teile der Kontaktstruktur 208 auf der Außenfläche 106S der Verkapselung 106 direkt freizulegen. Beispielsweise kann der Verkapselungsprozess einen filmunterstützten Formungsprozess aufweisen, bei dem ein Bereich, der über der Kontaktstruktur 208 liegt, geschützt und nicht mit Formmaterial gefüllt wird.
  • In anderen Ausführungsformen kann die Kontaktstruktur 208 vollständig mit Formmaterial bedeckt sein, und die Verkapselung 106 kann, beispielsweise nach dem Aushärten, bearbeitet werden, um die Kontaktstruktur 208 teilweise freizulegen, beispielsweise mittels Schleifens, Laserbearbeitung, Ätzens oder anderer geeigneter, in der Technik bekannter Techniken. Dieser Prozess ist in 4A und 4B im Übergang von Prozess (ii) zu (iii) dargestellt. Bei Ausführungsformen, bei denen die Verkapselung eine plattierbare Formmasse ist, kann die Laserbearbeitung (z. B. Laser-Direktstrukturierung) sowohl zum Entfernen des Verkapselungsmaterials als auch zum Aktivieren verwendet werden.
  • In verschiedenen Ausführungsformen kann ein elektrisch leitfähiges Material 104 auf der Außenfläche 106S in Kontakt mit der freiliegenden Kontaktstruktur 208 angeordnet sein. Beispiele für elektrisch leitfähiges Material 104 weisen leitfähige Clips, Platten, Pads und/oder Leitungen auf. Das elektrisch leitfähige Material 104 kann die Form einer einheitlichen elektrisch leitfähigen Oberfläche, wie z. B. eines Clips, wie in 2 und 3A gezeigt, haben oder eine Mehrzahl von elektrisch leitfähigen Oberflächen (104) aufweisen, wie in den beispielhaften Ausführungsformen von 3B und 3C gezeigt.
  • Das elektrisch leitfähige Material 104 kann auch vorgeformt oder abgeschieden werden. Das elektrisch leitfähige Material 104 kann in verschiedenen Ausführungsformen mittels eines beliebigen geeigneten bekannten Verfahrens zum Bilden einer Metallschicht in einem Chippackage angeordnet werden. In verschiedenen Ausführungsformen, in denen die Verkapselung die plattierbare Formmasse 106, 106P, 106B (siehe 4B) aufweist oder aus dieser besteht, kann das elektrisch leitfähige Material 104 eine elektrisch leitfähige Schicht 104, 104_1 aufweisen, die zumindest teilweise unter Verwendung der in das dielektrische Basismaterial 106B eingebetteten elektrisch leitfähigen Partikel 106P gebildet wird. Das dielektrische Basismaterial 106B kann zum Beispiel eine laseraktivierbare Formmasse sein, die Metallatome aufweist, die mittels Laserbearbeitung aktiviert werden können. Diese Metallatome dienen als Keim für die Abscheidung von Metallen oder Metalllegierungen (z. B. Cu, Ni, NiP, Au, Cu/Ni/Au-Stapel usw.), z. B. mittels Abscheidens oder Beschichtens in den mittels eines Lasers aktivierten Bereichen der Formmasse („laseraktivierte Bereiche“). Das elektrisch leitfähige Material 104 kann anschließend mittels Beschichtens der laseraktivierten Bereiche des dielektrischen Basismaterials 106B mit einem Metall/einer Metalllegierung oder anderen elektrisch leitfähigen Substanzen gebildet werden. Je nach Bedarf kann die aus den elektrisch leitfähigen Partikeln 106P gebildete elektrisch leitfähige Schicht als endgültige Metallisierungsschicht dienen oder eine Basisschicht für weitere aufzubringende Metallisierungsschichten 104_2 bilden. Das so gebildete elektrisch leitfähige Material kann als Metallclips, Pads und/oder Leiterbahnen fungieren.
  • Eine Dicke H (siehe 2) der Verkapselung 106 über dem Chip-Pad 104C1 bzw. 104C2 kann in einem Bereich von etwa 40 µm bis etwa 1 mm liegen, z. B. zwischen 100 µm und 700 µm, z. B. zwischen 200 µm und 500 µm. Die Dicke kann leicht einstellbar sein. Wie beispielsweise durch einen Vergleich von 3B und 3C veranschaulicht, kann eine Dicke H, bis zu der die Verkapselung 106 entfernt wird (wodurch eine Öffnung 550 gebildet werden kann, siehe 5), festlegen, an welcher Stelle die Kontaktstruktur 208 freigelegt wird, und ob die Kontaktstruktur nach dem teilweisen Entfernen der Verkapselung 106 noch eine durchgehende Struktur oder einzelne Segmente bildet, wobei jedoch jede Dicke H Teile der Kontaktstruktur 208 freilegen kann und somit als endgültige Dicke H geeignet sein kann.
  • In verschiedenen Ausführungsformen kann das Chippackage 200 für Leistungsanwendungen konfiguriert sein und der Chip 102 kann als Leistungshalbleiterchip konfiguriert sein. In manchen Ausführungsformen ist das Kontaktpad (102C1 oder 102C2), an dem die Kontaktstruktur 208 angebracht ist, ein Source-Kontaktpad.
  • 3A zeigt ein bedrahtetes Chippackage 200, das einen Chip 102 aufweist, der auf einem Die-Paddle eines Leadframes 330 montiert ist. Der Chip 102 weist ein Kontaktpad 102C2 auf, das sich auf einer ersten Seite des Chips 102 befindet, und ein zweites Kontaktpad 102C1, das sich auf einer zweiten, gegenüberliegenden Seite befindet. Eine Kontaktstruktur 208 fungiert als vertikale Verbindung zum Koppeln des Kontaktpads 102C2 mit einem elektrisch leitfähigen Material 104, das sich über einer oberen Fläche der Verkapselung 106 befindet. Die Kontaktstruktur 208 weist ein durchgehendes, sich in Längsrichtung erstreckendes, elektrisch leitfähiges Element auf, das an mindestens drei Kontaktpositionen C, an denen sich das leitende Element vom Kontaktpad 102C2 wegbiegt, am Kontaktpad 102C1 angebracht ist. In diesem Beispiel erstreckt sich das elektrisch leitfähige Material 104 über die Breite des Chips 102 hinaus, um einen direkten elektrischen Kontakt mit den Leitungen (330b, 330c) des Leadframe herzustellen. Das elektrisch leitfähige Material 104 kann beispielsweise ein leitender Clip oder eine leitende Platte sein, der/die entweder vorgeformt oder aufgebracht ist. In manchen Ausführungsformen kann der Chip als Leistungshalbleiter-Vorrichtung konfiguriert sein. Bei Leistungshalbleiter-Vorrichtungen kann es wünschenswert sein, dass die Kontaktstruktur mehr als 50 % des Kontaktpads 102C2 einnimmt, um einen großen Querschnitt für die Stromleitung bereitzustellen. Der Chip 102 kann auch als vertikale Vorrichtung in einer Source-Up-Konfiguration konfiguriert sein, wobei das Kontaktpad 102C2 als Source-Kontaktpad und das zweite Kontaktpad 102C1 als Drain-Kontaktpad fungiert. Alternativ kann der Chip 102 in einer Source-Down-Konfiguration angeordnet sein, wobei sich das Source-Kontaktpad unten befindet (102C1 anstelle von 102C2), das Drain-Kontaktpad oben und die Kontaktstruktur mit dem unteren Kontaktpad verbunden ist.
  • Das Chippackage 200 kann in verschiedenen Ausführungsformen als vertikale Vorrichtung (wie z. B. ein vertikaler Transistor) in einer Source-Down-Konfiguration konfiguriert sein, wovon ein Beispiel in 3B dargestellt ist. Im Beispiel von 3B weist das elektrisch leitfähige Material 104 eine Mehrzahl einzelner elektrisch leitfähiger Oberflächen auf, die auf freiliegenden Teilen 208E (siehe 4A) der leitenden Struktur 208 ausgebildet sind. Das elektrisch leitfähige Material 104 kann als eine Mehrzahl von externen Kontaktpunkten konfiguriert sein, die aus einer unteren Oberfläche der Verkapselung 106 herausragen und so das Anbringen des Chippackages 200 an einer anderen Oberfläche wie einem Substrat, z. B. einer Leiterplatte (PCB), erleichtern. Die größere Kontaktfläche zwischen einem Chippackage 200 wie in der Ausführungsform von 3B und einer Leiterplatte führt zu einer niedrigen thermischen Impedanz zwischen dem Übergang und den Anschlüssen und kann zu einer höheren thermischen Effizienz im Vergleich zu typischen oberflächenmontierten Gehäusen führen. Darüber hinaus kann die Anordnung eines Source-Pads in der Nähe einer Leiterplatte auch die Schaltgeschwindigkeit des Chips 102 verbessern. In einigen Ausführungsformen kann das elektrisch leitfähige Material 104 aus einem lötbaren Material wie Zinn gebildet sein, um das Anbringen des Chippackages 200 an eine andere Oberfläche wie eine Leiterplatte zu erleichtern. Im Beispiel von 3B hat die Kontaktstruktur die Form eines durchgehenden elektrisch leitfähigen Elements. Der Formgebungsprozess kann die Verwendung eines selektiven Formgebungsprozesses aufweisen, wie z. B. Film Assist Molding, so dass die Oberseiten des elektrisch leitfähigen Materials 104 freigelegt 208E und nicht mit einer Verkapselung bedeckt sind. Folglich weist die Kontaktstruktur ein oder mehrere durchgehende, sich in Längsrichtung erstreckende elektrisch leitfähige Elemente auf. Das elektrisch leitfähige Material 104 kann mittels selektives Aufbringens eines leitfähigen Materials auf die freiliegenden Teile 208E der Kontaktstruktur 208 (z. B. mittels Beschichtens) gebildet werden. Vorzugsweise ist das leitende Material ein lötbares Material wie Zinn oder Nickel-Gold (mittels stromloser Nickel-Gold-Beschichtung). Andere Materialien können ebenfalls geeignet sein. In anderen Ausführungsformen kann das elektrisch leitfähige Material 104 alternativ auch als durchgehende Schicht anstelle einzelner elektrisch leitfähiger Oberflächen (auch als strukturierte Schicht bezeichnet) ausgebildet sein.
  • In verschiedenen Ausführungsformen kann der Chip 102 in 3B als eine vertikale Vorrichtung wie ein vertikaler Transistor konfiguriert sein. Beispielsweise kann der Chip 102 in einer Source-Down-Konfiguration angeordnet sein, wobei das Kontaktpad 102C1 auf der Unterseite des Chips als Source- Kontaktpad fungiert und ein Drain- Kontaktpad 102C2 auf der Oberseite des Chips angeordnet ist. Die Oberseite des Chips kann über ein elektrisch leitfähige Haftmittel 334, z. B. Lot, an einer Leitung 330c (z. B. Drain-Leitung) angebracht sein. Der Chip 102 kann ferner ein Gate-Pad 103 aufweisen, das sich auf der gleichen Seite des Chips 102 befindet wie das Source-Kontaktpad 102C1. Die Anschlüsse (330a, 330b) ragen aus der Verkapselung 106 heraus. Es ist zu verstehen, dass die Gate- und Drain-Verbindungen nicht auf die in 3B dargestellten beschränkt sind. Andere Arten von Anschlüssen, wie z. B. Clips, können ebenfalls geeignet sein. Bei dem Chippackage 200 kann es sich auch um ein bleifreies Package handeln.
  • 3C zeigt ein Chippackage 200 gemäß einer anderen Ausführungsform. Das Chippackage aus 3C ähnelt dem aus 3B, aber die Kontaktstruktur 208 weist einzelne Segmente auf, anstatt durchgehend zu sein. Das Gehäuse aus 3C kann mittels Verkapselns der gesamten Kontaktstruktur 208 mit einer Form und Entfernen von Teilen der Form (z. B. mittels Schleifens) hergestellt werden, um die Kontaktstruktur freizulegen. Bei der Entfernung der Form werden auch die oberen Teile der Kontaktstruktur entfernt, die an die Außenfläche der Verkapselung 106 angrenzen. Mit anderen Worten, die in 3C gezeigte segmentierte Kontaktstruktur 208 wird aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element mittels eines Verfahrens gebildet, das dem oben im Zusammenhang mit 3A bzw. 3B beschriebenen ähnlich oder identisch ist und später teilweise entfernt wird, wodurch die einzelnen Segmente entstehen.
  • Elektrisch leitfähiges Material 104 kann dann auf freiliegenden Teilen 208E der leitfähigen Struktur 208 unter Verwendung der verschiedenen Verfahren, die in Bezug auf 3B beschrieben sind, gebildet werden.
  • 6 zeigt ein Flussdiagramm 600 für ein Verfahren zum Bilden eines Chippackages.
  • Das Verfahren kann das Bilden einer Kontaktstruktur aufweisen, indem mindestens ein durchgehendes, sich in Längsrichtung erstreckendes, elektrisch leitfähiges Element an einem Kontaktpad eines Chips in mindestens drei Kontaktpositionen angebracht wird, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt (610), und das teilweise Verkapseln der Kontaktstruktur, wobei die Kontaktstruktur an einer Außenfläche der Verkapselung teilweise freigelegt ist (620).
  • 4A und 4B veranschaulichen als Abfolge schematischer Querschnittsansichten Verfahren zum Bilden eines Chippackages gemäß verschiedener Ausführungsformen.
  • Wie in 4A(i) (als Querschnitt und Draufsicht) gezeigt, kann die Kontaktstruktur 208 (z B. mehrere Band- oder Drahtbonds) an einem Kontaktpad 102C1 des Chips 102 in den Kontaktpositionen C angebracht werden. In verschiedenen Ausführungsformen kann die Kontaktstruktur 208 an dem Kontaktpad 102C1 mittels eines Drahtbond- oder Bandbondverfahrens angebracht werden. Der Chip 102 mit der angebrachten Kontaktstruktur 208 kann anschließend durch die Verkapselung 106 teilweise eingekapselt werden, wobei die Teile 208E der Kontaktstruktur (nicht dargestellt) freiliegend verbleiben. Alternativ kann die Verkapselung 106 die Kontaktstruktur 208 zunächst vollständig verkapseln, wie in 4A(ii), und anschließend teilweise entfernt werden (siehe 4A(iii)), um die Kontaktstruktur 208 an einer Außenfläche 106S der Verkapselung 106 freizulegen. Für das teilweise Entfernen der Verkapselung können Verfahren wie Schleifen, Ätzen oder Laserbearbeitung eingesetzt werden. Je nach den verwendeten Verfahren können die Spitzen des elektrisch leitfähigen Elements intakt bleiben oder entfernt werden. Im ersten Fall weist die resultierende Kontaktstruktur ein oder mehrere durchgehende, längsverlaufende elektrisch leitfähige Elemente auf, im zweiten Fall einzelne Segmente. Anschließend kann ein elektrisch leitfähiges Material 104 auf der Außenfläche 106S der Verkapselung 106 in Kontakt mit freiliegenden Teilen 208E der Kontaktstruktur 208 angeordnet werden (4A(iv)). Bei dem elektrisch leitfähigen Material 104 kann es sich beispielsweise um eine vorgeformte Struktur wie einen leitfähigen Clip, eine Platte oder andere Formen von leitfähigen Verbindern handeln. Das elektrisch leitfähige Material 104 kann auch aufgetragen werden.
  • 4B zeigt ein weiteres beispielhaftes Verfahren zum Bilden eines Chippackages ähnlich dem in 4A dargestellten. In diesem Beispiel ist das Verkapselungsmaterial 106 jedoch eine plattierbare Formmasse 106, die elektrisch leitfähige Partikel 106P in einem dielektrischen Basismaterial 106B aufweist. Die Verwendung einer plattierbaren Formmasse ermöglicht es, den Bereich für ein elektrisch leitfähiges Material zu definieren und zumindest einen Teil davon mit Hilfe der in die plattierbare Formmasse eingebetteten elektrisch leitfähigen Partikel 106P zu formen. Das dielektrische Basismaterial 106B kann beispielsweise eine laseraktivierbare Formmasse sein, die mindestens einen Zusatzstoff, z. B. in Form eines organischen Metallkomplexes, aufweist, der mittels einer durch Laserbearbeitung induzierte physikalisch-chemische Reaktion aktivierbar ist. Die laserinduzierte physikalisch-chemische Reaktion bewirkt, dass Metallatome aus dem Metallkomplex freigesetzt werden und dadurch als Keim für die Abscheidung von Metall oder Metalllegierungen (z. B. Cu, Ni, NiP, Au, Cu/Ni/Au-Stapel usw.) durch z. B. Plattieren oder Beschichten in den durch einen Laser aktivierten Bereichen der Formmasse („laseraktivierte Bereiche“) wirken. Die Ausgangsstruktur in 4B(i) kann der in 4A(i) gezeigten ähnlich sein. Die Kontaktstruktur kann anschließend vollständig mit einem Verkapselungsmaterial 106 in Form einer plattierbaren Formmasse bedeckt werden (4B(ii)). Die Verkapselung 106 wird dann teilweise entfernt, um Teile 208E der Kontaktstruktur an einer Außenfläche der Verkapselung freizulegen (4B(iii)). In einigen Ausführungsformen kann ein Laser-Direktstrukturierungsverfahren sowohl zum teilweisen Entfernen des Verkapselungsmaterials als auch zur Aktivierung der elektrisch leitfähigen Partikel 106P in der Verkapselung verwendet werden. Ein elektrisch leitfähiges Material 104 oder ein Teil davon kann anschließend gebildet werden, indem die laseraktivierten Bereiche der Verkapselung 106 (die das gleiche Muster wie das gewünschte elektrisch leitfähige Material aufweist) mit einer Metall/Metall-Legierung oder anderen elektrisch leitfähigen Substanzen beschichtet werden (4B(iv)). Das so gebildete elektrisch leitfähige Material kann als Metallklammern, Pads und/oder Leiterbahnen fungieren.
  • Im Folgenden werden verschiedene Beispiele erläutert:
    • Beispiel 1 ist ein Chippackage. Das Chippackage weist einen Chip mit mindestens einem Kontaktpad auf, eine Kontaktstruktur, die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des einen leitfähige Elements bzw. jedes der mehr als ein leitfähigen Elemente an mindestens drei Kontaktpositionen an dem Kontaktpad, wobei das mindestens eine leitfähige Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad weggebogen ist, und eine Verkapselung, die die Kontaktstruktur teilweise verkapselt, wobei die Verkapselung eine Außenfläche aufweist, die von dem Chip abgewandt ist, und wobei die Kontaktstruktur an der Außenfläche teilweise freigelegt ist.
    • In Beispiel 2 kann der Gegenstand gemäß Beispiel 1 optional zusätzlich ein elektrisch leitfähiges Material aufweisen, das auf der Außenfläche in Kontakt mit der freiliegenden Kontaktstruktur angeordnet ist, z. B. einen Clip oder eine Mehrzahl von einzelnen externen Kontaktpunkten, die außerhalb der zu lötenden Verkapselung freiliegen.
    • In Beispiel 3 kann der Gegenstand gemäß Beispiel 1 oder 2 optional ferner aufweisen, dass die mindestens drei Kontaktpositionen in einer geraden Linie angeordnet sind.
    • In Beispiel 4 kann der Gegenstand gemäß Beispiel 1 oder 2 optional ferner aufweisen, dass die Kontaktstruktur vier oder mehr Kontaktpositionen aufweist, und wobei die freiliegenden Teile der Kontaktstruktur ein zweidimensionales Muster bilden.
    • In Beispiel 5 kann der Gegenstand eines der Beispiele 1 bis 4 optional aufweisen, dass die Kontaktstruktur mindestens zwei durchgehende, sich in Längsrichtung erstreckende, elektrisch leitfähige Elemente aufweist, von denen jedes an mindestens drei Kontaktpositionen an dem Kontaktpad angebracht ist.
    • In Beispiel 6 kann der Gegenstand eines der Beispiele 1 bis 5 wahlweise ferner aufweisen, dass ein zweidimensionaler Teil der Außenfläche, der von den freiliegenden Teilen der Kontaktstruktur umschlossen ist, mindestens 50 % der Außenfläche ausmacht.
    • In Beispiel 7 kann der Gegenstand gemäß Beispiel 5 oder 6 optional ferner aufweisen, dass die Kontaktstruktur aus einem ersten Satz durchgehender, sich in Längsrichtung erstreckender, elektrisch leitfähiger Elemente mit Kontaktpositionen gebildet ist, die entlang einer ersten Richtung angeordnet sind, und aus einem zweiten Satz durchgehender, sich in Längsrichtung erstreckender, elektrisch leitfähiger Elemente mit Kontaktpositionen, die entlang einer zweiten Richtung angeordnet sind, die parallel oder in einem Winkel zur ersten Richtung verläuft.
    • In Beispiel 8 kann der Gegenstand eines der Beispiele 1 bis 7 optional ferner aufweisen, dass die freiliegenden Teile der Kontaktstruktur zumindest einen Teil eines Matrixmusters bilden.
    • In Beispiel 9 kann der Gegenstand eines der Beispiele 1 bis 8 optional ferner aufweisen, dass die Verkapselung eine plattierbare Formmasse, die elektrisch leitfähige Partikel aufweist, die in einem dielektrischen Basismaterial dispergiert sind, aufweist oder aus einer solchen besteht.
    • In Beispiel 10 kann der Gegenstand der Beispiele 2 und 8 optional ferner aufweisen, dass das elektrisch leitfähige Material eine elektrisch leitfähige Schicht aufweist, die unter Verwendung der elektrisch leitfähigen Partikel gebildet ist, die aus dem dielektrischen Basismaterial freigesetzt sind.
    • In Beispiel 11 kann der Gegenstand eines der Beispiele 1 bis 10 optional ferner aufweisen, dass das elektrisch leitfähige Material eine abgeschiedene Metall- oder Metalllegierungsschicht aufweist.
    • In Beispiel 12 kann der Gegenstand eines der Beispiele 1 bis 11 optional ferner aufweisen, dass die Dicke der Verkapselung über dem Chip-Pad zwischen 40 µm und 1 mm liegt.
    • In Beispiel 13 kann der Gegenstand eines der Beispiele 2 bis 12 optional ferner aufweisen, dass das elektrisch leitfähige Material ein leitfähiger Clip ist.
    • In Beispiel 14 kann der Gegenstand eines der Beispiele 2 bis 12 optional ferner aufweisen, dass das elektrisch leitfähige Material als eine Mehrzahl von einzelnen externen Kontaktpunkten konfiguriert ist, die aus der Außenfläche der Verkapselung herausragen.
    • In Beispiel 15 kann der Gegenstand gemäß Beispiel 14 optional ferner aufweisen, dass die Mehrzahl der einzelnen elektrisch leitfähigen Oberflächen aus einem lötbaren Material gebildet sind.
    • In Beispiel 16 kann der Gegenstand eines der Beispiele 1 bis 15 optional ferner aufweisen, dass die Kontaktstruktur einen Bonddraht oder ein Bondband enthält.
    • In Beispiel 17 kann der Gegenstand eines der Beispiele 1 bis 16 optional ferner aufweisen, dass die Kontaktstruktur und/oder das Kontaktpad Kupfer aufweist.
    • In Beispiel 18 kann der Gegenstand eines der Beispiele 1 bis 17 optional ferner aufweisen, dass die Kontaktstruktur eine durchgehende Struktur ist.
    • In Beispiel 19 kann der Gegenstand eines der Beispiele 1 bis 17 optional ferner aufweisen, dass die Kontaktstruktur eine Mehrzahl von einzelnen Kontaktsegmenten aufweist, von denen jedes an der Außenfläche freiliegt.
    • In Beispiel 20 kann der Gegenstand eines der Beispiele 1 bis 19 optional ferner aufweisen, dass der Chip als Leistungshalbleiterchip konfiguriert ist.
    • In Beispiel 21 kann der Gegenstand gemäß Beispiel 20 optional aufweisen, dass das Kontaktpad, an dem die Kontaktstruktur angebracht ist, ein Source-Kontaktpad ist.
    • In Beispiel 22 kann der Gegenstand gemäß Beispiel 21 optional aufweisen, dass sich das Source- Kontaktpad auf einer ersten Seite des Chips befindet, wobei der Chip ferner ein Drain-Kontaktpad aufweist, das sich auf einer zweiten Seite des Chips gegenüber der ersten Seite befindet.
    • Beispiel 23 ist ein Verfahren zum Bilden eines Chippackages. Das Verfahren kann ein Bilden einer Kontaktstruktur aufweisen, indem mindestens ein durchgehendes, sich in Längsrichtung erstreckendes, elektrisch leitfähiges Element an einem Kontaktpad eines Chips in mindestens drei Kontaktpositionen angebracht wird, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt, und die Kontaktstruktur teilweise eingekapselt wird, wobei die Kontaktstruktur an einer Außenfläche der Verkapselung teilweise freigelegt ist.
    • In Beispiel 24 kann der Gegenstand gemäß Beispiel 23 optional ferner aufweisen, dass ein elektrisch leitfähiges Material auf der Außenfläche in Kontakt mit der freiliegenden Kontaktstruktur angeordnet ist.
    • In Beispiel 25 kann der Gegenstand gemäß Beispiel 23 oder 24 optional ferner aufweisen, dass die mindestens drei Kontaktpositionen in einer geraden Linie angeordnet sind.
    • In Beispiel 26 kann der Gegenstand gemäß Beispiel 23 oder 24 optional ferner aufweisen, dass die mindestens drei Kontaktpositionen vier oder mehr Kontaktpositionen aufweisen, und wobei die freiliegenden Teile der Kontaktstruktur ein zweidimensionales Muster bilden.
    • In Beispiel 27 kann der Gegenstand eines der Beispiele 23 bis 26 optional ferner aufweisen, dass die Kontaktstruktur aus einem ersten Satz durchgehender, sich in Längsrichtung erstreckender, elektrisch leitfähiger Elemente mit Kontaktpositionen, die entlang einer ersten Richtung angeordnet sind, und aus einem zweiten Satz durchgehender, sich in Längsrichtung erstreckender, elektrisch leitfähiger Elemente mit Kontaktpositionen, die entlang einer zweiten Richtung angeordnet sind, die parallel oder in einem Winkel zur ersten Richtung verläuft, gebildet ist.
    • In Beispiel 28 kann der Gegenstand eines der Beispiele 23 bis 27 wahlweise ferner aufweisen, dass ein zweidimensionaler Teil der Außenfläche, der von den freiliegenden Teilen der Kontaktstruktur umschlossen ist, mindestens 50 % der Außenfläche ausmacht.
    • In Beispiel 29 kann der Gegenstand eines der Beispiele 23 bis 28 optional ferner aufweisen, dass die freiliegenden Teile der Kontaktstruktur zumindest einen Teil eines Matrixmusters bilden.
    • In Beispiel 30 kann der Gegenstand eines der Beispiele 23 bis 29 optional ferner aufweisen, dass die Verkapselung eine plattierbare Formmasse aufweist oder aus einer solchen besteht, die elektrisch leitfähige Partikel aufweist, die in einem dielektrischen Basismaterial dispergiert sind.
    • In Beispiel 31 kann der Gegenstand der Beispiele 23 und 30 optional ferner aufweisen, dass das elektrisch leitfähige Material eine elektrisch leitfähige Schicht aufweist, die durch elektrisch leitfähige Partikel gebildet wird, die aus dem dielektrischen Basismaterial freigesetzt werden.
    • In Beispiel 32 kann der Gegenstand eines der Beispiele 24 bis 31 optional ferner aufweisen, dass das Anordnen des elektrisch leitfähigen Materials das Aufbringen einer Metallschicht umfasst.
    • In Beispiel 33 kann der Gegenstand eines der Beispiele 23 bis 32 optional ferner aufweisen, dass die Dicke der Verkapselung über dem Chip-Pad zwischen 40 µm und 1 mm liegt.
    • In Beispiel 34 kann der Gegenstand eines der Beispiele 23 bis 32 optional ferner aufweisen, dass die Kontaktstruktur einen Bonddraht oder ein Bondband enthält.
    • In Beispiel 35 kann der Gegenstand eines der Beispiele 23 bis 32 optional ferner aufweisen, dass die Kontaktstruktur und/oder das Kontaktpad Kupfer aufweist.
    • In Beispiel 36 kann der Gegenstand eines der Beispiele 23 bis 33 optional ferner aufweisen, dass die Kontaktstruktur eine durchgehende Struktur ist.
    • In Beispiel 37 kann der Gegenstand eines der Beispiele 23 bis 36 optional ferner ein vollständiges Verkapseln der Kontaktstruktur und ein Entfernen eines Teils der Verkapselung aufweisen, wodurch die Kontaktstruktur an der Außenfläche der Verkapselung teilweise freigelegt wird.
    • In Beispiel 38 kann der Gegenstand gemäß Beispiel 37 optional ferner ein teilweises Entfernen der Kontaktstruktur aufweisen, wodurch die Kontaktstruktur in eine Mehrzahl von einzelnen Kontaktsegmenten aufgeteilt wird, von denen jedes an der Außenfläche freiliegt.
    • In Beispiel 39 kann der Gegenstand gemäß Beispiel 38 optional ferner aufweisen, dass das elektrisch leitfähige Material als eine Mehrzahl von einzelnen externen Kontaktpunkten konfiguriert ist, die aus der Außenfläche der Verkapselung herausragen.
    • In Beispiel 40 kann der Gegenstand eines der Beispiele 23 bis 39 optional ferner aufweisen, dass der Chip als Leistungshalbleiterchip konfiguriert ist.
    • In Beispiel 41 kann der Gegenstand gemäß Beispiel 40 optional ferner aufweisen, dass der Chip als Leistungshalbleiterchip konfiguriert ist.
  • Obwohl die Erfindung insbesondere unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben wurde, sollte Fachpersonen klar sein, dass verschiedene Änderungen in Form und Details vorgenommen werden können, ohne dass der Geist und der Umfang der Erfindung, wie er durch die beigefügten Ansprüche definiert ist, beeinträchtigt wird. Der Umfang der Erfindung ist daher durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in den Bedeutungs- und Äquivalenzbereich der Ansprüche fallen, sollen daher einbezogen werden.

Claims (26)

  1. Ein Chippackage (200), aufweisend: einen Chip (102) mit mindestens einem Kontaktpad (102C1, 102C2); eine Kontaktstruktur (208), die aus mindestens einem durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Element gebildet ist mittels Anbringens des mindestens einen leitenden Elements an mindestens drei Kontaktpositionen (C) an dem Kontaktpad (102C1, 102C2), wobei sich das mindestens eine leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen (C) von dem Kontaktpad (102C1, 102C2) wegbiegt; und eine Verkapselung (106), die die Kontaktstruktur (208) teilweise verkapselt, wobei die Verkapselung (106) eine von dem Chip (102) abgewandte Außenfläche (1065) aufweist, und wobei die Kontaktstruktur (208) an der Außenfläche (106S) teilweise freigelegt ist, ferner aufweisend: ein elektrisch leitfähiges Material (104), das auf der Außenfläche (106S) in Kontakt mit der freiliegenden Kontaktstruktur (208) angeordnet ist; wobei die Verkapselung (106) eine plattierbare Formmasse aufweist oder aus einer solchen besteht, die elektrisch leitfähige Partikel (106P) aufweist, die in einem dielektrischen Basismaterial (106B) dispergiert sind; und wobei das elektrisch leitfähige Material (104) eine elektrisch leitfähige Schicht aufweist, die unter Verwendung der aus dem dielektrischen Basismaterial (106B) freigesetzten elektrisch leitfähigen Partikel gebildet ist.
  2. Das Chippackage (200) gemäß Anspruch 1, wobei die Kontaktstruktur (208) vier oder mehr Kontaktpositionen (C) aufweist und wobei die freiliegenden Teile der Kontaktstruktur (208) ein zweidimensionales Muster bilden.
  3. Das Chippackage (200) gemäß einem der Ansprüche 1 oder 2, wobei ein zweidimensionaler Teil der Außenfläche (1065), der von den freiliegenden Teilen der Kontaktstruktur (208) umschlossen ist, mindestens 50 % der Außenfläche (106S) ausmacht.
  4. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 3, wobei die Kontaktstruktur (208) aus einem ersten Satz durchgehender, sich in Längsrichtung erstreckender, elektrisch leitfähiger Elemente mit Kontaktpositionen (C), die entlang einer ersten Richtung angeordnet sind, und aus einem zweiten Satz durchgehender, sich in Längsrichtung erstreckender, elektrisch leitfähiger Elemente mit Kontaktpositionen (C), die entlang einer zweiten Richtung angeordnet sind, die parallel oder in einem Winkel zur ersten Richtung verläuft, gebildet ist.
  5. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 4, wobei das elektrisch leitfähige Material (104) eine abgeschiedene Metall- oder Metalllegierungsschicht aufweist.
  6. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 5, wobei das elektrisch leitfähige Material (104) ein leitender Clip ist.
  7. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 6, wobei das elektrisch leitfähige Material (104) als eine Mehrzahl von einzelnen externen Kontaktpunkten konfiguriert ist, die aus der Außenfläche (106S) der Verkapselung (106) herausragen.
  8. Das Chippackage (200) gemäß Anspruch 7, wobei die Mehrzahl der einzelnen elektrisch leitfähigen Oberflächen von einem lötbaren Material gebildet werden.
  9. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 8, wobei die Kontaktstruktur (208) einen Bonddraht oder ein Bondband aufweist.
  10. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 9, wobei die Kontaktstruktur (208) und/oder das Kontaktpad (102C1, 102C2) Kupfer aufweist.
  11. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 10, wobei die Kontaktstruktur (208) mindestens eine durchgehende Struktur aufweist.
  12. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 10, wobei die Kontaktstruktur (208) eine Mehrzahl von einzelnen Kontaktsegmenten aufweist, von denen jedes an der Außenfläche (106S) freiliegt.
  13. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 12, wobei der Chip (102) als Leistungshalbleiterchip konfiguriert ist.
  14. Das Chippackage (200) gemäß einem der Ansprüche 1 bis 13, wobei das Kontaktpad (102C1, 102C2), an dem die Kontaktstruktur (208) angebracht ist, ein Source-Kontaktpad ist.
  15. Das Chippackage (200) gemäß Anspruch 14, wobei sich das Source-Kontaktpad auf einer ersten Seite des Chips (102) befindet und der Chip (102) ferner ein Drain-Kontaktpad aufweist, das sich auf einer zweiten Seite des Chips (102) gegenüber der ersten Seite befindet.
  16. Verfahren zum Bilden eines Chippackages, aufweisend: Bilden einer Kontaktstruktur mittels Anbringens mindestens eines durchgehenden, sich in Längsrichtung erstreckenden, elektrisch leitfähigen Elements an einem Kontaktpad eines Chips in mindestens drei Kontaktpositionen, wobei sich das leitende Element zwischen Paaren von aufeinanderfolgenden Kontaktpositionen von dem Kontaktpad wegbiegt (610); und teilweises Verkapseln der Kontaktstruktur, wobei die Kontaktstruktur an einer Außenfläche der Verkapselung teilweise freigelegt ist (620), ferner aufweisend: Anordnen eines elektrisch leitfähigen Materials auf der Außenfläche in Kontakt mit der freiliegenden Kontaktstruktur, wobei die Verkapselung eine plattierbare Formmasse aufweist oder aus einer solchen besteht, die elektrisch leitfähige Partikel aufweist, die in einem dielektrischen Basismaterial dispergiert sind, und wobei das elektrisch leitfähige Material eine elektrisch leitfähige Schicht aufweist, die unter Verwendung der aus dem dielektrischen Basismaterial freigesetzten elektrisch leitfähigen Partikel gebildet wird.
  17. Das Verfahren gemäß Anspruch 16, wobei die Kontaktstruktur vier oder mehr Kontaktpositionen aufweist und wobei die freiliegenden Teile der Kontaktstruktur ein zweidimensionales Muster bilden.
  18. Das Verfahren gemäß einem der Ansprüche 16 oder 17, wobei ein zweidimensionaler Teil der Außenfläche, der von den freiliegenden Teilen der Kontaktstruktur umschlossen ist, mindestens 50 % der Außenfläche ausmacht.
  19. Das Verfahren gemäß einem der Ansprüche 16 bis 18, wobei das Anbringen des elektrisch leitfähigen Materials das Aufbringen einer Metallschicht aufweist.
  20. Das Verfahren gemäß einem der Ansprüche 16 bis 19, wobei die Kontaktstruktur einen Bonddraht oder ein Bondband aufweist.
  21. Das Verfahren gemäß einem der Ansprüche 16 bis 20, wobei die Kontaktstruktur und/oder das Kontaktpad Kupfer aufweist.
  22. Das Verfahren gemäß einem der Ansprüche 16 bis 21, wobei die Kontaktstruktur eine durchgehende Struktur ist.
  23. Das Verfahren gemäß einem der Ansprüche 16 bis 22, ferner aufweisend: vollständiges Verkapseln der Kontaktstruktur und Entfernen eines Teils der Verkapselung, wodurch die Kontaktstruktur an der Außenfläche der Verkapselung teilweise freigelegt wird.
  24. Das Verfahren gemäß Anspruch 23, ferner aufweisend: teilweises Entfernen der Kontaktstruktur, wodurch die Kontaktstruktur in eine Mehrzahl von einzelnen Kontaktsegmenten aufgeteilt wird, von denen jedes an der Außenfläche freiliegt.
  25. Das Verfahren gemäß einem der Ansprüche 16 bis 24, wobei das elektrisch leitfähige Material als eine Mehrzahl von einzelnen externen Kontaktpunkten konfiguriert ist, die aus der Außenfläche der Verkapselung herausragen.
  26. Das Verfahren gemäß einem der Ansprüche 16 bis 25, wobei der Chip als Leistungshalbleiterchip konfiguriert ist, und wobei das Kontaktpad, an dem die Kontaktstruktur angebracht ist, ein Source-Kontaktpad ist.
DE102022103210.8A 2021-12-20 2022-02-11 Chippackage und Verfahren zum Bilden eines Chippackages Pending DE102022103210A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211625442.6A CN116417413A (zh) 2021-12-20 2022-12-16 芯片封装和形成该芯片封装的方法
US18/084,604 US20230197586A1 (en) 2021-12-20 2022-12-20 Chip package and method of forming a chip package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/556,341 US20230197585A1 (en) 2021-12-20 2021-12-20 Semiconductor package interconnect and power connection by metallized structures on package body
US17/556,341 2021-12-20

Publications (1)

Publication Number Publication Date
DE102022103210A1 true DE102022103210A1 (de) 2023-06-22

Family

ID=86606271

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102022103210.8A Pending DE102022103210A1 (de) 2021-12-20 2022-02-11 Chippackage und Verfahren zum Bilden eines Chippackages
DE102022132679.9A Pending DE102022132679A1 (de) 2021-12-20 2022-12-08 Halbleitergehäuse-verbindungen und leistungsverbindungen durch metallisierte strukturen auf dem gehäusekörper

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102022132679.9A Pending DE102022132679A1 (de) 2021-12-20 2022-12-08 Halbleitergehäuse-verbindungen und leistungsverbindungen durch metallisierte strukturen auf dem gehäusekörper

Country Status (3)

Country Link
US (2) US20230197585A1 (de)
CN (2) CN116403985A (de)
DE (2) DE102022103210A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040009343A1 (en) 2000-08-09 2004-01-15 Hisao Igarashi Anisotropic conductive sheet
DE112007000781T5 (de) 2006-03-27 2009-01-29 Fairchild Semiconductor Corp. Halbleitervorrichtung mit lötbaren Schleifenkontakten
JP2015138824A (ja) 2014-01-21 2015-07-30 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404520B1 (en) * 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US9136254B2 (en) * 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US11302613B2 (en) * 2019-07-17 2022-04-12 Infineon Technologies Ag Double-sided cooled molded semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040009343A1 (en) 2000-08-09 2004-01-15 Hisao Igarashi Anisotropic conductive sheet
DE112007000781T5 (de) 2006-03-27 2009-01-29 Fairchild Semiconductor Corp. Halbleitervorrichtung mit lötbaren Schleifenkontakten
JP2015138824A (ja) 2014-01-21 2015-07-30 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法、並びに半導体装置を利用したパワーエレクトロニクスシステム

Also Published As

Publication number Publication date
DE102022132679A1 (de) 2023-06-22
CN116403985A (zh) 2023-07-07
US20230197585A1 (en) 2023-06-22
CN116417413A (zh) 2023-07-11
US20230197586A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102015115805B4 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102010060798A1 (de) Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE102013112708A1 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102022103210A1 (de) Chippackage und Verfahren zum Bilden eines Chippackages
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication