DE102010060798A1 - Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme - Google Patents

Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme Download PDF

Info

Publication number
DE102010060798A1
DE102010060798A1 DE102010060798A DE102010060798A DE102010060798A1 DE 102010060798 A1 DE102010060798 A1 DE 102010060798A1 DE 102010060798 A DE102010060798 A DE 102010060798A DE 102010060798 A DE102010060798 A DE 102010060798A DE 102010060798 A1 DE102010060798 A1 DE 102010060798A1
Authority
DE
Germany
Prior art keywords
chip
terminal
contact area
clamp
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010060798A
Other languages
English (en)
Other versions
DE102010060798B4 (de
Inventor
Yoke Chin Goh
Boon Huat Lim
Chee Chian Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010060798A1 publication Critical patent/DE102010060798A1/de
Application granted granted Critical
Publication of DE102010060798B4 publication Critical patent/DE102010060798B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8485Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01076Osmium [Os]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

Es werden ein Verfahren und eine Vorrichtung zum Verpacken einer Halbleitervorrichtung mit einer Klemme (10) offenbart. Die Klemme (10) definiert einen ersten Kontaktbereich (18) und einen zweiten Kontaktbereich (19) auf einer gleichen Fläche der mindestens einen Klemme (10). Der Chip (12) definiert eine erste Fläche und eine zweite Fläche entgegengesetzt zur ersten Fläche, wobei der erste Kontaktbereich (18) an der ersten Fläche des Chips (12) befestigt ist und der zweite Kontaktbereich (19) innerhalb derselben Ebene mit der zweiten Fläche der Klemme (10) angeordnet ist.

Description

  • Diese Erfindung bezieht sich im Allgemeinen auf eine Halbleitervorrichtung und ein Verfahren zum Verpacken einer anschlusslosen Halbleitervorrichtung und in einer Ausführungsform auf eine Halbleitervorrichtung und ein Verfahren zum Verpacken einer anschlusslosen Halbleitervorrichtung mit einer Klemmenverbindung.
  • Während des Verpackens (engl.: Packaging) werden Halbleitervorrichtungen typischerweise einer Anzahl von Bearbeitungsschritten unterzogen, um die vollständige Halbleitervorrichtung auszubilden. Solche Verkappungsschritte weisen gewöhnlich Leiterrahmenätzen und Metallbondhügelherstellung für die Anordnung der Halbleiterchipanordnung auf. Diesen Schritten folgt dann typischerweise ein Hochtemperatur-Chipbonden und dann ein Drahtbondprozess zum elektrischen Verbinden der Halbleitervorrichtung vor den Vollendungsschritten des Umspritzens, Härtens, Zertrennens und Härtens.
  • Diese herkömmlichen Schritte und die typischen Bauteile, die im Verpackungsprozess verwendet werden, tragen zur Gesamtgröße und zu den Bearbeitungskosten des vollständigen Halbleitervorrichtungsgehäuses bei. Insbesondere während des Ätzens und der Metallbondhügelherstellung des Leiterrahmens werden signifikante Kosten und Zeit in Abhängigkeit von der Wahl der Leiterrahmen- und Ätzmaterialien aufgewendet. Die resultierende Metallbondhügelhöhe trägt auch zur Gesamtdicke der Halbleitervorrichtung bei. Im Chipbondschritt muss der Prozess bei hohen Temperaturen gewöhnlich in einem Bereich von 300°C bis 430°C durchgeführt werden, was auch zu den Gesamtkosten im Verpackungsprozess beiträgt. Außerdem kann das Aussetzen der Halbleitervorrichtung solchen hohen Bearbeitungstemperaturen während des Verpackungsprozesses zum Erhöhen des Risikos von Bearbeitungsunzulänglichkeiten der vollständigen Halbleitervorrichtung beitragen. Das Drahtbonden des Chips zum Vorsehen von elektrischen Verbindungen für die Halbleitervorrichtung erfordert typischerweise einen ausreichenden Abstand für die Drähte über dem Chip und trägt zu einem signifikanten Teil der Gesamtdicke des Halbleitervorrichtungsgehäuses bei.
  • Versuche wurden unternommen, um die Dicke des Chips zu verringern und die Bearbeitungskosten in den Prozessschritten der Verpackung von Halbleitervorrichtungen zu begrenzen. Solche Versuche haben jedoch zu anderen Problemen geführt. Um beispielsweise die Gesamtdicke in herkömmlichen Halbleitervorrichtungen mit anschlussloser Konstruktion auf der Basis von Leiterrahmenkonfigurationen zu verringern, macht die Begrenzung der Dicke des Chips den Chip zerbrechlich und macht den Chip für eine Beschädigung während der Chipanordnung anfällig. Häufig kann die Beschädigung Risse im Chip und dergleichen aufweisen, die sich durch einen Schlag mit hohem Druck auf den Chip am Leiterrahmen während der Chipanordnung ergeben können. Außerdem können die Drahtanordnung und die Verbindungen, die im Drahtbondprozess ausgebildet werden, die elektrische Leistung der Halbleitervorrichtung begrenzen und können eine Quelle für einen Halbleitervorrichtungsausfall aufgrund einer fehlerhaften Verbindung, Drahtfehlausrichtung oder eines Kurzschlusses sein. Solche Begrenzungen oder Unzulänglichkeiten können eine fertiggestellte anschlusslose Halbleitervorrichtung fehlerhaft machen.
  • Daher besteht ein Bedarf an einem Verfahren zum Verpacken einer Halbleitervorrichtung und einer Halbleitervorrichtung, die die mit herkömmlichen Verpackungsprozessen von anschlusslosen Halbleitervorrichtungen verbundenen Probleme beseitigen oder zumindest mildern.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, das aufweist: ein Bereitstellen eines Chips, wobei der Chip eine erste Fläche und eine zweite Fläche entgegengesetzt zur ersten Fläche aufweist; ein Bereitstellen mindestens einer Klemme mit einem ersten Kontaktbereich und einem zweiten Kontaktbereich auf derselben Fläche der mindestens einen Klemme; ein Befestigen des ersten Kontaktbereichs der mindestens einen Klemme an der ersten Fläche des Chips; ein Einkapseln des Chips und der mindestens einen Klemme; und ein Bereitstellen, dass der zweite Kontaktbereich der mindestens einen Klemme nach der Einkapselung freiliegt.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen ein Bereitstellen, dass die zweite Fläche der Klemme freiliegt.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen ein Anordnen der zweiten Fläche des Chips auf dem Träger.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen ein Anordnen des zweiten Bereichs der mindestens einen Klemme auf dem Träger.
  • In noch einer Ausgestaltung kann das Einkapseln des Chips und des mindestens einen Chips das Anordnen des Chips und der mindestens einen Klemme in einer Formeinheit angeordnet aufweisen.
  • In noch einer Ausgestaltung kann das Einkapseln des Chips und der mindestens einen Klemme das Anordnen des Chips und der mindestens einen Klemme in einer Formeinheit aufweisen, wobei die zweite Fläche des Chips und der zweite Bereich der mindestens einen Klemme auf dem Träger angeordnet werden.
  • In noch einer Ausgestaltung kann das Bereitstellen, dass der zweite Kontaktbereich der mindestens einen Klemme freiliegt, aufweisen, dass der zweite Kontaktbereich während der Einkapselung des Chips und der mindestens einen Klemme freigelegt gehalten wird.
  • In noch einer Ausgestaltung kann die mindestens eine Klemme mechanisch vorbelastet sein, so dass der zweite Bereich nach der Befestigung des ersten Kontaktbereichs der mindestens einen Klemme an der ersten Fläche des Chips gegen den Träger presst.
  • In noch einer Ausgestaltung kann der Chip eine integrierte Schaltung, einen Leistungstransistor und/oder einen Sensor aufweisen.
  • In noch einer Ausgestaltung kann der Chip einen Sourcekontakt eines Transistors oder einen Emitterkontakt eines Transistors auf der ersten Fläche des Chips und einen Drainkontakt eines Transistors oder einen Kollektorkontakt des Transistors auf der zweiten Fläche des Chips aufweisen.
  • In noch einer Ausgestaltung kann der erste Bereich der mindestens einen Klemme am Sourcekontakt des Chips oder am Emitterkontakt des Chips befestigt werden.
  • In noch einer Ausgestaltung kann der erste Bereich einer zweiten der mindestens einen Klemme am Gate des Chips oder an der Basis des Chips befestigt werden.
  • In noch einer Ausgestaltung kann der erste Kontaktbereich der mindestens einen Klemme an der ersten Fläche des Chips durch Löten, Schweißen und/oder leitendes Epoxid befestigt werden.
  • In noch einer Ausgestaltung kann die mindestens eine Klemme aus einem Metallblech bestehen.
  • In noch einer Ausgestaltung kann die Dicke des Metallblechs zwischen 100 mm und 500 mm liegen.
  • In noch einer Ausgestaltung kann die mindestens eine Klemme mindestens zweimal gebogen sein.
  • In noch einer Ausgestaltung können der erste Kontaktbereich und der zweite Kontaktbereich im Wesentlichen koplanar sein.
  • In noch einer Ausgestaltung kann die mindestens eine Klemme mehrere Klemmen aufweisen, die miteinander verbunden sind, um ein Klemmenverbindungsnetz zu bilden.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Herstellung von mehreren Halbleitervorrichtungen, das aufweist: ein Bereitstellen einer Anordnung von Chips, die auf einem Träger angeordnet sind; ein Bereitstellen einer Anordnung von Klemmen, wobei die Klemmen physikalisch miteinander verbunden sind und jeweils einen ersten Kontaktbereich und einen zweiten Kontaktbereich auf einer gleichen Fläche des Chips bereitstellen; ein Befestigen der ersten Kontaktbereiche der Klemmen an den Chips, so dass die zweiten Kontaktbereiche den Träger berühren; ein Einkapseln der Anordnung von Chips und der Anordnung von Klemmen; und ein Trennen der Verbindung zwischen den Klemmen nach der Einkapselung.
  • In einer Ausgestaltung kann das Verfahren ferner das Dehnen des Trägers zum Vergrößern des Abstandes zwischen benachbarten Chips der Anordnung von Chips aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner das Einkapseln der Chips und der Klemmen aufweisen.
  • In noch einer Ausgestaltung können der erste Kontaktbereich und die zweiten Kontaktbereiche im Wesentlichen planparallel sein.
  • In verschiedenen Ausführungsbeispielen wird eine Halbleitervorrichtung bereitgestellt, die aufweist: einen Chip, der eine erste Fläche und eine zweite Fläche entgegengesetzt zur ersten Fläche definiert; mindestens eine Klemme, die einen ersten Kontaktbereich und einen zweiten Kontaktbereich auf einer gleichen Fläche der mindestens einen Klemme definiert, wobei der erste Kontaktbereich an der ersten Fläche des Chips befestigt ist und der zweite Kontaktbereich im Wesentlichen innerhalb einer gleichen Ebene mit der zweiten Fläche des Chips angeordnet ist.
  • In einer Ausgestaltung kann die mindestens eine Klemme aus einem Metallblech bestehen.
  • In noch einer Ausgestaltung kann jede der Klemmen mindestens zweimal gebogen sein.
  • In noch einer Ausgestaltung können der erste Kontaktbereich und der zweite Kontaktbereich im Wesentlichen planparallel sein.
  • In verschiedenen Ausführungsbeispielen wird eine Klemmenverbindung für einen Chip mit einer Halbleitervorrichtung bereitgestellt, die aufweist: mindestens eine Klemme, die einen ersten Kontaktbereich und einen zweiten Kontaktbereich auf einer gleichen Fläche der mindestens einen Klemme definiert, wobei die Klemme dazu konfiguriert ist, eine Verbindung für den Chip innerhalb einer Halbleitervorrichtung bereitzustellen, wobei der Chip eine erste Fläche und eine zweite Fläche gegenüberliegend zur ersten Fläche enthält, wobei der erste Kontaktbereich der Klemme zur Befestigung an einer ersten Fläche des Chips angeordnet ist und der zweite Kontaktbereich der Klemme im Wesentlichen innerhalb einer gleichen Ebene mit der zweiten Fläche des Chips angeordnet ist.
  • In einer Ausgestaltung kann die mindestens eine Klemme aus einem Metallblech bestehen.
  • In noch einer Ausgestaltung kann die mindestens eine Klemme mindestens zweimal gebogen sein.
  • In noch einer Ausgestaltung können der erste Kontaktbereich und der zweite Kontaktbereich im Wesentlichen koplanar sein.
  • In noch einer Ausgestaltung kann die mindestens eine Klemme mehrere Klemmen aufweisen, die miteinander verbunden sind, um ein Klemmenverbindungsnetz zu bilden.
  • Damit Ausführungsformen anhand von nicht begrenzenden Beispielen vollständig und deutlicher verstanden werden können, wird die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen betrachtet, in denen gleiche Bezugszeichen ähnliche oder entsprechende Elemente, Bereiche und Abschnitte bezeichnen und in denen:
  • 1A bis 1J eine Querschnittsansicht einer Halbleitervorrichtung während des Prozesses der Verpackung der Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung darstellen;
  • 2A bis 2B eine Querschnittsansicht (2A) und eine perspektivische Draufsicht (2B) eines Klemmenverbindungselements gemäß einer Ausführungsform darstellen.
  • 3A bis 3D das Konzept des ausgedehnten Wafers einer Ausführungsform der Erfindung mit einer Draufsicht eines ausgedehnten Wafers, die einen Abstand von Chip zu Chip von mehreren Chips zeigt (3A), einer genaueren Draufsicht eines Abschnitts von 3A von oben, die die Klemmenverbindungsanordnung auf den Chipoberseiten zeigt (3B), einer Draufsicht von 3B von oben nach dem Waferebenenumspritzen (3C) und einer Querschnittsdraufsicht von 3C nach der Wafervereinzelung gemäß einer Ausführungsform darstellen.
  • 4A bis 4B eine Draufsicht der Ansicht einer Halbleitervorrichtung entlang der Linie A-A von 4A von unten (4B) und eine Querschnittsansicht der Halbleitervorrichtung mit einer Klemmenverbindung entlang der Linie B-B (4C) gemäß einer Ausführungsform darstellen.
  • 5A bis 5F das Streifenformkonzept einer Ausführungsform der Erfindung mit einer Draufsicht eines Wafers ohne Folienausdehnung, die die Chipaufnahme in X-Y-Richtung für die Streifenformbearbeitung von mehreren Chips zeigt (5A), einer Draufsicht eines Abschnitts von 5A von oben, die die Klemmenverbindungsanordnung auf den Chipoberseiten genauer zeigt (5B), den Prozess des Leitungsphasen-Siebdrucks in einer Querschnittsansicht (5C), eine Querschnittsansicht der Klemmenverbindung nach der in 5C dargestellten Bearbeitung (5D), nach dem Umspritzen (5E) und nach der Vereinzelung (5F) gemäß einer Ausführungsform darstellen.
  • 6 ein Ablaufplan ist, der ein Verfahren zum Verpacken einer anschlusslosen Halbleitervorrichtung mit einer Klemmenverbindung gemäß einer Ausführungsform darstellt.
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Erläuterung spezielle Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird die Richtungsterminologie, wie z. B. ”oben”, ”unten”, ”vorn”, ”hinten”, ”vorderes”, ”hinteres” usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da die Bauteile von Ausführungsformen in einer Anzahl von verschiedenen Orientierungen angeordnet werden können, wird die Richtungsterminologie für Erläuterungszwecke verwendet und ist keineswegs einschränkend. Selbstverständlich können andere Ausführungsformen verwendet werden und strukturelle oder logische Veränderungen können vorgenommen werden, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung soll daher nicht in einer begrenzenden Hinsicht aufgefasst werden und der Schutzbereich der vorliegenden Erfindung ist durch die beigefügten Ansprüche definiert.
  • Eine Ausführungsform schafft ein Verfahren zur Herstellung einer Halbleitervorrichtung mit dem Vorsehen eines Chips, wobei der Chip eine erste Fläche und eine zweite Fläche entgegengesetzt zur ersten Fläche aufweist; dem Vorsehen mindestens einer Klemme mit einem ersten Kontaktbereich und einem zweiten Kontaktbereich auf einer gleichen Fläche der mindestens einen Klemme; dem Befestigen des ersten Kontaktbereichs der mindestens einen Klamme an der ersten Fläche des Chips; dem Einkapseln des Chips und der mindestens einen Klemme; und dem Vorsehen, dass der zweite Kontaktbereich der mindestens einen Klemme nach der Einkapselung freiliegt.
  • In einer Ausführungsform ist vorgesehen, dass die zweite Fläche der Klemme freiliegt. Das Verfahren kann ferner das Anordnen der zweiten Fläche des Chips auf dem Träger aufweisen. Der zweite Bereich der mindestens einen Klemme kann auf dem Träger angeordnet werden. Das Einkapseln des Chips und des mindestens einen Chips kann das Anordnen des Chips und der mindestens einen Klemme in einer Formeinheit angeordnet aufweisen. Das Einkapseln des Chips und der mindestens einen Klemme kann das Anordnen des Chips und der mindestens einen Klemme in einer Formeinheit aufweisen, wobei die zweite Fläche des Chips und der zweite Bereich der mindestens einen Klemme auf dem Träger angeordnet sind. Der zweite Kontaktbereich der mindestens einen Klemme wird freigelegt und dies kann aufweisen, dass der zweite Kontaktbereich freigelegt gehalten wird, während der Chip und die mindestens eine Klemme eingekapselt werden. Die mindestens eine Klemme kann mechanisch vorbelastet werden, so dass der zweite Bereich nach der Befestigung des ersten Kontaktbereichs der mindestens einen Klemme an der ersten Fläche des Chips gegen den Träger presst.
  • In einer Ausführungsform kann der Chip eine integrierte Schaltung, einen Leistungstransistor, einen Sensor und/oder dergleichen aufweisen. Der Chip kann einen Sourcekontakt eines Transistors oder einen Emitterkontakt eines Transistors auf der ersten Fläche des Chips und einen Drainkontakt oder einen Kollektorkontakt des Transistors auf der zweiten Fläche des Chips aufweisen. Der erste Bereich der mindestens einen Klemme kann am Sourcekontakt oder am Emitterkontakt des Chips befestigt sein. Der erste Bereich einer zweiten der mindestens einen Klemme kann am Gate oder an der Basis des Chips befestigt sein.
  • In einer Ausführungsform kann der erste Kontaktbereich der mindestens einen Klemme an der ersten Fläche des Chips durch Löten, Schweißen, leitendes Epoxid und/oder dergleichen befestigt werden. Die Klemmen können aus einem Metallblech bestehen. Die Dicke des Metallblechs kann zwischen beispielsweise 100 mm und 2000 mm in Abhängigkeit von einer speziellen Anwendung liegen. Jede der Klemmen ist mindestens zweimal gebogen. Der erste Kontaktbereich und der zweite Kontaktbereich können im Wesentlichen koplanar sein. Die Klemme kann mehrere Klemmen aufweisen, die miteinander verbunden sind, um ein Klemmenverbindungsnetz für mehrere Chips zu bilden.
  • Eine Ausführungsform schafft ein Verfahren zur Herstellung von mehreren Halbleitervorrichtungen, einschließlich des Vorsehens einer Anordnung von Chips, die auf einem Träger angeordnet sind; des Vorsehens einer Anordnung von Klemmen, wobei die Klemmen physikalisch oder mechanisch miteinander verbunden sind und jeweils einen ersten Kontaktbereich und einen zweiten Kontaktbereich auf einer gleichen Fläche der Klemme vorsehen; des Befestigens der ersten Kontaktbereiche der Klemmen an den Chips, so dass die zweiten Kontaktbereiche den Träger berühren; des Einkapselns der Anordnung von Chips und der Anordnung von Klemmen; und des Trennens der Verbindung zwischen den Klemmen nach der Einkapselung.
  • Eine Ausführungsform schafft eine Halbleitervorrichtung mit einem Chip, der eine erste Fläche und eine zweite Fläche entgegengesetzt zur ersten Fläche definiert; mindestens einer Klemme, die einen ersten Kontaktbereich und einen zweiten Kontaktbereich auf derselben Fläche der mindestens einen Klemme definiert, wobei der erste Kontaktbereich an der ersten Fläche des Chips befestigt ist und der zweite Kontaktbereich im Wesentlichen innerhalb derselben Ebene mit der zweiten Fläche der Klemme angeordnet ist.
  • Eine Ausführungsform schafft eine Klemmenverbindung für eine Halbleitervorrichtung mit mindestens einer Klemme, die einen ersten Kontaktbereich und einen zweiten Kontaktbereich auf einer gleichen Fläche der mindestens einen Klemme definiert, wobei der Chip eine erste Fläche und eine zweite Fläche entgegengesetzt zur ersten Fläche definiert, wobei der erste Kontaktbereich an der ersten Fläche des Chips befestigt ist und der zweite Kontaktbereich im Wesentlichen innerhalb einer gleichen Ebene mit der zweiten Fläche der Klemme angeordnet ist.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Klemmenverbindung wird offenbart. 1A bis 1J stellen eine Querschnittsansicht einer Halbleitervorrichtung während des Prozesses der Verpackung, beispielsweise des Einkapselns, der Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung dar. 1A stellt einen Chip 12 mit einer Chipkontaktstelle 14 dar, die an einem temporären Träger wie z. B. einem Klebeband oder einer Klebefolie 24 befestigt ist.
  • 1B stellt die Befestigung einer Klemmenverbindung 10 am Chip 12 dar. Die Klemmenverbindung 10 wird am Chip 12 mit einem Befestigungsmittel wie z. B. einer leitenden Paste 16 befestigt, die beispielsweise durch Epoxidsiebdruck aufgebracht werden kann. Die Klemmenverbindung 10 kann einen ersten Kontaktbereich 18 für einen elektrischen Kontakt mit der leitenden Paste 16 und dem Chip 12 aufweisen. Die Klemmenverbindung 10 kann einen zweiten Kontaktbereich 19 aufweisen, der auf der Oberfläche des Formteils der vollendeten, anders ausgedrückt fertiggestellten, Halbleitergehäusevorrichtung freiliegen soll. Die Klemmenverbindung 10 ist beispielsweise derart gebogen, dass ausgehend von dem ersten Kontaktbereich 18 ein sich senkrecht von dem ersten Kontaktbereich 18 erstreckender Vertikalabschnitt gebildet wird, anschließend ein erster Horizontalabschnitt, der sich weg von dem ersten Kontaktbereich 18 erstreckt. An einem Ende 21 (einem ersten Biegepunkt 21) des Horizontalabschnitts, das von dem Kontaktbereich 18 angeordnet ist, erstreckt sich ein Schrägabschnitt bis zu einem weiteren Biegepunkt 23, von welchem aus sich ein weiterer Horizontalabschnitt erstreckt, der vertikal bezüglich des ersten Horizontalabschnitts weiter entfernt verlaufend angeordnet ist als der erste Kontaktbereich 18. 1C stellt die Klemmenverbindung 10 dar, die an den Chip 12 gebondet und an diesem befestigt ist und an das Klebeband 24 geklebt ist. Die Klemmenverbindung 10 kann beispielsweise vorplattiertes Kupfer (Cu), Nickel (Ni), Palladium (Pd), Gold (Au) und dergleichen sein.
  • Der Chip 12 und die Klemmenverbindung 10 werden dann mit einer Formverbindung 26, die eine Pulverformmasse, eine flüssige Formmasse oder dergleichen sein kann, umspritzt. Der Formprozess kann mit bekannten Verfahren in der Industrie durchgeführt werden. 1D stellt den Chip 12 und die Klemmenverbindung 10, die im Formmaterial 26 eingekapselt sind, dar. 1D stellt dar, dass das Formmaterial vom Klebeband 24 entfernt wird, nachdem das Klebeband 24 auf einem temporären Träger 22 bereitgestellt ist. 1E stellt die erste Oberfläche des Formmaterials 30 und die zweite Seite der Formmaterialoberfläche 28 dar. Die Chipkontaktstelle 34 des Chips 12 und der Fußstift 32 der Klemmenverbindung 10 liegen von der ersten Oberfläche 30 des Formmaterials 26 frei. Eine Laminierung 36 ist auf der zweiten Oberfläche 28 des Formmaterials 26 vorgesehen, wie in 1F dargestellt, um die Bearbeitung zu vollenden. Die Endstufen der Bearbeitung sind als Sägebereich 38 dargestellt, wie in 1G dargestellt, und das Testen mit Testvorrichtungen 40, um die Leistung der Vorrichtung zu prüfen, ist in 1H dargestellt. Die weitere Bearbeitung wie z. B. Strahler und UV-Lampen 42 ist in 1I dargestellt, um das vollendete Halbleitervorrichtungsgehäuse 48 mit einer ersten Chipfläche 44 und einer zweiten Chipfläche 46 herzustellen, wie in 1J dargestellt. Die Klemmenverbindung kann nicht nur als Verbindung wirken, sondern kann auch als Eingabe/Ausgabe-(E/A)Zuleitung oder Eingabe/Ausgabe-Zuleitungen wirken. Das Chiprückseitenmetall des Chips und der Anschlussfläche wirkt beispielsweise als E/As.
  • 2A stellt eine Querschnittsansicht des Chips und der Klemmenverbindung dar, um die Dicke des Halbleitervorrichtungsgehäuses zu zeigen. Die erreichte Dicke kann beispielsweise 0,2 mm sein. Die Dicke des Halbleitervorrichtungsgehäuses kann für eine spezielle Anwendung beschaffen werden. Der Abstand zwischen der Oberseite der Klemmenverbindung und der Oberfläche des Formmaterials kann beispielsweise nur ungefähr 50 μm sein und kann von der Oberseite der Klemmenverbindung zur Oberseite des Chips beispielsweise nur ungefähr 100 μm sein. Die Gesamtdicke kann beispielsweise nur 200 μm sein. 2B stellt eine perspektivische Draufsicht eines Klemmenverbindungselements gemäß einer Ausführungsform der Erfindung dar. Das Klemmenverbindungselement weist eine Spitze 52, eine Basis 54 und einen Verbindungsabschnitt 56 zwischen der Spitze und der Basis auf. Natürlich ist zu erkennen, dass die Konfiguration der Klemmenverbindung mit einer anderen Form und einem anderen Profil beschaffen sein kann. Die Konfiguration der Klemmenverbindung kann für eine Chipkonstruktion einer speziellen Anwendung oder dergleichen beschaffen sein. Ein Netz von Klemmenverbindungen kann konfiguriert sein und wird mit Bezug auf 3B und 5D genauer beschrieben. Die benachbarten Klemmenverbindungen sind durch Verbindungselemente verbunden. Die Verbindungselemente können aus demselben oder einem anderen Material als das Material der Klemmenverbindungen bestehen. Das Netz von Klemmenverbindungen kann an den mehreren Chips mit verschiedenen Befestigungsmitteln und Befestigungsprozessen befestigt werden. Eine leitende Paste kann beispielsweise verwendet und durch Siebdrucken für eine leitende Paste aufgebracht werden. Die leitende Paste kann auf Raumtemperatur liegen. Andere Mittel zur Befestigung des Netzes von Klemmenverbindungen sind möglich, wie beispielsweise Löten, Schweißen und dergleichen. Die Zyklusbearbeitungszeit eines solchen Klemmenverbindungsnetzes ist verbessert.
  • 3A bis 3D stellen das Konzept eines ausgedehnten Wafers einer Ausführungsform der Erfindung dar. 3A stellt eine Draufsicht 60 eines ausgedehnten Wafers dar, die den Abstand von Chip zu Chip von mehreren Chips 64 zeigt, die an einem Klebeband oder einem Klebestreifen 62 befestigt sind. 3B stellt eine Draufsicht eines Abschnitts 66 von 3A von oben genauer dar, die die Anordnung des Klemmenverbindungsnetzes 76 auf den Chipoberseiten 68 zeigt. Das Klemmenverbindungsnetz 76 weist Verbindungselemente 67, 69 zwischen den Klemmenverbindungen von der Spitze zur benachbarten Anschlussfläche von benachbarten Klemmenverbindungen und zwischen der Anschlussfläche und der benachbarten Anschlussfläche von benachbarten Klemmenverbindungen auf. 3C ist eine Querschnittsdraufsicht 72 der Klemmenverbindung auf der Chipoberseite nach dem Waferebenenumspritzen mit Formmaterial 74. 3D stellt eine Draufsicht 80 von 3C von oben nach der Wafervereinzelung gemäß einer Ausführungsform der Erfindung dar. Die vertikalen Vereinzelungslinien 82 und die horizontalen Vereinzelungslinien 84 sind mit Lücken zwischen den Chips 86 und der entsprechenden Klemmenverbindung 88 dargestellt. In diesem Waferebenenkonzept mit ausgedehntem Band wird nach der Vereinzelung des ausgedehnten Waferbandes eine Folie oder dergleichen ausgedehnt, um den gewünschten Abstand von Chip zu Chip für die Netzklemmenverbindung und Montageflächen zu erzeugen, damit sie auf dem leeren Abstandsbereich von Chip zu Chip auf dem ausgedehnten Klebeband angeordnet werden.
  • Die Lücken werden durch Ausdehnen des Klebebandes oder der Klebefolie 62, die in 3A dargestellt ist, nach der Vereinzelung gebildet. Die Folie kann gleichmäßig gedehnt werden, um die gleichmäßigen Lücken zwischen den Vorrichtungen zu erreichen. Eine solche Vorrichtung zum Dehnen der Folie, von Klebebändern oder dergleichen ist in der Industrie bekannt und ist beispielsweise von Semiconductor Equipment Corporation in Kalifornien, Vereinigte Staaten von Amerika, bereitgestellt erhältlich. Die ausdehnbare Folie, ausdehnbaren Klebebänder oder dergleichen können Hochtemperatureigenschaften aufweisen, um Temperaturen während der Bearbeitung wie z. B. 200°C standzuhalten.
  • 4A ist eine Draufsicht der Ansicht 90 einer Halbleitervorrichtung in 3D von unten, die die Chipbodenansicht und die Klemmenverbindungsboden-Anschlussflächenansicht zeigt. 4B ist eine Querschnittsansicht 96 entlang der Linie A-A einer Halbleitervorrichtung in 3D, die den Chip und die Klemmenverbindung darstellt, die mit Formmaterial eingekapselt sind.
  • 5A bis 5F stellen das Streifenformkonzept einer Ausführungsform der Erfindung dar. 5A stellt eine Draufsicht eines Wafers ohne Folienausdehnung dar, die die X-Y-Richtung 114, 116 für die Reihenchipaufnahme für die Streifenformbearbeitung von mehreren Chips 102 zeigt. Eine einzelne Zeile oder mehr als eine Zeile kann beispielsweise in der X- und Y-Richtung aufgenommen werden, um leere Zeilen auf der Waferebenenfolie zu erzeugen. Die Chips werden aufgenommen und an einer Trägerfläche für die weitere Bearbeitung angebracht, wie beispielsweise einem Klebeband, Wafer oder dergleichen. 5B und 5C zeigen die Bearbeitung in Bezug auf einen Chip 104 und eine Klemmenverbindung 110 genauer. Der Chip wird am Wafersubstrat 106 befestigt oder an dieses chipgebondet. Das Chipbonden kann bei Raumtemperatur stattfinden. Es ist zu erkennen, dass der Chip an einem wärmebeständigen Band befestigt werden kann. Die leitende Paste 108 wird auf den Chip aufgebracht, um die Klemmenverbindung 110 am Chip 104 zu befestigen. Die Anordnung der Klemmenverbindung am Chip einer einzelnen Vorrichtung 112 ist in 5C dargestellt und die Anordnung des Klemmenverbindungsnetzes 121 mit mehreren Klemmenverbindungen 124 an den mehreren Chips 122 nach Siebdrucken von leitendem Epoxid ist in der Querschnittsdraufsicht 120 in 5D dargestellt. Ähnliche Ansichten 126, 130 des Chips und der Klemmenverbindung nach dem Umspritzen sind in 5E und nach der Vereinzelung in 5F dargestellt. Es ist zu erkennen, dass 5D bis 5F eine Streifenformkonfiguration der Bandfolie darstellen, andere Formen, Gestalten und Konfigurationen können jedoch in Erwägung gezogen werden. In dem beschriebenen Waferebenen-Verpackungskonzept wird der Prozess der individuellen Chipaufnahme und Chipbefestigung erleichtert, da eine herkömmliche individuelle Drahtbondverbindungs-Bearbeitung nicht erforderlich ist.
  • 6 ist ein Ablaufplan eines Verfahrens 200 zum Verpacken einer anschlusslosen Halbleitervorrichtung mit einer Klemmenverbindung gemäß einer Ausführungsform. Das Verfahren kann mit einem einzelnen Chip und einer einzelnen Klemmenverbindung oder mehreren Klemmenverbindungen, die in einem Netz ausgebildet sind und an mehreren Chips befestigt sind, stattfinden. Ein ausdehnbarer Wafer mit Folie oder Band mit einem temporären Träger kann bereitgestellt werden 202. Der Chip wird am Band oder an der Folie befestigt 204. Die leitende Paste wird wie z. B. durch Siebdrucken auf den Chip aufgebracht 206 und die Klemmenverbindung oder das Netz von Klemmenverbindungen wird am Chip befestigt 208. Die weitere Bearbeitung 210, 212, 214, wie z. B. Formhärten und Bandentfernung und Laminierung, Zertrennen und UV-Bestrahlung, und Zertrennen, wird durchgeführt, um das vollendete Halbleitervorrichtungsgehäuse bereitzustellen. Nach Vereinzelung kann die Folie oder das Klebeband gedehnt werden, um die geeigneten Lücken vorzusehen, die für die weitere Bearbeitung erforderlich sind. In Konfigurationen mit einer festen nicht ausdehnbaren Folie oder einem festen nicht ausdehnbaren Klebeband können die Chips durch Bestückung auf dem Wafer oder Klebeband mit in der Industrie bekannten Prozessen positioniert werden.
  • Mit den erörterten Verfahren und Konfigurationen wird eine verbesserte Qualität in der Halbleiterbearbeitung gegenüber herkömmlichen Anwendungen unter Verwendung von Waferrückseitenmetall und Au-Bondhügel erreicht. Ein Prozess wie z. B. Ätzen/Ni/Ag-Leiterrahmen- und Hochtemperatur-Chipbonden und Drahtbonden sind nicht erforderlich. Weitere Prozesse wie z. B. Cu-Ätzen und Ni/Au-Abscheidung sind ebenso nicht erforderlich. Selbst ein Sichtungsprozess zur Untersuchung von vollendeten Halbleitervorrichtungen kann beseitigt werden, da die Qualität mit der erörterten Klemmenverbindungsvorrichtung sicherer ist. Da Materialien wie z. B. Cu anstelle eines Au-Drahts, der typischerweise zum Drahtbonden ausgewählt wird, verwendet werden können, ist die elektrische Leistung verbessert, während die Kosten minimiert werden können. Die Dicke der gesamten Gehäusehöhe ist verringert, da ein Drahtabstand nicht erforderlich ist, die tatsächliche Größe des Chips kann minimiert werden, es ist keine Leiterrahmen-Ni/Au-Bondhügelhöhe vorhanden und dergleichen.
  • Obwohl Ausführungsformen der Erfindung beschrieben und dargestellt wurden, ist für den Fachmann in der betreffenden Technologie verständlich, dass viele Veränderungen oder Modifikationen an den Details des Entwurfs oder der Konstruktion vorgenommen werden können, ohne von der vorliegenden Erfindung abzuweichen.

Claims (24)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung (12), das aufweist: Bereitstellen eines Chips (12), wobei der Chip (12) eine erste Fläche und eine zweite Fläche entgegengesetzt zur ersten Fläche aufweist; Bereitstellen mindestens einer Klemme (10) mit einem ersten Kontaktbereich (18) und einem zweiten Kontaktbereich (19) auf derselben Fläche der mindestens einen Klemme (10); Befestigen des ersten Kontaktbereichs (18) der mindestens einen Klemme (10) an der ersten Fläche des Chips (12); Einkapseln des Chips (12) und der mindestens einen Klemme (10); und Bereitstellen, dass der zweite Kontaktbereich (19) der mindestens einen Klemme (10) nach der Einkapselung freiliegt.
  2. Verfahren nach Anspruch 1 mit dem Bereitstellen, dass die zweite Fläche der Klemme (10) freiliegt, und/oder mit dem Anordnen der zweiten Fläche des Chips (12) auf dem Träger.
  3. Verfahren nach einem der Ansprüche 1 oder 2 mit dem Anordnen des zweiten Bereichs der mindestens einen Klemme (10) auf dem Träger.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Einkapseln des Chips (12) und des mindestens einen Chips (12) das Anordnen des Chips (12) und der mindestens einen Klemme (10) in einer Formeinheit angeordnet aufweist, wobei vorzugsweise die zweite Fläche des Chips (12) und der zweite Bereich der mindestens einen Klemme (10) auf dem Träger angeordnet werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Bereitstellen, dass der zweite Kontaktbereich (19) der mindestens einen Klemme (10) freiliegt, aufweist, dass der zweite Kontaktbereich (19) während der Einkapselung des Chips (12) und der mindestens einen Klemme (10) freigelegt gehalten wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die mindestens eine Klemme (10) mechanisch vorbelastet ist, so dass der zweite Bereich nach der Befestigung des ersten Kontaktbereichs (18) der mindestens einen Klemme (10) an der ersten Fläche des Chips (12) gegen den Träger presst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Chip (12) eine integrierte Schaltung, einen Leistungstransistor und/oder einen Sensor aufweist, und/oder wobei der Chip (12) einen Sourcekontakt eines Transistors oder einen Emitterkontakt eines Transistors auf der ersten Fläche des Chips (12) und einen Drainkontakt eines Transistors oder einen Kollektorkontakt des Transistors auf der zweiten Fläche des Chips (12) aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei der erste Bereich der mindestens einen Klemme (10) am Sourcekontakt des Chips (12) oder am Emitterkontakt des Chips (12) befestigt wird, und/oder wobei der erste Bereich einer zweiten der mindestens einen Klemme (10) am Gate des Chips (12) oder an der Basis des Chips (12) befestigt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der erste Kontaktbereich (19) der mindestens einen Klemme (10) an der ersten Fläche des Chips (12) durch Löten, Schweißen und/oder leitendes Epoxid befestigt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die mindestens eine Klemme (10) aus einem Metallblech besteht, wobei vorzugsweise die Dicke des Metallblechs zwischen 100 mm und 500 mm liegt.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die mindestens eine Klemme (10) mindestens zweimal gebogen ist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei der erste Kontaktbereich (18) und der zweite Kontaktbereich (19) im Wesentlichen koplanar sind.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei die mindestens eine Klemme (10) mehrere Klemmen (10) aufweist, die miteinander verbunden sind, um ein Klemmenverbindungsnetz (10) zu bilden.
  14. Verfahren zur Herstellung von mehreren Halbleitervorrichtungen, das aufweist: Bereitstellen einer Anordnung von Chips (12), die auf einem Träger angeordnet sind; Bereitstellen einer Anordnung von Klemmen (10), wobei die Klemmen (10) physikalisch miteinander verbunden sind und jeweils einen ersten Kontaktbereich (18) und einen zweiten Kontaktbereich (19) auf einer gleichen Fläche des Chips (12) bereitstellen; Befestigen der ersten Kontaktbereiche (18) der Klemmen (10) an den Chips (12), so dass die zweiten Kontaktbereiche (19) den Träger berühren; Einkapseln der Anordnung von Chips (12) und der Anordnung von Klemmen (10); und Trennen der Verbindung zwischen den Klemmen (10) nach der Einkapselung.
  15. Verfahren nach Anspruch 14, das ferner das Dehnen des Trägers zum Vergrößern des Abstandes zwischen benachbarten Chips (12) der Anordnung von Chips (12) aufweist, und/oder das ferner das Einkapseln der Chips (12) und der Klemmen (10) aufweist.
  16. Verfahren nach einem der Ansprüche 14 oder 15, wobei der erste Kontaktbereich (18) und die zweiten Kontaktbereiche (19) im Wesentlichen planparallel sind.
  17. Halbleitervorrichtung, die aufweist: einen Chip (12), der eine erste Fläche und eine zweite Fläche entgegengesetzt zur ersten Fläche definiert; mindestens eine Klemme (10), die einen ersten Kontaktbereich (18) und einen zweiten Kontaktbereich (19) auf einer gleichen Fläche der mindestens einen Klemme (10) definiert, wobei der erste Kontaktbereich (18) an der ersten Fläche des Chips (12) befestigt ist und der zweite Kontaktbereich (19) im Wesentlichen innerhalb einer gleichen Ebene mit der zweiten Fläche des Chips (12) angeordnet ist.
  18. Vorrichtung nach Anspruch 17, wobei die mindestens eine Klemme (10) aus einem Metallblech besteht.
  19. Vorrichtung nach Anspruch 17 oder 18, wobei jede der Klemmen (10) mindestens zweimal gebogen ist.
  20. Vorrichtung nach einem der Ansprüche 17 bis 19, wobei der erste Kontaktbereich (18) und der zweite Kontaktbereich (19) im Wesentlichen planparallel sind.
  21. Klemmenverbindung (10) für einen Chip (12) mit einer Halbleitervorrichtung, die aufweist: mindestens eine Klemme (10), die einen ersten Kontaktbereich (18) und einen zweiten Kontaktbereich (19) auf einer gleichen Fläche der mindestens einen Klemme (10) definiert, wobei die Klemme (10) dazu konfiguriert ist, eine Verbindung für den Chip (12) innerhalb einer Halbleitervorrichtung bereitzustellen, wobei der Chip (12) eine erste Fläche und eine zweite Fläche gegenüberliegend zur ersten Fläche enthält, wobei der erste Kontaktbereich (18) der Klemme (10) zur Befestigung an einer ersten Fläche des Chips (12) angeordnet ist und der zweite Kontaktbereich (19) der Klemme (10) im Wesentlichen innerhalb einer gleichen Ebene mit der zweiten Fläche des Chips (12) angeordnet ist.
  22. Klemmenverbindung (10) nach Anspruch 21, wobei die mindestens eine Klemme (10) aus einem Metallblech besteht.
  23. Klemmenverbindung (10) nach Anspruch 21 oder 22, wobei die mindestens eine Klemme (10) mindestens zweimal gebogen ist.
  24. Klemmenverbindung (10) nach Anspruch 23, wobei der erste Kontaktbereich (18) und der zweite Kontaktbereich (19) im Wesentlichen koplanar sind, wobei vorzugsweise die mindestens eine Klemme (10) mehrere Klemmen (10) aufweist, die miteinander verbunden sind, um ein Klemmenverbindungsnetz (10) zu bilden.
DE102010060798A 2009-11-25 2010-11-25 Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme Active DE102010060798B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/626,449 2009-11-25
US12/626,449 US8486757B2 (en) 2009-11-25 2009-11-25 Semiconductor device and method of packaging a semiconductor device with a clip

Publications (2)

Publication Number Publication Date
DE102010060798A1 true DE102010060798A1 (de) 2011-06-01
DE102010060798B4 DE102010060798B4 (de) 2013-07-18

Family

ID=43927304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010060798A Active DE102010060798B4 (de) 2009-11-25 2010-11-25 Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme

Country Status (2)

Country Link
US (2) US8486757B2 (de)
DE (1) DE102010060798B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102857A1 (de) * 2012-03-20 2013-10-10 Infineon Technologies Ag Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102015113421A1 (de) * 2015-08-14 2017-02-16 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236613B2 (en) * 2010-05-24 2012-08-07 Alpha & Omega Semiconductor Inc. Wafer level chip scale package method using clip array
TWI529893B (zh) * 2012-09-01 2016-04-11 萬國半導體股份有限公司 帶有底部金屬基座的半導體器件及其製備方法
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
US10411000B2 (en) * 2016-03-31 2019-09-10 Intel IP Corporation Microelectronic package with illuminated backside exterior
US10964629B2 (en) * 2019-01-18 2021-03-30 Texas Instruments Incorporated Siderail with mold compound relief
US11515244B2 (en) 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US10964628B2 (en) * 2019-02-21 2021-03-30 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6479893B2 (en) * 2000-12-04 2002-11-12 Semiconductor Components Industries Llc Ball-less clip bonding
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
JP3942500B2 (ja) * 2002-07-02 2007-07-11 Necエレクトロニクス株式会社 半導体装置の製造方法
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP3759131B2 (ja) 2003-07-31 2006-03-22 Necエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
DE10352946B4 (de) * 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
DE102005057401B4 (de) * 2005-11-30 2009-10-08 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
US8288200B2 (en) * 2005-11-30 2012-10-16 Diodes Inc. Semiconductor devices with conductive clips
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
US8237268B2 (en) * 2007-03-20 2012-08-07 Infineon Technologies Ag Module comprising a semiconductor chip
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102857A1 (de) * 2012-03-20 2013-10-10 Infineon Technologies Ag Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung
US8951841B2 (en) 2012-03-20 2015-02-10 Infineon Technologies Ag Clip frame semiconductor packages and methods of formation thereof
DE102013102857B4 (de) 2012-03-20 2017-03-30 Infineon Technologies Ag Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102015113421A1 (de) * 2015-08-14 2017-02-16 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips

Also Published As

Publication number Publication date
US8637977B2 (en) 2014-01-28
US8486757B2 (en) 2013-07-16
US20130285249A1 (en) 2013-10-31
US20110121461A1 (en) 2011-05-26
DE102010060798B4 (de) 2013-07-18

Similar Documents

Publication Publication Date Title
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102014102006B4 (de) Halbleitermodul
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE10142585B4 (de) Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE10238781A1 (de) Halbleitervorrichtung
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102009035623A1 (de) Halbleitervorrichtung
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102013103351B4 (de) Elektronikmodul
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102013102893B4 (de) Verfahren zum Verkapseln eines elektronischen Schaltkreises
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE102016122963B4 (de) Halbleitervorrichtung mit einem bidirektionalen Schalter
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE102007002807B4 (de) Chipanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20131019