TWI529893B - 帶有底部金屬基座的半導體器件及其製備方法 - Google Patents

帶有底部金屬基座的半導體器件及其製備方法 Download PDF

Info

Publication number
TWI529893B
TWI529893B TW102116613A TW102116613A TWI529893B TW I529893 B TWI529893 B TW I529893B TW 102116613 A TW102116613 A TW 102116613A TW 102116613 A TW102116613 A TW 102116613A TW I529893 B TWI529893 B TW I529893B
Authority
TW
Taiwan
Prior art keywords
metal
layer
metal base
molding
plastic
Prior art date
Application number
TW102116613A
Other languages
English (en)
Other versions
TW201411799A (zh
Inventor
哈姆紮 耶爾馬茲
薛彥迅
魯軍
魯明朕
霍炎
陸愛華
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/602,144 external-priority patent/US8853003B2/en
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201411799A publication Critical patent/TW201411799A/zh
Application granted granted Critical
Publication of TWI529893B publication Critical patent/TWI529893B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

帶有底部金屬基座的半導體器件及其製備方法
本發明涉及一種功率半導體器件的製備方法，更確切的說，本發明旨在提供一種帶有底部金屬基座的半導體器件及其製備方法。
功率器件的功耗一般比較大，基於提高器件電氣性能和散熱性能的考慮，通常是將器件的一部分金屬電極從包覆晶片的塑封材料中外露出來，以期獲得最佳的散熱效果。例如美國專利申請US2003/0132531A1中就展示了一種晶片底部電極外露並用於支援表面貼裝技術的半導體封裝結構24，如圖1A所示，金屬罐狀結構12的凹槽內設置有功率晶片MOSFET 10，MOSFET 10一側的漏極通過導電銀漿14粘貼在金屬罐狀結構12的凹槽底部，從而其漏極被傳導到金屬罐狀結構12的凸起邊緣22上，而MOSFET 10另一側的源極接觸端18和柵極接觸端則剛好與凸起邊緣22位於同一側。在金屬罐狀結構12的凹槽內的圍繞在MOSFET10周圍的空隙處還填充有低應力高粘合能力的導電材料16。雖然該封裝結構24在一定程度上解決了散熱問題，但要製備金屬罐狀結構12這樣的物體，在實際生產中其成本不菲，而且要求MOSFET 10被剛好放置並粘貼在罐狀結構12內是比較難以操作和控制的。
在如圖1B所示的另一些功率器件的封裝類型中，除了MOSFET 30正面原本就已經設計的焊墊35b之外，MOSFET 30背面的電極33通過額外設計的通孔32及其內部填充的導電材料連接到其正面的焊墊35a上，MOSFET 30被塑封層36和一個帶有中空的腔體的塑封外殼34所密封，焊墊35a、35b通過金屬凸塊37與外部電路互連。但是由於電極33為一較薄的金屬化層，其相對於外殼34的厚度來說就顯得非常薄，導致其散熱效果不佳。
正是基於這些問題，提出了本發明的各種實施方式。
本發明提供一種帶有底部金屬基座的半導體器件的製備方法，包括以 下步驟：
提供包含多個金屬基座的一引線框架，相鄰的金屬基座通過一個或多個連接部相互連接，每個連接部均包括其背面設置的以沿著遠離該背面的方向延伸的支撐部，所有支撐部的端面均共面； 在每個金屬基座的正面粘貼一個正面覆蓋有頂部塑封層和背面覆蓋有背部金屬層的晶片，且所述背部金屬層粘貼至金屬基座的正面； 形成將各金屬基座、連接部、帶有頂部塑封層與背部金屬層的晶片予以包覆的塑封體，其包覆方式為使頂部塑封層的上表面、支撐部的端面從塑封體中外露； 對相鄰金屬基座之間的疊層實施切割，該疊層包括塑封體和連接部，以將塑封體、各金屬基座及各帶有頂部塑封層與背部金屬層的晶片分離成多個單獨的半導體器件。
上述的方法，形成所述塑封體之前，先將一層粘貼膜粘附至各支撐部的端面及將另一粘貼膜粘附至各頂部塑封層的上表面，並在形成所述塑封體之後，將該兩層粘貼膜剝離掉。
上述的方法，利用塑封料形成所述塑封體之後，還包括在所述塑封體的與頂部塑封層的上表面共面的表面上實施研磨的步驟，以除去塑封料覆蓋在頂部塑封層的上表面的溢料部分。
上述的方法，每個晶片及其頂部塑封層、背部金屬層各自周邊外側所包覆的所述塑封體經切割後形成包覆在它們周邊外側的一個第一側部塑封體。
上述的方法，每個金屬基座周邊外側所包覆的所述塑封體經切割後形成包覆在它周邊外側的一個第二側部塑封體。
上述的方法，每個金屬基座周邊外側所包覆的所述塑封體被完全切割掉，使金屬基座的側面是裸露的。
上述的方法，所述金屬基座的厚度小於支撐部的端面到金屬基座的正面所在平面間的距離，使每個金屬基座的背面被所述塑封體包覆住，且包覆在該背面處的塑封體經切割後形成一底部塑封層。
上述的方法，所述金屬基座的厚度等於支撐部的端面到金屬基座的正面所在平面間的距離，金屬基座的背面與所述端面共面，且塑封體的包覆方式為使金屬基座的背面從塑封體中外露。
上述的方法，在金屬基座的背面靠近其周邊處形成有凹陷於其背面的並且豎截面呈臺階狀的一環形凹槽，並在完成對所述疊層實施切割後，填充在該凹槽內的塑封體被分割形成一個環形塑封體。
上述的方法，所述連接部及其支撐部為一“T”形結構。
上述的方法，所述支撐部為一個溝道形結構，包括一平行於金屬基座的沉降部分以及連接在其兩側的並將其連接在連接部上的兩個側翼。
在一些實施方式中，本發明提供一種帶有底部金屬基座的半導體器件，包括：一正面覆蓋有頂部塑封層和背面覆蓋有背部金屬層的晶片，並在所述晶片正面設置有多個金屬凸塊，以及頂部塑封層包覆在各金屬凸塊側壁的周圍並使金屬凸塊從頂部塑封層中予以外露；一金屬基座，所述晶片以其背部金屬層粘貼至金屬基座的正面的方式安裝在所述金屬基座上；一包覆在所述金屬基座的背面的底部塑封層；一包覆在晶片和頂部塑封層及背部金屬層各自周邊外側的第一側部塑封體。
上述的帶有底部金屬基座的半導體器件，每個金屬基座周邊外側包覆有一個第二側部塑封體，並且第一、第二側部塑封體和所述底部塑封層是一體化的結構。
上述的帶有底部金屬基座的半導體器件，每個金屬基座的側面是裸露的，並且第一側部塑封體、底部塑封層被金屬基座隔離開。
在一些實施方式中，本發明提供一種帶有底部金屬基座的半導體器件，包括：一正面覆蓋有頂部塑封層和背面覆蓋有背部金屬層的晶片，並在所述晶片正面設置有多個金屬凸塊，以及頂部塑封層包覆在各金屬凸塊側壁的周圍並使金屬凸塊從頂部塑封層中予以外露；一金屬基座，所述晶片以其背部金屬層粘貼至金屬基座的正面的方式安裝在所述金屬基座上；其中，在金屬基座的背面靠近其周邊處形成有凹陷於其背面的並且豎截面呈臺階狀的一環形凹槽，在該凹槽內填充有一個環形塑封體； 一包覆在晶片和頂部塑封層及背部金屬層各自周邊外側的第一側部塑封體。
上述的帶有底部金屬基座的半導體器件，每個金屬基座周邊外側包覆有一個第二側部塑封體，並且第一、第二側部塑封體和所述底部塑封層是一體化的結構。
上述的帶有底部金屬基座的半導體器件，每個金屬基座的側面是裸露的，並且第一側部塑封體和環形塑封體被金屬基座隔離開。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
100‧‧‧晶圓
110‧‧‧焊墊
111‧‧‧金屬凸塊
120‧‧‧第一塑封層
103‧‧‧第一環形區
121‧‧‧基準線
150‧‧‧凹槽
100a‧‧‧支撐環
130‧‧‧金屬層
140‧‧‧粘貼膜
200A‧‧‧半導體器件
240‧‧‧切割刀
115‧‧‧切口
101‧‧‧晶片
120'‧‧‧頂部塑封層
130'‧‧‧底部金屬層
200A‧‧‧初級器件
3000‧‧‧引線框架
300‧‧‧金屬基座
301‧‧‧連接部
302‧‧‧支撐部
302a‧‧‧端面
305‧‧‧粘合材料
311‧‧‧粘貼膜
312‧‧‧粘貼膜
307‧‧‧塑封體
350‧‧‧半導體器件
307a‧‧‧第一側部塑封體
355‧‧‧切口
307c‧‧‧第二側部塑封體
307b‧‧‧底部塑封層
350'‧‧‧半導體器件
3000'‧‧‧引線框架
3021a‧‧‧端面
3020‧‧‧支撐部
3021‧‧‧沉降部分
3022‧‧‧側翼
3021a‧‧‧端面
4000‧‧‧引線框架
300a‧‧‧環形凹槽
307d‧‧‧塑封體
450‧‧‧半導體器件
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
圖1A~1B是背景技術涉及的封裝類型。
圖2A~2J是本發明減薄晶圓並獲得正面帶有頂部塑封層和背面帶有背部金屬層的晶片的流程示意圖。
圖3A是本發明中第一種引線框架的俯視圖。
圖3B~3E是圖3A中引線框架的剖面圖。
圖4A~4D是利用圖3A中引線框架實施封裝的流程示意圖。
圖5A~5C是利用圖3A中引線框架的另一種結構類型實施封裝的流程示意圖。
圖6A~6B是利用圖3A中引線框架形成的半導體器件的剖面結構示意圖。
圖7A是本發明中第二種引線框架的俯視圖。
圖7B~7E是圖7A中引線框架的剖面圖。
圖8A~8D是利用圖7A中引線框架實施封裝的流程示意圖。
圖9A~9B是利用圖7A中引線框架形成的半導體器件的剖面結構示意圖。
參見圖2A所示的晶圓100的豎截面圖，晶圓100通常包含有大量鑄造連接在一起的晶片，其正面設置有多條縱向及橫向的切割道(scribe line)，來界定相 鄰晶片之間的邊界，並可以據此作為切割參照目標而在後續的切割工藝中將各晶片從晶圓上分離下來。而且任意一個晶片的正面均預先製備有若干個金屬焊墊110來作為晶片接電源、GND的電極，或是與外界電路進行信號傳輸的埠等。一般通常會先在各焊墊110上鍍上一層凸點下金屬層UBM(未示出)，例如Ni/Au，然後再將金屬凸塊111焊接在各焊墊110上，典型的金屬凸塊111如焊錫球，或球狀或柱狀或楔形等各種形狀的銅塊或其他金屬體等，然後形成第一塑封層120覆蓋在晶圓100的正面，第一塑封層120通常是利用環氧樹脂類的塑封料作為原料來製備。在一個可選實施例中，第一塑封層120僅僅是覆蓋在晶圓100正面的中心區域，並沒有將其正面的所有區域完全覆蓋住，如圖2C的豎截面圖，第一塑封層120的橫截面大體上也是圓形，其半徑小於晶圓的半徑，所以會在晶圓100正面靠近其邊緣處留下未被第一塑封層120所覆蓋的一個第一環形區103，並且每條切割道的兩端籍此而延伸至第一環形區103內。
如圖2C~2D所示，如果第一塑封層120完全將各金屬凸塊111包覆住，還需要研磨減薄第一塑封層120，直至金屬凸塊111從第一塑封層120中外露出來。之後可沿每條切割道延伸至第一環形區103內的兩端構成的直線對第一塑封層120實施切割，如圖2E所示在第一塑封層120上切割出多條長條狀的槽體結構來作為基準線121。由於第一塑封層120的物理支撐作用，增加了晶圓100的機械強度，所以晶圓100可以研磨得足夠薄。在圖2F中，翻轉晶圓100至其背面的一側朝上，利用未示意出的研磨輪在晶圓100背面的中心區域進行研磨，形成一圓形凹槽150並籍此獲得晶圓的薄型化區域，此步驟中，同時保留晶圓100周邊部分的原始厚度，所以在其背面的一側，靠近其邊緣處形成了一支撐環100a。設定圓形凹槽150的半徑小於第一塑封層120的半徑，則支撐環100a具有與第一塑封層120形成交疊的部分，這進一步提高了晶圓的機械強度。
之後如圖2G~2H所示，在減薄背面沉積一層金屬層130，然後利用鐳射切割的方式將晶圓100的帶有支撐環100a的周邊部分切割掉。如圖2I所示，翻轉晶圓100至其帶有的金屬層130的減薄背面的一側朝下，並在金屬層130上粘附一層粘貼膜140，沿著基準線121對第一塑封層120及晶圓100和金屬層130實施切割，從而將它們分離成多顆單獨的初級半導體器件200A，以備對其進行二次封裝。如圖2J所示，切割刀240在它們中形成了切口115，並且晶圓100經切割後形成多顆獨立的晶片101，第一塑封層120經切割後形成覆蓋在晶片101正面的頂部塑封層120'，金屬層130經切 割後形成位於晶片101背面的底部金屬層130'。在初級器件200A中，包含晶片101、頂部塑封層120'、底部金屬層130'，和焊接在晶片101的焊墊110上的金屬凸塊111，其頂部塑封層120'包覆在各金屬凸塊111的側壁的周圍，金屬凸塊111均從頂部塑封層120'中外露。
在圖3A中，引線框架3000包含了多個金屬基座300，這些基座300呈陣列式排列，並且相鄰的金屬基座300通過一個或多個連接部301相互連接，每個連接部301均包括設置在其背面一側的以沿著遠離該背面的方向延伸的支撐部302，其延伸的方向與引線框架3000所在的平面正交，並且所有支撐部302的端面302a也即各底面均共面。為了更詳盡的介紹引線框架3000的結構，其中，圖3B、3C、3D、3E分別是引線框架3000沿著虛線AA、BB、CC、DD的豎截面圖。在該實施方式中，基座300的正面及相對的背面之間的厚度值T1，要小於支撐部302的端面302a到基座302的正面所在的平面之間的距離T2。
在圖4A中，將初級半導體器件200A安裝到基座302上，即通過粘合材料305，在每個金屬基座302的正面粘貼一個正面覆蓋有頂部塑封層120'和背面覆蓋有背部金屬層130'的晶片101，並且晶片101以其背部金屬層130'粘貼至金屬基座302的正面的方式安裝在基座302上。然後如圖4B~4C所示，先將一粘貼膜311粘附至各支撐部302的端面302a上，並將另一粘貼膜312粘附在各頂部塑封層120'的上表面，實際上，在塑封的步驟中，在合攏的模腔內，平鋪張開的粘貼膜311、312分別被抵壓在塑封設備的模腔頂壁和模腔底部，塑封料被注入在粘貼膜311、312之間，待塑封料受熱固化之後，便形成了如圖所示的塑封體307。塑封體307將各金屬基座300、連接部301、帶有頂部塑封層120'與背部金屬層130'的晶片101予以包覆，其包覆方式為使頂部塑封層120'的上表面、支撐部302的端面302a從塑封體307中外露。因為固化前呈熔融態的塑封料在受到壓力的條件下很容易侵入到頂部塑封層120'的上表面與粘貼膜312之間，以致形成溢料部分(未示出)，導致將金屬凸塊111被覆蓋住，所以形成塑封體307之後，通常還包括在塑封體307的與頂部塑封層120'的上表面共面的表面上實施輕度研磨的步驟，以除去塑封料覆蓋在頂部塑封層120'的上表面的溢料部分。在剝離粘貼膜311、312之後，如圖4D，對相鄰金屬基座300之間的疊層實施切割，該疊層包括了塑封體307和連接部301，以將塑封體307、各金屬基座300及帶有頂部塑封層120'與背部金屬層130'的各晶片101分離成多個單獨的半導體器件350。
上述實施例中，如果使用的粘合材料305為導電銀膠，則在執行晶片的粘貼步驟之前，引線框架3000本身就會帶有一個粘貼膜311附著在各端面302a上。另一種情況是，如果使用的粘合材料305為焊錫膏，則需要在完成晶片的粘貼步驟之後，才在各端面302a上粘附一層粘貼膜311。而粘貼膜312則是先行被附著在模腔的頂壁，待完成晶片粘貼步驟之後，引線框架3000被傳送至上下模腔間，上下模腔在合模之後粘貼膜312自然就會粘附在各頂部塑封層120'的上表面。
參見圖4D，顯示了半導體器件350沿著前述圖3A中虛線AA的方向的豎截面示意圖，而圖6A~6B則顯示了半導體器件350沿著圖3A中虛線DD的方向的豎截面示意圖。每個晶片101及其頂部塑封層120'、背部金屬層130'各自周邊外側所包覆的所述塑封體307經切割後，形成包覆在它們周邊外側的一個第一側部塑封體307a。通常，切口355的寬度取決於切割刀的寬度，也是一個可以人為控制和調節的值，這也決定了基座300的周邊側面是裸露的還是被包覆住。例如在圖6A中，每個金屬基座300周邊外側所包覆的所述塑封體307沒有被完全去除，並且經切割後形成包覆在它周邊外側的一個第二側部塑封體307c。其中，彼此鄰接的第一側部塑封體307a、第二側部塑封體307c均是方筒狀的外殼結構，前者的厚度大於後者。鑒於每個金屬基座300的背面在塑封步驟中也被塑封體307包覆住，並且包覆在該背面處的塑封體307經切割後形成一個底部塑封層307b，此時其與第二側部塑封體307c連接，並且在形成圖6A的器件的切割步驟中，第一側部塑封體307a、第二側部塑封體307c、底部塑封層307b為一體成形的結構。在另一些可選實施方式中，如圖6B，在半導體器件350'中，每個金屬基座300周邊外側所包覆的塑封體307被毫無保留的切割掉，使得金屬基座300的側面是裸露的，此時第一側部塑封體307a、底部塑封層307b被金屬基座300隔離開。在圖6A~6B這樣的實施方式中，金屬基座300無須作為與外部電路進行電性連接的接觸端，此時晶片101可以是共漏極雙MOSFET類的垂直式功率晶片。
在圖4A~4D的方式中，引線框架3000的結構類型可以通過對原始厚度為T2的金屬平板實施刻蝕來製備，此時連接部301及其支撐部302為一“T”形結構，而在圖5A~5B的實施方式中，另一種結構的引線框架3000'的結構類型可以通過對原始厚度為T1的金屬平板實施壓印或衝壓來製備。原始厚度T1小於端面3021a到基座300正面所在平面的距離T2。在圖5A中，連接部301所包含的支撐部3020為一個溝道形結構，包括一平行於金屬基座300的沉降部分3021以及連接在其兩側的兩個側翼3022， 該側翼3022將沉降部分3021連接在連接部301上，沉降部分3021的底面即端面3021a。如圖5C，任何兩個相鄰的基座300間的支撐部3020具有的溝道所延伸的方向，與該兩個基座300之間的對稱中心線相重合或平行。帶有支撐部3020的連接部301在類似圖4D的後續切割步驟中同樣被切割掉。
如圖7A~7E所示，引線框架4000與圖3A的引線框架在結構上並無較大的區別，差異僅僅在於，引線框架4000中金屬基座300的厚度等於支撐部302的端面302a到金屬基座300的正面所在平面間的距離T2，換言之，金屬基座300的背面與端面302a共面。其中，圖7B、7C、7D、7E分別是引線框架4000沿著虛線AA、BB、CC、DD的豎截面圖，引線框架4000也可以通過對原始厚度為T2的金屬平板實施刻蝕來製備。
在一些實施方式中，在每個金屬基座300的背面靠近其周邊處形成有凹陷於其背面的並且豎截面呈臺階狀的一環形凹槽300a，如圖7D~7E。圖8A~8D是利用引線框架4000來製備半導體器件的方法示意圖，其封裝流程與圖4A~4D大致相同，但是塑封體307的包覆方式為使金屬基座300的背面從塑封體307中外露，並且在完成對前述疊層實施切割後，填充在該凹槽300a內的塑封體307被分割形成了一個環形塑封體307d。與圖6A~6B類似，圖9A~9B是半導體器件450沿著圖7A中虛線DD的方向的豎截面示意圖。在一些實施方式中，每個晶片101及其頂部塑封層120'、背部金屬層130'各自周邊外側所包覆的所述塑封體307經切割後，形成包覆在它們周邊外側的一個第一側部塑封體307a，每個金屬基座300周邊外側所包覆的所述塑封體307經切割後，形成包覆在它周邊外側的一個第二側部塑封體307c。其中，相互鄰接的第一側部塑封體307a、第二側部塑封體307c均是方筒狀的外殼結構，前者的厚度大於後者，而且環形塑封體307d與第二側部塑封體307c連接，並且在圖8D的切割步驟中，第一側部塑封體307a、第二側部塑封體307c、環形塑封體307d為一體成形的結構。在另一些可選實施方式中，如圖9B，每個金屬基座300周邊外側所包覆的塑封體307被毫無保留的切割掉，使金屬基座300的側面是裸露的，此時第一側部塑封體307a、環形塑封體307d被金屬基座300隔離開。此時金屬基座300背面是外露的，可以作為與外部電路進行電性及機械連接的接觸端，在一些實施方式中，晶片101為垂直式的功率晶片，電流由其正面流向背面或相反的方向，典型的如MOSFET等，其多個焊墊110中至少分別包括作為源極、柵極的焊墊，而底部金屬層130'則為漏極。
以上，通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，上述發明提出了現有的較佳實施例，但這些內容並不作為局限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
120'‧‧‧頂部塑封層
307‧‧‧塑封體
312‧‧‧粘貼膜
311‧‧‧粘貼膜
301‧‧‧連接部
101‧‧‧晶片

Claims (16)

  1. 一種帶有底部金屬基座的半導體器件的製備方法，其特徵在於，包括以下步驟：提供包含多個金屬基座的一引線框架，相鄰的金屬基座通過一個或多個連接部相互連接，每個連接部均包括其背面設置的以沿著遠離該背面的方向延伸的支撐部，所有支撐部的端面均共面；在每個金屬基座的正面粘貼一個正面覆蓋有頂部塑封層和背面覆蓋有背部金屬層的晶片，且所述背部金屬層粘貼至金屬基座的正面；形成將各金屬基座、連接部、帶有頂部塑封層與背部金屬層的晶片予以包覆的塑封體，其包覆方式為使頂部塑封層的上表面、支撐部的端面從塑封體中外露；對相鄰金屬基座之間的疊層實施切割，該疊層包括塑封體和連接部，以將塑封體、各金屬基座及各帶有頂部塑封層與背部金屬層的晶片分離成多個單獨的半導體器件。
  2. 如申請專利範圍第1項所述的方法，其特徵在於，形成所述塑封體之前，先將一層粘貼膜粘附至各支撐部的端面及將另一粘貼膜粘附至各頂部塑封層的上表面，並在形成所述塑封體之後，將該兩層粘貼膜剝離掉。
  3. 如申請專利範圍第1項所述的方法，其特徵在於，利用塑封料形成所述塑封體之後，還包括在所述塑封體的與頂部塑封層的上表面共面的表面上實施研磨的步驟，以除去塑封料覆蓋在頂部塑封層的上表面的溢料部分。
  4. 如申請專利範圍第1項所述的方法，其特徵在於，每個晶片及其頂部塑封層、背部金屬層各自周邊外側所包覆的所述塑封體經切割後形成包覆在它們周邊外側的一個第一側部塑封體。
  5. 如申請專利範圍第4項所述的方法，其特徵在於，每個金屬基座周邊外側所包覆的所述塑封體經切割後形成包覆在它周邊外側的一個第二側部塑封體。
  6. 如申請專利範圍第4所述的方法，其特徵在於，每個金屬基座周邊外側所包覆的所述塑封體被完全切割掉，使金屬基座的側面是裸露的。
  7. 如申請專利範圍第1項所述的方法，其特徵在於，所述金屬基座的厚度小於支撐部的端面到金屬基座的正面所在平面間的距離，使每個金屬基座的背面被所述塑封體包覆住，且包覆在該背面處的塑封體經切割後形成一底部塑封層。
  8. 如申請專利範圍第1項所述的方法，其特徵在於，所述金屬基座的厚度等於支撐部的端面到金屬基座的正面所在平面間的距離，金屬基座的背面與所述端面共面，且塑封體的包覆方式為使金屬基座的背面從塑封體中外露。
  9. 如申請專利範圍第8項所述的方法，其特徵在於，在金屬基座的背面靠近其周邊處形成有凹陷於其背面的並且豎截面呈臺階狀的一環形凹槽，並在完成對所述疊層實施切割後，填充在該凹槽內的塑封體被分割形成一個環形塑封體。
  10. 如申請專利範圍第1項所述的方法，其特徵在於，所述連接部及其支撐部為一“T”形結構。
  11. 如申請專利範圍第1項所述的方法，其特徵在於，所述支撐部為一個溝道形結 構，包括一平行於金屬基座的沉降部分以及連接在其兩側的並將其連接在連接部上的兩個側翼。
  12. 一種帶有底部金屬基座的半導體器件，其特徵在於，包括：一正面覆蓋有頂部塑封層和背面覆蓋有背部金屬層的晶片，並在所述晶片正面設置有多個金屬凸塊，以及頂部塑封層包覆在各金屬凸塊側壁的周圍並使金屬凸塊從頂部塑封層中予以外露；一金屬基座，所述晶片以其背部金屬層粘貼至金屬基座的正面的方式安裝在所述金屬基座上；一包覆在所述金屬基座的背面的底部塑封層；一包覆在晶片和頂部塑封層及背部金屬層各自周邊外側的第一側部塑封體；其中，每個金屬基座周邊外側包覆有一個第二側部塑封體，並且第一、第二側部塑封體和所述底部塑封層是一體化的結構。
  13. 如申請專利範圍第12項所述的帶有底部金屬基座的半導體器件，其特徵在於，每個金屬基座的側面是裸露的，並且第一側部塑封體、底部塑封層被金屬基座隔離開。
  14. 一種帶有底部金屬基座的半導體器件，其特徵在於，包括：一正面覆蓋有頂部塑封層和背面覆蓋有背部金屬層的晶片，並在所述晶片正面設置有多個金屬凸塊，以及頂部塑封層包覆在各金屬凸塊側壁的周圍並使金屬凸塊從頂部塑封層中予以外露；一金屬基座，所述晶片以其背部金屬層粘貼至金屬基座的正面的方式安裝在所述金屬基座上；其中，在金屬基座的背面靠近其周邊處形成有凹陷於其背面的並且豎截面呈臺階狀的一環形凹槽，在該凹槽內填充有一個環形塑封體；一包覆在晶片和頂部塑封層及背部金屬層各自周邊外側的第一側部塑封體。
  15. 如申請專利範圍第14項所述的帶有底部金屬基座的半導體器件，其特徵在於，每個金屬基座周邊外側包覆有一個第二側部塑封體，並且第一、第二側部塑封體和所述底部塑封層是一體化的結構。
  16. 如申請專利範圍第14項所述的帶有底部金屬基座的半導體器件，其特徵在於，每個金屬基座的側面是裸露的，並且第一側部塑封體和環形塑封體被金屬基座隔離開。
TW102116613A 2012-09-01 2013-05-10 帶有底部金屬基座的半導體器件及其製備方法 TWI529893B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/602,144 US8853003B2 (en) 2011-08-09 2012-09-01 Wafer level chip scale package with thick bottom metal exposed and preparation method thereof

Publications (2)

Publication Number Publication Date
TW201411799A TW201411799A (zh) 2014-03-16
TWI529893B true TWI529893B (zh) 2016-04-11

Family

ID=50318551

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102116613A TWI529893B (zh) 2012-09-01 2013-05-10 帶有底部金屬基座的半導體器件及其製備方法
TW102116599A TWI512851B (zh) 2012-09-01 2013-05-10 帶有厚底部基座的晶圓級封裝器件及其製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102116599A TWI512851B (zh) 2012-09-01 2013-05-10 帶有厚底部基座的晶圓級封裝器件及其製備方法

Country Status (2)

Country Link
CN (2) CN103681377B (zh)
TW (2) TWI529893B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757671B (zh) * 2019-01-18 2022-03-11 美商應用材料股份有限公司 用於改進的熱傳遞和溫度均勻性的加熱的基座設計

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
CN105374773A (zh) * 2014-08-25 2016-03-02 万国半导体股份有限公司 Mcsp功率半导体器件及制备方法
TWI567889B (zh) * 2014-08-29 2017-01-21 萬國半導體股份有限公司 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法
CN104766842B (zh) * 2015-03-23 2017-09-08 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN109698181B (zh) * 2015-05-15 2023-08-18 无锡超钰微电子有限公司 芯片封装结构
TWI606555B (zh) 2015-05-15 2017-11-21 尼克森微電子股份有限公司 晶片封裝結構及其製造方法
CN105140211A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种fan-out的封装结构及其封装方法
JP6703826B2 (ja) * 2015-12-02 2020-06-03 日東電工株式会社 フィルム貼り合わせ方法
CN106024646A (zh) * 2016-06-01 2016-10-12 南通富士通微电子股份有限公司 半导体器件的全包覆圆片级封装方法
CN107777657A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
CN106684054A (zh) * 2017-03-10 2017-05-17 中芯长电半导体（江阴）有限公司 一种晶圆片级芯片规模封装结构及其制备方法
CN108962767B (zh) * 2017-05-22 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6890893B2 (ja) * 2017-08-08 2021-06-18 株式会社ディスコ 金属が露出した基板の加工方法
CN108346588B (zh) * 2017-09-30 2020-12-04 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法以及封装结构
CN107910305B (zh) * 2017-12-28 2023-08-29 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法
CN109065519B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装器件
CN109065518B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装阵列
CN109671635B (zh) * 2018-12-26 2023-12-29 合肥矽迈微电子科技有限公司 芯片封装方法及封装体
US11063525B2 (en) 2019-01-07 2021-07-13 Delta Electronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
US11676756B2 (en) 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module
CN111415908B (zh) 2019-01-07 2022-02-22 台达电子企业管理（上海）有限公司 电源模块、芯片嵌入式封装模块及制备方法
CN110797315B (zh) * 2019-11-06 2021-06-11 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件
CN113035793A (zh) * 2019-12-25 2021-06-25 珠海格力电器股份有限公司 芯片的制作方法
CN111162037B (zh) * 2019-12-31 2023-09-26 中芯集成电路（宁波）有限公司 芯片转移到晶圆的方法
CN111816624A (zh) * 2020-07-20 2020-10-23 宁波力源科技有限公司 一种晶圆级芯片封装结构及其封装工艺
CN112331568B (zh) * 2020-11-04 2022-12-23 青岛歌尔微电子研究院有限公司 芯片防溢胶封装方法
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging
TWI784847B (zh) * 2021-12-17 2022-11-21 力成科技股份有限公司 封裝結構及其製造方法
CN114530427A (zh) * 2022-01-12 2022-05-24 广东致能科技有限公司 半导体封装结构及其制备方法、电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2000114426A (ja) * 1998-10-07 2000-04-21 Mitsui High Tec Inc 片面樹脂封止型半導体装置
US6160311A (en) * 1999-06-14 2000-12-12 First International Computer Inc. Enhanced heat dissipating chip scale package method and devices
KR100412133B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
CN100497748C (zh) * 2001-11-13 2009-06-10 Acm研究公司 电解抛光组件以及对导电层执行电解抛光的方法
JP3877150B2 (ja) * 2002-01-28 2007-02-07 日本電気株式会社 ウェーハレベル・チップスケール・パッケージの製造方法
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
TW569376B (en) * 2002-11-28 2004-01-01 Dura Tek Inc Multi(dual)-piece wafer retaining ring and method for fabricating the same
US6862127B1 (en) * 2003-11-01 2005-03-01 Fusao Ishii High performance micromirror arrays and methods of manufacturing the same
US7084494B2 (en) * 2004-06-18 2006-08-01 Texas Instruments Incorporated Semiconductor package having integrated metal parts for thermal enhancement
US20060258276A1 (en) * 2005-05-16 2006-11-16 Chien-Min Sung Superhard cutters and associated methods
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
KR100752713B1 (ko) * 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
KR100769722B1 (ko) * 2006-10-10 2007-10-24 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US20090032871A1 (en) * 2007-08-01 2009-02-05 Louis Vervoort Integrated circuit with interconnected frontside contact and backside contact
JP5414219B2 (ja) * 2008-08-21 2014-02-12 ラピスセミコンダクタ株式会社 ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン
US20100193950A1 (en) * 2009-01-30 2010-08-05 E.I.Du Pont De Nemours And Company Wafer level, chip scale semiconductor device packaging compositions, and methods relating thereto
US8518749B2 (en) * 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
WO2011059205A2 (en) * 2009-11-11 2011-05-19 Lg Innotek Co., Ltd. Lead frame and manufacturing method of the same
US8486757B2 (en) * 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
TW201218468A (en) * 2010-10-26 2012-05-01 Bridge Semiconductor Corp Semiconductor chip assembly with bump/base heat spreader and cavity in bump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757671B (zh) * 2019-01-18 2022-03-11 美商應用材料股份有限公司 用於改進的熱傳遞和溫度均勻性的加熱的基座設計

Also Published As

Publication number Publication date
CN103681377A (zh) 2014-03-26
TWI512851B (zh) 2015-12-11
CN103681377B (zh) 2016-09-14
TW201411743A (zh) 2014-03-16
TW201411799A (zh) 2014-03-16
CN103681535A (zh) 2014-03-26
CN103681535B (zh) 2016-10-19

Similar Documents

Publication Publication Date Title
TWI529893B (zh) 帶有底部金屬基座的半導體器件及其製備方法
US9653383B2 (en) Semiconductor device with thick bottom metal and preparation method thereof
TWI242826B (en) Electrical performance enhanced wafer level chip scale package with ground
TWI415202B (zh) 封裝結構之製造方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
WO2017024892A1 (zh) 埋入硅基板扇出型封装结构及其制造方法
CN104124176B (zh) 制备应用在倒装安装工艺上的半导体器件的方法
US9202753B2 (en) Semiconductor devices and methods of producing these
US8236613B2 (en) Wafer level chip scale package method using clip array
US9852995B1 (en) Semiconductor device
WO2018196630A1 (zh) 传感器封装结构的制备方法和传感器封装结构
TWI447798B (zh) 一種在晶圓級封裝的模封程序中避免晶圓破損的方法
TWI434376B (zh) 導線架及其製造方法，暨半導體裝置
CN106024749A (zh) 具有柱和凸块结构的半导体封装体
TWI518809B (zh) 製備應用在倒裝安裝工藝上的半導體器件的方法
TWI536507B (zh) 超薄半導體器件及製備方法
TWI556364B (zh) 晶片封裝結構及其製作方法
TWI466199B (zh) 具有晶圓尺寸貼片的封裝方法
TWI456670B (zh) 晶片外露的半導體裝置及其生產方法
TWI557813B (zh) 超薄芯片的雙面暴露封裝結構及其製造方法
TWI529894B (zh) 功率半導體器件及製備方法
CN115472640B (zh) 一种图像传感器的封装结构和方法
KR100680910B1 (ko) 반도체 패키지 및 그 제작방법
CN115497836A (zh) 半导体封装方法、封装结构及半导体封装用支撑片
TWI657544B (zh) 晶圓級晶片尺寸封裝結構及其製備方法