CN107777657A - 一种mems器件及其制备方法和电子装置 - Google Patents

一种mems器件及其制备方法和电子装置 Download PDF

Info

Publication number
CN107777657A
CN107777657A CN201610726709.9A CN201610726709A CN107777657A CN 107777657 A CN107777657 A CN 107777657A CN 201610726709 A CN201610726709 A CN 201610726709A CN 107777657 A CN107777657 A CN 107777657A
Authority
CN
China
Prior art keywords
wafer
cutting
mems
groove
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610726709.9A
Other languages
English (en)
Inventor
郑超
张斌
王伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610726709.9A priority Critical patent/CN107777657A/zh
Publication of CN107777657A publication Critical patent/CN107777657A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00873—Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0016—Protection against shocks or vibrations, e.g. vibration damping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种MEMS器件及其制备方法和电子装置。所述方法包括：提供第一晶圆和第二晶圆并将所述第一晶圆与所述第二晶圆相接合；图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽，进而在所述边缘和/或所述切割道中形成切割引导线；沿所述切割引导线切割所述第一晶圆和所述第二晶圆。本发明的优点在于：(1)通过所述方法可以很好地避免刀片被破损，由于所述凹槽的设置可以使晶圆切割更加容易，而且可以避免切割道损坏。(2)提高了产品的良率。

Description

一种MEMS器件及其制备方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种MEMS器件及其制备方法和电子装置。
背景技术
随着半导体技术的不断发展，在传感器(motion sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
其中，MEMS传感器广泛应用于汽车电子：如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器；消费电子：如胎压计、血压计、橱用秤、健康秤，洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器，空调压力传感器，洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器；工业电子：如数字压力表、数字流量表、工业配料称重等。
在MEMS器件制备过程中，有些产品是由两片晶圆键合(Bonding)之后，继续进行后续的工艺。例如在MEMS领域中，有一部分产品需要键合(Bonding)后进行切割(Dicing)，由于两片晶圆(Wafer)在键合之后的厚度、坚硬度比普通晶圆更高，所以对刀片(Blade)所带来的压力和风险更大。其中，在刀片破损瞬间会导致晶圆受到损伤。
因此，为解决现有技术中的上述技术问题，有必要提出一种新的MEMS器件及其制备方法和电子装置。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例提供了一种MEMS器件的制备方法，所述方法包括：
提供第一晶圆和第二晶圆并将所述第一晶圆与所述第二晶圆相接合；
图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽，进而在所述边缘和/或所述切割道中形成切割引导线；
沿所述切割引导线切割所述第一晶圆和所述第二晶圆。
可选地，所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。
可选地，所述凹槽的深度为15um～30um。
可选地，在形成所述切割引导线之前还进一步包括图案化所述第一晶圆的步骤，以在所述第一晶圆中形成目标图案。
可选地，在切割所述第一晶圆和所述第二晶圆之前还进一步包括减薄所述第二晶圆的步骤。
可选地，通过深反应离子刻蚀方法形成所述凹槽。
本发明还提供了一种MEMS器件，所述MEMS器件包括：
第一晶圆；
第二晶圆，与所述第一晶圆相接合；
其中，在所述第一晶圆的边缘和/或切割道中设置有切割引导线，所述切割引导线包括相互间隔的若干凹槽。
可选地，所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。
可选地，所述凹槽的深度为15um～30um。
本发明还提供了一种电子装置，包括上述的MEMS器件。
为了解决目前工艺中存在的问题，本发明提供了一种制备MEMS器件的方法，所述方法在所述第一晶圆与所述第二晶圆相接合之后，图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽，进而形成切割引导线；以所述凹槽为引导线切割所述第一晶圆和所述第二晶圆。其中所述凹槽作为切割时的引导线可以避免切割中刀片的破碎，同时可以提高所述晶圆中MEMS器件的性能和良率。
本发明的优点在于：
(1)通过所述方法可以很好地避免所述刀片的破损，由于所述凹槽的设置可以使晶圆切割更加容易，而且可以避免切割道损坏。
(2)提高了产品的良率。
本发明的MEMS器件，由于采用了上述制备方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的另一个实施例的一种MEMS器件的制备方法的示意性流程图；
图2A-图2E为本发明的一实施例中的一种MEMS器件的制备方法的相关步骤形成的结构的剖视图；
图3为本发明的一实施例中的切割道和凹槽的结构示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明为了解决目前工艺存在的问题，提供了一种MEMS器件的制备方法，包括：
提供第一晶圆和第二晶圆并将所述第一晶圆与所述第二晶圆相接合；
图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽，进而在所述边缘和/或所述切割道中形成切割引导线；
沿所述切割引导线切割所述第一晶圆和所述第二晶圆。
其中，所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。
其中，所述切割道纵横交错的设置于所述第一晶圆中，在所述横向和纵向的所述切割道中连续的设置所述凹槽，以使所述凹槽布满整个所述切割道，进而形成引导切割的切割引导线。
其中，所述凹槽的深度为15um～30um，所述凹槽的深度远小于所述第一晶圆中图案的深度。
为了解决目前工艺中存在的问题，本发明提供了一种制备MEMS器件的方法，所述方法在将所述第一晶圆与所述第二晶圆相接合之后，图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽；以所述凹槽为引导线切割所述第一晶圆和所述第二晶圆。其中所述凹槽作为切割时的引导线可以避免切割中刀片的破碎，同时可以提高所述晶圆中MEMS器件的性能和良率。
本发明的优点在于：
(1)通过所述方法可以很好地避免所述刀片的破损，由于所述凹槽的设置可以使晶圆切割更加容易，而且可以避免切割道损坏。
(2)提高了产品的良率。
本发明的MEMS器件，由于采用了上述制备方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
实施例一
下面，参照附图来描述本发明实施例提出的MEMS器件的制备方法一个示例性方法的详细步骤。其中，图1为本发明的另一个实施例的一种MEMS器件的制备方法的示意性流程图；图2A-图2E为本发明的一实施例中的一种MEMS器件的制备方法的相关步骤形成的结构的剖视图。
如图1所示，本发明的另一个实施例的一种MEMS器件的制备方法具体地包括：
步骤S1：提供第一晶圆和第二晶圆并将所述第一晶圆与所述第二晶圆相接合；
步骤S2：图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽，作为切割引导线；
步骤S3：沿所述切割引导线切割所述第一晶圆和所述第二晶圆。
本实施例的MEMS器件的制备方法，具体包括如下步骤：
执行步骤一，提供第一晶圆201和第二晶圆202并将所述第一晶圆201与所述第二晶圆202相接合。
具体地，如图2A所示，其中所述第一晶圆201至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以被定义有源区。
所述第一晶圆201具有相对设置的第一表面和第二表面，例如所述第一表面为正面，所述第二表面为背面，或者所述第一表面为背面，所述第二表面为正面。
下面，以所述第一表面为正面，所述第二表面为背面进行所述描述。
将所述第二晶圆与所述第一晶圆接合为一体。
具体地，如图2A所示，所述第二晶圆202可以选用本领域的常规材料，例如可以选用硅等。
其中，所述第二晶圆202具有较大的厚度。
可选地，所述键合方法可以选用共晶结合方法、等离子激活扩散熔合方法或者热键合方法键合，以形成一体的结构。
在所述接合之前，还可以包括对所述第一晶圆201进行预清洗的步骤，以提高所述第一晶圆201的接合性能。具体地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述第一晶圆201的表面进行预清洗，其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
另外，在执行完清洗步骤之后，所述方法还进一步包括将所述第一晶圆201进行干燥处理的步骤。
可选地，选用异丙醇(IPA)对所述第一晶圆201进行干燥。
具体地，将所述第一晶圆的背面与所述第二晶圆相接合，如图2A所示。
执行步骤二，图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽，进而在所述边缘和/或切割道中形成切割引导线。
具体地，如图2C所示，在该步骤中在所述第一晶圆201的正面形成各种图案，例如可以形成空腔，具体地形成方法包括但并不局限于：图案化所述第一晶圆，以在所述第一晶圆中形成所述空腔。
具体地，例如在所述第一晶圆201上形成图案化的光刻胶层，以所述光刻胶层为掩膜蚀刻所述第一晶圆201，以在所述第一晶圆上形成目标图案，例如各种空腔，如图2B所示。
其中，所述空腔的深度并不局限于某一数值范围。
其中，在所述第一晶圆中形成有切割道，其中所述切割道纵横交错的形成于所述第一晶圆的正面。
可选地，在该步骤中在所述第一晶圆201上形成所述切割道的方法包括：
在所述第一晶圆201上形成图案化的掩膜层，例如光刻胶层；
以所述掩膜层为掩膜选用深反应离子刻蚀的方法蚀刻所述第二一晶圆201，以形成所述切割道。
然后在所述第一晶圆的正面形成凹槽，其中，所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。
其中，在所述横向和纵向的所述切割道中连续的设置所述凹槽，以使所述凹槽布满整个所述切割道，进而形成横向和纵向的引导切割的切割引导线。
其中，所述凹槽的深度为15um～30um，所述凹槽的深度远小于所述第一晶圆中图案的深度。
形成所述凹槽的方法包括：在所述第一晶圆上形成掩膜叠层，其中，所述掩膜叠层包括三层，例如包括堆叠的有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)和光刻胶层。
然后曝光显影所述光刻胶层，所述光刻胶层上的图案定义了所要形成凹槽的图形，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层，以在所述掩膜叠层中形成凹槽。
选用深反应离子刻蚀(DRIE)的方法蚀刻所述第一晶圆，在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，功率为600W，频率13.5MHz，直流偏压可以在-500V-1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光刻胶选择比。
所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
执行步骤三，将所述第二晶圆202打薄，以减小所述第二晶圆的厚度。
具体地，如图2D所示，在该步骤中通过研磨减薄的方法打薄所述第二晶圆，其中所述研磨减薄的参数可以选用本领域中常用的各种参数，并不局限于某一数值范围，在此不再赘述。
执行步骤四，切割所述第一晶圆和所述第二晶圆。
具体地，如图2E和图3所示，所述切割方法可以采用物理切割或者激光切割。
可选地，在所述切割之前还进一步包括对所述第二晶圆进行计算的步骤。
在切割中以所述凹槽为引导线切割所述第一晶圆和所述第二晶圆。其中所述凹槽作为切割时的引导线可以避免切割中刀片的破碎，同时可以提高所述晶圆中MEMS器件的性能和良率。
至此，完成了本发明实施例的MEMS器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制作方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
为了解决目前工艺中存在的问题，本发明提供了一种制备MEMS器件的方法，所述方法在将所述第一晶圆与所述第二晶圆相接合之后，图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽；以所述凹槽为切割引导线切割所述第一晶圆和所述第二晶圆。其中所述凹槽作为切割引导线可以避免切割中刀片的破碎，同时可以提高所述晶圆中MEMS器件的性能和良率。
本发明的优点在于：
(1)通过所述方法可以很好地避免所述刀片的破损，由于所述凹槽的设置可以使晶圆切割更加容易，而且可以避免切割道损坏。
(2)提高了产品的良率。
实施例二
本发明实施例提供一种MEMS器件，其采用前述实施例一中的制备方法制备获得。
所述MEMS器件包括：
第一晶圆；
第二晶圆，与所述第一晶圆相接合；
其中，在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽。
所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。
所述凹槽的深度为15um～30um。
其中所述第一晶圆201至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以被定义有源区。
所述第一晶圆201具有相对设置的第一表面和第二表面，例如所述第一表面为正面，所述第二表面为背面，或者所述第一表面为背面，所述第二表面为正面。
所述第二晶圆与所述第一晶圆接合为一体。
具体地，如图2A所示，所述第二晶圆202可以选用本领域的常规材料，例如可以选用硅等。
其中，所述第二晶圆202具有较大的厚度。
可选地，所述键合方法可以选用共晶结合方法、等离子激活扩散熔合方法或者热键合方法键合，以形成一体的结构。
在所述接合之前，还可以包括对所述第一晶圆201进行预清洗，以提高所述第一晶圆201的接合性能。具体地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述第一晶圆201的表面进行预清洗，其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
另外，在执行完清洗步骤之后，所述方法还进一步包括将所述第一晶圆201进行干燥处理的步骤。
可选地，选用异丙醇(IPA)对所述第一晶圆201进行干燥。
具体地，将所述第一晶圆的背面与所述第二晶圆相接合，如图2A所示。
在所述第一晶圆的边缘和/或切割道中间隔地形成有若干凹槽。
其中在所述第一晶圆201的正面形成有各种图案，例如可以形成空腔，具体地形成方法包括但并不局限于：图案化所述第一晶圆，以在所述第一晶圆中形成所述空腔。
其中，在所述第一晶圆中形成有切割道，其中所述切割道纵横交错的形成所述第一晶圆的正面。
然后在所述第一晶圆的正面形成凹槽，其中，所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。
其中，在所述横向和纵向的所述切割道中连续的设置所述凹槽，以使所述凹槽布满整个所述切割道，进而形成引导切割的引导线。
其中，所述凹槽的深度为15um～30um，所述凹槽的深度远小于所述第一晶圆中图案的深度。
形成所述凹槽的方法包括：在所述第一晶圆上形成掩膜叠层，其中，所述掩膜叠层包括三层，例如包括堆叠的有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)和光刻胶层。
然后曝光显影所述光刻胶层，所述光刻胶层上的图案定义了所要形成凹槽的图形，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层，以在所述掩膜叠层中形成凹槽。
选用深反应离子刻蚀(DRIE)的方法蚀刻所述第一晶圆，在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，功率为600W，频率13.5MHz，直流偏压可以在-500V-1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光刻胶选择比。
所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
为了解决目前工艺中存在的问题，本发明提供了一种制备MEMS器件，所述MEMS器件的制备方法中在所述第一晶圆与所述第二晶圆相接合之后，图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽；以所述凹槽为引导线切割所述第一晶圆和所述第二晶圆。其中所述凹槽作为切割时的引导线可以避免切割中刀片的破碎，同时可以提高所述晶圆中MEMS器件的性能和良率。
本发明的优点在于：
(1)通过所述方法可以很好地避免所述刀片的破损，由于所述凹槽的设置可以使晶圆切割更加容易，而且可以避免切割道损坏。
(2)提高了产品的良率。
本发明的MEMS器件，由于采用了上述制备方法，因而同样具有上述优点。
实施例三
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的MEMS器件。其中，所述MEMS器件包括根据实施例一所述的MEMS器件的制备方法制备的MEMS器件，或包括实施例二所述的MEMS器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述MEMS器件的中间产品，例如：具有该集成电路的手机主板等。
其中，图4示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
其中所述移动电话手机包括前述的MEMS器件，或根据实施例一所述的MEMS器件的制备方法所制得的MEMS器件，所述MEMS器件包括：所述MEMS器件包括：第一晶圆；第二晶圆，与所述第一晶圆相接合；其中，在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽。所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。所述凹槽的深度为15um～30um。其中所述凹槽作为切割时的引导线可以避免切割中刀片的破碎，同时可以提高所述晶圆中MEMS器件的性能和良率。
本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种MEMS器件的制备方法，其特征在于，所述方法包括：
提供第一晶圆和第二晶圆并将所述第一晶圆与所述第二晶圆相接合；
图案化所述第一晶圆，以在所述第一晶圆的边缘和/或切割道中间隔地形成若干凹槽，作为切割引导线；
沿所述切割引导线切割所述第一晶圆和所述第二晶圆。
2.根据权利要求1所述的方法，其特征在于，所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。
3.根据权利要求1所述的方法，其特征在于，所述凹槽的深度为15um～30um。
4.根据权利要求1所述的方法，其特征在于，在形成所述切割引导线之前还进一步包括图案化所述第一晶圆的步骤，以在所述第一晶圆中形成目标图案。
5.根据权利要求1所述的方法，其特征在于，在切割所述第一晶圆和所述第二晶圆之前还进一步包括减薄所述第二晶圆的步骤。
6.根据权利要求1所述的方法，其特征在于，通过深反应离子刻蚀方法形成所述凹槽。
7.一种MEMS器件，其特征在于，所述MEMS器件包括：
第一晶圆；
第二晶圆，与所述第一晶圆相接合；
其中，在所述第一晶圆的边缘和/或切割道中设置有切割引导线，所述切割引导线包括相互间隔的若干凹槽。
8.根据权利要求7所述的MEMS器件，其特征在于，所述凹槽连续的设置于整个所述切割道中和/或整个所述第一晶圆的边缘。
9.根据权利要求7所述的MEMS器件，其特征在于，所述凹槽的深度为15um～30um。
10.一种电子装置，包括权利要求7至9之一所述的MEMS器件。
CN201610726709.9A 2016-08-25 2016-08-25 一种mems器件及其制备方法和电子装置 Pending CN107777657A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610726709.9A CN107777657A (zh) 2016-08-25 2016-08-25 一种mems器件及其制备方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610726709.9A CN107777657A (zh) 2016-08-25 2016-08-25 一种mems器件及其制备方法和电子装置

Publications (1)

Publication Number Publication Date
CN107777657A true CN107777657A (zh) 2018-03-09

Family

ID=61438635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610726709.9A Pending CN107777657A (zh) 2016-08-25 2016-08-25 一种mems器件及其制备方法和电子装置

Country Status (1)

Country Link
CN (1) CN107777657A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979879A (zh) * 2019-03-29 2019-07-05 长江存储科技有限责任公司 半导体芯片制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521513B1 (en) * 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
CN1716579A (zh) * 2004-06-30 2006-01-04 株式会社藤仓 半导体封装及其制造方法
CN101192549A (zh) * 2006-11-29 2008-06-04 日月光半导体制造股份有限公司 晶片级芯片封装工艺
US20110233706A1 (en) * 2010-03-23 2011-09-29 Samsung Electronics Co., Ltd. Method For Wafer Level Package and Semiconductor Device Fabricated Using The Same
JP4905432B2 (ja) * 2008-10-14 2012-03-28 株式会社デンソー 半導体装置
CN102684630A (zh) * 2011-03-07 2012-09-19 精工电子有限公司 圆片及封装件制品的制造方法
CN103681535A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
CN104272478A (zh) * 2012-04-09 2015-01-07 克里公司 在单个载体管芯上的多个发光二极管(led)的晶圆级封装
CN104380465A (zh) * 2012-05-30 2015-02-25 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法
CN105329843A (zh) * 2014-07-21 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521513B1 (en) * 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
CN1716579A (zh) * 2004-06-30 2006-01-04 株式会社藤仓 半导体封装及其制造方法
CN101192549A (zh) * 2006-11-29 2008-06-04 日月光半导体制造股份有限公司 晶片级芯片封装工艺
JP4905432B2 (ja) * 2008-10-14 2012-03-28 株式会社デンソー 半導体装置
US20110233706A1 (en) * 2010-03-23 2011-09-29 Samsung Electronics Co., Ltd. Method For Wafer Level Package and Semiconductor Device Fabricated Using The Same
CN102684630A (zh) * 2011-03-07 2012-09-19 精工电子有限公司 圆片及封装件制品的制造方法
CN104272478A (zh) * 2012-04-09 2015-01-07 克里公司 在单个载体管芯上的多个发光二极管(led)的晶圆级封装
CN104380465A (zh) * 2012-05-30 2015-02-25 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法
CN103681535A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
CN105329843A (zh) * 2014-07-21 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979879A (zh) * 2019-03-29 2019-07-05 长江存储科技有限责任公司 半导体芯片制造方法
CN109979879B (zh) * 2019-03-29 2022-02-25 长江存储科技有限责任公司 半导体芯片制造方法

Similar Documents

Publication Publication Date Title
CN107304038B (zh) 一种mems器件及其制备方法、电子装置
CN108117042A (zh) 一种半导体器件及制备方法、电子装置
CN105084294A (zh) 一种mems器件及其制备方法、电子装置
CN107777657A (zh) 一种mems器件及其制备方法和电子装置
CN108573881A (zh) 一种半导体器件及其制造方法和电子装置
CN105984839B (zh) 一种mems器件及其制备方法、电子装置
CN106185788B (zh) 一种mems器件及其制备方法、电子装置
CN106032264B (zh) 一种cmems器件及其制备方法、电子装置
CN106032267B (zh) 一种mems器件及其制作方法和电子装置
CN106328546B (zh) 一种半导体器件及其制造方法、电子装置
CN106586946A (zh) 一种mems器件及其制备方法、电子装置
CN105236347B (zh) 一种半导体器件及其制作方法和电子装置
CN107619019A (zh) 一种mems器件及其制造方法和电子装置
CN107777655A (zh) 一种mems器件及其制备方法和电子装置
CN106185785B (zh) 一种mems器件及其制备方法、电子装置
CN107857232A (zh) 一种mems器件及其制备方法和电子装置
CN104681562B (zh) 一种集成电路及其制造方法和电子装置
CN106348245B (zh) 一种mems器件及其制备方法、电子装置
CN105448650A (zh) 一种半导体器件及其制备方法、电子装置
CN105984838A (zh) 一种mems器件及其制备方法、电子装置
CN107857233A (zh) 一种mems器件及其制备方法和电子装置
CN108022932A (zh) 一种半导体器件及其制作方法、电子装置
CN106716620A (zh) 具有soi晶片中的多个有效层的半导体结构
CN105984832B (zh) 一种mems器件及其制备方法、电子装置
CN106206411A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180309