CN1716579A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN1716579A
CN1716579A CNA2005100802253A CN200510080225A CN1716579A CN 1716579 A CN1716579 A CN 1716579A CN A2005100802253 A CNA2005100802253 A CN A2005100802253A CN 200510080225 A CN200510080225 A CN 200510080225A CN 1716579 A CN1716579 A CN 1716579A
Authority
CN
China
Prior art keywords
dielectric film
substrate
semiconductor
hole
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100802253A
Other languages
English (en)
Other versions
CN100483693C (zh
Inventor
冨田道和
末益龙夫
平船沙亚卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN1716579A publication Critical patent/CN1716579A/zh
Application granted granted Critical
Publication of CN100483693C publication Critical patent/CN100483693C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种半导体封装，包括：第一衬底，其包括：半导体基底材料，其具有第一侧面和第二侧面；功能元件，其提供在半导体基底材料的第一侧面上；第一导线；引脚，其通过第一导线与功能元件电连接；贯通孔互连，其与引脚电连接，并提供在从半导体基底材料的第一侧面穿透该半导体基底材料到其第二侧面所限定的孔中，所述的贯通孔互连包括第一绝缘膜和在第一绝缘膜上形成的第一导电材料；和密封材料，其提供来包围功能元件；第二衬底，其通过密封材料与第一衬底的第一侧面粘合。

Description

半导体封装及其制造方法
交叉引用相关申请
本申请基于并且要求享有2004年6月30日提交日本专利局的日本专利申请No.2004-194663的优先权，其公开内容通过引用完整并入本文。
发明领域
本发明涉及用于半导体封装的封装结构及其制造方法，所述的半导体封装具有功能元件和连接前侧与背侧的贯通孔互连。
发明背景
在封装功能元件如半导体光接收传感器的相关技术中，功能元件通常包含在由陶瓷或树脂制成的密封容器(sealing container)中，然后加以密封。图5中示出该相关技术的一个实例(例如参见日本未审查的专利申请，首次公开No.2001-351997)。
图5所示的半导体封装40包括半导体衬底41、贯通孔互连45b、密封材料47和光学透明保护膜46。包括微透镜44b的光接收元件44a提供在半导体衬底41上，用于增强光收集效率，并通过导线44c和贯通孔互连45b电连接至半导体封装40的外部。
使用胶粘剂将光学透明保护元件46，如玻璃板，通过密封材料47粘合到半导体衬底41上，同时与光接收传感器44a与微透镜44b保持一定距离，从而使保护元件46不与光接收传感器44a及微透镜44b相接触。密封材料47在涂覆后固化，从而使密封材料47连续包围光接收传感器44a，同时不覆盖光接收传感器44a，并且保护元件46不与光接收传感器44a及微透镜44b相接触。这种密封材料47将光学透明保护元件46固定在半导体衬底41上，以机械保护上述的光接收传感器44a及微透镜44b。同时，其功能为保护光接收传感器44a及微透镜44b免受周围环境影响的屏障。
下面将描述制造这种半导体封装的步骤。
首先，使用常用的半导体制造技术在半导体衬底41上制造光接收传感器44a、光接收传感器44a的驱动电路(未示出)、用于处理输出的电路(未示出)、导线电路44c等。
接着，采用各向异性蚀刻等在半导体衬底41上与导线电路对应的部分中限定非穿透的沟道，在沟道内侧沉积绝缘层(未示出)和贯通孔互连45b，所述的贯通孔互连45b由与导线电路部分44c连接的导电层制成。
然后，使用合适的方法如丝网印刷或滴胶法(dispensing method)等将密封材料47配置在半导体衬底的一个表面上，从而使密封材料47连续包围光接收传感器44a，而不覆盖光接收传感器44a。
接着，将具有与半导体衬底的二维尺寸基本相同的光学透明保护元件46粘合至密封材料47，并且通过应用热或紫外光等使密封材料47固化。
然后，对半导体衬底41的背侧进行蚀刻，直到之前已经形成的贯通孔互连45b得以暴露。
最后，通过将半导体衬底41切片成预定的尺寸，得到多个半导体封装40。
在所获得的半导体封装的侧表面上，暴露出将半导体衬底41和光学透明保护元件46粘合在一起的密封材料47。合成树脂通常被用作密封材料47，一些合成树脂未必表现出足够的密封特性、耐潮性、耐化学品能力或其他特性。因此，难以获得稳定运作且具有长寿命的半导体元件。
发明内容
本发明的一个目的是提供表现出优异的密封特性、耐潮性或耐化学品能力的半导体封装，以保证元件的稳定运作和长寿命。
本发明的另一个目的是提供制造具有良好密封特性、耐潮性或耐化学品能力的半导体封装而基本不增加额外步骤的方法。
为了解决上述问题，根据本发明的半导体封装是下述的半导体封装，包括：第一衬底，其包括：具有第一侧面和第二侧面的半导体基底材料；功能元件，其提供在半导体基底材料的第一侧面上；第一导线；引脚，其通过第一导线与功能元件电连接；贯通孔互连，其电连接至引脚并被提供在从半导体基底材料的第一侧面穿透该半导体基底材料至其第二侧面所限定的孔中，所述的贯通孔互连包括第一绝缘膜和在第一绝缘膜上形成的第一导电材料；和密封材料，其围绕功能元件提供；第二衬底，其通过密封材料与第一衬底的第一侧面粘合，其中所述第一绝缘膜包括提供在半导体基底材料的第二侧面上的第二绝缘膜、提供在半导体基底材料的外侧表面的第三绝缘膜、和提供在密封材料的外侧表面的第四绝缘膜。
由于具有这种结构的半导体封装被具有优异屏蔽特性的绝缘材料覆盖，没有密封材料暴露在封装的侧表面上，该半导体封装表现出增强的密封特性、耐潮性、耐化学品能力等。
此外，根据本发明的半导体封装，第一绝缘膜、第二绝缘膜、第三绝缘膜和第四绝缘膜可以形成为单一膜。
此外，封装的绝缘膜的外侧表面还可以包覆导电材料。
而且，将绝缘膜形成为单一膜是有利的，这是因为其绝缘特性可以增强。此外，通过用导电材料包覆侧面，可以进一步增强密封特性、耐潮性、耐化学品能力等。
制造半导体封装的一种方法包括：使用密封材料将包括功能元件、第一导线和半导体基底材料第一侧面上方的引脚的第一衬底和第二衬底粘合在一起，以便使功能元件位于其中间；在半导体基底材料的第二侧面上形成具有预定图案的掩膜；通过掩膜在与引脚相对应的位置上对半导体基底材料进行蚀刻，以限定到达引脚的孔，并限定到达包围功能元件、第一导线和引脚的密封材料的沟道；蚀刻在沟道底部的密封材料以暴露第二衬底；在孔和沟道的内侧形成绝缘膜；通过蚀刻除去提供在孔底部的绝缘膜；在孔中填充第一导电材料，以形成贯通孔互连；以及沿贯通孔的内壁切割第一衬底和第二衬底。
使用这种制造方法，由于可以在贯通孔互连形成步骤中形成绝缘材料层，因此可以使工艺步骤数目的增加最小化。此外，该制造方法可以提供具有优异密封特性、耐潮性或耐化学品能力的半导体封装。制造半导体封装的另一种方法包括：使用密封材料将包括功能元件、第一导线和半导体材料第一侧面上的引脚的第一衬底和第二衬底粘合在一起，从而使功能元件位于其中间；在半导体基底材料的第二侧面上形成具有预定图案的掩膜；通过掩膜在与引脚相对应的位置上对半导体基底材料进行蚀刻，以限定到达引脚的孔，并限定到达包围功能元件、第一导线和引脚的密封材料的沟道；蚀刻在沟道底部的密封材料以暴露第二衬底；在孔和沟道的内侧形成绝缘膜；通过蚀刻除去提供在孔底部的绝缘膜；在孔中填充第一导电材料，以形成贯通孔互连，并在沟道中填充第一导电材料；和切割第一衬底、第二衬底和形成在沟道中的第一导电材料。
使用这些制造方法，由于可以在贯通孔互连形成步骤中形成绝缘材料层和导电材料层，因此可以使工艺步骤数目的增加最小化。此外，该制造方法可以提供具有优异密封特性、耐潮性或耐化学品能力的半导体封装。
根据本发明的半导体封装，当半导体封装的侧面被绝缘膜和/或导电材料所覆盖时，可以获得具有优异封装特性、耐潮性或耐化学品能力的半导体封装，而与所用的密封材料无关。这样，封装的元件可以稳定运行，其寿命得以延长。
此外，制造本发明半导体封装的方法相当有用，因为可以在贯通孔互连形成步骤中形成绝缘材料层和导电材料层，可以使工艺步骤数目的增加最小化。此外，该制造方法可以提供具有优异特性的半导体封装。
附图说明
通过参照附图详细描述本发明示例性实施方案，本发明的上述和其它目的、特征和优点将变得更加明显。
图1是根据本发明第一方面的半导体封装的第一实施方案的截面图；
图2是根据本发明第一方面的半导体封装的第二实施方案的截面图；
图3A-3D是说明根据本发明的半导体封装制造方法的步骤的截面图；
图4A-4D是说明图3A-3D步骤之后步骤的截面图；
图5是说明传统半导体封装的截面图。
具体实施方式
以下将参照附图来描述本发明的示例性实施方案。所述示例性实施方案是用来帮助理解本发明，而非试图以任何方式来限制本发明的范围。
第一实施方案
图1是根据本发明的一个示例性实施方案的半导体封装的第一实施方案的截面图。根据本实施方案的半导体封装1包括其上形成功能元件12的第一衬底10和作为盖衬底的第二衬底20，并且第一衬底10和第二衬底20通过密封材料30粘合。
第一衬底10包括半导体衬底11。功能元件12和与之连接的第一导线13及引脚14被提供在半导体衬底11的一个侧面上，贯通孔互连15电连接半导体衬底11的另一侧和引脚14。通过在穿透半导体衬底11的微孔(孔)16内侧经过绝缘膜A 17a填充第一导电材料18，形成贯通孔互连15。
在该实施方案中，绝缘膜A 17a和形成在半导体衬底11的另一侧的绝缘膜B17b、形成在半导体衬底11的侧面上的绝缘膜C 17c以及形成在半导体封装1的密封材料30的侧面上的绝缘膜D 17d一起形成为单一膜。
绝缘膜17可以不形成为单一膜。例如，绝缘膜17 A17a、绝缘膜C 17c和绝缘膜D 17d可以形成由等离子体CVD形成的氮化物膜，绝缘膜B 17b可以形成由热氧化法形成的氧化物膜。
作为替代方案，当绝缘膜17形成通过等离子体CVD形成氮化物膜或氧化物膜时，可以在蚀刻步骤中除去与绝缘膜B 17b相对应的氧化物膜部分，在所述的蚀刻步骤中，通过RIE(反应离子蚀刻)过蚀刻膜来除去微孔底部的绝缘膜，留下绝缘膜17A 17a、绝缘膜C 17c和绝缘膜D 17d。然后可使用合成树脂如聚酰胺树脂或聚酰亚胺树脂来形成绝缘膜B 17b。
换言之，在本发明的半导体封装中，图1所示的绝缘膜17 A17a、绝缘膜B 17b、绝缘膜C 17c和绝缘膜D 17d可以提供为单一膜或分立膜。
由于在本发明的半导体封装1的外侧区域中，贯通孔互连15的侧面和底面都被绝缘膜17覆盖(除了第二衬底20的前表面和贯通孔互连15的顶部之外)，因此半导体封装具有优异的密封特性、耐潮性或耐化学品能力。另外，由于密封材料30被绝缘膜17d覆盖，因而空气中的潮气不能透过粘合区。这样，由于功能元件被充分保护，因而功能元件可以稳定运行，其寿命明显延长。
第二实施方案
图2是根据本发明第二示例性实施方案的半导体封装2的第一实施方案的截面图。根据该实施方案的半导体封装2具有与第一实施方案的半导体封装1类似的内部结构。换言之，半导体封装2包括其上形成功能元件12的第一衬底10和作为盖衬底的第二衬底20，并且第一衬底10和第二衬底20通过密封材料30粘合。第一衬底10包括半导体衬底11。功能元件12和与之相连的第一导线13和引脚14被提供在半导体衬底11的一个侧面上，并且贯通孔互连15电连接至半导体衬底11的另一侧及引脚14。通过在穿透半导体衬底11的微孔16内侧经过绝缘膜A 17a填充第一导电材料18，形成贯通孔互连15。绝缘膜A 17a和形成在半导体衬底11的另一侧的绝缘膜B17b、形成在半导体衬底11的侧面上的绝缘膜C 17c以及形成在半导体封装2的密封材料30的侧面上的绝缘膜D 17d形成为单一膜。
在根据第二实施方案的半导体封装2中，形成在半导体衬底11的侧面上的绝缘膜C 17c和形成在密封材料30的侧面上的绝缘膜D 17d的表面被第二半导体材料19覆盖。在该实施方案中，出于半导体封装的侧面包覆有两层膜：绝缘膜和导电膜，因此进一步增强了密封特性。这样，由于功能元件被充分保护，因而功能元件可以稳定运行，其寿命明显延长。
下面将参照附图描述制造这些半导体封装的方法的一个实施例。
图3A-图4D是示出根据本发明的半导体封装制造方法的步骤的截面图。
首先，使用通用的半导体制造工艺，通过在半导体衬底11上形成所需的功能元件12如光学器件、第一导线13和用于连接的引脚14来提供第一衬底10。
具有优异导电性的材料，例如铝(Al)、铜(Cu)、铝-硅(Al-Si)合金和铝-硅-铜(Al-Si-Cu)合金可被用于第一导线13和引脚14。但是，这些材料易于氧化。
接着，如图3A所示，使用密封材料30将具有功能元件12的第一衬底10和作为盖元件的第二衬底20粘合在一起。粘合时，功能元件12被第二衬底20覆盖，从而使第二衬底20不与功能元件12接触。对于第二衬底20，可以使用半导体衬底，如硅衬底。密封材料30的例子包括光敏性或非光敏性液体类型树脂(UV固化树脂、可见光固化树脂、红外光固化树脂、热固化树脂等)，或干膜。树脂的例子包括环氧树脂、有机硅树脂、丙烯酸树脂、聚酰亚胺树脂等，可以根据半导体封装所要使用的环境选择任意合适的树脂。
为了形成密封材料30层，例如，可以使用印刷方法将液体类型树脂涂覆到预定的位置上。作为替代方案，可以涂覆干膜，随后使用光刻技术进行图案化，使膜保留在预定的位置上。
然后，如图3B所示，在半导体衬底11的另一侧形成掩膜5。对于掩膜5，举例来说，可以使用UV-固化树脂或聚酰亚胺基光敏树脂等，并且使用光刻法将开口5a和5b限定在预定位置上。形成开口5a来限定用于形成导线结构的微孔16，例如将其在与引脚14相对应的位置上形成为小的圆孔。相反，形成开口5b来形成用于保护功能元件12的结构，将其形成以使其包围功能元件12、第一导线13和引脚14，其中功能元件12位于中央。
然后，如图3C所示，例如通过反应离子蚀刻(例如，深反应离子蚀刻：DRIE)方法等，经由掩膜5蚀刻半导体衬底11的开口5a和5b部位的部分，来限定微孔16和沟道7。DRIE方法能够高精确度地形成孔。在DRIE方法中，可以使用六氟化硫(SF6)作为蚀刻气体替代性地进行高密度等离子体蚀刻和在侧壁上沉积钝化膜(Bosch工艺)来对硅衬底进行深蚀刻。虽然在附图中没有示出，但是限定沟道应使其包围功能元件12。此后，必要的话除去掩膜5。
微孔16的形状没有具体限制，可以是任意形状，前提是确保与引脚14之间的足够接触面积，它们可以是椭圆形、矩形、三角形或正方形。
此外，形成微孔16的方法并不局限于DRIE方法，也可以使用其他方法，如使用氢氧化钾(KOH)水溶液进行的湿蚀刻方法。
接着，如图3D所示，使用任意合适的技术如干法蚀刻来除去沟道7底部7a处的密封材料30。
应该注意：通过对密封材料30提供位置线(scribe line)，该步骤可以省略。
然后，如图4A所示，在图3D衬底的整个表面上形成绝缘膜17。可以将二氧化硅(SiO2)、氮化硅(Si3N4)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等用于绝缘膜17，并根据半导体封装所要使用的环境来选择材料。可以使用CVD方法将由SiO2和Si3N4制成的膜沉积成所需的厚度。例如可以使用硅烷或四乙氧基硅烷(TEOS)通过等离子体CVD方法来沉积由SiO2制成的绝缘膜。
使用该方法，图1和图2所示的绝缘膜17 A17a、绝缘膜B 17b、绝缘膜C 17c和绝缘膜D 17d可以形成为单一膜。
然后，如图4B所示，使用干法蚀刻除去微孔16和沟道7底部的绝缘膜17，从而使引脚14的表面16a和第二衬底20的表面7a暴露。应该注意：通过在沟道7的底部蚀刻来除去绝缘膜17是任选的。
对于蚀刻SiO2，可以采用使用四氟化碳(CF4)的反应离子蚀刻(RIE)技术。
然后，如图4C所示，使用熔融金属抽吸法等将第一导电材料18配置在微孔16内侧。导电材料18可以仅被配置在微孔16的内侧，如图4C所示。作为替代实施方案，除了微孔16，还可以将第二导电材料19配置在沟道7中，如图4D所示。
对于导电材料，可以使用任意导电材料，例如可以使用具有低电阻的金属，如铜、铝、镍、铬、银、锡等；合金，如Au-Sn、Sn-Pb；或焊接合金，如Sn基、Pb基、Au基、In基和Ag基合金。通过适当地选择适于半导体封装所要使用的环境的金属，可以制造具有优异屏蔽特性的半导体封装。
然后，在沟道7内壁处沿图4C中所示的线L1和L2切割衬底，即得图1所示的第一实施方案的半导体封装1。
由于在半导体封装1的外侧区域中，除了第二衬底20的前面和贯通孔互连15的顶部之外，贯通孔互连15的侧面和底面都被绝缘膜17覆盖，因此该半导体封装具有优异的密封特性、耐潮性或耐化学品能力。另外，由于密封材料30被绝缘膜17d覆盖，空气中的潮气不能透过粘合区。这样，由于功能元件被充分保护，因而功能元件可以稳定运行，其寿命明显延长。
任选地，如图4D所示，第二导电材料19可被配置在沟道7以及微孔中。接着，沿通过沟道7中第二导电材料19中心的线L3对衬底进行切割。这样即得图2所示的第二实施方案的半导体封装2。可将同样的材料用于第一导电材料18和第二导电材料，因为第一导电材料18和第二导电材料可以在一个步骤中同时提供。
在半导体封装2中，形成在上述半导体衬底11侧面上的绝缘膜C 17c的表面和形成在密封材料30的侧面上的绝缘膜D 17d的表面被第二导电材料19覆盖。
在该实施方案中，由于半导体封装的侧面包覆有两层膜，即绝缘膜和由金属制成的导电膜，因而密封特性得以进一步增强。这样，由于功能元件被充分保护，因而功能元件可以稳定运行，其寿命明显延长。
本发明相当有用，因为它能够制造具有高性能和长寿命的半导体封装。
虽然上文描述并说明了本发明的示例性实施方案，应该理解这些是本发明的实施例，不应认为具有限制性。可以理解本领域的技术人员可以在不背离如所附权利要求所限定的本发明的实质或范围的情况下，进行增添、省略、替换及其他改变。

Claims (5)

1.一种半导体封装，包括：
第一衬底，其包括：
半导体基底材料，其具有第一侧面和第二侧面；
功能元件，其提供在半导体基底材料的第一侧面上；
第一导线；
引脚，其通过第一导线电连接至所述功能元件；
贯通孔互连，其电连接至引脚，并被提供在从半导体基底材料的第一侧面穿透所述半导体基底材料到其第二侧面所限定的孔中，所述的贯通孔互连包括第一绝缘膜和在第一绝缘膜上形成的第一导电材料；和
密封材料，其提供来包围功能元件；
第二衬底，其通过密封材料与第一衬底的第一侧面粘合，
其中所述的第一绝缘膜包括提供在半导体基底材料的第二侧面上的第二绝缘膜；提供在半导体基底材料的外侧表面上的第三绝缘膜；和提供在密封材料的外侧表面上的第四绝缘膜。
2.根据权利要求1的半导体封装，其中所述的第一绝缘膜、第二绝缘膜、第三绝缘膜和第四绝缘膜形成为单一膜。
3.根据权利要求1的半导体封装，其中所述的第三绝缘膜和第四绝缘膜还包覆有第二导电材料，其由与第一导电材料相同的材料制成。
4.一种制造半导体封装的方法，包括：
使用密封材料将包括功能元件、第一导线和半导体材料第一侧面上的引脚的第一衬底和第二衬底粘合在一起，从而使功能元件位于其中间；
在半导体基底材料的第二侧面上形成具有预定图案的掩膜；
通过掩膜在与引脚相对应的位置上对半导体基底材料进行蚀刻，以限定到达引脚的孔，并限定到达包围功能元件、第一导线和引脚的密封材料的沟道；
蚀刻在沟道底部的密封材料，以暴露第二衬底；
在孔和沟道的内侧形成绝缘膜；
通过蚀刻除去提供在孔底部的绝缘膜；
在孔中填充第一导电材料，以形成贯通孔互连；和
沿贯通孔的内壁切割第一衬底和第二衬底。
5.一种制造半导体封装的方法，包括：
使用密封材料将包括功能元件、第一导线和半导体材料第一侧面上的引脚的第一衬底和第二衬底粘合在一起，从而使功能元件位于其中间；
在半导体基底材料的第二侧面上形成具有预定图案的掩膜；
通过掩膜在与引脚相对应的位置上对半导体基底材料进行蚀刻，以限定到达引脚的孔，并限定到达包围功能元件、第一导线和引脚的密封材料的沟道；
蚀刻在沟道底部的密封材料，以暴露第二衬底；
在孔和沟道的内侧形成绝缘膜；
通过蚀刻除去提供在孔底部的绝缘膜；
在孔中填充第一导电材料，以形成贯通孔互连，并在沟道中填充第一导电材料；和
切割第一衬底、第二衬底和形成在沟道中的第一导电材料。
CNB2005100802253A 2004-06-30 2005-06-28 半导体封装及其制造方法 Expired - Fee Related CN100483693C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004194663A JP4271625B2 (ja) 2004-06-30 2004-06-30 半導体パッケージ及びその製造方法
JP2004194663 2004-06-30

Publications (2)

Publication Number Publication Date
CN1716579A true CN1716579A (zh) 2006-01-04
CN100483693C CN100483693C (zh) 2009-04-29

Family

ID=35134698

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100802253A Expired - Fee Related CN100483693C (zh) 2004-06-30 2005-06-28 半导体封装及其制造方法

Country Status (6)

Country Link
US (2) US7274101B2 (zh)
EP (1) EP1612867B1 (zh)
JP (1) JP4271625B2 (zh)
KR (1) KR100701531B1 (zh)
CN (1) CN100483693C (zh)
DE (1) DE602005014170D1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859786A (zh) * 2009-04-10 2010-10-13 海力士半导体有限公司 图像传感器模块
CN101279709B (zh) * 2007-04-04 2011-01-19 财团法人工业技术研究院 微型声波传感器的多层式封装结构
CN105261623A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 芯片、其制备方法、及包括其的图像传感器
CN107777657A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
TWI782830B (zh) * 2021-12-21 2022-11-01 勝麗國際股份有限公司 感測器封裝結構

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4351012B2 (ja) * 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
JP4057017B2 (ja) * 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
JP2007019107A (ja) * 2005-07-05 2007-01-25 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US8217473B2 (en) * 2005-07-29 2012-07-10 Hewlett-Packard Development Company, L.P. Micro electro-mechanical system packaging and interconnect
US7288757B2 (en) 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US20070075236A1 (en) * 2005-09-30 2007-04-05 Po-Hung Chen Packaging method of a light-sensing semiconductor device and packaging structure thereof
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
TWI284966B (en) * 2006-01-12 2007-08-01 Touch Micro System Tech Method for wafer level package and fabricating cap structures
CN100446202C (zh) * 2006-01-25 2008-12-24 探微科技股份有限公司 晶片级封装与制作上盖结构的方法
TWI278045B (en) * 2006-03-14 2007-04-01 Touch Micro System Tech Method for wafer-level package
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US20080136012A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Imagine sensor package and forming method of the same
US20080169556A1 (en) * 2007-01-16 2008-07-17 Xin Tec Inc. Chip package module heat sink
US8076744B2 (en) * 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
JP2008300400A (ja) * 2007-05-29 2008-12-11 Fujikura Ltd 半導体パッケージ基板、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP4863935B2 (ja) * 2007-06-20 2012-01-25 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4687742B2 (ja) * 2007-08-27 2011-05-25 株式会社デンソー 半導体装置の製造方法
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
US7851246B2 (en) 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
JP4939452B2 (ja) * 2008-02-07 2012-05-23 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
TWI384602B (zh) * 2008-06-13 2013-02-01 Unimicron Technology Corp 嵌埋有感光半導體晶片之封裝基板及其製法
KR100997113B1 (ko) * 2008-08-01 2010-11-30 엘지전자 주식회사 태양전지 및 그의 제조방법
US7964448B2 (en) * 2008-09-18 2011-06-21 Infineon Technologies Ag Electronic device and method of manufacturing same
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
JP2010245571A (ja) * 2010-07-23 2010-10-28 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
US8168474B1 (en) * 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
TWI489600B (zh) * 2011-12-28 2015-06-21 Xintec Inc 半導體堆疊結構及其製法
US8772930B2 (en) * 2012-01-19 2014-07-08 Hong Kong Applied Science and Technology Research Institute Company Limited Increased surface area electrical contacts for microelectronic packages
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
WO2014069362A1 (ja) 2012-11-05 2014-05-08 ソニー株式会社 光学装置およびその製造方法、ならびに電子機器
US9371982B2 (en) * 2013-08-15 2016-06-21 Maxim Integrated Products, Inc. Glass based multichip package
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
CN106298712B (zh) * 2015-05-18 2019-09-20 成都艾德沃传感技术有限公司 一种传感器及传感器的制备方法
CN108496147A (zh) 2016-01-29 2018-09-04 孙业扬 使用光传感器采集货架系统上商品库存数据
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216650B2 (ja) 1990-08-27 2001-10-09 オリンパス光学工業株式会社 固体撮像装置
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JPH09205174A (ja) 1996-01-24 1997-08-05 Olympus Optical Co Ltd 気密端子基板とその製造方法
KR100271656B1 (ko) 1998-05-30 2000-11-15 김영환 비지에이 반도체 패키지 및 그 제조방법
US6229404B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Crystal oscillator
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP2001351997A (ja) 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
EP1251566A1 (en) 2001-04-19 2002-10-23 United Test Center Inc. Low profile optically-sensitive semiconductor package
JP4443865B2 (ja) 2002-06-24 2010-03-31 富士フイルム株式会社 固体撮像装置およびその製造方法
JP2005303258A (ja) 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101279709B (zh) * 2007-04-04 2011-01-19 财团法人工业技术研究院 微型声波传感器的多层式封装结构
CN101859786A (zh) * 2009-04-10 2010-10-13 海力士半导体有限公司 图像传感器模块
CN101859786B (zh) * 2009-04-10 2015-07-01 海力士半导体有限公司 图像传感器模块
CN105261623A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 芯片、其制备方法、及包括其的图像传感器
CN107777657A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
TWI782830B (zh) * 2021-12-21 2022-11-01 勝麗國際股份有限公司 感測器封裝結構

Also Published As

Publication number Publication date
EP1612867A2 (en) 2006-01-04
US20060001147A1 (en) 2006-01-05
JP2006019428A (ja) 2006-01-19
KR100701531B1 (ko) 2007-03-29
US20070264753A1 (en) 2007-11-15
EP1612867A3 (en) 2006-05-24
EP1612867B1 (en) 2009-04-29
US7368321B2 (en) 2008-05-06
US7274101B2 (en) 2007-09-25
CN100483693C (zh) 2009-04-29
KR20060048559A (ko) 2006-05-18
JP4271625B2 (ja) 2009-06-03
DE602005014170D1 (de) 2009-06-10

Similar Documents

Publication Publication Date Title
CN1716579A (zh) 半导体封装及其制造方法
US7928655B2 (en) Light-emitting diode device and method for fabricating the same
CN2741183Y (zh) 半导体构装与封环结构以及半导体组件
CN204045565U (zh) 晶片封装体
US9425134B2 (en) Chip package
CN1574403A (zh) 光半导体装置及其制造方法
CN1716601A (zh) 半导体器件和半导体晶片及其制造方法
CN103681607A (zh) 半导体器件及其制作方法
US20140332908A1 (en) Chip package and method for forming the same
CN101587933A (zh) 发光二极管的晶圆级封装结构及其制造方法
CN1091949C (zh) 集成电光封装
CN102142509B (zh) 发光二极管封装体及其形成方法
CN104538416B (zh) 高可靠性全封闭cmos影像传感器结构及其制作方法
CN111009519A (zh) 半导体封装
JP2013513969A (ja) パネルベースのリードフレームパッケージング方法及び装置
CN105810600A (zh) 晶片模组及其制造方法
CN1206727C (zh) 芯片封装及其制造方法
CN1675766A (zh) 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带
CN103325803A (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
CN103296043A (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
CN203351587U (zh) 半导体器件
CN1750394A (zh) 电子零件、电路基板、电子仪器和电子零件的制造方法
CN209804636U (zh) 半导体封装结构
JP4908528B2 (ja) 半導体パッケージ
CN209929301U (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20150628

EXPY Termination of patent right or utility model