CN1675766A - 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带 - Google Patents

电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带 Download PDF

Info

Publication number
CN1675766A
CN1675766A CNA03818897XA CN03818897A CN1675766A CN 1675766 A CN1675766 A CN 1675766A CN A03818897X A CNA03818897X A CN A03818897XA CN 03818897 A CN03818897 A CN 03818897A CN 1675766 A CN1675766 A CN 1675766A
Authority
CN
China
Prior art keywords
conductor layer
bonding conductor
plastic film
basic unit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA03818897XA
Other languages
English (en)
Other versions
CN100533723C (zh
Inventor
G·克劳特
J·E·索尔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10306557A external-priority patent/DE10306557A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN1675766A publication Critical patent/CN1675766A/zh
Application granted granted Critical
Publication of CN100533723C publication Critical patent/CN100533723C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种制造电引线架(10)的方法，特别是用于具有至少一个第一电接头导体(2)和第二电接头导体(3)的发光二级管元件的电引线架(10)，该方法具有下列的工艺步骤：a)制造一层由一电绝缘基层(101)和一层导电连接体层(102)组成的复合层；b)基层(101)这样进行结构化，使其中产生至少一个朝向连接导体层(102)的接触窗口(7)；c)连接导体层(102)这样进行结构化，产生第一电接头导体(2)和第二电接头导体(3)，其中至少一个电接头导体可穿过接触窗口(7)进行电连接。此外，本发明涉及一种具有一层连接导体层和一层连接基层的引线架带，在该引线架带上制成一个具有多个元件区域的矩阵，其中该连接导体层沿介于两个相邻元件区域之间的分界线至少部分被去掉。

Description

电引线架的制造方法，表面安装的半导体器件 的制造方法和引线架带
本发明涉及一种电引线架的制造方法，特别是一种具有一个半导体芯片、至少两个与该半导体芯片的至少两个电触点导电连接的外部电接头和一个芯片封装的表面安装半导体器件的电引线架的制造方法。此外，本发明涉及一种引线架带和一种表面安装半导体器件的制造方法。
为了扩大使用领域和降低制造成本，人们力图制造结构尺寸越来越小的半导体元器件。例如移动电话的按键的背景照明就需要很小的发光二极管。
其间，规格0402的占地面积(这相当于0.5毫米×1.0毫米)和元件高度为400微米至600微米的发光二极管封装已可买到。参见FAIRCHILD SEMICONDUCTOR的数据表，结构型式QTLP 690C-x。相应的元件设计已在文献US 4 843 280中进行了描述。
进一步减少元件高度是受欢迎的，但用常规的封装设计是极其困难的。
本发明的目的在于提出一种表面安装半导体元件、特别是表面安装微型发光二极管和/或光电二极管元件的设计，这种设计可大大地减少结构尺寸、特别是结构高度。
这个目的是通过一种具有权利要求1所述特征的方法来实现的。在权利要求18或在权利要求20中给出了一种表面安装半导体元件的制造方法。在权利要求36中给出了一种引线架的基本优选方案。
该方法和引线架的有利的改进和方案可从各项从属权利要求中得知。
在这种方法时，首先制备一层具有一层电绝缘的基层和一层电导的连接导体层的叠层。该叠层最好只由这两层组成。这两层例如可借助于一层粘接层相互连接并可完全未结构化。在下一道工序中，在该叠层的每一段元件区段内在基层上产生至少一个朝向连接导体层方向的接触窗口并在连接导体层内形成至少第一个和第二个电接头导体，其中至少一个导体可穿过该接触窗口进行电连接。
这个电引线架优选适用于发光二极管芯片的高度比元件封装的结构高度极小的发光二极管元件。如果基层接触窗口内的这个发光二极管芯片借助于一种导热的连接材料如导电粘接剂或金属焊料直接安装在一个连接导体上时，则这个引线架有利于发光二极管芯片的很好的散热。
基层的结构化最好在连接导体层的结构化之前进行，但这个顺序也可颠倒过来。
基层优选用一种借助于掩模技术和腐蚀技术结构化的塑料层，特别是一种塑料薄膜，尤其是优选用一种聚酰亚胺薄膜。连接导体层同样最好是一种可借助于掩模技术和腐蚀技术结构化的电导薄膜，特别是优选为一种金属薄膜。基层和连接导体层的厚度最好小于80微米，特别是介于30微米和60微米之间，包括30微米和60微米。这个尺寸同样适用于该方法的全部下述优选实施例、改进方案和使用场合。
在基层内，构成一个第一接触窗口例如一个到第一连接导体的芯片安装窗口和一个第二接触窗口例如一个到第二连接导体的引线窗口是特别有利的。
在该方法的一个特别有利的方案中，基层首先至少在要结构化的区域内最好用一层可溶的塑料层组成。这层塑料层一直到接触窗口和必要时其余在以后重新去掉的区域的面积都最好通过硬化或固化后使其不溶解。这就是说，在这些区域内，该塑料层是抗溶剂的。然后，接触窗口和必要时其他要露出的区域都被腐蚀掉。
为了在塑料层上结构化，首先在该塑料层上涂敷一层掩模层，特别是一层光刻胶层，该塑料层是这样结构化或涂敷的，用掩模层覆盖接触窗口的区域和以后要去掉的区域。然后至少在接触窗口的区域内在光刻胶和其下的塑料层从连接导体层去除之前，塑料层未覆盖的应保留在连接导体层上的区域固化。没有固化的塑料层优选用溶解从连接导体层去除掉。
在该方法的另一种有利的实施例中，为了塑料层上结构化，首先在塑料层上放一个光掩模来遮挡接触窗的区域。然后未掩盖的应保留在连接异体层上的区域内的塑料层硬化或固化。为此，塑料层最好用紫外线辐射固化。为此，应优选用含有聚酰亚胺单体的材料。另一种方案是用热辐射可固化的塑料层。然后去掉光掩模层，并从连接导体层上去掉接触窗口区域的塑料层。这最好又是用湿法化学溶解。另一种方案是用等离子体灰化法。
连接导体层同样优选用一种掩模和湿法化学腐蚀结构化。这种结构化方法例如适用于印制电路板技术中公知的金属膜并原则上在这里适用。所以在此不拟赘述。
上述的结构化方法可按简单的方式与半导体元件的现成制造方法联系在一起，并可甚至至少部分地已经、正在和多次利用在半导体元件制造所用的技术中。
在制造具有大量元件区段的引线架带的方法中，在一条最好由一层金属膜作为连接导体层和用一层聚酰亚胺膜作为基层组成的叠层带中用上述的一种方法制作多个接触窗口和与这些接触窗口对应的电连接导线。这些接触窗口一直延伸到这些连接导线。由这些接触窗口和相应的连接导线组成的一组分别位于叠层带上由多个并排的元件区段组成的一个矩阵内的一段元件区段内。
在一个特别优选的实施例中，连接导体层沿每两个相邻元件区域之间的分界线至少部分地被去掉。这一措施有利于叠层带沿分界线切断，切断例如通过锯削或冲压来实现。
本发明的方法特别适用于制造可表面安装的半导体器件，这种半导体器件分别具有至少一个半导体芯片、至少两个与该半导体芯片的至少两个电触点连接的外部电接头导体和一个包封该半导体芯片的塑料封装。
在第一实施例中，首先在一层导电接头导体层上制作一层电绝缘的基层。然后在基层上至少制作一个芯片窗口和至少一个引线窗口并在连接导体层上至少制成两个外部电接头导体。然后把半导体芯片装入该芯片窗口中，且半导体芯片的至少一个电触点借助于一根引线丝穿过引线窗口与一个连接导体进行电连接。然后把由结构化的连接导体层、结构化的基层、半导体芯片和引线丝组成的复合体放入一个压铸模中。在该压铸模中，半导体芯片包括引线丝用封装材料压铸包封，然后这种封装材料至少部分地硬化或固化。
在这样一种同时制作多个半导体元件的方法中，在一条包括一层连接导体层和一层基层的叠层带内产生分别具有多个元件区域的矩阵，在这些矩阵中，每个元件区域具有至少一个引线连接窗口和至少两个外部电接头导体。多个半导体芯片安装到多个芯片窗口中。然后借助于引线丝穿过引线连接窗口把半导体芯片与外部电接头导体连接起来。而后将这些矩阵单个或成组地相继放入一个压铸模中，该压铸模分别为一个矩阵设置一个唯一的、跨越该矩阵的全部元件区域的并在该处基本上只在半导体芯片的一侧上形成空腔的孔穴。然后封装材料被浇入该孔穴中，并在该处至少部分地固化。然后从压铸模中取出该矩阵，并在封装材料、基层和必要时连接导体层切断的情况下把该矩阵分割成相互分离的半导体元件。
在第二实施例中，同样首先在一层导电接头导体层上制作一层电绝缘基层，然后在该基层上制作至少一个芯片窗口、并在该连接导体层上制作至少两个外部的、与该芯片窗口部分重叠的电接头导体。这种结构例如适用于在同一侧上至少布置了两个电触点的半导体芯片。这种芯片安装在芯片窗口中与外部电接头导体接触和电连接。然后，把这个由结构化的连接导体层、结构化的基层和半导体芯片组成的复合体放入一个压铸模中，在该压铸模中，半导体芯片被一种封装材料压铸包封，然后封装材料至少部分地硬化或固化。
在这样一种同时制作多个半导体元件的方法中，在一条包括一层连接导体层和一层基层的叠层带内产生分别具有多个元件区域的矩阵，在这些矩阵中，每个元件区域具有至少一个芯片窗口和至少两个外部电接头导体，在这些芯片窗口中分别象上述那样安装至少一个半导体芯片。这些矩阵的封装和分割按上述相同方式进行。
本发明的这种方法特别适用于发光二极管芯片安装在引线架上的发光二极管元件的制造。
在一条具有一层连接导体层(优选用结构化的金属膜制成)和一层基层(优选用结构化的塑料膜制成、特别是用聚酰亚胺材料制成)的导线架带上构成一个具有多个元件区域的矩阵，其中连接导体层沿两个相邻的元件区域之间的分界线至少被部分去除，这有利于半导体元件的矩阵封装后引线架的切断。
接触窗口可特别简便地监控芯片安装设备和引线安装设备的调节。芯片安装设备和/或引线安装设备的不容许的大失调可很快被识别出来，因为如果半导体芯片或连接引线装在接触窗口的边缘上，则它们在安装后没有附着到薄膜上。结构型式越小，这就越重要，因为一方面芯片封装的体积越小，芯片安装失调对元件的可靠性损害越大，另一方面在不及时识别出失调的情况下，由于元件的大的封装密度并由此在一条引线架带上每长度单位的大量元件而导致很高的废品量。
本发明的其他优点和有利改进可从下面结合图1至5b详细说明的
实施例中得知：
附图表示：
图1一个按本发明方法制造的半导体器件的第一实施例的示意剖面图；
图2一个按本发明方法制造的半导体器件的第二实施例的示意剖面图；
图3a至3f本发明方法的第一实施例的工艺流程示意图；
图4a至4e本发明方法的第二实施例的工艺流程示意图；
图5a和5b从下面或从上面看本发明的一个引线架的示意平面图；
图6a和6b从上面看一条具有封装半导体芯片的引线架带的一段示意平面图或从下面看该引线架带的一段示意平面图；
图7放入了引线架带的一个压铸模的一段示意剖面图；
图8带封装半导体芯片的一条引线架带的一段示意剖面图。
各实施例的相同的或作用相同的部分在图中分别用相同的附图标记表示。
按图1或图2的一个表面安装半导体器件(在本实施例中为发光半导体元件)的一个引线架10的制造方法一般具有如下的步骤：
a)制造一层由一电绝缘基层101和一导电接头导体层102(为此适合的材料例如有铜和铜基合金)组成的复合层，其中该基层优选为一种由聚酰亚胺或由一种含聚酰亚胺的材料制成的塑料薄膜(图3a和4a)；
b)用掩模和腐蚀这样进行基层101的结构化，使其中形成第一接触窗口7和第二接触窗口8，这两个接触窗口通往稍后的第一连接导体2或第二连接导体3(图3b～3d和图4b～4c)；
c)用掩模和腐蚀这样进行连接导体层102的结构化，使之产生第一连接导体2和第二连接导体3，这两个电接头导体可通过第一接触窗口7或通过第二接触窗口8进行电连接(图3e～3f和图4d～4e)。
步骤c)也可在步骤b)之前进行。连接基层101的厚度介于30微米和60微米之间，包括30微米和60微米。这同样适用于连接导体层102的厚度。
基层101至少在要结构化的区域进行结构化之前尚未固化并用一种合适的溶剂去掉，而且一直到接触窗口7、8和必要时以后要被重新去除的区域的全部面积在溶解之前都被硬化。基层的未硬化的区域然后被去掉。
为了塑料薄膜的结构化，首先在其上涂敷一层光刻胶层103(图3b)，该塑料薄膜借助于公知的方法这样结构化，用光刻胶层103覆盖接触窗口7、8的区域70和80(图3C)。该塑料薄膜未被覆盖的区域最好用紫外线辐射105固化(图3C)。然后在区域70和80去掉光刻胶层103和其下的连接导体层102的塑料薄膜。为此用合适的溶剂例如IPA(异丙醇)和丙酮。
另一种办法是，为了塑料薄膜的结构化，首先在它的上方或上面放置一个光掩膜104把接触窗口7，8的区域70、80遮掩起来(图4b)，然后塑料薄膜在应保留在连接导体层102上的区域最好用紫外线辐射105进行硬化或固化(图4b)。而后去掉光掩模层104，并在接触窗口7、8的区域70、80用一种合适的溶剂106从连接导体层102腐蚀掉塑料薄膜(图4c)。
在一条具有多个元件区域的引线架带200的制作方法中，在每个元件区域内用上述方法制成至少一个接触窗口7和至少两个连接导体2、3。
连接导体层沿每两个相邻的元件区域之间的分界线110最好具有空隙111和112，在这些空隙中去掉了连接导体层(图5a和6b)。
在制造一个可表面安装的发光元件的一种示范性方法时，按图1该元件包括至少一个发光二极管或激光二极管芯片1、至少两个与半导体芯片1的至少两个电触点4、5连接的连接导体2、3以及包括一个具有一连接载体9和一个芯片封装6的芯片外壳11，按下列特定步骤进行：
a)在连接导体层102上设置一层基层101，然后在基层101内制作至少一个芯片窗口7和至少一个引线连接窗口8，并在连接导体层102内制作外部电接头导体2或3(见图3a～3f，4a～4e和6a～6b)；
b)把半导体芯片1装入芯片窗口7中；
c)半导体芯片1的至少一个电触点5借助于一根引线丝50穿过引线连接窗口8与一个连接导体3电连接；
d)把由结构化的连接导体层102、结构化的基层101、半导体芯片1和引线丝50组成的复合体放入一个压铸模中；
e)半导体芯片1包括引线丝50用封装材料6压铸包封，随后该封装材料至少部分地硬化。
为了这种元件的批量生产，在一条由连接导体层102和基层层101组成的叠层带内制作若干分别具有各包括至少一个芯片窗口7、至少一个引线连接窗口8和至少两个连接导体2、3的多个元件区域202的矩阵201(见图6a、6b)。在半导体芯片1安装到芯片窗口7和半导体芯片1与连接导体2、3电连接后，每个矩阵都被放入一个压铸模500中(图7)，在该压铸模中，分别为一个整个的矩阵201设置一个唯一的、跨越矩阵201的全部元件区域202的并在该处基本上只在半导体芯片1的一侧上形成空腔的孔穴501。然后在封装材料60浇入孔穴501并至少部分固化后，矩阵201从压铸模500取出，并在封装材料60和连接基层101切断的情况下分割成相互分离的半导体元件。
在制造一个可表面安装的发光元件的一种示范性方法中，按图2该元件包括至少一个发光二级管或激光二极管芯片1、至少两个与半导体芯片1的至少两个电触点4、5连接的连接导体2、3以及包括一个具有一连接载体9和一个芯片封装6的芯片外壳11，与刚才所述的方法的区别只在于：每个元件区域只有一个芯片窗口和没有引线连接窗口，且在芯片窗口7内的芯片1用其发光的外延层转向连接导体2和3并安装其上。两个电触点4和5位于芯片1的同一侧。电触点4位于连接导体2上，而电触点5则位于连接导体3上。
如上所述，基层最好用紫外线辐射进行硬化或固化。它也可用热辐射进行硬化或固化。它最好用聚酰亚胺单体制成。
本发明的方法特别适用于制造具有一个或多个发射和/或接收电磁辐射的半导体芯片的发射和/或接收电磁辐射的元件。该方法尤其适用于制造具有规格0402的封装占地面积(相当于0.5毫米×1.0毫米)的或更小的和结构高度低于400微米、尤其是低于350微米的发光二极管元件。
在光电子元件时，芯片封装用一种电磁辐射能穿透的、在发光时特别透明的或半透明的材料。一种优选的封装材料是无填料的透明塑料材料。这类材料是众所周知的，故不在此赘述。
为了发射混色光的发光二极管元件，芯片封装可添加一种发光材料，这种发光材料至少吸收发光二极管芯片发射的电磁辐射的一部分并发射不同于吸收辐射的波长和颜色的电磁辐射。
上述封装材料浇入孔穴中最好从侧面并特别是通过薄膜浇口来进行。在封装材料至少部分硬化或固化后，从压铸模中取出矩阵，并借助于在元件区域之间的芯片封闭材料和引线架的切断分割成单个半导体元件。
芯片封装最好在半导体芯片上方的一个中间区域和必要时在一根和多根到该半导体芯片的引线丝内垂直于引线架具有一个比围绕该中间区域的边缘区域较大的厚度。为此，孔穴501具有多个分别跨越一个或多个半导体芯片1的空隙502。这样就减少了封装材料的体积，即容许减少封装材料体积的这些区域内的封装材料的厚度小于半导体芯片1和必要时一根或多根到半导体芯片1的引线丝50的区域的厚度。这样就可消除在制造过程中由于引线架叠层和芯片封装的不同的热膨胀所引起的元件矩阵的拱起。
在矩阵的每个半导体芯片上方最好这样设置一个分离的空隙502，使封装材料在压铸过程结束后具有多个并排的凸部51，特别是具有一种状如巧克力条的结构(见图8)。
矩阵的分割最好在这些凸部51之间的沟道52内借助于封装材料和引线架的切断来进行。
在矩阵放入压铸模500之前，宜在基层101上涂敷一种附着剂，该附着剂可改变封装材料在引线架上的附着性。为此，最好用一种聚酰亚胺面漆。
至于分割后半导体元件在技术上的简单处理可在引线架装入压铸模之前用其背面放到一层辅助薄膜400上。这些辅助薄膜一方面保护连接导体2、3免受机械损伤(例如刮痕)，另一方面保护连接导体不被封装材料覆盖，亦即防止引线架带的背面上的所谓闪烁。
辅助薄膜最好具有接近于或大于封装材料的热膨胀系数，以便它尽可能消除在矩阵压铸包封后在封装材料固化和/或冷却过程中由于封装材料比引线架的较大的收缩所引起的矩阵的拱起。
原则上为了相同的目的，矩阵以外的叠层带可具有孔、切口和/或缝隙，以减少由于不同的热膨胀和/或材料收缩所引起的机械变形。
作为另一个可供选择的或附加的措施可用一种波纹状的压铸模，在这种压铸模中，在封装材料浇入该孔穴的过程中，从热膨胀系数较大的材料稍后所在的一侧看去，矩阵呈凸起弯曲。
为了进行半导体元件的电和/或光测试，矩阵在分割之前用封装侧放到一层薄膜上，然后必要时从引线架的背面拉下辅助薄膜。在半导体元件需要光学测试的情况中，最好电磁辐射能穿透这种薄膜并透过薄膜进行测试。
在上述全部方法中，矩阵的分割最好用锯削、激光切割和/或液体喷射流切割。
但本发明不局限于上面结合实施例进行的说明，确切地说，在说明书的概述部分中、在实施例中和在权利要求书中公开的本发明的诸多特征不论单独地还是业内人士认为适当的组合对本发明的实现都是重要的。

Claims (41)

1.一种制造电引线架(10)、特别是用于具有至少一个第一电接头导体(2)和第二电接头导体(3)的发光二极管元件的电引线架(10)的方法，具有如下的工艺步骤：
a)制造一层由一电绝缘基层(101)和一导电接头导体层(102)组成的复合层；
b)基层(101)这样进行结构化，使其中产生至少一个朝向连接导体层(102)的接触窗口(7)；
c)连接导体层(102)这样进行结构化，产生第一电接头导体(2)和第二电接头导体(3)，其中至少一个电接头导体可穿过接触窗口(7)进行连接。
2.按权利要求1的方法，其中在步骤b)之前进行步骤c)。
3.按权利要求1或2的方法，其中基层(101)是一种借助于掩模和腐蚀技术结构化的塑料薄膜。
4.按前述权利要求至少一项的方法，其中基层(101)是一种塑料膜，连接导体层(102)是一种基本上用金属制成的薄膜。
5.按前述权利要求至少一项的方法，其中基层(101)的厚度小于80微米，特别是介于30微米和60微米之间，包括30微米和60微米。
6.按前述权利要求至少一项的方法，其中连接导体层(102)的厚度小于80微米，特别是介于30微米和60微米之间，包括30微米和60微米。
7.按前述权利要求至少一项的方法，其中在基层(101)内产生第一接触窗口(7)和第二接触窗口(8)，这两个接触窗口通向第一连接导体(2)或第二连接导体(3)。
8.按前述权利要求至少一项的方法，其中基层(101)在结构化之前至少在要结构化的区域内由一种未固化和可腐蚀的塑料薄膜组成，并一直到接触窗口(7，8)的面积和必要时以后要被重新去掉的区域都进行硬化或固化，接触窗口(7，8)未硬化或固化的区域然后被去掉。
9.按权利要求8的方法，其中为了在塑料薄膜上结构化，首先在其上设置一层掩模层(103)，特别是一层光刻胶层，掩膜层(103)是这样结构化或结构化涂敷的，使接触窗口(7，8)的区域(70，80)被掩模层(103)覆盖，在连接导体层(102)上应保留区域内的塑料薄膜则被硬化或固化，然后至少在接触窗口(7，8)的区域(70，80)内去掉光刻胶层和其下面的连接导体层(102)的塑料薄膜。
10.按权利要求8的方法，其中为了塑料薄膜上结构化，首先在其上方或上面放置一个光掩模(104)来遮挡接触窗口(7，8)的区域(70，80)，塑料薄膜应保留在连接导体层(102)上的区域硬化或固化，然后去掉光掩模层(104)，并在接触窗口(7，8)的区域(70，80)内去掉连接导体层(102)的塑料薄膜。
11.按权利要求9或10的方法，其中塑料薄膜可用紫外线辐射(105)进行硬化或固化。
12.按权利要求9或10的方法，其中塑料薄膜可用热辐射进行硬化或固化。
13.按权利要求9至12至少一项的方法，其中塑料薄膜具有聚酰亚胺单体。
14.按权利要求9至13至少一项的方法，其中没有硬化或固化的塑料薄膜用腐蚀技术(106)从连接导体层(102)上去除掉。
15.按权利要求9至14至少一项的方法，其中连接导体层(102)用腐蚀法结构化。
16.具有多个元件区域(202)的引线架带(200)的制作方法，其中在每个元件区域(202)内用前述权利要求任一项的方法制成至少一个接触窗口(7)和至少两个电接头导体(2，3)。
17.按权利要求16的方法，其中连接导体层(102)沿每两个相邻元件区域之间的分界线至少部分地被去掉。
18.按前述权利要求至少一项的方法，其中连接导体层用金属膜制成。
19.制造一个可表面安装的半导体元件的方法，该半导体元件包括至少一个半导体芯片(1)、至少两个与半导体芯片(1)的至少两个电触点(4，5)连接的外部电接头导体(2，3)以及包括一个具有一连接载体(9)和一个芯片封装(6)的芯片外壳(11)，具有如下步骤：
a)首先在导电接头导体层(102)上设置一层绝缘基层(101)，然后在基层(101)内制作至少一个芯片窗口(7)和至少一个引线连接窗口(8)，并在连接导体层(102)内使外部电接头导体(2，3)结构化；
b)把半导体芯片(1)装入芯片窗口(7)中；
c)半导体芯片(1)的至少一个电触点(5)借助于一根引线丝(50)穿过引线连接窗口(8)与一个连接导体(3)电连接；
d)把由结构化的连接导体层(102)、结构化的基层(101)、半导体芯片(1)和引线丝(50)组成的复合体放入一个压铸模中；
e)半导体芯片(1)包括引线丝(50)用封装材料(6)压铸包封，随后该封装材料至少部分地固化或硬化。
20.制造一个可表面安装的半导体元件的方法，该半导体元件包括至少一个半导体芯片(1)、至少两个与半导体芯片(1)的至少两个电触点(4、5)连接的外部电接头导体(2、3)以及包括一个具有一连接载体(9)和一个芯片封装(6)的芯片外壳(11)，具有如下步骤：
a)首先在电接头导体层(102)上设置一层绝缘基层(101)，然后在基层(101)内制作至少一个芯片窗口(7)，并在连接导体层(102)内使外部电接头导体(2，3)结构化，其中两个连接导体(2，3)与芯片窗口(7)部分重叠；
b)在芯片窗口(7)中的半导体芯片装到外部电接头导体(2，3)上，使半导体芯片(1)的第一触点(4)和第二触点(5)与两个连接导体中的第一个(2)或第二个(3)接触并与之电连接；
c)把由结构化的连接导体层(102)、结构化的基层(101)和半导体芯片(1)放入压铸模(500)中；
d)半导体芯片(1)用一种封装材料(6)压铸包封，随后该封装材料至少部分地固化或硬化。
21.用权利要求19所述方法同时制造多个半导体元件的方法，是这样进行的：
-在步骤a)中，在一个具有一连接导体层(102)和一基层(101)的复合体中，制造一个具有多个分别包括至少一个芯片窗口(7)、至少一个引线连接窗口(8)和至少两个外部电接头导体(2，3)的元件区域(202)的矩阵(201)；
-在步骤b)和c)中，将多个半导体芯片(1)安装到芯片窗口(7)，并借助于多个引线丝(50)连接这些半导体芯片(1)的电触点(5)与外部电接头(3)；
-在步骤d)中，把该矩阵放入一个压铸模(500)中，在该压铸模中，为整个矩阵(201)设置一个唯一的、跨越该矩阵(201)的全部元件区域(202)的并在该处基本上只在半导体芯片(1)一侧形成空腔的孔穴(501)；
-在步骤e)中，将封装材料(60)浇入孔穴(501)中，并在该处至少部分固化或硬化；
-然后从压铸模(500)取出矩阵(201)，并在切断封装材料(60)和基层(101)的情况下将其分割成相互分离的半导体元件。
22.用权利要求20所述方法同时制造多个半导体元件的方法，是这样进行的：
-在步骤a)中，在一个具有一连接导体层(102)和一基层(101)的复合结构中，制造一个具有多个分别包括至少一个芯片窗口(7)和至少两个外部电接头导体(2，3)的元件区域(202)的矩阵(201)；
-在步骤b)中，将多个半导体芯片(1)安装到芯片窗口(7)并与相应的连接导体(2，3)连接；
-在步骤c)中，把该矩阵放入一个压铸模(500)中，在该压铸模中，为整个矩阵(201)设置一个唯一的、跨越该矩阵(201)的全部元件区域(202)的并在该处基本上只在半导体芯片(1)一侧形成空腔的孔穴(501)；
-在步骤d)中，将封装材料(60)浇入孔穴(501)中、并在该处至少部分固化或硬化；
-然后从压铸模(500)取出矩阵(201)，并在切断封装材料(60)和基层(101)的情况下将其分割成相互分离的半导体元件。
23.按权利要求19至22至少一项的方法，其中半导体芯片(1)是发光二极管芯片。
24.按权利要求23引用权利要求20或22的方法，发光二极管芯片用其发光的外延层转向外部电接头并安装其上。
25.按权利要求19至24至少一项的方法，其中基层(101)是一层用掩模技术和腐蚀技术结构化的塑料膜。
26.按权利要求19至25至少一项的方法，其中基层(101)是一种塑料薄膜，而连接导体层(102)则是一种基本上用金属制成的薄膜。
27.按权利要求19至26至少一项的方法，其中基层(101)的厚度小于80微米，特别是介于30微米和60微米之间，包括30微米和60微米。
28.按权利要求19至27至少一项的方法，其中连接导体层(102)的厚度小于80微米，特别是介于30微米和60微米之间，包括30微米和60微米。
29.按权利要求19，21和23至28中至少一项的方法，其中在基层(101)内制成第一接触窗口(7)和第二接触窗口(8)，这两个接触窗口分别通向第一连接导体(2)和第二连接导体(3)。
30.按权利要求19至29至少一项的方法，其中基层(101)在结构化之前至少在要结构化的区域内由一种未固化和可腐蚀的塑料薄膜组成，并一直到接触窗口(7，8)的面积和必要时以后被重新去掉的区域都进行硬化或固化，接触窗口(7，8)未被硬化或固化的区域然后被去掉。
31.按权利要求30的方法，其中为了塑料薄膜的结构化，首先在其上涂敷一层掩模层(103)，特别是一层光刻胶，掩模层(103)是这样结构化或结构化涂敷的，用掩模层(103)覆盖接触窗口(7，8)的区域(70，80)，塑料薄膜在应保留在连接导体层(102)的区域被硬化或固化，然后至少在接触窗口(7，8)的区域(70，80)内去掉光刻胶层和其下的连接导体层(102)的塑料薄膜。
32.按权利要求30的方法，其中为了塑料薄膜的结构化，首先在其上放一层光掩模(104)来遮挡接触窗口(7，8)的区域(70，80)，塑料薄膜在应保留在连接导体层(102)上的区域被硬化或固化，然后去掉光掩膜(104)，并在接触窗口(7，8)的区域(70，80)内去掉连接导体层(102)的塑料薄膜。
33.按权利要求31或32的方法，其中塑料薄膜可用紫外线辐射(105)进行硬化或固化。
34.按权利要求31或32的方法，其中塑料薄膜可用热辐射进行硬化或固化。
35.按权利要求31至34至少一项的方法，其中塑料薄膜具有聚酰亚胺单体。
36.按权利要求31至35至少一项的方法，其中未硬化或固化的塑料薄膜用腐蚀技术(106)从连接导体层(102)去掉。
37.引线架带(200)，具有一层连接导体层(102)和一层基层(101)，在该引线架带上制成一个具有多个元件区域(202)的矩阵(201)，其中连接导体层(101)沿介于两个相邻元件区域(202)之间的分界线(110)至少部分被去掉。
38.按权利要求37的引线架带，其中连接导体层(102)用一种结构化的金属薄膜制成。
39.按权利要求37或38的引线架带，其中基层(101)用一种结构化的塑料薄膜制成。
40.按权利要求39的引线架带，其中该塑料薄膜具有聚酰亚胺材料。
41.按权利要求40的引线架带，其中该塑料薄膜用光刻技术结构化。
CNB03818897XA 2002-08-05 2003-07-25 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带 Expired - Fee Related CN100533723C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40127302P 2002-08-05 2002-08-05
US60/401,273 2002-08-05
DE10306557.1 2003-02-17
DE10306557A DE10306557A1 (de) 2002-08-05 2003-02-17 Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen

Publications (2)

Publication Number Publication Date
CN1675766A true CN1675766A (zh) 2005-09-28
CN100533723C CN100533723C (zh) 2009-08-26

Family

ID=31716618

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03818897XA Expired - Fee Related CN100533723C (zh) 2002-08-05 2003-07-25 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带

Country Status (5)

Country Link
EP (1) EP1527479A1 (zh)
JP (1) JP4653484B2 (zh)
CN (1) CN100533723C (zh)
TW (1) TWI221027B (zh)
WO (1) WO2004015769A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109637982A (zh) * 2017-10-05 2019-04-16 英飞凌科技股份有限公司 半导体元件和用于制造半导体元件的方法
CN110431675A (zh) * 2017-03-13 2019-11-08 欧司朗光电半导体有限公司 具有加强层的器件和用于制造器件的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402462B2 (en) * 2005-07-12 2008-07-22 Fairchild Semiconductor Corporation Folded frame carrier for MOSFET BGA
KR100632003B1 (ko) * 2005-08-08 2006-10-09 삼성전기주식회사 열전달부에 오목부가 형성된 ｌｅｄ 패키지
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
DE102008053489A1 (de) * 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
US7993981B2 (en) * 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture
JP5302117B2 (ja) 2009-06-22 2013-10-02 スタンレー電気株式会社 発光装置の製造方法、発光装置および発光装置搭載用基板
US8519426B2 (en) 2010-08-09 2013-08-27 Lg Innotek Co., Ltd. Light emitting device and lighting system having the same
KR101114197B1 (ko) 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
KR101114719B1 (ko) * 2010-08-09 2012-02-29 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
JP5995579B2 (ja) * 2012-07-24 2016-09-21 シチズンホールディングス株式会社 半導体発光装置及びその製造方法
CN104576631B (zh) * 2014-12-05 2020-03-17 复旦大学 光电检测集成芯片
JP6056934B2 (ja) * 2015-10-09 2017-01-11 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP6164355B2 (ja) * 2016-12-07 2017-07-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP6489162B2 (ja) * 2017-06-21 2019-03-27 日亜化学工業株式会社 樹脂成形体付リードフレーム及びこれの製造方法並びにこれらに用いるリードフレーム
JP6797861B2 (ja) * 2018-05-09 2020-12-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2178231A (en) * 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component
JP2663987B2 (ja) * 1989-08-28 1997-10-15 住友金属鉱山株式会社 二層フィルムキャリアの製造方法
US5156716A (en) * 1991-04-26 1992-10-20 Olin Corporation Process for the manufacture of a three layer tape for tape automated bonding
EP0621982A1 (en) * 1992-11-17 1994-11-02 Shinko Electric Industries Co. Ltd. Lead frame and semiconductor device using same
JP3992301B2 (ja) * 1995-04-26 2007-10-17 シチズン電子株式会社 チップ型発光ダイオード
US5861235A (en) * 1996-06-26 1999-01-19 Dow Corning Asia, Ltd. Ultraviolet-curable composition and method for patterning the cured product therefrom
NZ334670A (en) * 1997-07-18 2001-04-27 Dainippon Printing Co Ltd IC module, IC card, sealing resin and IC module fabricating method
JPH11126803A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd Ｔａｂテープの製造方法
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
JP4649701B2 (ja) * 2000-04-24 2011-03-16 富士ゼロックス株式会社 自己走査型発光装置
JP2001354938A (ja) * 2000-06-12 2001-12-25 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた接着剤シート、半導体接続用基板ならびに半導体装置
JP2002026192A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd リードフレーム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110431675A (zh) * 2017-03-13 2019-11-08 欧司朗光电半导体有限公司 具有加强层的器件和用于制造器件的方法
CN109637982A (zh) * 2017-10-05 2019-04-16 英飞凌科技股份有限公司 半导体元件和用于制造半导体元件的方法
US11655143B2 (en) 2017-10-05 2023-05-23 Infineon Technologies Ag Semiconductor component and method for producing same
CN109637982B (zh) * 2017-10-05 2023-09-05 英飞凌科技股份有限公司 半导体元件和用于制造半导体元件的方法

Also Published As

Publication number Publication date
WO2004015769A1 (de) 2004-02-19
CN100533723C (zh) 2009-08-26
EP1527479A1 (de) 2005-05-04
JP2005535135A (ja) 2005-11-17
TWI221027B (en) 2004-09-11
JP4653484B2 (ja) 2011-03-16
TW200402862A (en) 2004-02-16

Similar Documents

Publication Publication Date Title
CN1675766A (zh) 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带
US6995029B2 (en) Fabricating surface mountable semiconductor components with leadframe strips
CN1267977C (zh) 光电子元件与用于制造的方法
JP3127195B2 (ja) 発光デバイスおよびその製造方法
CN1430406A (zh) 光装置及其制造方法、光模块、电路板以及电子设备
CN1266920C (zh) 摄像机模块
CN1193415C (zh) 光器件及其制造方法
CN101587933B (zh) 发光二极管的晶圆级封装结构及其制造方法
CN1309283C (zh) 电路装置的制造方法
CN101079372A (zh) 基板处理方法和半导体装置的制造方法
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1341962A (zh) 半导体装置及其制造方法
CN1885536A (zh) 半导体封装
TW200411958A (en) Light-source module and its production method
CN1222051C (zh) 照明装置的制造方法
CN1871710A (zh) 采用电表面安装的发光晶片封装
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框
JP2009064839A (ja) 光学デバイス及びその製造方法
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1428868A (zh) 光器件及其制造方法、光模件、电路基板以及电子机器
CN1672260A (zh) 可表面安装的半导体器件及其制造方法
CN101080860A (zh) 微电子封装及方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1301544C (zh) 半导体装置的制造方法
CN1550041A (zh) 位于透明基片上的彩色图像传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20190725