TWI221027B - Method for the manufacture of an electrical leadframe and a surface mountable semiconductor component - Google Patents

Method for the manufacture of an electrical leadframe and a surface mountable semiconductor component Download PDF

Info

Publication number
TWI221027B
TWI221027B TW092121128A TW92121128A TWI221027B TW I221027 B TWI221027 B TW I221027B TW 092121128 A TW092121128 A TW 092121128A TW 92121128 A TW92121128 A TW 92121128A TW I221027 B TWI221027 B TW I221027B
Authority
TW
Taiwan
Prior art keywords
layer
manufacturing
terminal conductor
wafer
terminal
Prior art date
Application number
TW092121128A
Other languages
English (en)
Other versions
TW200402862A (en
Inventor
Gertrud Kraeuter
Jorg Erich Sorg
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10306557A external-priority patent/DE10306557A1/de
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW200402862A publication Critical patent/TW200402862A/zh
Application granted granted Critical
Publication of TWI221027B publication Critical patent/TWI221027B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

1221027 玖、發明說明： 【發明所屬之技術領域】 本發明涉及一種特別是可表面安裝之半導體組件所用之 導線架之製造方法，該半導體組件包含：半導體晶片；至 少二個外部電性終端，其與該半導體晶片之至少二個電性 接觸區導電性地相連；及一種晶片外罩。本發明另涉及一 種導線架條片及一可表面安裝之半導體組件之製造方法。 爲了擴大應用領域且爲了使製造成本降低，則通常力求 以較小之構造來製成各半導體組件。很小之電致發光二極 體例如對行動電話之鍵之背景照明而言是需要的。 【先前技術】 此其間可使用一種電致發光二極體外殼，其具有0402尺 寸（相當於0.5 mmx 1.0 mm)之設定面和400 um-600 um之構 件高度。請參閱 Daten-blatt von FAIRCHILD SEMICONDUCTOR® zur Ban form QTLP690C-X。相對應之構 件槪念描述在文件US 4843280中。 構件高度之進一步降低隨著傳統可支配之.外殼槪念而特 別困難。 【發明內容】 本發明之目的是使用一可表面安裝之半導體組件（特別是 可表面安裝之微型電致發光二極體及/或光二極體）用之槪 念，其允許構件大小（特別是構件高度）廣泛地下降。 上述目的以具有申請專利範圍第1項特徵之方法來達 成。一種可表面安裝之半導體組件之製造方法描述在申請 1221027 專利範圍第1 8項或20項中。導線架之有利形式描述在申 請專利範圍第3 6項中。 本方法和導線架之有利之其它形式描述在申請專利範圍 其它各附屬項中。 在本方法中，首先製成一種薄片，其具有電性絕緣之載 體層和導電之終端導體層。此種薄片較佳是只由此二種層 所構成。其例如亦可藉由黏合層而互相連接且同時可完全 未被結構化。在下一步驟中在該薄片之每一組件區段中在 該載體層中朝向該終端導體層而產生至少一種接觸視窗且 在該終端導體層中形成至少一第一和第二電性連接軌，其 中至少一連接軌可導電性地經由該接觸視窗而被連接。 該導線架較佳是適用於發光二極體組件，其組件外殼之 構造上之高度較該發光二極體晶片之高度小很多。此種導 線架可良好地使該發光二極體晶片散熱，當該發光二極體 晶片在載體層之接觸視窗中藉由一種導熱之連接劑（例如， 黏合劑或金屬焊劑）而直接安裝在該連接軌上時。 該載體層之結構化較佳是在終端導體層被結構化之前進 行。但此種次序亦可相反。 · 載體層較佳是一種可藉由遮罩-和蝕刻技術來結構化之塑 料層，特別是塑料箔，較佳是聚醯亞胺箔。該終端導體層 較佳亦是一種可藉由遮罩-和蝕刻技術來結構化之導電箔， 特別是金屬箔。該載體層-和終端導體層之厚度較佳是小於 8 0 u m且特別是介於3 0 u m (含）和6 0 u m (含）之間。這些値 亦適合於本方法下述全部之較佳之實施例，其它形式和應 1221027 然後取下該光罩層且在該接觸視窗之區域中使塑料層由 該終端導體中去除。這較佳是藉由濕式化學溶解方法來達 成。另一方式是使用電漿灰化法。 該終端導體層同樣藉由遮罩和濕式化學蝕刻法而被結構 化。金屬層所用之上述各種結構化之方法在電路板技術中 已爲人所知且在原理上適用於此處。這些方法此處不再詳 述。 上述各種結構化方法能以有利之方式簡單地施加至現有 之半導體組件用之製造方法中且至少一部份可使用目前多 次地用在半導體組件製造中之現有之技術。 在具有多個組件區段之導線架條片之製造方法中，在薄 片條（其較佳是由作爲終端導體層用之金屬箔和作爲載體層 用之聚醯亞胺箔所構成）中藉由一種如上所述之方法而製成 許多接觸視窗和許多屬於這些接觸視窗之導電性連接軌。 各接觸視窗分別到達各連接軌。由接觸視窗和所屬之連接 軌所構成之組（g r 〇 u p)在由多個相鄰之組件區段所構成之陣 列內部之組件區段中係分別位於薄片條上。 在特別有利之實施形式中，該終端導體層沿著二個相鄰 之組件區之間之分割線而至少一部份被去除。此種措施可 有利地使薄片條沿著分割線而被切割’這例如可藉由切据 或沖製來達成。 本發明之方法特別適用於製造可表面安裝之半導體組 件，其具有：至少一個半導體晶片；至少二個外邰電性終 端，其與該半導體晶片之至少二個電性接觸區相連；及一 1221027 塑料外殻，其包封著該半導體晶片。 在第一實施形式中首先在導電性之終端導體層上施加電 性絕緣之載體層。之後在載體層中形成至少一晶片視窗和 至少一導線連接視窗且在終端導體層中形成至少二個外部 電性終端導體。在晶片視窗中稍後安裝該半導體晶片且該 半導體晶片之至少一電性接觸區藉由連結線經由導線連接 視窗而與終端導體導電性地相連接。由該已結構化之終端 導體層，已結構化之載體層，半導體晶片和連結線所構成 之複合物然後置入濺鍍模中，其中該半導體晶片和該連結 線一起與外罩材料共同濺鍍，該外罩材料然後至少一部份 被硬化。 在此種可同時製造多個半導體組件所用之方法中，在具 有終端導體層和載體層之薄片條中產生多個陣列，其分別 具有多個組件區，其中每一組件區具有至少一晶片視窗， 至少一導線連接視窗和至少二個外部電性終端導體。在許 多晶片視窗中安裝多個半導體晶片。然後藉由連結線經由 導線連接視窗使各半導體晶片之電性接觸區與外部電性終 端導體相連。各陣列然後分別地或成組地依序置入該濺鍍 模中，該濺鍍模對每一陣列而言分別具有一種跨越該陣列 之唯一之整個組件區-且在該處只在該半導體之此側上形成 中空區之空腔。然後使該外罩材料噴入該空腔中且在該處 至少一部份被硬化。之後將該陣列由該濺鍍模中取出且切 割該外罩材料，該載體層及（情況需要時）該終端導體層等 使該陣列劃分成相隔開之半導體組件。 -10- 1221027 在第二實施形式中，首先同樣在導電性之 施加電性絕緣之載體層。之後在載體層中形 視窗且在終端導體層中形成至少二個外部電 其一部份與晶片視窗重疊。此種結構例如適 片，其中至少二個電性接觸區配置在同一側 在具有各接觸區之晶片視窗中安裝在外部電 且在電性上相連。由該已結構化之終端導體 之載體層和半導體晶片所構成之複合物然 中，其中該半導體晶片和外罩材料共同濺鍍 然後至少一部份被硬化。 在此種可同時製造多個半導體組件所用之 有終端導體層和載體層之薄片條中產生多個 具有多個組件區，其中每一組件區具有至少 至少二個外部電性終端導體。在晶片視窗中 安裝至少一個半導體晶片。該陣列之包封和 相同之方式來進行。 本發明之方法特別適合用來製造該發光二 中發光二極體晶片安裝在導線架上。 在具有終端導體層（其較佳是由已結構化之 和載體層（較佳是由已結構化之塑料箔（特別 料）所構成）之導線架條片（其上形成一種具有 陣列）上，該終端導體層沿著相鄰之組件區之 至少一部份被去除。這樣在各半導體組件所 包封之後可有利地對該導線架進行切割。 終端導體層上 成至少一晶片 性終端導體， 用於半導體晶 上。此種晶片 性終端導體上 層，已結構化 後置入濺鍍模 ，該外罩材料 方法中，在具 陣列，其分別 一晶片視窗和 如上所述分別 劃分以和上述 極體組件，其 金屬箔所構成） 是聚醯亞胺材 多個組件區之 間之切割線而 形成之陣列被 1221027 各接觸視窗可特別簡單地監視晶片安裝設備和導線連結 設備之校準。該晶片安裝設備及/或導線連結設備之不允許 之大的偏差可很快地辨認出來，此乃因半導體晶片或連結 線設定在該接觸視窗之邊緣上時在其安裝之後未黏合在該 箔上。這在構件形式越小時越重要，其原因是該晶片外罩 之體積越小，則各組件之可靠性受到晶片安裝之偏差之影 響越大，另一原因是在未立刻辨認該偏差時由於各組件之 高的封裝密度及與此有關之每單位長度之大量之組件數目 而使導線架帶上之次級品數量變成很大。 【實施方式】 本發明之其它有利之形式描述在第1至5b圖所示之實施 例中。 這些圖式中各實施例之相同之組件分別以相同之參考符 號來表示。 第1，2圖中可表面安裝之半導體組件（其在本實施例中 是一種發光之半導體組件）用之導線架10之製造方法具有 下列之一般步驟： a) 由電性絕緣之載體層101和導電之終端導體層1〇2(適 當之材料是銅或以銅爲主之合金）來製成一種層複合 物。該載體層較佳是由聚醯亞胺或由一含有聚醯亞胺 之材料所構成之塑料層（第3a和4a圖）； b) 藉由遮罩和蝕刻對該載體層1 〇 1進行結構化，使其中 形成第一（7)和第二接觸視窗（8)，其稍後可形成第一終 端導體2或第二終端導體3(第3b-3d圖和4b-4c圖）； 1221027 之溶劑1 0 6由該終端導體層1 〇2來對該塑料層進行鈾刻（第 4c 圖）。 在一種具有多個組件區之導線架條片200之製造方法 中，在每一組件區中藉由上述方法中之一以形成至少一接 觸視窗7和至少二個終端導體2 ’ 3。 該終端導體層沿著二個相鄰組件區之間之分割線1 1 0較 佳是具有凹口 1 1 1和1 1 2，其中該終端導體層被去除（第5 a 和6b圖）。 依據第1圖，該可表面安裝之發光組件具有：至少一發 光二極體晶片或雷射二極體晶片1 ;至少二個終端導體2 ’ 3，其是與該半導體晶片1之至少二個電性接觸區4 ’ 5相 連；一個晶片外殼1 1，其具有一個終端載體9和一個晶片 外罩6。在製造該可表面安裝之發光組件之一種方法中’ 特別是： a) 在該終端導體層102上施加該載體層101且隨後在 該載體層1 〇 1中使至少一晶片視窗7和至少一導線 連接視窗8被結構化以及在終端導體層1 02中使外 部電性終端導體2，3被結構化（請比較第3a-3f圖， 4a-4e 圖和 6a-6b 圖）； b) 該半導體晶片1安裝在晶片視窗7中； c) 該半導體晶片1之至少一電性接觸區5藉由連結線 50經由導線連接視窗8而與該終端導體3導電地相 連； d) 由已結構化之終端導體層1 02，已結構化之載體層 1221027 1 〇 1 ’半導體晶片1和連結線5 0所構成之複合物置 入一種濺鍍模中； e) 該半導體晶片1與連結線50及外罩材料6 —起濺 鍍，然後使該外罩材料6之至少一部份被硬化。 爲了大量製造此種組件，則在由該終端導體層丨〇2和載 體層1 0 1所構成之薄片條中須製成一種陣列2 0 1，其具有： 多個組件區202(其分別包含至少一晶片視窗7);至少一個 導線連接視窗8和至少二個終端導體2，3 (請比較第6a和 6b圖）。在該半導體晶片安裝在晶片視窗7中且該半導體 晶片在電性上與各終端導體2，3相連之後，每一陣列都置 入一種濺鍍模500中（第7圖），其中就整個陣列201而言 設有唯一之空腔（501)，其跨越該陣列201之整個組件區202-且在該處只在該半導體晶片1之此側上形成中空區。在將 該外罩材料60噴入空腔501中且其至少一部份被硬化之 後，該陣列201由濺鍍模500中取出且在該外罩材料60和 終端載體層1 0 1被切割之情況下該陣列20 1劃分成相隔開 之半導體組件。 依據第2圖，該可表面安裝之發光組件具有：至少一發 光二極體晶片或雷射二極體晶片1 ;至少二個終端導體2， 3 ’其是與該半導體晶片1之至少二個電性接觸區4，5相 連；一個晶片外殻丨丨，其具有一個終端載體9和一個晶片 外殼6。在製造該可表面安裝之發光組件之方法中與上述 第1圖不同之處只在於：每一組件區只有一個晶片視窗而 無導線連接視窗且該晶片1在晶片視窗7中以其發光之磊 -15- 1221027 該晶片外罩較佳是在中央區中在半導體晶片上且丨目況需 要時在一條或多條至半導體晶片之連結線上在垂直於導線 架之方向中所具有之厚度較圍繞該中央區之邊緣區中之厚 度還大。該空腔501因此具有多個凹口 502，其分別跨越 一個或多個半導體晶片1。以此種方式使外罩材料之體積 下降，此時該外罩材料之厚度在其允許之區域中較半導體 晶片1之區域中之厚度還小且情況允許時較在一條或多條 至半導體晶片1之連結線5 0之區域中之厚度還小。因此， 在製程期間由於導線架薄片和晶片外罩之熱膨脹係數不同 而使該組件陣列之拱形受到反作用。較佳是在該陣列之每 一個半導體晶片上設有各別之凹口 5 02，使該外罩材料在 濺鍍過程之後具有多個相鄰配置之凸起5 1，其特別是具有 一種類似於巧克力糖之結構（請比較第8圖）。 該陣列之劃分可有利地藉由該外罩材料和導線架切割成 各凸起5 1之間之溝渠5 2來達成。 在將該陣列導入至該濺鍍模500中之前可適當地在該載 體層1 0 1上施加一種黏合促進劑，其可改良該外罩材料在 導線架上之黏合性。該黏合促進劑較佳是一種PI -覆蓋漆。 該半導體晶片在切割之後就技術上簡單之操控而言，可 使該導線架在置入至該濺鍍模之前以其背面在一輔助箔 4 00上壓成薄片。該輔助箔一方面可保護各終端導體2，3 使不受機械上之損害（例如，刮傷）且另一方面可保護各終 端導體使免於受到該外罩材料之不期望之覆蓋，即，不會 在該導線架條片之背面上發生所謂”Flash”現象。 1221027 該輔助箔之熱膨脹係數較佳是類似於或大於該外罩材料 者，以便在該陣列濺鍍之後在該外罩材料硬化及/或冷卻期 間由於該外罩材料之較導線架還大之收縮作用使該輔助箱 能儘可能廣泛地對該陣列之拱形達成一種反作用。 爲了達成相同之目的，則該薄片條在該陣列外部可具有 鑽孔，缺口及/或狹縫以便由於不同之熱膨脹及/或材料收 縮性而使機械應力減小。 另一方式是可使用一種弧形之濺鍍模，其中在將該外罩 材料濺入該空腔中時由該側（其上稍後存在著熱膨脹係數較 大之材料）觀看時該陣列彎曲成凸形。 爲了可對該半導體組件進行電性及/或光學上之測試，貝 該陣列在切割之前須以外罩側施加在一箔上且隨後在情況 需要時一輔助箔由該導線架之背面抽出。若須對該半導體 組件進行光學上之測量，則該箔較佳是可透過該電磁輻射 且經由該箔來進行此種測量。 在上述之所有之方法中，該陣列之切割較佳是藉由切 鋸，雷射切割及/或水刀來進行。 本發明以上依據該實施例所作之描述當然不是對本發明 之一種限制。反之，本發明先前揭示在一般之說明書，圖 式或申請專利範圍中之特徵可單獨地或作適當之組合以實 現本發明。 【圖式簡單說明】 第1圖 以本發明之方法所製成之半導體組件之第一實施 例之切面圖。 -18- 1221027 第 2圖 以 本: 發明 之 方 法 所製 成之 半 導體 組 件 之 第 二 實 施 例 之切面 圖 〇 第 3 a至 3f 圖 本 發 明 之 方法 之第- -實施 例 之 流 程 之 圖 解 〇 第 4 a至 4 e 圖 本 發 明 之 方法 之， 1二實施 例 之 流 程 之 圖 解 〇 第 5a和 5b 圖 本 發 明 之 導線 架由 下 方或 由 上 方 所 看 到 之 俯 視丨 圖 〇 第 6 a和 6b 圖 本 發 明 具 有已 包封 之 半導 體 晶 片 之 導 線 架 條 片 由 下 方或 由上 方 所看 到 之 區 段 式 俯 視 圖 〇 第 7圖 一 種: 濺鍍 :模 之 丨品 段式 切面 圖 ，其 具 有 已 置 入 之 導 線 架條片 〇 第 8圖 一 種; 導線 :架 條 片 之區 段式 切 面圖 ， 其 具 有 已 包 封 之 半Ί 導體 晶 片 〇 主 要元件之 符丨 號說 明 : 1 半 導 體 晶片 2， 3 終 端 導 體 4， 5 電 性 接 觸區 6 晶 片 外 殼 7， 8 接 觸 視 窗 9 終 端 載 體 10 導 線 架 11 晶 片 外 殻 -19- 1221027 50 連結線 5 1 凸起 52 溝渠 60 外罩材料 70，80 區域 101 載體層 102 終端導體層 103 光阻層 104 光罩 105 紫外線 106 溶劑 111，1 12 凹口 200 導線架條片 201 陣歹ij 202 組件區 400 輔助箔 500 濺鍍模 501 空腔 502 凹口 -20-

Claims (1)

1221027
拾、申請專利範圍： 第92 1 2 1 1 28號「導線架之製造方法，可表面安裝之半導體 組件之製造方法及導線架條片」專利案 (92年10月修正） 1. 一種電性導線架（10)之製造方法，其特別是用於發光二 環 極體組件中，該發光二極體組件具有至少一第一和第二 : 電性終端導體（2,3)，本方法之特徵包含以下各步驟： a) 製備一種由電性絕緣之載體層（1 〇 1)和導電之終端導體 層（102)所構成之層複合物； b) 對該載體層（1 0 1)進行結構化，使其中以面向該終端導 體層（102)之方式而產生至少一接觸視窗（7); c) 對該終端導體層（102)進行結構化，以產生第一和第二 電性終端導體（2，3)，其中至少一導體可經由該接觸視窗（7) • y、 ^ 而在電性上被連接。 -->—； Ί ' *. 2 ·如申請專利範圍第1項之製造方法，其中步驟c)在步驟 b)之前進行。 3 ·如申請專利範圍第1或2項之製造方法，其中該載體層 (1 0 1)是一可藉由遮罩-和蝕刻技術而被結構化之塑料層。 4. 如申g靑專利範圍第1項之製造方法，其中該載體層（ιοί) 是一種塑料箔且該終端導體層（102)是一種由金屬構成之 箱。 5. 如申請專利範圍第1或4項之製造方法，其中該載體層 (101)之厚度小於80 um’特別是介於30 um(含）和60 um(含） 之間。 -21 - 1221027 6. 如申請專利範圍第1或4項之製造方法，其中該終端導 體層（102)之厚度小於80 um，特別是介於3〇 um(含）和60 um(含）之間。 7. 如申請專利範圍第1或4項之製造方法，其中該載體層 (1 0 1)中形成第一（7)和第二接觸視窗（8 )，其導入第一終端 導體（2)或第二終端導體（3)。 8·如申請專利範圍第1項之製造方法，其中該載體層 在結構化之則至少在待結構化之區域中由一未硬化之可 蝕刻之塑料層所構成且除了各接觸視窗（7，8)之面積以外 以及情況需要時除了隨後其餘又將去除之區域以外都須 硬化，各接觸視窗（7，8)之未硬化之區域隨後被去除。 9 ·如申請專利範圍第8項之製造方法，其中爲了使該塑料 層結構化首先須在其上施加一種遮罩層（1 〇3)，特別是光 阻層，對該遮罩層（1 0 3)進行結構化，使各接觸視窗（7，8) 之區域（70 ’ 80)由該遮罩層（103)所覆蓋，該塑料層在仍保 留在該終端導體層（102)上之區域中被硬化，且隨後至少 在各接觸視窗（7，8)之區域（70，80)中該光阻層和其下方 之塑料層由該終端導體層（102)中去除。 10.如申請專利範圍第8項之製造方法，其中爲了使該塑料 層結構化首先須在其上配置一種光罩（104)，其遮住各接 觸視窗（7 ’ 8)之區域（70，80)，該塑料層在仍保留在該終 端導體層（102)上之區域中被硬化，且隨後取下該光罩層 (104)，之後在各接觸視窗（7，8)之區域（70，80)中使該塑 料層由該終端導體層（102)中去除。 -22- 1221027 11 ·如申請專利範圍第9或1 0項之製造方法，其中該塑料層 可藉由紫外線（105)而被硬化。 1 2 ·如申請專利範圍第9或1 0項之製造方法，其中該塑料層 可藉由熱輻射而被硬化。 1 3 ·如申請專利範圍第9或1 0項之製造方法，其中該塑料層 具有聚醯亞胺單體。 14. 如申請專利範圍第9或10項之製造方法，其中該未硬化 之塑料層藉由蝕刻（106)而由終端導體層（102)中去除。 15. 如申請專利範圍第9或10項之製造方法，其中該終端導 體層（102)藉由蝕刻而被結構化。 16. —種具有多個組件區（202)之導線架條片（200)之製造方 法，其特徵爲：在每一組件區（202)中藉由申請專利範圍 第1至1 5項中任一項之方法而形成至少一接觸視窗（7)和 至少二個電性終端導體（2，3)。 17. 如申請專利範圍第16項之製造方法，其中該終端導體層 (102)沿著二個相鄰之組件區之間之分割線（110)而至少一 部份被去除。 18. 如申請專利範圍第16或17項之製造方法，其中該終端導 體層由金屬箔所製成。 19. 一種可表面安裝之半導體組件之製造方法，該可表面安 裝之半導體組件具有：至少一種半導體晶片（1);至少二 個外部電性終端導體（2，3)，其與該半導體晶片（1)之至 少二個電性接觸區（4，5)相連；一個晶片外殼（1 1 )，其具 有一個終端載體（9)和一個晶片外罩（6)，其特徵爲： -23- 1221027 a) 首先在該導電之終端導體層（102)上施加電性絕緣之載 體層（101)且隨後在該載體層（101)中使至少一晶片視窗（7) 和至少一導線連接視窗（8)被結構化以及在終端導體層 (102)中使外部電性終端導體（2，3)被結構化； b) 該半導體晶片（1)安裝在晶片視窗（7)中； 〇 該半導體晶片（1)之至少一電性接觸區（5)藉由連結線 (50)經由導線連接視窗（8)而與該終端導體（3)導電地相 連； d) 由已結構化之終端導體層（102)，已結構化之載體層 (101)，半導體晶片（1)和連結線（50)所構成之複合物置 入一種濺鍍模中； e) 該半導體晶片（1)與連結線（50)及外罩材料（6)—起濺 鍍，然後使該外罩材料（6)之至少一部份被硬化。 20.—種可表面安裝之半導體組件之製造方法，該可表面安 裝之半導體組件具有：至少一種半導體晶片（1);至少二 個外部電性終端導體（2，3)，其與該半導體晶片（1)之至 少二個電性接觸區（4，5)相連；一個晶片外殻（11)，其具 有一個終端載體（9)和一個晶片外罩（6)，其特徵爲·· a) 首先在該導電之終端導體層（102)上施加電性絕緣之載 體層（101)且隨後在該載體層（101)中使至少一晶片視窗（7) 被結構化以及在終端導體層（1 02)中使外部電性終端導體 (2，3)被結構化，該二個終端導體（2，3)有一部份是與該 晶片視窗（7)相重疊； b) 該半導體晶片（1)在晶片視窗（7)中是安裝在外部電性 -24- 1221027 終端導體（2，3)上，使該半導體晶片（1)之第一接觸區（4) 和第二接觸區（5)位於第一（2)或第二終端導體（3)上且與該 二個終端導體導電地相連； c) 由已結構化之終端導體層（102)，已結構化之載體層 (1 0 1)和半導體晶片（1)所構成之複合物置入一種濺鍍模 中； d) 該半導體晶片（1)及外罩材料（6)—起濺鍍，然後使該 外罩材料（6)之至少一部份被硬化。 21·如申請專利範圍第19項之製造方法，其用來同時製造多 個半導體組件，其中： -在步驟a)中在具有終端導體層（102)和載體層（101)之複合 物中製備一種陣列（201)，其包含：多個組件區（202)， 其分別具有至少一晶片視窗（7);至少一導線連接視窗（8) 和至少二個外部電性終端導體（2，3); -在步驟b)和c)中在該晶片視窗（7)中安裝多個半導體晶 片（1)且該半導體晶片（1)之電性接觸區（5)藉由多條連結 線（50)而與外部電性終端導體（3)相連； -在步驟d)中該陣列置入一種濺鍍模（5 〇〇)中，其中就整個 陣列（201)而言設有唯一之空腔（5〇1)，其跨越該陣列（201) 之整個組件區（202)-且在該處只在該半導體晶片（1)之此 側上形成中空區， •在步驟e)中將該外罩材料（6〇)噴入該空腔（501)中且在該 處使該外罩材料（60)之至少一部份被硬化， -然後將陣列（201)由濺鍍模（500)中取出且在切割該外罩材 -25- 22.1221027 料（60)和該載體層（101)之情況下使該陣列（2 〇1)劃分成相 隔開之半導體組件。 如申請專利範圍第20項之製造方法，其用來同時製造多 個半導體組件，其中： 在步驟a)中在具有終端導體層（1〇2)和載體層（101)之複合 物中製備一種陣列（201)，其包含：多個組件區（202)， 其分別具有至少一晶片視窗（7);和至少二個外部電性終 端導體（2，3); _在步驟b)中在該晶片視窗（7)中安裝多個半導體晶片（1) 且各半導體晶片（1)是與所屬之終端導體（2，3)相連； -在步驟c)中該陣列置入一種縣鍍模（5〇〇)中，其中就整個 陣列（201)而言設有唯一之空腔（5〇1)，其跨越該陣列（201) 之整個半導體晶片（1)·且在該處只在該半導體晶片（1)之 此側上形成中空區， -在步驟d)中將該外罩材料（60)噴入該空腔（501)中且在該 處使該外罩材料（60)之至少一部份被硬化， -然後將陣列（2 0 1)由濺鍍模（5 0 〇)中取出且在切割該外罩材 料（60)和該載體層（1〇1)之情況下使該陣列（201)劃分成相 隔開之半導體組件。 23 24 .如申請專利範圍第1 9至22項中任一項之製造方法，其中 該半導體晶片（1)是發光二極體晶片。 •如申請專利範圍第20或22項之製造方法，其中該半導體 晶片（1)是發光二極體晶片且進行翻轉而以其發光之磊晶 層朝向外部電性終端以安裝在該電性終端上。 -26- 1221027 25 ·如申請專利範圍第23項之製造方法，其中該發光二極體 晶片以其發光之嘉晶層朝向外部電性終端以安裝在該電 性終端上。 2 6 ·如申請專利範圍第1 9至2 2項中任一項之製造方法，其中 該載體層（101)是一種可藉由遮罩-和蝕刻技術來結構化 之塑料層。 27·如申請專利範圍第19至22項中任一項之製造方法，其中 該載體層（1 0 1)是一種塑料箔且該終端導體層（1 〇 2)是一種 由金屬構成之箔。 2 8 ·如申請專利範圍第1 9至2 2項中任一項之製造方法，其中 該該載體層（101)之厚度小於80 um，特別是介於30 Um(含） 和6 0 u m (含）之間。 2 9 ·如申請專利範圍第1 9至2 2項中任一項之製造方法，其中 該終端導體層（1 〇 2)之厚度小於8 0 U m，特別是介於3 0 um(含）和60 um(含）之間。 3 0 ·如申請專利範圍第1 9或2 1項之製造方法，其中在該載體 層（101)中形成第一（7)和第二接觸視窗（8)，其導入第一 終端導體（2)或第二終端導體（3)。 3 1 ·如申請專利範圍第1 9至2 2項中任一項之製造方法，其中 該載體層（1 0 1)在結構化之前至少在待結構化之區域中由 一未硬化之可蝕刻之塑料層所構成且除了各接觸視窗 (7，8)之面積以外以及情況需要時除了隨後其餘又將去 除之區域以外都須硬化，各接觸視窗（7，8)之未硬化之 區域隨後被去除。 -27- 1221027 3 2 ·如申請專利範圍第3 1項之製造方法，其中爲了使該塑料 層結構化首先須在其上施加一種遮罩層（1 〇3)，特別是光 阻層，對該遮罩層（103)進行結構化，使各接觸視窗（7， 8)之區域（70，80)由該遮罩層（103)所覆蓋，該塑料層在 仍保留在該終端導體層（102)上之區域中被硬化，且隨後 至少在各接觸視窗（7，8)之區域（70，80)中該光阻層和其 下方之塑料層由該終端導體層（102)中去除。 33·如申請專利範圍第31項之製造方法，其中爲了使該塑料 層結構化首先須在其上配置一種光罩（104)，其遮住各接 觸視窗（7，8)之區域（70，80)，該塑料層在仍保留在該終 端導體層（102)上之區域中被硬化，且隨後取下該光罩層 (1 04)，之後在各接觸視窗（7，8)之區域（70，80)中使該 塑料層由該終端導體層（102)中去除。 34 ·如申請專利範圍第3 1項之製造方法，其中該塑料層可藉 由紫外線（105)而被硬化。 3 5 ·如申請專利範圍第3 1項之製造方法，其中該塑料層可藉 由熱輻射而被硬化。 3 6·如申請專利範圍第31項之製造方法，其中該塑料層是聚 醯亞胺單體。 3 7.如申請專利範圍第31項之製造方法，其中該未硬化之塑 料層藉由蝕刻（106)而由終端導體層（102)中去除。 3 8.—種導線架條片（200)，其具有終端導體層（102)和載體層 (101)且其上形成一種具有多個組件區（202)之陣列 (201)，其特徵爲：該終端導體層（102)沿著二個相鄰之組 -28- 1221027 件區之間之分割線（1 1 0)而至少一部份被去除。 39.如申請專利範圍第38項之導線架條片，其中該終端導體 層（102)由已結化之金屬箔所製成。 40·如申請專利範圍第38或39項之導線架條片，其中該載體 層（1 0 1)由已結化之塑料箔所製成。 4 1.如申請專利範圍第40項之導線架條片，其中該塑料箱具 有聚醯亞胺材料。 4 2 ·如申請專利範圍第41項之導線架條片，其中該塑料箔藉由 微影術技術而被結構化。 Φ
-29-
TW092121128A 2002-08-05 2003-08-01 Method for the manufacture of an electrical leadframe and a surface mountable semiconductor component TWI221027B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40127302P 2002-08-05 2002-08-05
DE10306557A DE10306557A1 (de) 2002-08-05 2003-02-17 Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen

Publications (2)

Publication Number Publication Date
TW200402862A TW200402862A (en) 2004-02-16
TWI221027B true TWI221027B (en) 2004-09-11

Family

ID=31716618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092121128A TWI221027B (en) 2002-08-05 2003-08-01 Method for the manufacture of an electrical leadframe and a surface mountable semiconductor component

Country Status (5)

Country Link
EP (1) EP1527479A1 (zh)
JP (1) JP4653484B2 (zh)
CN (1) CN100533723C (zh)
TW (1) TWI221027B (zh)
WO (1) WO2004015769A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402462B2 (en) * 2005-07-12 2008-07-22 Fairchild Semiconductor Corporation Folded frame carrier for MOSFET BGA
KR100632003B1 (ko) * 2005-08-08 2006-10-09 삼성전기주식회사 열전달부에 오목부가 형성된 ｌｅｄ 패키지
JP5217800B2 (ja) * 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
DE102008053489A1 (de) 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
US7993981B2 (en) * 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture
JP5302117B2 (ja) * 2009-06-22 2013-10-02 スタンレー電気株式会社 発光装置の製造方法、発光装置および発光装置搭載用基板
CN102376855B (zh) 2010-08-09 2015-08-19 Lg伊诺特有限公司 发光器件和具有发光器件的照明系统
KR101114197B1 (ko) * 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
KR101114719B1 (ko) 2010-08-09 2012-02-29 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
JP5995579B2 (ja) * 2012-07-24 2016-09-21 シチズンホールディングス株式会社 半導体発光装置及びその製造方法
CN104576631B (zh) * 2014-12-05 2020-03-17 复旦大学 光电检测集成芯片
JP6056934B2 (ja) * 2015-10-09 2017-01-11 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP6164355B2 (ja) * 2016-12-07 2017-07-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
DE102017105235B4 (de) * 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
JP6489162B2 (ja) * 2017-06-21 2019-03-27 日亜化学工業株式会社 樹脂成形体付リードフレーム及びこれの製造方法並びにこれらに用いるリードフレーム
DE102017123175B4 (de) * 2017-10-05 2024-02-22 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
JP6797861B2 (ja) * 2018-05-09 2020-12-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2178231A (en) * 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component
JP2663987B2 (ja) * 1989-08-28 1997-10-15 住友金属鉱山株式会社 二層フィルムキャリアの製造方法
US5156716A (en) * 1991-04-26 1992-10-20 Olin Corporation Process for the manufacture of a three layer tape for tape automated bonding
JPH07506935A (ja) * 1992-11-17 1995-07-27 新光電気工業株式会社 リードフレーム及びそれを用いた半導体装置
JP3992301B2 (ja) * 1995-04-26 2007-10-17 シチズン電子株式会社 チップ型発光ダイオード
US5861235A (en) * 1996-06-26 1999-01-19 Dow Corning Asia, Ltd. Ultraviolet-curable composition and method for patterning the cured product therefrom
AU8242998A (en) * 1997-07-18 1999-02-10 Dainippon Printing Co. Ltd. IC module, iC card, sealing resin for IC module, and method for manufacturing I C module
JPH11126803A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd Ｔａｂテープの製造方法
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
JP4649701B2 (ja) * 2000-04-24 2011-03-16 富士ゼロックス株式会社 自己走査型発光装置
JP2001354938A (ja) * 2000-06-12 2001-12-25 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた接着剤シート、半導体接続用基板ならびに半導体装置
JP2002026192A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd リードフレーム

Also Published As

Publication number Publication date
CN100533723C (zh) 2009-08-26
TW200402862A (en) 2004-02-16
CN1675766A (zh) 2005-09-28
EP1527479A1 (de) 2005-05-04
WO2004015769A1 (de) 2004-02-19
JP2005535135A (ja) 2005-11-17
JP4653484B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
TWI221027B (en) Method for the manufacture of an electrical leadframe and a surface mountable semiconductor component
US7695990B2 (en) Fabricating surface mountable semiconductor components with leadframe strips
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US7863757B2 (en) Methods and systems for packaging integrated circuits
KR20170077146A (ko) 기판 구조들 및 제조 방법들
US8008128B2 (en) Thin quad flat package with no leads (QFN) fabrication methods
US9842794B2 (en) Semiconductor package with integrated heatsink
KR20150135299A (ko) 반도체 부품 그리고 반도체 부품을 제조하는 방법
TW200406071A (en) Surface-mountable semiconductor component and its production method
US20170079128A1 (en) Package carrier and manufacturing method thereof
US10629781B2 (en) Semiconductor element and method for production thereof
US7867908B2 (en) Method of fabricating substrate
US20220319869A1 (en) Package assembly for plating with selective molding
JP2018518039A (ja) オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
JP2012182207A (ja) Ｌｅｄ素子用リードフレームおよびその製造方法
US7199455B2 (en) Molded resin semiconductor device having exposed semiconductor chip electrodes
JP2009071199A (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
US9041226B2 (en) Chip arrangement and a method of manufacturing a chip arrangement
JP2000252235A (ja) 半導体装置及び半導体装置の製造方法
KR20100027330A (ko) 반도체 패키지 및 그의 제조방법
KR101478759B1 (ko) 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
JP2012182209A (ja) Ｌｅｄ素子用リードフレーム基板の製造方法
JP2004266195A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees