JP2663987B2 - 二層フィルムキャリアの製造方法 - Google Patents

二層フィルムキャリアの製造方法

Info

Publication number
JP2663987B2
JP2663987B2 JP21872389A JP21872389A JP2663987B2 JP 2663987 B2 JP2663987 B2 JP 2663987B2 JP 21872389 A JP21872389 A JP 21872389A JP 21872389 A JP21872389 A JP 21872389A JP 2663987 B2 JP2663987 B2 JP 2663987B2
Authority
JP
Japan
Prior art keywords
copper
layer
polyimide film
film
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21872389A
Other languages
English (en)
Other versions
JPH0383354A (ja
Inventor
武 長南
吉拡 弘田
裕子 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP21872389A priority Critical patent/JP2663987B2/ja
Priority to EP19900309293 priority patent/EP0415659B1/en
Priority to DE1990630542 priority patent/DE69030542T2/de
Publication of JPH0383354A publication Critical patent/JPH0383354A/ja
Priority to US07/837,104 priority patent/US5217849A/en
Application granted granted Critical
Publication of JP2663987B2 publication Critical patent/JP2663987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、TAB用の二層フィルムキャリアの製造方法
に関するものである。
[従来の技術] 従来より、ICパッケージの接続法としてワイヤーボン
ディング方式が用いられてきたが、ICの多ピン化に伴い
TAB方式が一躍注目されている。TAB用のフィルムキャリ
アは、その構造から次の3つの方法が知られている。
(1)銅、アルミなどの金属単体で形成されている一層
フィルムキャリア。
(2)銅、ポリイミド及び接着剤で形成されている三層
フィルムキャリア。
しかしこれらのフィルムキャリアには以下のような欠
点がある。
すなわち、(1)のフィルムキャリアは製造コストは
安価であるが、所定の厚みを有する基体そのものを加工
するため、微細な加工や高加工精度の確保が困難であ
り、多ピン化には対応できず用途が限定される。また、
(2)のフィルムキャリアでは、銅箔を接着剤でポリイ
ミドフィルムに接合しているため、ポリイミドの持つ高
耐熱性、高絶縁性を生かせない。また、スプロケットや
デバイスホールをパンチングで開孔するために高価格の
金型を必要とし経済的に不利である。
これらの欠点を解消し、多ピン化を可能とするものと
してポリイミドフィルムの表面に直接金属を形成したも
のを基体とした二層フィルムキャリアが提案され一部実
用化されている。
[発明が解決しょうとする課題] 上記二層フィルムキャリアの製造方法の詳細は明確に
されていないものの、概略以下に述べる工程で製造され
ているとされている。
すなわち、 a)銅表面に所望量の膜厚となるようにフォトレジスト
を設け、 b)所望のマスクを設けて露光してパターニングを行な
い、 c)現像して、所望部の銅面を露出させ、 d)アデティブめっきにより銅めっき層を形成し、 e)残留するレジストを剥離し、フラッシュエッチング
により銅層を除去する。
f)フォトレジストを両面に設けて、 g)ポリイミドフィルム側を露光し、 h)現像して、所望部のポリイミドフィルム面を露出さ
せ、 i)露出したポリイミドフィルム部をエッチングにより
除去し、 j)ポリイミドフィルム側の残留レジストパターニング
層を剥離し、 k)要すれば金または錫めっきを行なう。
という工程を踏むものである。
しかし、この工程には以下の問題点がある。
(1)ポリイミドフィルムはd)〜e)工程の間、露出
した状態で長時間めっき液等にさらされるため、前記
f)工程でのレジストとポリイミドフィルムとの濡れ性
が悪化し、f)工程以降においてレジストが剥離する。
(2)前記g)工程において、リール形成後に両面にレ
ジストをコートして露光、現像をするために、リード側
の表面の凹凸により光が散乱し、解像度が悪化する。
(3)銅側とポリイミドフィルム側と別々に露光してい
るため位置精度が悪く、作業面においても効率が悪く連
続化が困難である。
これらの問題点を含む結果、二層フィルムキャリアの
価格は高くならざるを得ず、かつ一層の多ピン化に対応
しきれていない。
本発明の目的は、上記問題点を解消し、安価な、かつ
一層の多ピン化を可能とする二層フィルムキャリアの製
造方法を提供することである。
[課題を解決するための手段] 上記課題を解決するための本発明の方法は、ポリイミ
ドフィルムにアディティブ銅めっきした後、要すれば電
気銅めっきにより銅層を形成して得た基板を用いてフィ
ルムキャリアを製造する方法において、 基板の一面に所望量の膜厚となるようにフォトレジ
ストを設け、次いで他面に所望量の膜厚となるようにフ
ォトレジストを設け、 各面にそれぞれ所望のマスクを設け、両面同時に露
光してパターニングを行ない、 銅側のレジストパターニング層を現像し、ポストベ
イクし、所望部の銅面を露出させ、 露出した銅面にアディティブ法で銅めっきしてリー
ドを形成し、 ポリイミドフィルム側のレジストパターニング層を
現像し、ポストベイクし、 銅側に残留するレジストパターニング層を剥離し、
下地銅層をエッチングして除去し、 露出したポリイミドフィルム部をエッチングにより
除去し、 ポリイミドフィルム側の残留レジストパターニング
層を剥離し、 要すればリード表面に仕上めっきを行なう工程から
なる二層フィルムキャリアの製造方法であり、好ましく
はの工程において、銅面に、粘度が40cp以上で、固形
分濃度が20%以上であるアルカリ現像型ネガ型液状フォ
トレジストを塗布して30μm以上のフォトレジスト膜を
形成し、ポリイミドフィルム面に2〜10μmのフォトレ
ジスト膜を形成し、また好ましくは、の工程におい
て、100〜130℃で10〜90分間加熱してポストベイクを行
なうものである。
[作用] 本発明で使用する基板は、ポリイミドフィルムにアデ
ィティブ銅めっきした後、要すれば電気銅めっきにより
銅層を形成して得た基板、あるいは同様な方法で形成さ
れた他金属とポリイミドフィルムからなる基板を用いる
ことも可能である。
以下本発明を実施例を用いて説明する。
基板として、50μm厚のポリイミドフィルム(東レ・
デュポン社製 製品名 カプトン)の表面上にスパッタ
リング法で1μm厚の銅被膜を形成させたもの(第1図
A)を用い、銅表面に粘度が4cp以上で、固形分濃度が2
0%以上であるアルカリ現像型ネガ型液状フォトレジス
トをプリベイク後のレジスト層の厚みが約45μmとなる
ようにバーコータで塗布し、70℃で30分間プリベイク
し、次いでポリイミドフィルム表面にネガ型液状フォト
レジストをプリベイク後のレジスト層の厚みが約5μm
となるようにバーコータで塗布し、70℃で30分間プリベ
イクして基板の両面にレジスト層を設けた(第1図
B)。次いで、それぞれの所定のマスクにより両面を同
時に露光し、パターニングを行なった。次いで銅側のレ
ジストパターニングを現像し、110℃で30分間のポスト
ベイクを行ない銅の露出部を形成した(第1図C)。こ
の銅の露出部に、2A/dm2の電流密度で50分間電気銅めっ
きを行ない、高さ約35μmのリードを形成した(第1図
D)。その後、ポリイミド側のレジストパターニングを
現像し、130℃30分間のポストベイクを行なった後、こ
れを60℃の4%NaOH溶液に1分間浸せきし、銅側の残留
レジストパターニング層を除去し(第1図E)、次いで
50℃の塩化第一銅溶液に30秒間浸せきし下地銅の溶液を
行なう(第1図F)。このようにして下地銅層を除去し
たものを、抱水ヒドラジンとエチレンジアミンとを容量
比で8:2の割合で混合して得た50℃のエッチング液に5
分間浸せきし、ポリイミドフィルムを開孔し(第1図
G)、次いでクロロベンゼンと、テトラクロロエチレン
とを、各々20容量%づつ含む剥離液を用いて、ポリイミ
ドフィルム側の残留レジストパターニング層を除去し
た。最後に、1A/dm2の電流密度で3分間の金めっきを行
ない、リード幅70μm、スペース幅60μmの二層フィル
ムキャリアを得た(第1図H)。
ところで、IC回路の電送信号の高速化に対応するため
には、配線系を含めた特性インピーダンスの制御が必要
となる。この観点より、また、配線技術面より適切な導
体の厚さが要望されている。この厚さは30〜60μmであ
り、よって、銅面に形成するレジスト層の厚みは少なく
とも30μm以上とすることが好ましく、この目的さえ達
成できるものであればレジストの種類は問わない。手軽
さ等より液状フォトレジストを使用する場合には、粘度
を40cp以上とし、固形分濃度を20%以上に調整したアル
カリ現像型ネガ型液状フォトレジストを用いることが望
ましい。
デバイスホールやスプロケットホール形成用のポリイ
ミドフィルム側に塗布するフォトレジストはポリイミド
フィルムのエッチングに耐え得るものであればよく、例
えばゴム系レジストがある。レジスト層の厚さはあまり
薄くするとピンホール等の欠損が発生し、あまりに厚く
するとパターン精度を悪化させる。よって、2〜10μm
とすることが望ましい。
なお、これらのフォトレジストとして液状のものを塗
布する方法はバーコータに限られるものではないことは
いうまでもない。さらに、銅側、ポリイミドフィルム側
を問わず、プリベイク条件は極く一般的なものであり、
本発明を特徴付けるものではない。
本発明において、両面を同時に露光するのは、位置精
度の確保と、作業性を改良するためであり、これにより
連続化が可能となる。
銅側より現像し、エッチングを行なうのは、銅のエッ
チング条件では、ポリイミドフィルム側はなんら影響を
受けないからである。現像後のポストベイクは特に必要
とされるものではないが、フォトレジスト層の乾燥と、
密着性を高めるために行なうことが望ましい。この際、
銅側のフォトレジストのポストベイク条件はポリイミド
フィルム側のフォトレジストに影響を与えないようにし
なければならず、100〜130℃で10〜90分間加熱すること
が望ましい。この条件より強い条件ではポリイミドフィ
ルム側のフォトレジストの現像ができなくなり、これよ
り弱い条件では充分なポストベイクの効果が得られない
からである。
リードの形成方法はアディティブ法であれば、セミア
ディティブ法でも、フルアディティブ法でも差し支えな
い。
以後のポリイミドフィルム側のフォトレジストのポス
トベイク条件や、銅側の残留レジストパターニング層の
除去条件や、下地銅の除去条件、ポリイミドフィルムの
エッチング条件等の個々の条件はそれぞれ公知の条件で
よく、特に規定するものではない。
以上述べたように、本発明は基板の両面にフォトレジ
スト層を設けた後、両面を同時に露光し、パターニング
し、銅側よりエッチングを行なうことにより高精度で、
安価な二層フィルムキャリアを製造することを可能にす
るものである。
[実施例] 基板として厚さ50μmのポリイミドフィルム(東レ・
デュポン社製 製品名 カプトン)の表面上に無電解鍍
金で0.25μmの同被膜を形成した後、電気銅鍍金で1μ
m厚の銅被膜を形成させたものを用い、銅側のフォトレ
ジストとしてネガ型液状フォトレジスト(製品名PMER.H
C600、東京応化社製)を用い、また、ポリイミドフィル
ム側のフォトレジストとしてネガ型フォトレジスト(製
品名FSR富士薬品社製)を用い、前記実施例と同様にし
て二層フィルムキャリアを製造した。得られた二層フィ
ルムキャリアは前記実施例で得られたものと同様のもの
であった。この二層フィルムキャリアの上面図を第2図
に示した。
[発明の効果] 本発明の方法によれば、基板の両面にフォトレジスト
層を設けた後、両面を同時に露光し、パターニングし、
銅側よりエッチングを行なうために高加工精度で二層フ
ィルムキャリアを製造できる。また、本発明の方法を用
いれば、高加工精度が得られるために多ピン化が可能と
なり、かつ連続化が可能であるため安価に二層フィルム
キャリアを製造することができる。
【図面の簡単な説明】 第1図A〜Hは本発明の実施例の各工程における断面図
である。 第2図は本発明の実施例でできた二層フィルムキャリア
の上面図である。 1……ポリイミドフィルム 2……銅層 3……フォトレジスト 4……銅めっき層 5……スプロケットホール 6……デバイスホール 7……アウターリードホール 8……インナーリード 9……二層フィルムキャリア

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】ポリイミドフィルムにアディティブ銅めっ
    きした後、要すれば電気銅めっきにより銅層を形成して
    得た基板を用いてフィルムキャリアを製造する方法にお
    いて、 基板の一面に所望量の膜厚となるようにフォトレジ
    ストを設け、次いで他面に所望量の膜厚となるようにフ
    ォトレジストを設け、 各面にそれぞれ所望のマスクを設け、両面同時に露
    光してパターニングを行ない、 銅側のレジストパターニング層を現像し、ポストベ
    イクし、所望部の銅面を露出させ、 露出した銅面にアディティブ法で銅めっきしてリー
    ドを形成し、 ポリイミドフィルム側のレジストパターニング層を
    現像し、ポストベイクし、 銅側に残留するレジストパターニング層を剥離し、
    下地銅層をエッチングして除去し、 露出したポリイミドフィルム部をエッチングにより
    除去し、 ポリイミドフィルム側の残留レジストパターニング
    層を剥離し、 要すればリード表面に仕上めっきを行なう工程から
    なる二層フィルムキャリアの製造方法。
  2. 【請求項2】前記の工程において、銅面に、粘度が40
    cp以上で、固形分濃度が20%以上であるアルカリ現像型
    ネガ型液状フォトレジストを塗布して30μm以上のフォ
    トレジスト膜を形成し、プリベイクした後、ポリイミド
    フィルム面に2〜10μmのゴム系フォトレジスト膜を形
    成し、プリベイクし、前記の工程において、100〜130
    ℃で10〜90分間加熱してポストベイクを行なうことを特
    徴とする請求項(1)記載の二層フィルムキャリアの製
    造方法。
JP21872389A 1989-08-28 1989-08-28 二層フィルムキャリアの製造方法 Expired - Lifetime JP2663987B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21872389A JP2663987B2 (ja) 1989-08-28 1989-08-28 二層フィルムキャリアの製造方法
EP19900309293 EP0415659B1 (en) 1989-08-28 1990-08-24 Process for making a two-layer film carrier
DE1990630542 DE69030542T2 (de) 1989-08-28 1990-08-24 Prozess zur Herstellung eines Zweischichtenfilmträgers
US07/837,104 US5217849A (en) 1989-08-28 1992-02-18 Process for making a two-layer film carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21872389A JP2663987B2 (ja) 1989-08-28 1989-08-28 二層フィルムキャリアの製造方法

Publications (2)

Publication Number Publication Date
JPH0383354A JPH0383354A (ja) 1991-04-09
JP2663987B2 true JP2663987B2 (ja) 1997-10-15

Family

ID=16724431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21872389A Expired - Lifetime JP2663987B2 (ja) 1989-08-28 1989-08-28 二層フィルムキャリアの製造方法

Country Status (3)

Country Link
EP (1) EP0415659B1 (ja)
JP (1) JP2663987B2 (ja)
DE (1) DE69030542T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653484B2 (ja) * 2002-08-05 2011-03-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び半導体素子の製造のための方法
DE10237084A1 (de) 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
WO2012023902A1 (en) * 2010-08-18 2012-02-23 3M Innovative Properties Company A flexible circuit and a method of producing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
FR2575965A1 (fr) * 1985-01-16 1986-07-18 Rogers Corp Procede de fabrication de bande pour la fabrication automatique des circuits integres et bande obtenue par ce procede
GB2178231A (en) * 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component

Also Published As

Publication number Publication date
JPH0383354A (ja) 1991-04-09
DE69030542D1 (de) 1997-05-28
EP0415659A2 (en) 1991-03-06
EP0415659B1 (en) 1997-04-23
EP0415659A3 (en) 1991-09-18
DE69030542T2 (de) 1997-08-07

Similar Documents

Publication Publication Date Title
JP3149352B2 (ja) 基板の導体層の形成方法
JPH04309290A (ja) プリント配線板の製造方法
KR20040095716A (ko) 배선 회로 기판의 제조 방법
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
JP2002026489A (ja) バンプ付き配線回路基板及びその製造方法
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2663987B2 (ja) 二層フィルムキャリアの製造方法
US5217849A (en) Process for making a two-layer film carrier
JPH06132663A (ja) 多層配線基板の製造方法
JP2002111185A (ja) バンプ付き配線回路基板及びその製造方法
JP3941463B2 (ja) 多層プリント配線板の製造方法
JP2004095983A (ja) プリント配線板の製造方法
JP4386827B2 (ja) 配線回路基板の製造方法
JP4415985B2 (ja) 金属転写板の製造方法
JPH06252529A (ja) プリント配線板の製造方法
JP2517277B2 (ja) プリント配線板の製造方法
JP2000332064A (ja) 微細配線テープキャリアの製造方法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JP3812280B2 (ja) スズ−はんだ2色めっきtabテープの製造方法
JPH1154568A (ja) テープキャリアとその製造方法
JPH06314724A (ja) 半導体素子搭載用両面配線基板,及びそれを用いた半導 体装置
JPH03120735A (ja) 二層フィルムキャリアの製造方法
JPH06310866A (ja) 多層配線基板及びその製造方法
JPH09181422A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100620

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 13