JPH0383354A - 二層フィルムキャリアの製造方法 - Google Patents

二層フィルムキャリアの製造方法

Info

Publication number
JPH0383354A
JPH0383354A JP21872389A JP21872389A JPH0383354A JP H0383354 A JPH0383354 A JP H0383354A JP 21872389 A JP21872389 A JP 21872389A JP 21872389 A JP21872389 A JP 21872389A JP H0383354 A JPH0383354 A JP H0383354A
Authority
JP
Japan
Prior art keywords
copper
layer
film
polyimide film
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21872389A
Other languages
English (en)
Other versions
JP2663987B2 (ja
Inventor
Takeshi Naganami
武 長南
Yoshihiro Hirota
弘田 吉拡
Hiroko Kudo
裕子 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP21872389A priority Critical patent/JP2663987B2/ja
Priority to EP19900309293 priority patent/EP0415659B1/en
Priority to DE1990630542 priority patent/DE69030542T2/de
Publication of JPH0383354A publication Critical patent/JPH0383354A/ja
Priority to US07/837,104 priority patent/US5217849A/en
Application granted granted Critical
Publication of JP2663987B2 publication Critical patent/JP2663987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、TAB用の二層フィルムキャリアの製造方法
に関するものである。
[従来の技術] 従来より、ICパッケージの接続法としてワイヤーボン
ディング方式が用いられてきたが、ICの多ビン化に伴
いTAB方式が一躍注目されている。
TAB 用のフィルムキャリアは、その構造から次の3
つの方法が知られている。
(1)銅、アルミなどの金属単体で形成されている一部
フィルムキャリア。
(2〉銅、ポリイミド及び接着剤で形成されている三層
フィルムキャリア。
しかしこれらのフィルムキャリアには以下のような欠点
がある。
すなわち、(1)のフィルムキャリアは製造コストは安
価であるが、所定の厚みを有する基体そのものを加工す
るため、微細な加工や高加工精度の確保が困難であり、
多ビン化には対応できず用途が限定される。また、(2
)のフィルムキャリアでは、銅箔を接着剤でポリイミド
フィルムに接合しているため、ポリイミドの持つ高耐熱
性、高絶縁性を生かせない。また、スプロケットやデバ
イスホールをパンチングで開孔するために高価格の金型
を必要とし経済的に不利である。
これらの欠点を解消し、多ビン化を可能とするものとし
てポリイミドフィルムの表面に直接金属を形成したもの
を基体とした二層フィルムキャリアが提案され一部実用
化されている。
[発明が解決しようとする課題] 上記二層フィルムキャリアの製造方法の詳細は明確にさ
れていないももの、概略以下に述べる工程で製造されて
いるとされている。
すなわち、 a)a表面に所望量の膜厚となるようにフォトレジスト
を設け、 b)所望のマスクを設けて露光してパターニングを行な
い、 C)現像して、所望部の銅面を露出させ、d)アデティ
ブめっきにより銅めっき層を形成し、e)残留するレジ
ストを剥離し、フラッシュエツチングにより銅層を除去
する。
f)フォトレジストを両面に設けて、 g)ポリイミドフィルム側を露光し、 h)現像して、所望部のポリイミドフィルム面を露出さ
せ、 l〉露出したポリイミドフィルム部をエツチングにより
除去し、 j)ポリイミドフィルム側の残留レジストパターニング
層を剥離し、 k〉要すれば金または錫めっきを行なう。
という工程を踏むものである。
しかし、この工程には以下の問題点がある。
(1〉ポリイミドフィルムはd)〜 e)工程の間、露
出した状態で長時間めっき液等にさらされるため、前記
f〉工程でのレジストとポリイミドフィルムとの濡れ性
が悪化し、t)工程以降においてレジストが剥離する。
(2)前記g)工程において、リード形成後に両面にレ
ジストをコートして露光、現像をするために、リード側
の表面の凹凸により光が散乱し、解像度が悪化する。
(3)端側とポリイミドフィルム側と別々に露光してい
るため位置精度が悪く、作業面においても効率が悪く連
続化が困難である。
これらの問題点を含む結果、二層フィルムキャリアの価
格は高くならざるを得ず、かつ−層の多ビン化に対応し
きれていない。
本発明の目的は、上記問題点を解消し、安価な、かつ−
層の多ビン化を可能とする二層フィルムキャリアの製造
方法を提供することである。
[課題を解決するための手段] 上記課題を解決するための本発明の方法は、ポリイミド
フィルムにアディティブ銅めっきした後、要すれば電気
銅めっきにより銅層を形成して得た基板を用いてフィル
ムキャリアを製造する方法において、 ■基板の一面に所望量の膜厚となるようにフォトレジス
トを設け、次いで他面に所望量の膜厚となるようにフォ
トレジストを設け、 ■各面にそれぞれ所望のマスクを設け、両面同時に露光
してバターニングを行ない、 ■銅鋼のレジストパターニング層を現像し、ポストベイ
クし、所望部の銅面を露出させ、■露出した銅面にアデ
ィティブ法で銅めっきしてリードを形成し、 ■ポリイミドフィルム側のレジストパターニング層を現
像し、ポストベイクし、 (6)銅側に残留するレジストパターニング層を剥離し
、下地銅層をエツチングして除去し、■露出したポリイ
ミドフィルム部をエツチングにより除去し、 ■ポリイミドフィルム側の残留レジストパターニング層
を剥離し、 ■要すればリード表面に仕上めっきを行なう工程からな
る二層フィルムキャリアの製造方法であり、好ましくは
(1)の工程において、銅面に、粘度が40 cp以上
で、固形分濃度が20%以上であるアルカリ現像型ネガ
型液状フォトレジストを塗布して30μ讃以上のフォト
レジスト膜を形成し、ポリイミドフィルム面に2〜10
μ璽のフォトレジスト膜を形成し、また好ましくは、(
3)の工程において、too A−130”Cで10〜
90分間加熱してボストベイクを行なうものである。
[作用] 本発明で使用する基板は、ポリイミドフィルムにアディ
ティブ銅めっきした後、要すれば電気銅めっきにより銅
層を形成して得た基板、あるいは同様な方法で形成され
た他金属とポリイミドフィルムからなる基板を用いるこ
とも可能である。
以下本発明を実施例を用いて説明する。
基板として、50μ■厚のポリイミドフィルム(東し・
デュポン社製 製品名 カプトン)の表面上にスパッタ
リング法で1μm厚の銅被膜を形成させたもの(第1図
A)を用い、銅表面に粘度が40 cp以上で、固形分
濃度が20%以上であるアルカリ現像型ネガ型液状フォ
トレジストをプリベイク後のレジスト層の厚みが約45
μ−となるようにバーコータで塗布し、70℃で30分
間プリベイクし、次いでポリイミドフィルム表面にネガ
型液状フォトレジストをプリベイク後のレジスト層の厚
みが約5μmとなるようにバーコータで塗布し、70℃
で30分間プリベイクして基板の両面にレジスト層を設
けた(第1図B)。次いで、それぞれの所定のマスクに
より両面を同時に露光し、バターニングを行なった。次
いで胴側のレジストパターニングを現像し、110℃で
30分間のポストベイクを行ない銅の露出部を形成した
(第1図C)。この銅の露出部に、2 A/dm2の電
流密度で50分間電気銅めっきを行ない、高さ約35μ
瓢のリードを形成した(第1図D)。その後、ポリイミ
ド側のレジストパターニングを現像し、13O′Cで3
0分間のボストベイクを行なった後、これを60℃の4
%N a OII温溶液1分間浸せきし、胴側の残留レ
ジストパターニング層を除去しく第1図E)、次いでs
o’cの塩化第一銅溶液に30秒間浸せきし下地銅の溶
解を行なう(第1図F)。このようにして下地銅層を除
去したものを、抱水ヒドラジンとエチレンジアミンとを
容量比で8:2の割合で混合して得た50℃のエツチン
グ液に5分間浸せきし、ポリイミドフィルムを開孔しく
第1図G〉、次いでクロロベンゼンと、テトラクロロエ
チレンとを、各々20容量%づつ含む剥離液を用いて、
ポリイミドフィルム側の残留レジストパターニング層を
除去した。最後に、I A/dm2の電流密度で3分間
の金めつきを行ない、リード幅70μ履、スペース幅6
0μ■の二層フィルムキャリアを得た(第1図H)。
ところで、IC回路の電送信号の高速化に対応するため
には、配線系を含めた特性インピーダンスの制御が必要
となる。この観点より、また、配線技術面より適切な導
体の厚さが要望されている。
この厚さは30〜50μmであり、よって、銅面に形成
するレジスト層の厚みは少なくとも30μ閣以上とする
ことが好ましく、この目的さえ達成できるものであれば
レジストの種類は問わない。
手軽さ等より液状フォトレジストを使用する場合には、
粘度を40 cp以上とし、固形分濃度を202以上に
調整したアルカリ現像型ネガ型液状フォトレジストを用
いることが望ましい。
デバイスホールやスプロケットホール形成用のポリイミ
ドフィルム側に塗布するフォトレジストはポリイミドフ
ィルムのエツチングに耐え得るものであればよく、例え
ばゴム系レジストがある。
レジスト層の厚さはあまり薄くするとピンホール等の欠
損が発生し、あまりに厚くするとパターン精度を悪化さ
せる。よって、2〜10μ謹とすることが望ましい。
なお、これらのフォトレジストとして液状のものを塗布
する方法はバーコータに限られるものではないことはい
うまでもない。さらに、銅剣、ポリイミドフィルム側を
問わず、プリベイク条件は極く一般的なものであり、本
発明を特徴付けるものではない。
本発明において、両面を同時に露光するのは、位置精度
の確保と、作業性を改良するためであり、これにより連
続化が可能となる。
銅剣より現像し、エツチングを行なうのは、銅のエツチ
ング条件では、ポリイミドフィルム側はなんら影響を受
けないからである。現像後のボストベイクは特に必要と
されるものではないが、フォトレジスト層の乾燥と、密
着性を高めるために行なうことが望ましい。この際、銅
剣のフォトレジストのボストベイク条件はポリイミドフ
ィルム側のフォトレジストに影響を与えないようにしな
ければならず、100〜130’cで10〜90分間加
熱することが望ましい。この条件より強い条件ではポリ
イミドフィルム側のフォトレジストの現像ができなくな
り、これより弱い条件では充分なボストベイクの効果が
得られないからである。
リードの形成方法はアディティブ法であれば、セミアデ
イティブ法でも、フルアデイティブ法でも差し支えない
以後のポリイミドフィルム側のフォトレジストのポスト
ベイク条件や、銅剣の残留レジストパターニング層の除
去条件や、下地銅の除去条件、ポリイミドフィルムのエ
ツチング条件等の個々の条件はそれぞれ公知の条件でよ
く、特に規定するものではない。
以上述べたように、本発明は基板の両面にフォトレジス
ト層を設けた後、両面を同時に露光し、パターニングし
、銅剣よりエツチングを行なうことにより高精度で、安
価に二層フィルムキャリアを製造することを可能にする
ものである。
[実施例] 基板として厚さ 50μ璽のポリイミドフィルム(東し
・デュポン社製 製品名 カプトン)表面上に無電解鍍
金で0.25μmの同被膜を形成した後、電気銅鍍金で
1μm厚の銅被膜を形成させたものを用い、銅剣のフォ
トレジストとしてネガ型液状フォトレジスト(製品名P
MER,HC600、東京応化社製)を用い、また、ポ
リイミドフィルム側のフォトレジストとしてネガ型フォ
トレジスト(製品名PSR富士薬品社製)を用い、前記
実施例と同様にして二層フィルムキャリアを製造した。
得られた二層フィルムキャリアは前記実施例で得られた
ものと同様のものであった。この二層フィルムキャリア
の上面図を第2図に示した。
[発明の効果] 本発明の方法によれば、基板の両面にフォトレジスト層
を設けた後、両面を同時に露光し、バターニングし、銅
剣よりエツチングを行なうために高加工精度で二層フィ
ルムキャリアを製造できる。
また、本発明の方法を用いれば、高加工精度が得られる
ために多ビン化が可能となり、かつ連続化が可能である
ため安価に二層フィルムキャリアを製造することができ
る。
【図面の簡単な説明】
第1図A−Hは本発明の実施例の各工程における断面図
である。 第2図は本発明の実施例でできた二層フィルムキャリア
の上面図である。 1−一一ポリイミドフィルム 2−m−銅層 3−一一フオドレジスト 4−−一銅めっき層 5−一一スブロケットホール 6−m−デバイスホール 7−一一アウターリードホール 8−m−インナーリード 9−m−二層フィルムキャリア

Claims (1)

  1. 【特許請求の範囲】 【1】ポリイミドフィルムにアディティブ銅めっきした
    後、要すれば電気銅めっきにより銅層を形成して得た基
    板を用いてフィルムキャリアを製造する方法において、 (1)基板の一面に所望量の膜厚となるようにフォトレ
    ジストを設け、次いで他面に所望量の膜厚となるように
    フォトレジストを設け、 (2)各面にそれぞれ所望のマスクを設け、両面同時に
    露光してパターニングを行ない、 (3)銅側のレジストパターニング層を現像し、ポスト
    ベイクし、所望部の銅面を露出させ、(4)露出した銅
    面にアディティブ法で銅めっきしてリードを形成し、 (5)ポリイミドフィルム側のレジストパターニング層
    を現像し、ポストベイクし、 (6)銅側に残留するレジストパターニング層を剥離し
    、下地銅層をエッチングして除去し、(7)露出したポ
    リイミドフィルム部をエッチングにより除去し、 (8)ポリイミドフィルム側の残留レジストパターニン
    グ層を剥離し、 (9)要すればリード表面に仕上めっきを行なう工程か
    らなる二層フィルムキャリアの製造方法。 【2】前記(1)の工程において、銅面に、粘度が40
    cp以上で、固形分濃度が20%以上であるアルカリ現
    像型ネガ型液状フォトレジストを塗布して30μm以上
    のフォトレジスト膜を形成し、プリベイクした後、ポリ
    イミドフィルム面に2〜10μmのゴム系フォトレジス
    ト膜を形成し、プリベイクし、前記(3)の工程におい
    て、100〜130℃で10〜90分間加熱してポスト
    ベイクを行なうことを特徴とする請求項【1】記載の二
    層フィルムキャリアの製造方法。
JP21872389A 1989-08-28 1989-08-28 二層フィルムキャリアの製造方法 Expired - Lifetime JP2663987B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21872389A JP2663987B2 (ja) 1989-08-28 1989-08-28 二層フィルムキャリアの製造方法
EP19900309293 EP0415659B1 (en) 1989-08-28 1990-08-24 Process for making a two-layer film carrier
DE1990630542 DE69030542T2 (de) 1989-08-28 1990-08-24 Prozess zur Herstellung eines Zweischichtenfilmträgers
US07/837,104 US5217849A (en) 1989-08-28 1992-02-18 Process for making a two-layer film carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21872389A JP2663987B2 (ja) 1989-08-28 1989-08-28 二層フィルムキャリアの製造方法

Publications (2)

Publication Number Publication Date
JPH0383354A true JPH0383354A (ja) 1991-04-09
JP2663987B2 JP2663987B2 (ja) 1997-10-15

Family

ID=16724431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21872389A Expired - Lifetime JP2663987B2 (ja) 1989-08-28 1989-08-28 二層フィルムキャリアの製造方法

Country Status (3)

Country Link
EP (1) EP0415659B1 (ja)
JP (1) JP2663987B2 (ja)
DE (1) DE69030542T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1527479A1 (de) * 2002-08-05 2005-05-04 Osram Opto Semiconductors GmbH VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN LEITERRAHMENS, VERFAHREN ZUM HERSTELLEN EINES OBERFLäCHENMONTIERBAREN HALBLEITERBAUELEMENTS UND LEITERRAHMENSTREIFEN
DE10237084A1 (de) 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
WO2012023902A1 (en) * 2010-08-18 2012-02-23 3M Innovative Properties Company A flexible circuit and a method of producing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
FR2575965A1 (fr) * 1985-01-16 1986-07-18 Rogers Corp Procede de fabrication de bande pour la fabrication automatique des circuits integres et bande obtenue par ce procede
GB2178231A (en) * 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component

Also Published As

Publication number Publication date
JP2663987B2 (ja) 1997-10-15
DE69030542D1 (de) 1997-05-28
EP0415659A3 (en) 1991-09-18
EP0415659B1 (en) 1997-04-23
EP0415659A2 (en) 1991-03-06
DE69030542T2 (de) 1997-08-07

Similar Documents

Publication Publication Date Title
JPH03148846A (ja) Ic搭載用可撓性回路基板及びその製造法
US4978423A (en) Selective solder formation on printed circuit boards
US3675318A (en) Process for the production of a circuit board
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JPH0383354A (ja) 二層フィルムキャリアの製造方法
US5217849A (en) Process for making a two-layer film carrier
US7076868B2 (en) Wiring circuit board having bumps and method of producing same
JPH03120735A (ja) 二層フィルムキャリアの製造方法
JPS61113296A (ja) プリント回路板の製造方法
JPH10335788A (ja) 配線パターン形成方法
JPH06314724A (ja) 半導体素子搭載用両面配線基板,及びそれを用いた半導 体装置
JP2517277B2 (ja) プリント配線板の製造方法
JPH06177278A (ja) 半導体装置の製造方法
JPH07123178B2 (ja) フレキシブル配線基板およびその製造方法
JPH02117192A (ja) 印刷配線板の製造方法
JPS63283098A (ja) パタ−ン形成法
JPH03237736A (ja) 2層tabの製造方法
JP2511476B2 (ja) プリント配線板の金めっき法
JP3005546B1 (ja) ビルドアップ配線基板の製造方法
JPH0787205B2 (ja) 2層tabの製造方法
JP2002314228A (ja) 配線回路基板およびその製造方法
JPH0314294A (ja) ポリイミド樹脂膜のパターン形成方法
JPH05175640A (ja) プリント基板製造方法
JPH04335593A (ja) フレキシブルプリント両面配線基板の製造方法
JPH0787203B2 (ja) 2層tabの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 13