JP3992301B2 - チップ型発光ダイオード - Google Patents

チップ型発光ダイオード Download PDF

Info

Publication number
JP3992301B2
JP3992301B2 JP10205095A JP10205095A JP3992301B2 JP 3992301 B2 JP3992301 B2 JP 3992301B2 JP 10205095 A JP10205095 A JP 10205095A JP 10205095 A JP10205095 A JP 10205095A JP 3992301 B2 JP3992301 B2 JP 3992301B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
type light
electrodes
chip type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10205095A
Other languages
English (en)
Other versions
JPH08298345A (ja
Inventor
彰 鬼切
孝一 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP10205095A priority Critical patent/JP3992301B2/ja
Publication of JPH08298345A publication Critical patent/JPH08298345A/ja
Application granted granted Critical
Publication of JP3992301B2 publication Critical patent/JP3992301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、携帯電話やポケットベルなど小型の電子機器に搭載される薄型タイプのチップ型発光ダイオードに関する。
【0002】
【従来の技術】
一般に、この種のチップ型発光ダイオードは、小さな絶縁基板の上面に一対の電極を設け、一方の電極の表面側に発光ダイオ−ド素子を実装し、該発光ダイオ−ド素子と他方の電極の表面側とを金属細線によってワイヤボンディングしたのち、これらの発光ダイオード素子及び金属細線を透光性樹脂にて封止する一方、絶縁基板の下面側に上記一対の電極の外部接続用端子を設けた構成からなる。
【0003】
ところで、上記一対の電極に設けられた外部接続用端子の形式としては、従来、例えば図16及び図17に示されるようなタイプのもの(実開平6−60157号公報参照)と、図18に示されるようなタイプ(特開平6−61529号公報参照)の2種類が知られている。
【0004】
図16及び図17に示した前者のチップ型発光ダイオード1は、絶縁基板2の上面に形成される一対の電極3,4と、絶縁基板2の下面に形成される外部接続用端子5,6とが絶縁基板2の側面を回り込むようにコの字状をなしてメッキ配線されたものである。そして、一方の電極3上に発光ダイオード素子7が実装されると共に、この発光ダイオード素子7から他方の電極4の上面に金属細線8がワイヤボンディングされ、さらに発光ダイオード素子7と金属細線8とを覆う形で、電極3,4上を透光性樹脂9が封止している。一方、上記電極3,4がそれぞれ絶縁基板2の側面に回り込んで形成した外部接続用端子5,6は、図示外のプリント基板の導体パターンに半田付け等により接続される。
【0005】
また、図18に示した後者のチップ型発光ダイオード10は、一対の導電性樹脂体11,12と、これらの間に介在される絶縁樹脂体13とを一体的に金型成形(二色成形)し、一対の導電性樹脂体11,12の各上面および各下面にそれぞれ金属膜14,15,16,17を施し、上面側の金属膜14,15には発光ダイオ−ド素子18とボンディングワイヤ19を形成し、その上を透光性樹脂20で封止すると共に、下面側の金属膜16,17を外部接続用端子として構成したものである。
【0006】
【発明が解決しようとする課題】
しかしながら、上述した従来のチップ型発光ダイオードにあっては、いずれも絶縁基板又は導電樹脂体を挟むようにして、その上面に電極を下面に外部接続用端子を設けた3層構造となっていたために、発光ダイオードの薄型化には自ずと限界があった。即ち、発光ダイオードの薄型化を達成するためには、絶縁基板、上面の電極及び下面の外部接続用端子の各厚みをそれぞれ薄くする必要がある。ところが、前記各々の厚みを薄くしていくほど発光ダイオードとしての機械的、熱的信頼性が低下してしまうために、薄型化を計る場合にはどうしても構造上の限界があり期待する薄型化が実現できなかったからである。
【0007】
また、上述した前者のチップ型発光ダイオード1にあっては、絶縁基板2の上面及び下面に電極3,4と外部接続用端子5,6とを形成する両面配線の基板構造としなければならないために、スルーホールを利用したメッキ工程が必要となって基板自体が高価になってしまい、結果的にチップ型発光ダイオードの低価格化の妨げにもなっていた。
【0008】
一方、後者のチップ型発光ダイオード10にあっては、導電性樹脂体11,12と絶縁樹脂体13とを二色成形しているために、金型の製作費用が嵩んだり作業工数も掛かってしまい、先の場合と同様にチップ型発光ダイオードの低価格化の妨げになっていた。
【0009】
そこで、本発明は、チップ型発光ダイオードとして必要とされる機械的および熱的信頼性を具備しながら薄型化を達成し、且つ安価なチップ型発光ダイオードを提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に係るチップ型発光ダイオードは、上記課題を解決するために、厚さ20〜50μmのポリイミドフィルムからなる絶縁基板の上面に一対の電極を設け、一方の電極の表面側に発光ダイオード素子を実装し、該発光ダイオード素子と他方の電極の表面側とを金属細線にてワイヤボンディングし、これらの発光ダイオード素子及び金属細線を透光性樹脂にて封止する一方、上記一対の電極の両端部を幅全体に亘って絶縁基板の各端部より突出させ、該突出させた各電極の裏面側の露出面を直接前記電極の外部接続用端子としたことを特徴とする。
【0012】
また、前記電極の裏面側を露出させるため、絶縁基板の両端部に幅全体に亘って切欠部が設けてあることを特徴とする。
【0013】
また、前記絶縁基板に設けた切欠部に金属メッキを施して導体を形成したことを特徴とする。
【0014】
【作用】
上述の手段によれば、本発明のチップ型発光ダイオードは、絶縁基板の上面に一対の電極を形成し、この電極の裏面側を絶縁基板から露出させて外部接続用端子とした2層構造であり、プリント基板には前記電極の裏面側が直接固着されるため、従来の3層構造のものに比べて発光ダイオードが薄型となる
【0015】
また、絶縁基板の切欠部や孔部は、エッチング加工やレーザ加工等によって絶縁基板の一部を除去することで形成することができる。
【0016】
さらに、前記絶縁基板に設けた切欠部又は孔部に金属メッキを施して導体を形成することで、外部接続用端子と絶縁基板下面との間の段差がなくなってフラットとなり、プリント基板に塗布した半田などの接合材に外部接続用端子が密着して接合時の半田濡れ性が更に向上する。
【0017】
そして、上記絶縁基板に厚さ20〜50μmのポリイミドフィルムを用いることにより、機械的および熱的信頼性を損なうことなく、従来のガラスエポキシ樹脂基板に比べて極めて薄くすることができ、さらに絶縁基板に切欠部又は孔部を形成する際のエッチング又はレーザ加工が容易となる。
【0018】
【実施例】
以下、添付図面に基づいて本発明に係るチップ型発光ダイオードの実施例を詳細に説明する。
図1及び図2は本発明に係るチップ型発光ダイオード21の第1実施例を示したものである。この実施例において、基板としての絶縁フィルム22は20〜50μm程度の厚みを有するポリイミドフィルムによって構成されている。この程度の厚さは、従来の一般的なガラスエポキシ樹脂基板が200〜300μm程度の薄さが限界であったのに比べてかなり薄型となっており、またこの程度の厚さがあれば基板としての強度も十分であり、容易に取扱うことができる。このようなポリイミドフィルムによって構成された絶縁フィルム22の上面側には銅箔などの金属薄膜からなる一対の電極23,24が形成されるが、これらの電極23,24はその両端が前記絶縁フィルム22から大きくはみ出し、各電極23,24の裏面側の一部が絶縁フィルム22から露出しており、この露出面を上記電極23,24の外部接続用端子25,26として構成した構造となっている。なお、電極23,24及び外部接続用端子25,26は、銅箔の上にニッケルメッキ又は金メッキが施してある。このようにして形成された配線基板には、従来と同様に、上記一方の電極23上に発光ダイオード素子7が実装され、この発光ダイオード素子7から他方の電極24の上面に金属細線8がワイヤボンディングされると共に、発光ダイオード素子7及び金属細線8を覆う形で、電極23,24上を透光性樹脂9が封止している。
【0019】
上記電極23,24の裏面側を露出させる手段としては、例えば図5及び図6に示したように、集合型配線フィルム(絶縁フィルム22)を用いて上記チップ型発光ダイオード21を複数個取りする場合に、先ず片面が銅箔張りされた絶縁フィルム22の上にエッチング等により電極23,24を形成し、次いで絶縁フィルム22の一部をエッチング加工によって溶かし落とすか又はレーザ加工によって焼き切ることで、電極23,24の裏面側が露出する切欠部33,34を形成することができる。この実施例では絶縁フィルム22としてポリイミドフィルムを用いることで、エッチングまたはレーザー加工等によるフィルムの除去を容易に且つ精度良く行うことができる。
【0020】
このようにして形成した一対の電極23,24に対して、図7に示したように一方の電極23の上に発光ダイオード素子27を並列させ銀ペースト等の導電性接着剤を用いて接着したのち、発光ダイオード素子27と他方の電極24とを金属細線28でワイヤボンディングする。さらに、発光ダイオード素子27と金属細線28を覆うようにして、電極23,24上を透光性樹脂29によって封止する。
【0021】
次の工程において、図7に示したように、各発光ダイオード素子27間をダイシングマシン等などを用いて切断し、図1に示したような個々のチップ型発光ダイオード21に分離する。
【0022】
次に、上記構成からなるチップ型発光ダイオード21を、プリント基板上に実装する場合について説明する。図3及び図4において、符号30は絶縁基材、31は絶縁基材30上に配線された導体パターンである。この場合、図3に示したように、導体パターン31上に予め半田や銀ペースト等の導電性接合材32を塗布しておき、その上に上記チップ型発光ダイオード21を載置する。導電性接合材32上には絶縁フィルム22の両端が載置され、一対の電極23,24の各裏面側に形成された外部接続用端子25,26が導体パターン31と対面する形になる。この時、両者間には絶縁フィルム22の厚み分だけの隙間ができることになるが、この実施例に係る絶縁フィルム22はポリイミドフィルムで形成されていて、厚みが50μmと非常に薄いため、上記切欠部33,34の厚みが半田濡れ性や半田付け安定性を阻害するには至らない。
【0023】
次に、この状態でプリント基板を加熱炉に入れると、予め導体パターン31上に塗布してあった導電性接合材32が軟化し、図4に示したように、上記電極23,24の裏面側に濡れ上がって切欠部33,34を埋め、外部接続用端子25,26に固着する。そのため、外部接続用端子25,26は導電性接合材32を介して導体パターン31と電気的に接続することになる。
【0024】
図8及び図9は本発明に係るチップ型発光ダイオードの第2実施例を示したものである。このチップ型発光ダイオード35は、先の実施例における外部接続用端子25,26の切欠部33,34に金属メッキ等を施し、導体36,37を形成することで絶縁フィルム22の下面と外部接続用端子25,26との間の段差を無くしてフラットにしたものである。即ち、上述の実施例で絶縁フィルム22の一部をエッチングまたはレーザ加工等により除去し、電極23,24の裏面側を露出させたのち、上記切欠部33,34全体に金属メッキを施して導体36,37を形成し、最後に電極23,24及び導体36,37にニッケルメッキ、金メッキまたは半田メッキ等を施し、絶縁フィルム22の下面と段差のないフラットな外部接続用端子25,26を形成することができる。
【0025】
このような構成からなるチップ型発光ダイオード35を、絶縁基材30上に実装する場合には、図10及び図11に示したように、絶縁基材30の導体パターン31上にチップ型発光ダイオード35を載置したときに、導体パターン31上に塗布した導電性接合材32とチップ型発光ダイオード35の導体36,37とを完全に密着させることが可能となり、載置したときの安定性が増すと共に半田の濡れ上がりが更によくなるので、先の実施例よりも一段と半田付け安定性が向上する。
【0026】
図12及び図13は本発明に係るチップ型発光ダイオードの第3実施例を示したものである。この実施例に係るチップ型発光ダイオード40は絶縁フィルム22の左右側に各電極23,24の裏面に達する一対の孔部41,42を設け、これらの孔部41,42によって露出した各電極23,24の裏面側を外部接続用端子43,44として構成したものである。このチップ型発光ダイオード40は、先の実施例とは異なって絶縁フィルム22が電極23,24と同じ大きさになっているので、基板強度が増して取扱いが容易となる。
【0027】
図14及び図15は、上記構成からなるチップ型発光ダイオード40を、絶縁基材30上に実装する場合を示したものである。先ず図14に示したように、導体パターン31上に塗布した導電性接合材32の真上に前記絶縁フィルム22の孔部41,42が位置するように載置する。次いで、この状態で加熱炉に入れ導電性接合材32を軟化させると、図15に示したように、導電性接合材32の一部が孔部41,42の内部にまで濡れ上がって各電極23,24の裏面側に位置する外部接続用端子43,44に固着する。そのため、外部接続用端子43,44は導電性接合材32を介して導体パターン31と電気的に接続することになる。なお、この実施例においても上記孔部41,42内に金属メッキを施して導体を形成してもよい。
【0028】
なお、上記実施例では絶縁フィルム22としてポリイミドフィルムを利用した場合について説明したが、本発明では当然これ以外の種類のフィルムを利用することも可能である。また、上記実施例のような絶縁フィルム22に限られることなく、従来と同様のガラスエポキシ樹脂基板を用いることも可能である。さらに上記実施例では電極23,24の裏面側を露出させる手段として、絶縁フィルム22に切欠部33,34や孔部41,42を形成した場合について説明したが、本発明ではこれらの手段のみに限られるものではない。
【0029】
【発明の効果】
以上説明したように、本発明に係るチップ型発光ダイオードによれば、絶縁基板の上面に一対の電極を形成し、この電極の裏面側を絶縁基板から露出させて外部接続用端子とした2層構造として構成したため、チップ型発光ダイオードに要求される熱的、機械的信頼性を損なうことなく、従来の3層構造のものに比べて薄型を達成することができた。特に、従来のガラスエポキシ樹脂基板に代えて極薄のポリイミドフィルム等を用いた場合には、極めて薄型のチップ型発光ダイオードを作ることができるほか、電極の裏面側を露出させるための絶縁基板の切欠部又は孔部をエッチングやレーザ加工等によって容易に形成することができる。
【0030】
また、本発明のチップ型発光ダイオードは、片面銅箔張りの絶縁基板を使用しており、従来の両面基板のようなスルーホールへのメッキを必要としないので作業工数も簡易となり、その分安価なチップ型発光ダイオードの製造が可能となった。
【0031】
さらに、絶縁基板に設けた切欠部等に金属メッキを施し、導体を形成して外部接続用端子と絶縁基板下面との段差を極力なくしたので、プリント基板に塗布した半田などの導電性接合材に外部接続用端子が密着し、接合時の半田濡れ性が更に向上してより一段と安定した半田付け実装が可能となった。
【図面の簡単な説明】
【図1】本発明に係るチップ型発光ダイオードの第1実施例を示す斜視図である。
【図2】図1に示すチップ型発光ダイオードのA−A線断面図である。
【図3】図1に示すチップ型発光ダイオードをプリント基板に実装する前の断面図である。
【図4】図1に示すチップ型発光ダイオードをプリント基板に実装した後の断面図である。
【図5】図1に示すチップ型発光ダイオードの製造工程における集合型配線基板の途中工程を示す斜視図である。
【図6】図1に示すチップ型発光ダイオードの製造工程における集合型配線基板の完成状態を示す斜視図である。
【図7】図1に示すチップ型発光ダイオードの製造工程における集合型配線基板上に発光ダイオード素子を実装した状態を示す斜視図である。
【図8】本発明に係るチップ型発光ダイオードの第2実施例を示す斜視図である。
【図9】図8に示すチップ型発光ダイオードのB−B線断面図である。
【図10】図8に示すチップ型発光ダイオードをプリント基板に実装する前の断面図である。
【図11】図8に示すチップ型発光ダイオードをプリント基板に実装した後の断面図である。
【図12】本発明に係るチップ型発光ダイオードの第3実施例を示す斜視図である。
【図13】図12に示すチップ型発光ダイオードの断面図である。
【図14】図12に示すチップ型発光ダイオードをプリント基板に実装する前の断面図である。
【図15】図12に示すチップ型発光ダイオードをプリント基板に実装した後の断面図である。
【図16】従来におけるチップ型発光ダイオードの一例を示す斜視図である。
【図17】図16に示すチップ型発光ダイオードのC−C線断面図である。
【図18】従来におけるチップ型発光ダイオードの他の例を示す断面図である。
【符号の説明】
21 チップ型発光ダイオード
22 絶縁フィルム(絶縁基板)
23 電極
24 電極
25 外部接続用端子
26 外部接続用端子
27 発光ダイオード素子
28 金属細線
29 透光性樹脂
33 切欠部
34 切欠部
35 チップ型発光ダイオード
36 導体
37 導体
40 チップ型発光ダイオード
41 孔部
42 孔部
43 外部接続用端子
44 外部接続用端子

Claims (2)

  1. 厚さ20〜50μmのポリイミドフィルムからなる絶縁基板の上面に一対の電極を設け、一方の電極の表面側に発光ダイオード素子を実装し、該発光ダイオード素子と他方の電極の表面側とを金属細線にてワイヤボンディングし、これらの発光ダイオード素子及び金属細線を透光性樹脂にて封止する一方、上記一対の電極の両端部を幅全体に亘って絶縁基板の各端部より突出させ、該突出させた各電極の裏面側の露出面を直接前記電極の外部接続用端子としたことを特徴とするチップ型発光ダイオード。
  2. 前記電極の裏面側を露出させるため、絶縁基板の両端部に幅全体に亘って切欠部が設けてあることを特徴とする請求項1記載のチップ型発光ダイオード。
JP10205095A 1995-04-26 1995-04-26 チップ型発光ダイオード Expired - Fee Related JP3992301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10205095A JP3992301B2 (ja) 1995-04-26 1995-04-26 チップ型発光ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10205095A JP3992301B2 (ja) 1995-04-26 1995-04-26 チップ型発光ダイオード

Publications (2)

Publication Number Publication Date
JPH08298345A JPH08298345A (ja) 1996-11-12
JP3992301B2 true JP3992301B2 (ja) 2007-10-17

Family

ID=14316945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10205095A Expired - Fee Related JP3992301B2 (ja) 1995-04-26 1995-04-26 チップ型発光ダイオード

Country Status (1)

Country Link
JP (1) JP3992301B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795248B2 (ja) * 1999-03-19 2006-07-12 ローム株式会社 チップ型発光装置
DE10008203B4 (de) * 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
TW507482B (en) * 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
TW506236B (en) * 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
TW591990B (en) * 2001-07-25 2004-06-11 Sanyo Electric Co Method for making an illumination device
JP2003036707A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 照明装置とその製造方法
DE10228634A1 (de) * 2002-06-26 2004-01-22 Osram Opto Semiconductors Gmbh Oberflächenmontierbare Miniatur-Lumineszenz-und/oder Photo-Diode und Verfahren zu deren Herstellung
EP1527479A1 (de) * 2002-08-05 2005-05-04 Osram Opto Semiconductors GmbH VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN LEITERRAHMENS, VERFAHREN ZUM HERSTELLEN EINES OBERFLäCHENMONTIERBAREN HALBLEITERBAUELEMENTS UND LEITERRAHMENSTREIFEN
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
TWI275189B (en) 2003-12-30 2007-03-01 Osram Opto Semiconductors Gmbh Radiation-emitting and/or radiation-receiving semiconductor component and method for producing such component
DE102005011857B4 (de) * 2005-03-15 2007-03-22 Alcan Technology & Management Ag Flächige Beleuchtungseinrichtung
DE102005041064B4 (de) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2008047836A (ja) * 2006-08-21 2008-02-28 Hamamatsu Photonics Kk 半導体装置および半導体装置製造方法
WO2010140604A1 (ja) * 2009-06-05 2010-12-09 先端フォトニクス株式会社 サブマウント、これを備えた光モジュール、及びサブマウントの製造方法
JP4930548B2 (ja) * 2009-06-08 2012-05-16 サンケン電気株式会社 発光装置及びその製造方法
JP2011077048A (ja) * 2010-11-26 2011-04-14 Sanyo Electric Co Ltd 照明装置
CN102832331B (zh) * 2012-08-24 2014-12-10 江阴长电先进封装有限公司 一种圆片级led封装方法
CN102832330B (zh) * 2012-08-24 2014-12-10 江阴长电先进封装有限公司 一种圆片级led封装结构
JP6834469B2 (ja) 2016-12-27 2021-02-24 日亜化学工業株式会社 発光装置及びその製造方法
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526759Y2 (ja) * 1987-05-29 1993-07-07
JPH081964B2 (ja) * 1989-01-18 1996-01-10 株式会社小糸製作所 可撓性を有する表示装置
JP2962586B2 (ja) * 1991-03-05 1999-10-12 新光電気工業株式会社 半導体装置とその製造方法及びこれに用いる接合体
JPH054529U (ja) * 1991-06-27 1993-01-22 ローム株式会社 チツプ型発光ダイオードの構造
JP2605856Y2 (ja) * 1993-01-12 2000-08-21 株式会社シチズン電子 発光ダイオード
JP2603775Y2 (ja) * 1993-02-08 2000-03-21 日本板硝子株式会社 自動車のウインドシールド取り付け構造

Also Published As

Publication number Publication date
JPH08298345A (ja) 1996-11-12

Similar Documents

Publication Publication Date Title
JP3992301B2 (ja) チップ型発光ダイオード
JP3127195B2 (ja) 発光デバイスおよびその製造方法
KR900008665B1 (ko) 반도체장치의 제조방법
US5157475A (en) Semiconductor device having a particular conductive lead structure
JPH0448767A (ja) 樹脂封止型半導体装置
JP4159348B2 (ja) 回路装置の製造方法
JP3660663B2 (ja) チップパッケージの製造方法
JPH1050734A (ja) チップ型半導体
JPH06326365A (ja) チップ部品型の発光ダイオードおよびその製造方法
JPS62232948A (ja) リ−ドフレ−ム
JPH10150227A (ja) チップ型発光素子
JPH08162329A (ja) チップインダクタ及びその製造方法
JPH06291230A (ja) 複合半導体装置の製造方法
JP3851541B2 (ja) チップ部品およびその製造方法
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP2665914B2 (ja) 半導体装置及びその製造方法
JP3576541B2 (ja) 発光デバイス及び発光デバイスの製造方法
JP2805563B2 (ja) 反射型光結合装置およびその製造方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2545964B2 (ja) 磁気抵抗効果素子
JP2000252414A (ja) 半導体装置
JPH08242019A (ja) チップ型発光ダイオード
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JP2001148517A (ja) 発光デバイス
JPH1197736A (ja) 表面実装型フォトカプラ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050322

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050527

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees