JPH08162329A - チップインダクタ及びその製造方法 - Google Patents
チップインダクタ及びその製造方法Info
- Publication number
- JPH08162329A JPH08162329A JP6319408A JP31940894A JPH08162329A JP H08162329 A JPH08162329 A JP H08162329A JP 6319408 A JP6319408 A JP 6319408A JP 31940894 A JP31940894 A JP 31940894A JP H08162329 A JPH08162329 A JP H08162329A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- chip inductor
- resin
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 外形寸法を小型化する一方で電流容量が大き
なチップインダクタを得る。 【構成】 複数の電極２が２列に対向配置され、一方の
列の電極とこれに正対する電極及びその隣の電極とが金
線３によりそれぞれ接続されて電極２と金線３とが直列
状態に接続され、かつこれらが樹脂４により封止される
とともに、その両端の電極２Ａ，２Ｂが外部コンタクト
として樹脂４から突出される。電極２間を接続する金線
３によりインダクタンスを構成するため、金線３の太
さ、長さを調整することで、外形寸法を小型化する一方
で電流容量の大きなチップインダクタを構成することが
可能となる。
なチップインダクタを得る。 【構成】 複数の電極２が２列に対向配置され、一方の
列の電極とこれに正対する電極及びその隣の電極とが金
線３によりそれぞれ接続されて電極２と金線３とが直列
状態に接続され、かつこれらが樹脂４により封止される
とともに、その両端の電極２Ａ，２Ｂが外部コンタクト
として樹脂４から突出される。電極２間を接続する金線
３によりインダクタンスを構成するため、金線３の太
さ、長さを調整することで、外形寸法を小型化する一方
で電流容量の大きなチップインダクタを構成することが
可能となる。
Description
【０００１】
【産業上の利用分野】本発明は電子回路に用いられるイ
ンダクタンス素子をチップ部品として構成したチップイ
ンダクタに関し、特にその構造と製造方法に関する。
ンダクタンス素子をチップ部品として構成したチップイ
ンダクタに関し、特にその構造と製造方法に関する。
【０００２】
【従来の技術】近年における各種電子機器の小型化に伴
い、電子回路を構成するインダクタンス素子もチップ部
品として構成され、チップインダクタとしてプリント回
路基板に搭載されている。この種のチップインダクタと
して、従来では積層型と巻線型が提案されている。
い、電子回路を構成するインダクタンス素子もチップ部
品として構成され、チップインダクタとしてプリント回
路基板に搭載されている。この種のチップインダクタと
して、従来では積層型と巻線型が提案されている。
【０００３】図７は積層型のチップインダクタをその製
造工程に従って示す図であり、先ず、（ａ）のように、
層間配線のためのスルーホール１０２を設けたグリーン
シート（未焼結セラミック板）１０１に銀パラジウム等
の導体ペーストを印刷して所要のインダクタパターン１
０３を形成する。そして、（ｂ）のように、これらのグ
リーンシート１０１を複数枚重ねて一体化焼結し、
（ｃ）のように厚膜板１０４を形成する。そして、この
厚膜板１０４を枡目状に切断して個々のチップ部品１０
５を構成する。その上で、（ｄ）のように、個々のチッ
プ部品１０５に外部コンタクト用の電極１０６を形成
し、かつこの電極１０６を除く領域に樹脂１０７をコー
ティングする。
造工程に従って示す図であり、先ず、（ａ）のように、
層間配線のためのスルーホール１０２を設けたグリーン
シート（未焼結セラミック板）１０１に銀パラジウム等
の導体ペーストを印刷して所要のインダクタパターン１
０３を形成する。そして、（ｂ）のように、これらのグ
リーンシート１０１を複数枚重ねて一体化焼結し、
（ｃ）のように厚膜板１０４を形成する。そして、この
厚膜板１０４を枡目状に切断して個々のチップ部品１０
５を構成する。その上で、（ｄ）のように、個々のチッ
プ部品１０５に外部コンタクト用の電極１０６を形成
し、かつこの電極１０６を除く領域に樹脂１０７をコー
ティングする。
【０００４】図８は巻線型のチップインダクタをその製
造工程に従って示す図であり、ここでは特開昭５８−２
２３３０６号公報に記載された例を示す。先ず、（ａ）
のように巻線技術を用いて巻回されたコイル２０１にコ
ア２０２を取り付ける。そして、これらを（ｂ）に示す
リードフレーム２０３に固定し、（ｃ）のように、コイ
ルリード部２０４をリードフレーム２０３に接続する。
そして、（ｄ）のように、これらコア２０２とリードフ
レーム２０３の一部を樹脂２０５で封止した後、（ｅ）
のように、リードフレーム２０３の不要な部分を切断
し、チップ部品として形成する。
造工程に従って示す図であり、ここでは特開昭５８−２
２３３０６号公報に記載された例を示す。先ず、（ａ）
のように巻線技術を用いて巻回されたコイル２０１にコ
ア２０２を取り付ける。そして、これらを（ｂ）に示す
リードフレーム２０３に固定し、（ｃ）のように、コイ
ルリード部２０４をリードフレーム２０３に接続する。
そして、（ｄ）のように、これらコア２０２とリードフ
レーム２０３の一部を樹脂２０５で封止した後、（ｅ）
のように、リードフレーム２０３の不要な部分を切断
し、チップ部品として形成する。
【０００５】
【発明が解決しようとする課題】このような従来のチッ
プインダクタにおいて、積層型のチップインダクタはイ
ンダクタ素子をペースト導体により形成した導体膜で構
成しているため、導体膜の厚さが薄く、電流容量の大き
なチップインダクタを製造することが難しいという問題
がある。例えば、この種の厚膜印刷では、導体膜の厚さ
は約２０μｍ程度であり、インダクタ素子を小型に形成
するためには数１０μｍ程度の幅の線路を形成する必要
があるため、導体膜の断面積はおおよそ２００μｍ2 と
なる。導体ペーストとしての銀パラジウムの電流容量
は、フィラーの比率で変わるが、約５×１０8 Ａ／ｍ2
程度であることを考慮すると、このチップインダクタの
電流容量はせいぜい１００〜３００ｍＡ程度である。
プインダクタにおいて、積層型のチップインダクタはイ
ンダクタ素子をペースト導体により形成した導体膜で構
成しているため、導体膜の厚さが薄く、電流容量の大き
なチップインダクタを製造することが難しいという問題
がある。例えば、この種の厚膜印刷では、導体膜の厚さ
は約２０μｍ程度であり、インダクタ素子を小型に形成
するためには数１０μｍ程度の幅の線路を形成する必要
があるため、導体膜の断面積はおおよそ２００μｍ2 と
なる。導体ペーストとしての銀パラジウムの電流容量
は、フィラーの比率で変わるが、約５×１０8 Ａ／ｍ2
程度であることを考慮すると、このチップインダクタの
電流容量はせいぜい１００〜３００ｍＡ程度である。
【０００６】一方、前記した巻線型のチップインダクタ
は、その製造に際し、巻線コイルを形成した上で、この
コイルをリードフレームに固定し、更にこれを結線した
上で樹脂封止する等の工程が必要とされるため、製造の
自動化が難しいという問題がある。特に、コイルの巻線
は通常５０μｍφの金属線を用いているため、このよう
な細い線の端部を自動位置決めしてリードフレームのリ
ード部に接続する作業を自動化することは極めて困難な
ものとなり、またその際の位置ずれによってインダクタ
値にばらつきが生じてしまうことになる。
は、その製造に際し、巻線コイルを形成した上で、この
コイルをリードフレームに固定し、更にこれを結線した
上で樹脂封止する等の工程が必要とされるため、製造の
自動化が難しいという問題がある。特に、コイルの巻線
は通常５０μｍφの金属線を用いているため、このよう
な細い線の端部を自動位置決めしてリードフレームのリ
ード部に接続する作業を自動化することは極めて困難な
ものとなり、またその際の位置ずれによってインダクタ
値にばらつきが生じてしまうことになる。
【０００７】
【発明の目的】本発明の目的は、外形寸法を小型化する
一方で電流容量が大きなチップインダクタを提供するこ
とにある。また、本発明の他の目的は、電流容量が大き
いチップインダクタを容易に製造することが可能なチッ
プインダクタの製造方法を提供することにある。
一方で電流容量が大きなチップインダクタを提供するこ
とにある。また、本発明の他の目的は、電流容量が大き
いチップインダクタを容易に製造することが可能なチッ
プインダクタの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明のチップインダク
タは、複数の電極と、これら電極間に接続される金属線
と、少なくとも前記金属線を封止するパッケージとで構
成され、かつ電極を外部コンタクトとして構成したこと
を特徴とする。
タは、複数の電極と、これら電極間に接続される金属線
と、少なくとも前記金属線を封止するパッケージとで構
成され、かつ電極を外部コンタクトとして構成したこと
を特徴とする。
【０００９】例えば、複数の電極が２列に対向配置さ
れ、一方の列の電極とこれに正対する電極及びその隣の
電極とが金属線によりそれぞれ接続されて前記電極と金
属線とが直列状態に接続され、これら電極と金属線とが
樹脂封止されるとともに、その両端の電極が外部コンタ
クトとして封止樹脂から露呈される構成とする。
れ、一方の列の電極とこれに正対する電極及びその隣の
電極とが金属線によりそれぞれ接続されて前記電極と金
属線とが直列状態に接続され、これら電極と金属線とが
樹脂封止されるとともに、その両端の電極が外部コンタ
クトとして封止樹脂から露呈される構成とする。
【００１０】或いは、複数の電極が２列に対向配置さ
れ、一方の列の電極とこれに正対する電極の隣の電極と
が連結リードにより一体的に形成され、前記一方の列の
電極とこれに正対する電極とが金属線により接続されて
前記電極と金属線とが直列状態に接続され、これら電
極、連結リード、金属線が樹脂封止されるとともに、そ
の両端の電極が外部コンタクトとして封止樹脂から露呈
される構成とする。
れ、一方の列の電極とこれに正対する電極の隣の電極と
が連結リードにより一体的に形成され、前記一方の列の
電極とこれに正対する電極とが金属線により接続されて
前記電極と金属線とが直列状態に接続され、これら電
極、連結リード、金属線が樹脂封止されるとともに、そ
の両端の電極が外部コンタクトとして封止樹脂から露呈
される構成とする。
【００１１】ここで、パッケージ内にはフェライトコア
を内装することが好ましい。
を内装することが好ましい。
【００１２】また、本発明のチップインダクタの製造方
法は、複数の電極を対向配置したリードフレームに対
し、電極間に金属線を接続し、金属線を含む領域を封止
してパッケージを形成し、リードフレームから電極を切
断分離する工程とを含んでいる。
法は、複数の電極を対向配置したリードフレームに対
し、電極間に金属線を接続し、金属線を含む領域を封止
してパッケージを形成し、リードフレームから電極を切
断分離する工程とを含んでいる。
【００１３】
【作用】電極間を接続する金属線によりインダクタンス
を構成するため、金属線の太さ、長さを調整すること
で、外形寸法を小型化する一方で電流容量の大きなチッ
プインダクタを構成することが可能となる。
を構成するため、金属線の太さ、長さを調整すること
で、外形寸法を小型化する一方で電流容量の大きなチッ
プインダクタを構成することが可能となる。
【００１４】また、リードフレームに対して金属線をボ
ンディングし、かつ樹脂封止し、更にリードフレームか
らの電極の切断分離の各工程によりチップインダクタが
製造でき、従来の半導体装置の製造で行われている工程
をそのまま利用して本発明のチップインダクタの製造が
可能となる。
ンディングし、かつ樹脂封止し、更にリードフレームか
らの電極の切断分離の各工程によりチップインダクタが
製造でき、従来の半導体装置の製造で行われている工程
をそのまま利用して本発明のチップインダクタの製造が
可能となる。
【００１５】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明のチップインダクタの第１実施例の
透視斜視図、図２はその内部構造を示し、（ａ）は平面
図、（ｂ）はＡＡ線断面図である。チップインダクタ１
の電極２は細幅の銅板で形成されており、複数の電極、
ここでは１２個の電極２が互いに対向するように２列に
配列されている。そして、対向する電極間と、対向する
電極の一方向に向けた隣の電極間にそれぞれ金線３をボ
ンディングし、この金線３のボンディングにより前記電
極２を直列状態に電気接続し、インダクタ素子部を形成
している。そして、これら電極２と金線３とは樹脂４に
より一体的に封止され、かつこれら電極２と金線３の両
端に相当する２個の電極２Ａ，２Ｂは外部コンタクトと
して各先端部が比較的長く封止樹脂から突設され、下方
に向けてＬ字状に曲げ形成されている。
する。図１は本発明のチップインダクタの第１実施例の
透視斜視図、図２はその内部構造を示し、（ａ）は平面
図、（ｂ）はＡＡ線断面図である。チップインダクタ１
の電極２は細幅の銅板で形成されており、複数の電極、
ここでは１２個の電極２が互いに対向するように２列に
配列されている。そして、対向する電極間と、対向する
電極の一方向に向けた隣の電極間にそれぞれ金線３をボ
ンディングし、この金線３のボンディングにより前記電
極２を直列状態に電気接続し、インダクタ素子部を形成
している。そして、これら電極２と金線３とは樹脂４に
より一体的に封止され、かつこれら電極２と金線３の両
端に相当する２個の電極２Ａ，２Ｂは外部コンタクトと
して各先端部が比較的長く封止樹脂から突設され、下方
に向けてＬ字状に曲げ形成されている。
【００１６】図３は前記チップインダクタの製造方法を
工程順に示す図である。先ず、同図（ａ）のように、
０．１５ｍｍ程度の厚さの銅板等の金属板をエッチング
或いはプレス加工等により、複数の電極２が櫛状に互い
に対向するパターン形状に形成する。ここでは、この電
極構造を一列に複数配列したリードフレーム１１として
形成する。
工程順に示す図である。先ず、同図（ａ）のように、
０．１５ｍｍ程度の厚さの銅板等の金属板をエッチング
或いはプレス加工等により、複数の電極２が櫛状に互い
に対向するパターン形状に形成する。ここでは、この電
極構造を一列に複数配列したリードフレーム１１として
形成する。
【００１７】次いで、同図（ｂ）のように、前記リード
フレーム１１の電極２のうち、対向電極間とその隣の電
極間に金線３をボンディングし、インダクタ素子部を形
成する。この金線３のボンディングに際しては、半導体
装置の製造工程で通常行われているボンディングワイヤ
工程がそのまま利用でき、したがって、金線３のボンデ
ィングによるインダクタ素子部の形成を自動化すること
は可能である。
フレーム１１の電極２のうち、対向電極間とその隣の電
極間に金線３をボンディングし、インダクタ素子部を形
成する。この金線３のボンディングに際しては、半導体
装置の製造工程で通常行われているボンディングワイヤ
工程がそのまま利用でき、したがって、金線３のボンデ
ィングによるインダクタ素子部の形成を自動化すること
は可能である。
【００１８】次いで、同図（ｃ）のように、前記金線３
と、この金線をボンディングした電極２を封止するよう
に樹脂４のモールド成形を行い、チップインダクタのパ
ッケージを構成する。そして、同図（ｄ）のように、樹
脂４の周辺部に沿ってリードフレーム１１の切断を行う
ことで、チップインダクタ１をリードフレーム１１から
分離する。このとき、電極２と金線３の直列回路の両端
部に相当する電極２Ａ，２Ｂは外部コンタクトとして樹
脂４からの突出長さを長めにし、その他の電極２は樹脂
４からの突出長さを短くする。そして、この外部コンタ
クトとしての電極２Ａ，２Ｂはその両端を曲げ加工し、
その先端部がパッケージの底面に沿うような形状とす
る。
と、この金線をボンディングした電極２を封止するよう
に樹脂４のモールド成形を行い、チップインダクタのパ
ッケージを構成する。そして、同図（ｄ）のように、樹
脂４の周辺部に沿ってリードフレーム１１の切断を行う
ことで、チップインダクタ１をリードフレーム１１から
分離する。このとき、電極２と金線３の直列回路の両端
部に相当する電極２Ａ，２Ｂは外部コンタクトとして樹
脂４からの突出長さを長めにし、その他の電極２は樹脂
４からの突出長さを短くする。そして、この外部コンタ
クトとしての電極２Ａ，２Ｂはその両端を曲げ加工し、
その先端部がパッケージの底面に沿うような形状とす
る。
【００１９】したがって、このチップインダクタ１で
は、両端の外部コンタクトとなる電極２Ａ，２Ｂ間に接
続される金線３と、この金線３を直列状態に接続させる
ための電極２とで所要のインダクタンスが構成される。
このとき、金線として３０μｍφの径のものを用いれ
ば、図４に示される金線の溶断電流に基づいて計算を行
うと、約７００ｍＡの電流容量をもつチップインダクタ
として構成することが可能となる。
は、両端の外部コンタクトとなる電極２Ａ，２Ｂ間に接
続される金線３と、この金線３を直列状態に接続させる
ための電極２とで所要のインダクタンスが構成される。
このとき、金線として３０μｍφの径のものを用いれ
ば、図４に示される金線の溶断電流に基づいて計算を行
うと、約７００ｍＡの電流容量をもつチップインダクタ
として構成することが可能となる。
【００２０】図５は本発明の第２実施例の内部構造の平
面図である。この実施例では、金属板で形成するリード
フレーム１１Ａとして同図（ｂ）に示すように、櫛状に
互いに対向する複数の電極２のうち、外部コンタクトと
して構成される両端の電極２Ａ，２Ｂを除く電極２ａ
を、互いに対向する電極の隣接する電極同士を連結リー
ド１２により一体的に連結した状態に形成している。そ
して、その上で対向する電極を相互に金線３により接続
している。このため、電極２Ａ，２Ｂ間には金線３と連
結リード１２とが直列状態に接続されてインダクタ素子
部を構成することになる。
面図である。この実施例では、金属板で形成するリード
フレーム１１Ａとして同図（ｂ）に示すように、櫛状に
互いに対向する複数の電極２のうち、外部コンタクトと
して構成される両端の電極２Ａ，２Ｂを除く電極２ａ
を、互いに対向する電極の隣接する電極同士を連結リー
ド１２により一体的に連結した状態に形成している。そ
して、その上で対向する電極を相互に金線３により接続
している。このため、電極２Ａ，２Ｂ間には金線３と連
結リード１２とが直列状態に接続されてインダクタ素子
部を構成することになる。
【００２１】そして、これら金線３と連結リード１２を
含む部分を同図（ａ）に鎖線で示すように樹脂４で封止
し、外部コンタクトとしての電極２Ａ，２Ｂの先端部が
樹脂４から突出されるようにリードフレーム１１Ａを切
断する。更に、電極２Ａ，２Ｂの先端部を曲げ加工する
ことでチップコンダクタが形成される。
含む部分を同図（ａ）に鎖線で示すように樹脂４で封止
し、外部コンタクトとしての電極２Ａ，２Ｂの先端部が
樹脂４から突出されるようにリードフレーム１１Ａを切
断する。更に、電極２Ａ，２Ｂの先端部を曲げ加工する
ことでチップコンダクタが形成される。
【００２２】この構成では、対向する電極２ａ間を連結
リード１２により連結しているため、インダクタ素子部
を構成するための金線３の本数を第１実施例に比較して
ほぼ１／２に低減でき、したがってボンディング工程数
も削減され、製造が容易なものとなる。但し、金線３の
長さがその分低減されるため、インダクタンスの値は第
１実施例のものより低いものとなる。
リード１２により連結しているため、インダクタ素子部
を構成するための金線３の本数を第１実施例に比較して
ほぼ１／２に低減でき、したがってボンディング工程数
も削減され、製造が容易なものとなる。但し、金線３の
長さがその分低減されるため、インダクタンスの値は第
１実施例のものより低いものとなる。
【００２３】図６は本発明の第３実施例の内部構造の平
面図とそのＢＢ線断面図である。この実施例は図２の実
施例のチップインダクタにフェライトコアを一体的に組
み込んだ例であり図２図と同一部分には同一符号を付し
てある。フェライトコア５は細幅に形成し、リードフレ
ームに形成された電極２のうち、対向する電極２ａを連
結する連結リード１２上に接着剤等により接着固定す
る。そして、このフェライトコア５を跨ぐように金線３
をボンディングし、これらフェライトコア５、金線３、
電極２を樹脂により封止している。また、外部コンタク
トとしての電極２Ａ，２Ｂをリードフレームから切断
し、電極２Ａ，２Ｂの先端部を曲げ形成することは第２
実施例と同じである。
面図とそのＢＢ線断面図である。この実施例は図２の実
施例のチップインダクタにフェライトコアを一体的に組
み込んだ例であり図２図と同一部分には同一符号を付し
てある。フェライトコア５は細幅に形成し、リードフレ
ームに形成された電極２のうち、対向する電極２ａを連
結する連結リード１２上に接着剤等により接着固定す
る。そして、このフェライトコア５を跨ぐように金線３
をボンディングし、これらフェライトコア５、金線３、
電極２を樹脂により封止している。また、外部コンタク
トとしての電極２Ａ，２Ｂをリードフレームから切断
し、電極２Ａ，２Ｂの先端部を曲げ形成することは第２
実施例と同じである。
【００２４】この第３実施例の構成では、フェライトコ
ア５と金線３とでインダクタ素子が構成されるため、第
１実施例や第２実施例に比較して同一のチップインダク
タの形状、寸法で高いインダクタンスを得ることができ
る利点がある。
ア５と金線３とでインダクタ素子が構成されるため、第
１実施例や第２実施例に比較して同一のチップインダク
タの形状、寸法で高いインダクタンスを得ることができ
る利点がある。
【００２５】ここで、前記実施例では、樹脂封止を行っ
た後に金線を直列接続するための複数の電極の端部を切
断しているため、この端部が封止用の樹脂の外面に露呈
されているが、これを回避するためには、電極を切断し
た後に、樹脂材や塗料を塗布して端部を覆い隠すように
してもよい。
た後に金線を直列接続するための複数の電極の端部を切
断しているため、この端部が封止用の樹脂の外面に露呈
されているが、これを回避するためには、電極を切断し
た後に、樹脂材や塗料を塗布して端部を覆い隠すように
してもよい。
【００２６】この場合、前記各実施例では電極は同じ幅
寸法でリードフレームのフレーム部に接続されている
が、複数の電極を細幅の吊りリードによりリードフレー
ムのフレーム部に連結しておけば、樹脂封止後における
電極の切断作業をより容易に行うことができ、しかも樹
脂の外面に露呈される電極の端部の面積を低減すること
も可能である。
寸法でリードフレームのフレーム部に接続されている
が、複数の電極を細幅の吊りリードによりリードフレー
ムのフレーム部に連結しておけば、樹脂封止後における
電極の切断作業をより容易に行うことができ、しかも樹
脂の外面に露呈される電極の端部の面積を低減すること
も可能である。
【００２７】また、電極間を接続する金線は、チップ寸
法の許す限りそのループを大きくして金線の長さを長く
することで、インダクタンスをより高めることも可能で
ある。或いは、同じ電極間にそれぞれ複数本の金線を接
続することで、インダクタンスの値を任意に調整するこ
とも可能である。
法の許す限りそのループを大きくして金線の長さを長く
することで、インダクタンスをより高めることも可能で
ある。或いは、同じ電極間にそれぞれ複数本の金線を接
続することで、インダクタンスの値を任意に調整するこ
とも可能である。
【００２８】
【発明の効果】以上説明したように本発明は、複数の電
極間に金属線を接続し、少なくともこの金属線をパッケ
ージで封止し、かつ電極を外部コンタクトとして構成し
ているので、金属線によりインダクタンスが構成でき、
チップ部品の外形寸法の小型化を確保する一方で、電流
容量の大きなチップインダクタを得ることができる。
極間に金属線を接続し、少なくともこの金属線をパッケ
ージで封止し、かつ電極を外部コンタクトとして構成し
ているので、金属線によりインダクタンスが構成でき、
チップ部品の外形寸法の小型化を確保する一方で、電流
容量の大きなチップインダクタを得ることができる。
【００２９】特に、２列に対向配置された電極の正対す
る電極とその隣の電極とを金属線によりそれぞれ接続す
ることで、金属線を往復させながら直列接続することが
でき、高いインダクタンスのチップインダクタを得るこ
とができる。
る電極とその隣の電極とを金属線によりそれぞれ接続す
ることで、金属線を往復させながら直列接続することが
でき、高いインダクタンスのチップインダクタを得るこ
とができる。
【００３０】また、２列に対向配置された電極は隣接す
る電極とが連結リードにより一体化されているので、隣
接する電極を金属線により接続することで、金属線を一
方向に沿って接続し、インダクタンスを得ることができ
る。したがって、金属線の接続本数が低減でき、製造工
数が削減できる。
る電極とが連結リードにより一体化されているので、隣
接する電極を金属線により接続することで、金属線を一
方向に沿って接続し、インダクタンスを得ることができ
る。したがって、金属線の接続本数が低減でき、製造工
数が削減できる。
【００３１】更に、パッケージ内にはフェライトコアを
内装することで、インダクタンスを更に高いものに形成
できる。
内装することで、インダクタンスを更に高いものに形成
できる。
【００３２】また、本発明のチップインダクタの製造に
際しては、複数の電極を対向配置したリードフレームに
対し、電極間に金属線を接続し、金属線を含む領域を封
止してパッケージを形成し、リードフレームから電極を
切断分離する工程で行われるので、従来の半導体装置の
製造で行われている工程をそのまま利用して本発明のチ
ップインダクタの製造が容易に行うことができる。
際しては、複数の電極を対向配置したリードフレームに
対し、電極間に金属線を接続し、金属線を含む領域を封
止してパッケージを形成し、リードフレームから電極を
切断分離する工程で行われるので、従来の半導体装置の
製造で行われている工程をそのまま利用して本発明のチ
ップインダクタの製造が容易に行うことができる。
【図１】本発明のチップインダクタの第１実施例の斜視
図である。
図である。
【図２】図１のチップインダクタの内部構造の平面図と
ＡＡ線断面図である。
ＡＡ線断面図である。
【図３】図１のチップインダクタの製造方法を工程順に
示す図である。
示す図である。
【図４】金線の溶断電流の特性を示す図である。
【図５】本発明の第２実施例の内部構造の平面図とそれ
に用いるリードフレームの平面図である。
に用いるリードフレームの平面図である。
【図６】本発明の第３実施例の内部構造の平面図とＢＢ
線断面図である。
線断面図である。
【図７】従来の積層型チップインダクタを製造工程順に
示す図である。
示す図である。
【図８】従来の巻線型チップインダクタを製造工程順に
示す図である。
示す図である。
１ チップインダクタ ２ 電極 ２Ａ，２Ｂ 外部コンタクトとしての電極 ３ 金線 ４ 樹脂 ５ フェライトコア １１，１１Ａ リードフレーム １２ 連結リード
Claims (6)
- 【請求項１】 複数の電極と、これら電極間に接続され
る金属線と、少なくとも前記金属線を封止するパッケー
ジとで構成され、かつ前記電極を外部コンタクトとして
構成したことを特徴とするチップインダクタ。 - 【請求項２】 複数の電極が２列に対向配置され、一方
の列の電極とこれに正対する電極及びその隣の電極とが
金属線によりそれぞれ接続されて前記電極と金属線とが
直列状態に接続され、これら電極と金属線とが樹脂封止
されるとともに、その両端の電極が外部コンタクトとし
て封止樹脂から露呈されていることを特徴とするチップ
インダクタ。 - 【請求項３】 複数の電極が２列に対向配置され、一方
の列の電極とこれに正対する電極の隣の電極とが連結リ
ードにより一体的に形成され、前記一方の列の電極とこ
れに正対する電極とが金属線により接続されて前記電極
と金属線とが直列状態に接続され、これら電極、連結リ
ード、金属線が樹脂封止されるとともに、その両端の電
極が外部コンタクトとして封止樹脂から露呈されている
ことを特徴とするチップインダクタ。 - 【請求項４】 フェライトコアを内装する請求項１ない
し３のいずれかのチップインダクタ。 - 【請求項５】 複数の電極を対向配置したリードフレー
ムに対し、前記電極間に金属線を接続する工程と、前記
金属線を含む領域を封止してパッケージを形成する工程
と、前記リードフレームから前記電極を切断分離する工
程とを含むことを特徴とするチップインダクタの製造方
法。 - 【請求項６】 複数の電極は２列に櫛状に対向配置さ
れ、一方の列の電極と、これに正対する電極とその隣の
電極とをそれぞれ金属線で接続し、樹脂で封止した後、
電極をリードフレームから切断分離する請求項５のチッ
プインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6319408A JPH08162329A (ja) | 1994-11-30 | 1994-11-30 | チップインダクタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6319408A JPH08162329A (ja) | 1994-11-30 | 1994-11-30 | チップインダクタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162329A true JPH08162329A (ja) | 1996-06-21 |
Family
ID=18109862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6319408A Pending JPH08162329A (ja) | 1994-11-30 | 1994-11-30 | チップインダクタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162329A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319813A (ja) * | 2000-07-24 | 2002-10-31 | Furukawa Electric Co Ltd:The | チップアンテナ及びその製造方法 |
| US6775901B1 (en) | 1998-08-14 | 2004-08-17 | Hai Young Lee | Bonding wire inductor |
| JP2013527620A (ja) * | 2010-05-26 | 2013-06-27 | タイコ・エレクトロニクス・コーポレイション | 平面インダクタデバイス |
| WO2017131017A1 (ja) * | 2016-01-27 | 2017-08-03 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
| WO2017131011A1 (ja) * | 2016-01-27 | 2017-08-03 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
| WO2017188076A1 (ja) * | 2016-04-25 | 2017-11-02 | 株式会社村田製作所 | インダクタ部品 |
| WO2024026243A1 (en) * | 2022-07-28 | 2024-02-01 | Qualcomm Incorporated | Inductor packages employing wire bonds over a lead frame to form integrated inductor(s), and related integrated circuit (ic) packages and fabrication methods |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194508A (ja) * | 1984-03-16 | 1985-10-03 | Ricoh Co Ltd | ワイヤボンデイングにより形成されたインダクタンス |
| JPS60198802A (ja) * | 1984-03-23 | 1985-10-08 | Tokyo Keiki Co Ltd | 集積回路用コイル |
| JPH04215412A (ja) * | 1990-12-13 | 1992-08-06 | Sony Corp | インダクタ及びモールドインダクタ |
-
1994
- 1994-11-30 JP JP6319408A patent/JPH08162329A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194508A (ja) * | 1984-03-16 | 1985-10-03 | Ricoh Co Ltd | ワイヤボンデイングにより形成されたインダクタンス |
| JPS60198802A (ja) * | 1984-03-23 | 1985-10-08 | Tokyo Keiki Co Ltd | 集積回路用コイル |
| JPH04215412A (ja) * | 1990-12-13 | 1992-08-06 | Sony Corp | インダクタ及びモールドインダクタ |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775901B1 (en) | 1998-08-14 | 2004-08-17 | Hai Young Lee | Bonding wire inductor |
| KR100530871B1 (ko) * | 1998-08-14 | 2006-06-16 | 이해영 | 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기 |
| JP2002319813A (ja) * | 2000-07-24 | 2002-10-31 | Furukawa Electric Co Ltd:The | チップアンテナ及びその製造方法 |
| JP2013527620A (ja) * | 2010-05-26 | 2013-06-27 | タイコ・エレクトロニクス・コーポレイション | 平面インダクタデバイス |
| WO2017131017A1 (ja) * | 2016-01-27 | 2017-08-03 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
| WO2017131011A1 (ja) * | 2016-01-27 | 2017-08-03 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
| JPWO2017131017A1 (ja) * | 2016-01-27 | 2018-07-05 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
| JPWO2017131011A1 (ja) * | 2016-01-27 | 2018-11-22 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
| US10672554B2 (en) | 2016-01-27 | 2020-06-02 | Murata Manufacturing Co., Ltd. | Inductor component and method for manufacturing the same |
| WO2017188076A1 (ja) * | 2016-04-25 | 2017-11-02 | 株式会社村田製作所 | インダクタ部品 |
| WO2024026243A1 (en) * | 2022-07-28 | 2024-02-01 | Qualcomm Incorporated | Inductor packages employing wire bonds over a lead frame to form integrated inductor(s), and related integrated circuit (ic) packages and fabrication methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157475A (en) | Semiconductor device having a particular conductive lead structure | |
| US5420758A (en) | Integrated circuit package using a multi-layer PCB in a plastic package | |
| US6225146B1 (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US6658734B2 (en) | Method of manufacturing a circuit member for a resin-sealed semiconductor device | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| US8184453B1 (en) | Increased capacity semiconductor package | |
| JP2002222906A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| JP3992301B2 (ja) | チップ型発光ダイオード | |
| JP2002367862A (ja) | 固体電解コンデンサおよびその製造方法 | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| JPH08162329A (ja) | チップインダクタ及びその製造方法 | |
| US10373930B2 (en) | Package structure and the method to fabricate thereof | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
| JPS6231497B2 (ja) | ||
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JP2596399B2 (ja) | 半導体装置 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム |