KR100530871B1 - 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기 - Google Patents

본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기 Download PDF

Info

Publication number
KR100530871B1
KR100530871B1 KR1019980053563A KR19980053563A KR100530871B1 KR 100530871 B1 KR100530871 B1 KR 100530871B1 KR 1019980053563 A KR1019980053563 A KR 1019980053563A KR 19980053563 A KR19980053563 A KR 19980053563A KR 100530871 B1 KR100530871 B1 KR 100530871B1
Authority
KR
South Korea
Prior art keywords
bonding
inductor
bonding pad
wire
substrate
Prior art date
Application number
KR1019980053563A
Other languages
English (en)
Other versions
KR20000015766A (ko
Inventor
이해영
이용구
Original Assignee
이해영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해영 filed Critical 이해영
Priority to KR1019980053563A priority Critical patent/KR100530871B1/ko
Priority to US09/762,903 priority patent/US6775901B1/en
Priority to PCT/KR1999/000451 priority patent/WO2000010179A1/en
Publication of KR20000015766A publication Critical patent/KR20000015766A/ko
Application granted granted Critical
Publication of KR100530871B1 publication Critical patent/KR100530871B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 본딩 와이어 인덕터는 2개의 대응되는 본딩 패드 사이에 연결되는 하나 이상의 본딩 와이어로 구현된다. 이 본딩 와이어는 상기 2개의 본딩 패드 중 제1 본딩 패드에서 수직 방향으로 상승한 후 제2 본딩 패드 방향과 반대 방향으로 후퇴하도록 뒤로 꺾인 다음 제2 본딩 패드 방향으로 와이어 루프 최고 높이까지 상승한 뒤 제2 본딩 패드까지 하강하여 제2 본딩 패드에 본딩된다. 여기서, 와이어 루프 최고 높이는 100㎛∼1,000㎛ 범위에 있다. 이러한 본 발명의 꺾기 구조 본딩 와이어 인덕터는 전기적 특성 향상, 제작의 안정성, 추가의 마스크 공정 없이도 인덕턴스 값의 조정이 가능한 점 및 상대적으로 낮은 제조 원가로 인하여 경제적인 초고주파 소자 생산에 매우 유용하다.

Description

본딩 와이어 인덕터와 이를 이용한 칩 인덕터, 커플러 및 변압기 {BONDING WIRE INDUCTOR, AND CHIP-INDUCTOR, COUPLER AND TRANSFORMER INCLUDING THE BONDING WIRE INDUCTOR}
본 발명은 고주파 집적회로 (RFIC: Radio Frequency Integrated Circuit), 모노리딕 마이크로파 집적회로(MMIC: Monolithic Microwave Integrated Circuti) 소자 및 하이브리드 집적회로(hybrid IC)에 사용되는 인덕터에 관한 것으로서, 더욱 상세하게는 고주파 집적회로에 사용되는 기존의 나선형 인덕터의 단점을 개선한 꺾기 구조의 본딩 와이어 인덕터와 이것을 이용한 칩 인덕터, 커플러 및 변압기에 관한 것이다.
현대 정보화 사회에서 통신서비스의 중요성은 날로 증가하고 있으며, 좀 더 빠르면서도 양호한 품질의 광대역 통신 서비스를 제공하기 위해서는 전송로의 대용량화와 초고속화 이외에 고속, 고성능, 고밀도, 고신뢰도 및 저가의 전자소자의 개발이 절실히 요구된다. 따라서, 무선통신용 RFIC와 MMIC의 개량과 성능 향상은 당업계에서 초미의 관심사이며, 특히 RFIC, MMIC 기술을 이용한 무선통신의 핵심기술인 전압조정 발진기(voltage-controlled oscillator), 저잡음 증폭기(LNA) 설계, 협대역 임피던스 정합(narrow-band impedance matching) 설계, 고성능의 선형필터(linear filter) 설계 및 저손실의 소자(low voltage/low power device) 설계에서 기본이 되는 인덕터의 성능향상은 매우 중요하다고 할 수 있다. 이러한 RFIC와 MMIC에 사용되는 인덕터는 주로 Q 값(Q-factor), 인덕턴스 및 차단주파수 등에 의해 그 성능이 평가되는데, 본 발명의 기술분야에서는 Q 값이 높은 인덕터를 기본적으로 요구하고 있다[예컨대, Seung Won Paek and Kwang Seok Seo, 1997, Air-Gap Stacked Spiral Inductor, IEEE Microwave and Guided Wave Letters, vol. 7, no. 10, pp. 329-331 참조].
지금까지 RFIC와 MMIC 소자에 일반적으로 사용되고 있는 인덕터는 나선형 인덕터(spiral inductor)로서, 전체 RFIC와 MMIC 소자에서 상대적으로 매우 큰 면적을 차지하며, 고유한 도체손실 및 유전체 손실로 인하여 Q 값이 낮다는 단점이 있었다. 뿐만 아니라, 나선형 인덕터의 중심부를 연결하기 위한 현가(Air Bridge) 공정 때문에 반도체 제조 공정시 추가의 사진식각 공정과 금속화 공정(metalization)이 필요한 문제점이 있었다. 이러한 문제점 때문에 기존의 나선형 인덕터는 제작이 어려울 뿐만 아니라, 반도체 제조공정을 위해 마스크를 일단 제작하고 나면, 인덕터의 인덕턴스 값을 조정할 수 없기 때문에 다양한 인덕턴스 값을 갖는 인덕터의 제조를 위해서는 제작비가 상승할 수밖에 없었다.
이러한 문제점을 해결하기 위하여 종래 기술로는 재질이 금(Au)인 도선의 두께 또는 도선의 폭을 증가시켜 저항을 낮춤으로써 Q 값을 높이는 방법이 있다[예컨대, S. Chaki, S. Aono, N. Andoh, Y. Sasaki, N. Tanini and O. Ishihara, 1995, "Experimental Study on Spiral Inductors", IEEE MTTs Digest, pp.753-756; 또는 M. Hirano, Y. Imai and K. Asai, 1991, "1/4 Miniaturized Passive Elements for GaAs MMICs", Proc. of IEEE GaAs IC Symposium]. 그러나, 도선의 두께를 증가시키는 공정은 생산단가를 불가피하게 상승시킬 뿐만 아니라, 인덕터 중심부를 연결하기 위한 현가공정을 어렵게 하고, 도선의 폭을 증가시키는 것은 RFIC, MMIC 소자내에서 인덕터의 점유면적을 상대적으로 증가시키므로 저가격 대량생산에는 부적합하다.
이와는 다른 종래 방법으로, 도선의 길이를 증가시켜 인덕턴스를 높이는 방법이 있으나, 이러한 방법은 제한된 면적내에 나선형 인덕터를 제작하기 위해 도선간의 폭을 좁게 해야하므로 도체 저항이 증가하여 Q 값이 감소하게 된다. 따라서, Q 값의 감소를 피하면서 인덕턴스를 높이기 위해서는 나선형 인덕터의 점유면적이 증가할 수밖에 없게 되고, 이 때문에 생산가격의 상승과 함께 접지 평면과 도선간의 정전용량 및 기판의 유전체 손실로 인하여 차단주파수가 감소하는 문제가 발생하게 된다 [예컨대, I. Wolff and H. Kapusta, 1987, "Modeling of Circular Spiral Inductors for MMICs", IEEE MTTs Digest, pp. 123-126].
이밖에도, 인덕턴스를 증가시키기 위한 종래의 또 다른 방법으로 다층 인덕터가 제안되거나[예컨대, Y. Seo and V. Tripathi, 1995, "Spiral Inductors in RFIC's and MMIC's", Proc. of Asia Pacific Microwave Conference, pp. 454-457; 또는 L. Zu, Y. Lu and et al., 1996, "High Q-factor Inductors Integrated on MCM Si Substrates", IEEE Trans. on Components, Packaging, and Manufacturing Tech. Part B, vol. 19, no. 3, pp. 635-642], 정전용량과 유전체 손실에 의한 컨덕턴스를 줄이기 위한 방법으로 도선을 유전체 기판으로부터 띄우는 현가 인덕터도 제안되었으나[예컨대, Y. Sun, H. V. Zeijl, J. L. Tauritz and R. G. f. Baets, 1996, "Suspended Membrane Inductors and Capacitors for Application in Silicon MMIC's", IEEE Microwave and Millimeter-Wave Monolithic Circuits Symposium Digest, pp. 99-102; 또는 C. Y. Chi and G. M. Rebeiz, 1995, "Planar Microwave and Millimeter-Wave Lumped Elements and Coupled-Line Filters Using Micro-Machining Techniques", IEEE Trans. on Microwave Theory and Tech., vol.43, no.4, pp. 730-738], 이들은 모두 생산단가의 급격한 상승으로 인하여 상용화에 어렵다는 단점이 있다.
따라서, 본 발명은 전술한 바와 같은 기존의 나선형 인덕터의 성능 및 경제적인 단점들을 개선하는 데 그 목적이 있으며, 특히 나선형 인덕터의 낮은 Q 값, 낮은 차단주파수 및 제조공정상의 난점을 해결하는 데에 그 목적이 있다.
또한, 본 발명은 나선형 인덕터의 문제점을 해결하기 위해, RFIC, MMIC의 조립 기술에 널리 사용되는 와이어 본딩 기술을 활용하여 꺾기 구조의 본딩 와이어 인덕터를 제공하는 데에 그 목적이 있다.
또한, 본 발명은 반도체 제조공정에 의해 제작된 온-칩(on-chip) 솔레노이드형(solenoid type) 본딩 와이어 인덕터를 제공하는 데 그 목적이 있다.
특히, 본 발명은 Si 반도체 기판 상에 설치된 본딩 와이어 인덕터를 제공하는데 그 목적이 있다.
추가로, 본 발명은 2개의 꺾기 구조 본딩 와이어 인덕터를 인접하게 배치한 커플러 또는 변압기, 그리고 하이브리드 집적회로를 위한 표면 실장형(surface mount type)의 본딩 와이어를 제공하는 데에도 그 목적이 있다.
나아가, 본 발명은 추가의 마스크 공정 없이, Q 값과 차단 주파수가 높고, 인덕턴스 값을 조정할 수 있는 본딩 와이어 인덕터를 설계하는 데에 그 목적이 있다.
본 발명에 따른 본딩 와이어 인덕터는 2개의 대응되는 본딩 패드 사이에 연결되는 하나 이상의 본딩 와이어로 구현된다. 이 본딩 와이어는 상기 2개의 본딩 패드 중 제1 본딩 패드에서 수직 방향으로 상승한 후 제2 본딩 패드 방향과 반대 방향으로 후퇴하도록 뒤로 꺾인 다음 제2본딩 패드 방향으로 와이어 루프 최고 높이까지 상승한 뒤 제2 본딩 패드까지 하강하여 제2 본딩 패드에 본딩된다. 여기서, 와이어 루프 최고 높이는 100㎛∼1,000㎛ 범위에 있다.
본 발명의 제1 실시예에 따르면, 수평 평면을 갖는 기판 위에 형성되는 제1 인덕터 단자와 제2 인덕터 단자를 포함하는 인덕터로서, 제1 인덕터 단자에 연결되는 제1 본딩 패드와, 제2 인덕터 단자에 연결되는 제2 본딩 패드와, 제1 본딩 패드와 제2 본딩 패드 사이에 연결되는 제1 본딩 와이어를 포함한다. 이 제1 본딩 와이어는 제1 본딩 패드에 본딩되는 제1 부재와, 이 제1 부재로부터 제2 본딩 패드 방향과 반대 방향으로 후퇴하여 기판의 수평 평면에 대해 수직 방향으로 상승하는 제2 부재와, 제2 부재로부터 제2 본딩 패드 방향으로 와이어 루프 최고 높이까지 상승하는 제3 부재와, 이 제3 부재로부터 제2 본딩 패드까지 하강하여 제2 본딩 패드에 본딩되는 제4 부재를 포함하고, 제1, 2, 3, 4 부재는 하나의 도전체로 하나의 본딩 와이어를 형성한다. 제1 실시예에 따른 인덕터는 제2 인덕터 단자와 제2 본딩 패드 사이에 연결되는 제3 본딩 패드와 제4 본딩 패드와, 제3 본딩 패드와 제4 본딩 패드 사이에 연결되는 하나 이상의 제2 본딩 와이어를 더 포함할 수 있으며, 이 제2 본딩 와이어는 상기 제1 본딩 와이어와 마찬가지로 꺾기 구조로 되어 있다. 여기서, 제2 본딩 패드와 제3 본딩 패드는 금속 스트립선에 의해 전기적으로 연결되어 있다.
본 발명의 제2 실시예에 따르면, 본딩 와이어 인덕터는 수평 평면을 갖는 기판 위에 형성되는 제1 인덕터 단자와 제2 인덕터 단자, 제1 인덕터 단자에 연결되는 제1 본딩 패드, 제2 인덕터 단자에 연결되는 제2 본딩 패드, 제1 본딩 패드와 제3 본딩 패드 사이에 연결되는 제1 주본딩 와이어, 제2 본딩 패드와 제4 본딩 패드 사이에 연결되는 제2 주본딩 와이어, 제3 본딩 패드와 제4 본딩 패드 사이에 연결되는 부본딩 와이어를 포함한다. 여기서, 상기 제1 주본딩 와이어는 꺾기 구조로 되어 있으며, 상기 부본딩 와이어는 제1 실시예의 금속 스트립을 대신하여 제3 본딩 패드와 제4 본딩 패드를 전기적으로 서로 연결한다. 제2 실시예에서 부본딩 와이어는 제3 본딩 패드와 제4 본딩 패드에 모두 웨지 본딩되거나, 어느 한 본딩 패드에는 볼 본 딩되고 다른 한 본딩 패드에는 웨지 본딩될 수 있다.
일반적으로 상기 1쌍의 본딩 패드와 하나의 본딩와이어는 1조를 이루어 최소단위의 꺾기 구조 본딩 와이어 인덕터를 구성하는데, 필요에 따라, 2중 및 3중의 본딩 와이어 인덕터를 제작할 수 있으며, 다중의 꺾기 구조 본딩 와이어 인덕터도 본 발명의 대상이다.
통상, 본딩 와이어와 본딩 패드는 자동화 미세피치 볼본딩(automatic fine pitch ball bonding)을 이용한 볼-웨지 본딩(ball-wedge bonding)에 의해 연결되는데, 웨지-웨지 본딩(wedge-wedge bonding)에 의해서도 연결이 가능하다. 웨지-웨지 본딩에 의해 본딩 와이어가 본딩 패드에 연결될 경우, 통상 본딩 와이어의 루프 높이는 볼-웨지 본딩의 경우보다 낮다. 한편, 본딩 와이어는 리본형, 라운드형 또는 단면이 사각형인 것이 사용될 수 있으며, 본딩 와이어의 재질로는 금 또는 알루미늄이 사용되며, 금을 사용하는 것이 바람직하다.
반도체 기판 위에 형성된 금속 스트립의 재질로는 금, 알루미늄, 구리 또는 이들의 합금이 사용되며, 금이나 금의 합금을 사용하는 것이 바람직하다.
한편, 본 발명의 제2 실시예에서는 상기 금속 스트립에 의한 본딩 패드간의 연결이 본딩 와이어와 본딩 패드간의 스티치 본딩(stitch bonding) 또는 리본 본딩(ribbon bonding)(이들은 모두 본딩 와이어의 접합방법임. 또한 본딩 와이어의 종류를 지칭하는 용어로도 사용됨)에 의해 대체될 수 있는데, 특히 스티치 본딩을 사용하는 것이 바람직하다. 스티치 본딩은 볼 본딩에 비하여 본딩 길이가 짧고 본딩 높이가 낮아서 고주파 회로의 조립 공정에 널리 쓰이고 있다. 특히, 꺾기 구조 본딩 와이어 인덕터의 전기적인 성능은 금속 스트립의 저항에 의해서 제한되므로 금속 스트립을 스티치 본딩 와이어로 대체할 경우, 금속 스트립의 저항으로 인한 저항값을 줄이고, 부득이 하게 발생되는 기생 정전용량을 더욱 줄일 수 있으므로 Q 값과 차단주파수를 높일 수 있다.
다중의 꺾기 구조 본딩 와이어 인덕터의 경우에는 와이어 사이에 일정간격(패드피치)을 두게 되는데, 통상 패드피치를 작게 하면 실제 코일과 유사한 구조를 지니게 되어 인덕턴스 값이 향상된다.
본딩 공정 이후에 본딩 와이어 인덕터는 금속밀봉(Hermetic) 또는 플라스틱몰딩에 의해 고정된다. 플리스틱 몰딩되는 경우, 본딩 와이어는 비유전율 4.3인 FR-4 콤포지트(FR-4 Composite) 또는 에폭시 수지(예컨대, E01016j: 일본 HYSOL사 제품)등의 몰딩 재료로 플라스틱 몰딩되어 안정된 기계적 특성 및 전기적 특성을 유지할 수 있게 되는데, 몰딩 공정을 하기 전에 절연이 잘되는 반도체 코팅 재료로 코팅하면 더욱 안정적인 소자특성을 얻을 수 있다. 한편, 상기 FR-4 콤포지트는 폴리머 계열의 화합물로서, 기계적, 전기적 안정성 및 경제성으로 인하여 저주파 플라스틱 실장재료(Epoxy Molding Compound: EMC) 및 인쇄회로기판(Printed Circuit Board: PCB)에 널리 사용되는 재료이다. 한편, 금속밀봉 패키지되는 경우에는 바이브레이션 방지를 위해 본딩 와이어 인덕터의 위쪽을 에폭시 수지로 고정할 수 있다. 이밖에도 본 발명의 꺾기 구조 본딩 와이어 인덕터는 본딩 와이어 인덕터 내부에 자성체가 삽입되어 고정될 수도 있다.
본 발명의 꺾기 구조 본딩 와이어 인덕터가 설치되는 반도체 기판은 실리콘(Si) 기판 및 SOI(Silicon On Insulator)기판, GaAs기판, 알루미나 기판, 테프론 기판, 에폭시 기판, PCB 기판, 리튬탄탈레이드(LiTaO3) 기판, 리튬나이오베이트(LiNbO3)기판, LTCC(Low Temperature Co-fired Ceramic)기판, 석영(Quartz) 기판, 글래스(Glass) 기판, 또는 기타 회로기판이며, 이 가운데 실리콘 기판과 GaAs 기판이 바람직하다. 실리콘 기판의 경우에는 통상 실리콘 기판 위에 절연층이 형성되는데, 절연물질로는 이산화규소(SiO2), 질화규소(Si3N4) 또는 폴리이미드가 주로 사용된다.
상기 집적회로용 꺾기 구조 인덕터 구조는 직경이 25㎛에서 100㎛이며 고탄성 재질의 본딩 와이어를 미세피치 와이어 본딩 장비를 이용하여 구현할 수 있는데, RFIC와 MMIC 소자에 사용되는 와이어 본딩 기술은 현재 자동화 및 상용화된 기술로서 직경이 25㎛인 본딩와이어로 패드피치(Pad Pitch)가 최소 55㎛인 와이어 본딩이 가능하다.
한편, 상기 반도체 기판의 두께는 약 100㎛ 내지 약 625㎛정도이며, 약 100㎛인 것이 바람직하다. 또한, 금속 스트립은 선폭이 약 15㎛ 내지 약 30㎛이고, 두께는 약 2㎛ 내지 약 5㎛의 범위 내의 것이 사용된다. 금속 스트립의 두께를 두껍게 할수록 Q값이 향상되지만 소자를 제작할 때 고가의 재료가 추가로 소요되어 제조원가가 높아지게 된다. 상기 금속 스트립에 의해 대각으로 경사지게 연결되어 있는 본딩 패드의 면적은 약 50㎛ × 약 50㎛ 내지 약 90㎛ × 약 90㎛의 범위인 것이 바람직하다. 통상 패드면적을 줄이면 소자의 성능이 향상되므로 필요에 따라 상기 패드면적을 줄일 수 있다. 한쌍의 본딩 패드를 연결하면서 일정 높이의 루프를 형성하는 본딩 와이어는 그 직경이 클수록 전기적 특성이 향상되며 약 25㎛인 것이 적당하다. 루프의 높이는 볼-웨지 본딩의 경우 약 70㎛ 내지 약 1000㎛의 범위내이며 약 350㎛인 것이 바람직하다. 한편, 본딩 패드간의 본딩길이는 약 0.5㎜ 정도가 적합하다.
놀랍게도, 본 발명의 꺾기 구조 인덕터의 점유면적은 나선형 인덕터와 동일하지만, 도선 역할을 하는 본딩 와이어 대부분이 공기중에 위치하므로 자장에 의한 다른 소자에 대한 영향을 최소로 할 수 있을 뿐만 아니라 기판 손실(유전체 손실)을 줄이고 공진주파수를 높일 수 있으며, 이상적인 인덕터인 솔레노이드 형태를 가질 수 있기 때문에 고효율의 인덕턴스를 얻기에 적합한 구조이다. 특히, 실리콘 기판에서 기존의 나선형 인덕터의 기판손실이 중요한 설계상 고려요소임을 감안할 때, 실리콘 기판에 구현된 본 발명의 본딩 와이어 인덕터는 실리콘 기판에서의 기판손실을 해결하는 획기적인 구조라고 할 수 있다.
한편, 본 발명의 꺾기 구조 본딩 와이어 인덕터는 2개가 1조를 이루어 인접하게 배치되어 커플러 또는 변압기로 사용 가능하며, VOC (voltage controlled oscillator) 및 기타 RF 소자에서 여러 개의 본딩 와이어 인덕터의 내부배치에서 자기간섭을 최소화하기 위하여 직각으로 배치할 수 있다. 여러 개의 본딩 와이어 인덕터를 직각으로 배치한다는 것은 본 발명의 본딩 와이어 인덕터를 2개 이상 배치함에 있어서, 상기 본딩 와이어 인덕터들을 평면적으로 서로 직각이 되게 배치하여 인덕터간의 상호인덕턴스를 최소화하는 것을 의미한다. 또한 본 발명의 꺾기 구조 본딩 와이어 인덕터 만을 별도의 칩으로 제작하여 반도체 소자와 연결할 수도 있는데, 일반적으로 개별 칩으로 패키지된 인덕터를 칩 인덕터라고 한다.
이하, 첨부된 도면을 참조하여 본 발명의 꺾기 구조 본딩 와이어 인덕터의 구체적인 실시예를 설명한다.
제1 실시예
도 1은 본 발명의 꺾기 구조 본딩 와이어 인덕터의 개념도를 나타낸다. 도 1을 참조하면, 본 발명의 본딩 와이어 인덕터는, 바닥면(11; 접지 평면) 상에 적층된 100㎛ 두께의 반도체 기판 예컨대, GaAs 기판(9)에 70㎛×7O㎛ 면적의 3쌍의 본딩 패드(3), 상기 본딩 패드(3)를 대각으로 엇갈려 연결하고 있는 2㎛ 두께, 20㎛ 선폭의 금속 스트립(5) 및 상기 본딩 패드(3) 중 서로 마주보고 있는 1쌍의 본딩 패드(3)를 연결하고 있는 직경 25㎛인 3개의 본딩 와이어(1a, 1b, 1c)를 포함한다. 상기 본딩 와이어(1)는 반도체 기판(9)의 표면에 대해 그 표면의 수직 방향으로 루프를 형성하며 에폭시 몰딩부(13)에 의해 플라스틱 패키지된다. 본딩 와이어(1)의 루프 높이는 예컨대, 350㎛이다. 1쌍의 본딩 패드(3)와 본딩 와이어(1)는 1조를 이루며 이것이 금속 스트립(5)에 의해 연결되어 삼중 본딩 와이어로 된 인덕터를 구성한다. 본딩 와이어(1)와 본딩 패드(3)는 볼-웨지 본딩에 의해 연결되어 있다.
본딩 와이어(1) 및 금속 스트립(5)의 재질로는 금(Au)을 사용할 수 있으며, 본딩 공정 이후 본딩 와이어 인덕터는 에폭시 몰딩에 의해 패키지된다. 본딩 패드(3)의 패드 피치는 80㎛이고, 꺾기 구조 본딩 와이어 인덕터의 점유면적은 540㎛×230㎛이다.
한편, 도 2에 도시된 등가회로는 본딩 와이어를 이용한 꺾기 구조 인덕터의 유효 인덕턴스, Q 값 및 차단주파수의 특성을 기존의 수평형 나선형 인덕터와 비교하기 위한 것이다. 종래 수평형 나선형 인덕터의 경우 C1, C2는 반도체 기판상의 스트립 라인들의 내부 정전용량이며, Cc는 스트립 라인 간의 상호 정전용량을 나타내고, R과 L은 각각 스트립 라인의 도체 저항 및 인덕턴스에 해당된다. 한편, 본 발명의 꺾기 구조 본딩 와이어 인덕터의 경우에는 C1, C2는 각각 스트립 라인과 본딩 패드의 정전용량에 해당되며, Cc는 본딩 와이어와 스트립 라인 간의 상호 정전용량을 나타낸다. 또한, R은 스트립 라인의 기판 손실, 도체 손실 및 본딩 와이어의 도체 손실과 방사 손실에 의한 저항이며, L은 스트립 라인과 본딩 와이어의 인덕턴스에 해당된다.
한편, 본 발명의 RFIC와 MMIC용 꺾기 구조 본딩 와이어 인덕터를 제조하는 공정은
최적 설계와 Cr 마스크 제작단계;
리프트 오프(Lift off) 공정에 적합한 PR 패턴 형성 단계; 및
금속 증착 및 리프트 오프 공정 단계로 구성되는 반도체 제조 공정 후의 와이어 본딩 공정을 이용하여 본딩 와이어로 도체 스트립들을 인접한 것끼리 순차적으로 서로 연결하되 적어도 한 본딩 지점에서 기판 평면에 수직으로 상승한 후 다음 본딩 지점을 향한 방향과 반대 방향으로 꺾인 뒤에 최고 루프 높이로 상승하고 다시 상기 다음 본딩 지점을 향해 진행하도록 형성한다.
이하에서는 본 발명의 제1 실시예에 따른 본 발명의 꺾기 구조 본딩 와이어 인덕터의 실제 제작 구조와 이것의 전기적 특성을 상세히 살펴본다.
실시예 1의 실제 제작 구조
한편, 본 발명자들은 본 발명의 꺾기 구조 본딩 와이어 인덕터의 실제 제작에 앞서, 본 발명의 꺾기 구조 본딩 와이어 인덕터와 기존의 나선형 인덕터의 광대역 특성을 해석하기 위하여 완전수치 해석법(Full-wave analysis)인 유한요소법(Finite Element Method: FEM)을 사용하는 상용(HP사 HP85180A)의 고주파 구조 해석 소프트웨어(High Frequency Structure Simulator: HFSS)를 사용하였다. FEM을 이용한 구조해석에서 해석결과가 수렴영역에 대하여 3%의 오차 이내에 유지되도록 3차원의 유한요소 메쉬 생성을 반복 수행하였다. 그리고, 입력단에 인가된 전장에 의해 생성된 불규칙한 전장과 자장들이 인덕터의 특성을 변화시키지 않도록 50Ω의 금속 스트립 라인을 연장하여 완전 해석한 후, 소자 특성 계산시 연장선을 추출(De-embedding)하여 도 1의 기준면(7)에서 인덕터의 특성을 측정하여 좀 더 정확한 결과값을 얻었다. 입력단과 출력단을 제외한 경계면에서의 작은 방사효과를 고려하기 위하여 인덕터에서 충분히 떨어져 있는 지점에 흡수 경계 조건(Absorbing Boundary Condition: ABC)을 적용하여 최대한 실제의 현상과 근접한 경계 조건을 설정하였다.
시뮬레이션된 본딩 와이어 인덕터를 10 GHz까지 광대역 해석한 결과, 동일 환경, 동일 면적을 갖는 나선형 인덕터에 비하여 인덕턴스 약 6%, 차단 주파수 약 8.5%, Q 값 약 360%의 전기적 특성이 향상되었음을 확인하였다.
GaAs 기판상에서 꺾기 구조 본딩 와이어 인덕터의 실제 제작
인덕터의 전기적인 특성을 효율적으로 관찰하기 위하여 인덕터를 이루는 환간의 간격, 회전수, 선폭, 본딩 패드의 면적, 그리고 본딩 길이 등의 설계변수들을 바꾸면서 설계하였다. 본딩 패드는 90×90㎛, 80×80㎛, 70×70㎛ 3 종류로 설계하였고, 인덕터의 자기결합도를 관찰하기 위하여 본딩 패드 간격(pad pitch)이 105㎛, 100㎛, 85㎛로 되도록 여러 모양의 인덕터를 설계하였다.
리프트 오프(Lift-off) 공정에 적합한 감광막을 형성하기 위하여 AZ5214 감광막을 이용한 상전환 공정으로 감광막의 언더컷(undercut) 효과를 유발하였다. 제작된 감광막의 단면도는 도 3에 도시된 바와 같다. 도 3에서 도면 부호 '15'는 감광막이고, 도면 부호 '17'은 기판이다. 제작된 감광막에 Cr(200Å)/Au(0.8㎛)을 진공증착하였다. 리프트 오프(Lift-off) 공정이 완료된 후 두께와 선폭을 측정한 결과 설계값과 일치함을 확인하였다.
본 발명의 제1 실시예에 따라 실제 제작된 본딩 와이어 인덕터와 종래 나선형 인덕터를 각각 도 4a 및 도 4b에 도시하였다. 도 4a의 본딩 와이어 인덕터는 0.82㎛ 두께, 30㎛ 선폭을 갖는 스트립 라인(105)과 직경이 25㎛인 본딩 와이어(100a, 100b)를 높이 350㎛로 4회 본딩하여 만든 구조이다. 본딩 패드(130, 132, 134, 136)는 70㎛×70㎛이고, 패드간의 간격은 85㎛이다.
도 4b에는 본딩 와이어 인덕터의 비교 대상으로 제작된 종래 나선형 인덕터가 도시되어 있다. 제작된 나선형 인덕터에서 나선팔 중심과 외부를 연결하는 에어 브리지 라인(Air bridge line)은 120 ㎛ 높이의 본딩 공정을 이용하여 제작되었다. 본딩 공정을 이용한 것은 에어 브릿지 라인(Air bridge line)을 제작할 때 발생하는 추가의 사진식각 공정과 금속화 공정을 줄일 수 있기 때문이다. 나선형 인덕터들은 Q값이 높도록 설계된 Shih의 인덕터와 동일한 선폭, 선간 간격, 그리고 회전수를 이용하였다. 제작된 나선형 인덕터의 스트립 라인은 두께가 0.82㎛, 선폭이 20㎛, 그리고 선간 간격이 15㎛이다. 본딩 와이어 인덕터의 전기적 특성 변수인 본딩 높이, 길이 그리고 모양 등은 계속적인 본딩장비와 본딩 기법의 발전으로 자동제어가 가능하다.
도 4a에 도시한 것처럼, 본 발명의 제1 실시예에 따른 본딩 와이어 인덕터는 수평 평면을 갖는 기판 위에 형성되는 제1 인덕터 단자(120)와 제2 인덕터 단자(122)를 포함한다. 제1 인덕터 단자(120)에는 제1 본딩 패드(130)가 연결되고, 제2 인덕터단자(122)에는 제2 본딩 패드(132)가 연결되어 있다. 도 4a에서 제2 본딩 패드(132)와 제2 인덕터 단자(122) 사이에는 다른 본딩 패드들이 더 있으나, 제1 본딩 패드(130)에 비해 제2 본딩 패드(132)는 제2 인덕터 단자(122) 쪽에 연결되어 있으며, 본딩 와이어 인덕터는 하나의 본딩 와이어로 구현이 될 수도 있으므로(도 26 참조), 제2 본딩 패드(132)가 제2 인덕터 단자(122)에 연결된 것으로 표현한다. 따라서, 제2 본딩패드(132)는 제2 인덕터 단자(122)에 바로 접속된 경우 뿐만 아니라 다른 본딩 패드를 통해 간접적으로 연결된 경우도 포함한다.
제1 본딩 패드(130)와 제2 본딩 패드(132) 사이에는 제1 본딩 와이어(100a)가 연결되는데, 제1 본딩 와이어(100a)는, 도 4aa에 나타낸 바와 같이, 제1 본딩 패드(130)에 본딩되는 제1 부재(151)와, 이 제1 부재로부터 상기 제2 본딩 패드(132) 방향과 반대 방향으로 후퇴하여 기판의 수평 평면에 대해 수직 방향으로 상승하는 제2 부재(153)와, 제2 부재로부터 제2 본딩 패드(132) 방향으로 와이어 루프 최고 높이까지 상승하는 제3 부재(155)와, 이 제3 부재로부터 제2 본딩 패드까지 하강하여 제2 본딩 패드(132)에 본딩되는 제4 부재(157)를 포함한다. 본 발명의 구조를 '꺾기 구조'라고 한 것은 본딩 와이어(100)가 상기 제2부재(153)를 포함하고 있기 때문이다.
한편, 도 4a에서 보는 것처럼, 제2 인덕터 단자(122)와 제2 본딩 패드(132) 사이에는 제3 본딩 패드(134)와 제4 본딩 패드(136)가 포함된다. 제3 본딩 패드(134)와 제4 본딩 패드(136)는 제2 본딩 와이어(100b)에 의해 연결되는데, 제2 본딩 와이어(100b)는 제1 본딩 와이어(100a)와 마찬가지로, 제3 본딩 패드에 본딩되는 제1 부재(151)와, 제1 부재로부터 제4 본딩 패드 방향과 반대 방향으로 후퇴하여 기판의 수평 평면에 대해 수직 방향으로 상승하는 제2 부재(153)와, 제2 부재로부터 제4 본딩 패드 방향으로 와이어 루프 최고 높이까지 상승하는 제3 부재(155)와, 제3 부재로부터 제2 본딩 패드까지 하강하여 제2 본딩 패드에 본딩되는 제4 부재(157)를 포함하는 꺾기 구조로 되어 있다. 여기서, 제2 본딩 패드(132)와 제3 본딩 패드(134)는 금속 스트립선(105)에 의해 서로 연결되어 있다.
본 발명의 제1 실시예에 따라 제작된 GaAs 상의 본딩 와이어 인덕터와 나선형 인덕터의 특성 테스트
실시예 1에 따라 실제 제작된 본딩 와이어 인덕터와 나선형 인덕터들의 S-파라미터들은 벡터 네트워크 분석장치[Vector Network Analyzer (HP 8510C)]와 캐스케이드 마이크로웨이브 프로브 스테이션(Cascade Microwave Probe Station)을 이용하여 측정하였다[David M. Pozar, 1990, Microwave Engineering Addision-Wesley Publishing Co. Inc., pp.220-221]. 측정시 임피던스 표준기판[Impedance Standard Substrate (ISS)]을 이용하여 SOLT 보정(SOLT Calibration)을 하였으며, 테스트 지그의 영향을 제거하기 위하여 추출(De-embedding) 과정을 수행하였다.
GaAs 기판 위에 90㎛×90㎛의 본딩 패드만을 제작한 후 1회의 본딩만으로 제작한 본딩 와이어의 인덕턴스와 Q값을 1GHz에서 25GHz까지 온-웨이퍼(On-wafer) 측정하여 도 5 및 도 6에 나타내었다. 본딩 패드간의 본딩길이를 0.3 ㎜에서 1.3 ㎜까지 변화시키면 인덕턴스는 1 nH에서 1.8 nH까지 변화를 보였고, 공진 주파수는 16 GHz에서 23 GHz까지 보임을 도 5로부터 확인할 수 있었다. 본딩 와이어가 최고의 Q 값을 갖는 주파수는 6 GHz에 분포하며, 본딩 와이어가 1 nH에서 1.8 nH의 인덕턴스를 갖는 경우 Q 값은 44에서 58까지 분포함을 도 6으로부터 알 수 있다. 최고의 Q 값을 갖는 주파수인 6 GHz 이상에서 완만한 Q 값의 감소를 보이고 있는데, 이는 6 GHz 이상의 주파수에서 본딩 와이어의 도체 손실이 증가하기 때문이다.
GaAs 기판 위에 다중 본딩공정을 이용하여 제작된 본딩 와이어 인덕터와 나선형 인덕터를 1 GHz에서 10 GHz까지 온-웨이퍼(On-wafer) 측정한 후 2단자 회로망의 S-파라미터를 도 7의 스미스 도표(Smith Chart)에 나타내었다. 도 7의 S-파라미터에서 S12는 S21과 가역특성에 의하여 같고, S11은 구조적으로 대칭에 의하여 S22와 매우 근사하므로 S11과 S21만 표시하였다. 측정된 S-파라미터를 이용하여 인덕터의 한쪽 단자가 접지되었을 때 다른쪽 단자에서 구한 입력 임피던스로부터 인덕턴스를 계산하여 도 8에 도시하였다. 또한, 인덕터의 Q 값은 도 9에 도시하였다.
본딩 와이어 인덕터의 회전수를 증가시키면 나선형 인덕터의 회전수 증가와 비슷하게 본딩 와이어 인덕터의 인덕턴스 또한 증가함을 도 8로 쉽게 알 수 있다. 3개의 와이어로 구성된 본딩 와이어 인덕터와 4개의 와이어로 구성된 본딩 와이어 인덕터의 인덕턴스는 각각 3.5 회전 나선형 인덕터와 2.5 회전 나선형 인덕터의 인덕턴스와 거의 동일한 특성을 보였다. 나선형 인덕터는 구조적으로 환간의 간격이 좁아 상호 인덕턴스가 크게 되어 원하는 인덕턴스를 얻는 반면, 환간의 간격이 나선형 인덕터에 비하여 멀리 떨어진 본딩 와이어 인덕터는 환간의 상호 인덕턴스를 증가시키기 위하여 접지평면에 수직인 본딩 와이어 환을 넓게 하여 효과적으로 큰 인덕턴스를 얻을 수 있다. 도 8 및 도 9로부터 본딩 와이어 인덕터가 비숫한 인덕턴스를 갖는 나선형 인덕터에 비하여 향상된 공진 주파수를 가짐을 확인할 수 있다. 이는 인덕터의 공진주파수를 결정하는 중요한 요소인 환간의 상호 정전용량에 있어서 본딩 와이어 인덕터가 85㎛ 이상의 환간 간격으로 인한 적은 기생 상호 정전용량 특성을 갖기 때문이다. 정확성이 이미 검증된 바 있는 FEM 수치해석 방법을 이용하여 계산된 본딩 와이어 인덕터와 나선형 인덕터의 인덕턴스, 공진 주파수 그리고 Q 값은 측정된 결과값들과 잘 일치함을 도 8 및 도 9로부터 확인할 수 있다. 인덕터 성능의 척도가 되는 Q 값에서 나선형 인덕터들은 최고 10 이하의 Q 값을 갖는 반면 본 발명의 본딩 와어어 인덕터들은 모두 23 이상의 매우 높은 Q 값을 나타내어 본 발명의 꺾기 구조 본딩 와이어 인덕터의 우수성을 확인할 수 있다.
한편, 본딩 와이어 인덕터가 매우 향상된 Q 값 특성을 갖게 되는 원인을 관찰하기 위하여 무부하일 때 인덕터의 저항 특성을 도 10에 나타내었다. 실제 사용 가능한 공진 주파수 이전에서 본딩 와이어 인덕터의 저항이 나선형 인덕터에 비하여 상대적으로 적은 값을 가짐을 확인할 수 있다.
[표 1]
제작된 GaAs상의 꺾기 구조 본딩 와이어 인덕터와 나선형 인덕터의 전기적 특성비교
본 발명의 본딩 와이어 인덕터와 나선형 인덕터간의 효과적인 비교 분석을 위하여 표 1에 각각의 전기적 특성을 나타내었다. 3개의 와이어로 구성된 본딩 와이어 인덕터는 2.5 회전의 나선형 인덕터에 비하여 같은 인덕턴스를 보이는 반면 공진 주파수와 Q 값에 있어서는 각각 7%와 223%의 향상된 소자특성을 보였다. 한편, 4개의 와이어로 구성된 본딩 와이어 인덕터와 3.5 회전의 나선형 인덕터의 경우에 있어서도 비슷한 전기적 특성을 확인할 수 있었다.
GaAs 기판에 꺾기 구조 본딩 와이어 인덕터의 실제 제작 및 특성 테스트
실시예 1에서 GaAs 기판 상에 형성된 금속 스트립의 두께를 0.82㎛ 대신에 2㎛로 조정한 것을 제외하고는 동일한 방식으로 꺾기 구조 본딩 와이어 인덕터를 설계 제작하였다. 도 11은 제작된 꺾기 구조 본딩 와이어 인덕터의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 나타내어 비교한 것이다. 도 11를 살펴보면, 와이어 개수가 2개, 3개 및 4개인 본 발명의 꺾기 구조 본딩 와이어 인덕터들이 각각 회전수가 2.5회전, 3.5회전 및 4.5회전인 나선형 인덕터에 비해 높은 인덕턴스 값과 높은 사용 주파수를 나타냄을 알 수 있다. 도 12는 제작된 꺾기 구조 본딩 와이어 인덕터의 Q 값과 나선형 인덕터의 Q 값을 플롯팅하여 비교한 것이다. 와이어 개수가 2개, 3개 및 4개인 본 발명의 꺾기 구조 본딩 와이어 인덕터들이 각각 회전수가 2.5회전, 3.5회전 및 4.5회전인 나선형 인덕터에 비해 Q 값이 높음을 알 수 있다. 도 13 및 도 14는 각각 와이어 개수가 3개 및 4개인 꺾기 구조 본딩 와이어 인덕터와 3.5회전의 나선형 인덕터의 몰딩전과 몰딩후의 인덕턴스 값 및 Q 값을 비교도시하고 있는 그래프이다. 꺾기 구조 본딩 와이어 인덕터와 나선형 인덕터 모두 몰딩 후에 인덕턴스 값 및 Q값이 감소하는 것을 확인할 수 있다.
실리콘 기판(15Ω-cm)에 꺾기 구조 본딩 와이어 인덕터의 실제 제작 및 특성테스트
실시예 1에서 GaAs 기판 대신에 P형 실리콘 기판(15Ω-㎝)을 사용하여 꺾기 구조 본딩 와이어 인덕터를 설계 제작하였다. 금속 스트립의 두께는 2㎛, 이산화규소 절연층의 두께는 2㎛으로 하여 제작하였다. 도 15는 제작된 깎기 구조 본딩 와이어 인덕터의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 플롯팅하여 비교한 것이다. 도 15를 살펴보면, 와이어 개수가 2개, 3개 및 4개인 본 발명의 꺾기 구조 본딩 와이어 인덕터들이 각각 회전수가 2.5회전, 3.5회전 및 4.5회전인 나선형 인덕터에 비해 높은 인덕턴스 값과 높은 사용 주파수를 나타냄을 알 수 있다. 도 16은 제작된 꺾기 구조 본딩 와이어 인덕터의 Q 값과 나선형 인덕터의 Q 값을 플롯팅하여 비교한 것이다. 와이어 개수가 2개, 3개 및 4개인 본 발명의 꺾기 구조 본딩와이어 인덕터들이 각각 회전수가 2.5회전, 3.5회전 및 4.5회전인 나선형 인덕터에 비해 Q 값이 높음을 알 수 있다. 도 17 및 도 18은 각각 와이어 개수가 3개 및 4개인 꺾기 구조 본딩 와이어 인덕터와 2.5회전 및 3.5회전의 나선형 인덕터의 몰딩전과 몰딩후의 인덕턴스 값 및 Q 값을 비교 도시하고 있는 그래프이다. 꺾기 구조 본딩 와이어 인덕터와 나선형 인덕터 모두 몰딩 후에 인덕턴스 값 및 Q값이 감소하는 것을 확인할 수 있다.
실리콘 기판(30Ω-cm)에 꺾기 구조 본딩 와이어 인덕터의 실제 제작 및 특성테스트
실시예 1에서 P형 실리콘 기판(15Ω-㎝) 대신에 P형 실리콘 기판(30Ω-㎝)을 사용하여 꺾기 구조 본딩 와이어 인덕터를 설계 제작하였다. 금속 스트립의 두께는 2㎛, 이산화규소 절연층의 두께는 2㎛으로 하여 제작하였다. 도 19는 제작된 꺾기 구조 본딩 와이어 인덕터의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 플롯팅하여 비교한 것이다. 도 19를 살펴보면, 와이어 개수가 2개, 3개 및 4개인 본 발명의 꺾기 구조 본딩 와이어 인덕터들이 각각 회전수가 2.5회전, 3.5회전 및 4.5회전인 나선형 인덕터에 비해 높은 인덕턴스 값과 높은 사용주파수를 나타냄을 알 수 있다. 도 20은 제작된 꺾기 구조 본딩 와이어 인덕터의 Q 값과 나선형 인덕터의 Q 값을 플롯팅하여 비교한 것이다. 와이어 개수가 2개, 3개 및 4개인 본 발명의 꺾기 구조 본딩 와이어 인덕터들이 각각 회전수가 2.5회전, 3.5회전 및 4.5회전인 나선형 인덕터에 비해 Q 값이 높음을 알 수 있다. 도 21 및 도 22는 각각 와이어 개수가 2개 및 3개인 꺾기 구조 본딩 와이어 인덕터와 2.5회전 및 3.5회전의 나선형 인덕터의 몰딩전과 몰딩후의 인덕턴스 값 및 Q 값을 비교하여 나타낸 그래프이다. 꺾기 구조 본딩 와이어 인덕터와 나선형 인덕터 모두 몰딩 후에 인덕턴스 값 및 Q 값이 감소하는 것을 확인할 수 있다.
본 발명의 실리콘 기판상의 꺾기 구조 본딩 와이어 인덕터와 나선형 인덕터의 효과적인 비교분석을 위하여 아래의 표 2에 전기적 특성을 나타내었다. 본 발명의 꺾기 구조 본딩 와이어 인덕터의 Q값과 차단주파수는 나선형 인덕터보다 훨씬 우수한 값을 나타내었으며, 인덕턴스 값은 나선형 인덕터와 거의 유사한 값을 나타내었다.
[표 2]
제작된 P형 실리콘 기판(30Ω-㎝)상의 꺾기 구조 본딩 와이어 인덕터와 나선형 인덕터의 전기적 특성 비교
제2 실시예
금속 스트립에 의한 본딩 패드간의 연결을 스티치 본딩 와이어로 대체한 꺾기 구조 본딩 와이어 인덕터의 제작 및 특성 테스트
전술한 제1 실시예에서 금속 스트립에 의한 본딩 패드를 연결하였던 것을 본딩 와이어로 연결한 것을 제외하고는 제1 실시예와 유사한 방식으로 제2 실시예의 꺾기 구조 본딩 와이어 인덕터를 제작하였다. 로터리 헤드를 가진 스티치 자동본딩머신을 사용할 경우 금속 스트립을 대신하여 GaAs 기판 또는 실리콘 기판 위에 형성된 본딩 패드의 양단을 낮은 높이(약 100㎛)로 연결할 수 있다. 이 경우 도 23a 및 도 23b에 도시된 바와 같이, 본딩 와이어로만 구성되며 사다리꼴 구조의 루프 형태를 갖는 본 발명의 제2 실시예의 꺾기 구조 본딩 와이어 인덕터가 형성된다. 전체가 본딩 와이어로 구성된 제2 실시예의 꺾기 구조 본딩 와이어 인덕터는 전체 저항이 제1 실시예들에서 제안된 꺾기 구조 본딩 와이어 인덕터에 비해서 저항값이 낮으므로 Q 값이 크게 향상된다. 또한, 본 발명의 제2 실시예의 꺾기 구조 본딩 와이어 인덕터는 금속 스트립이 있는 제1 실시예의 꺾기 구조 본딩 와이어 인덕터에 비해서 기생 커패시턴스가 감소하므로 차단주파수가 크게 증가한다.
도 23a에 개념도로 나타낸 바와 같이, 본 발명의 제2 실시예에 따른 꺾기 구조 본딩 와이어 인덕터는 접지 평면(211)에 적층된 기판(209)에 형성되며, 제1 인덕터 단자(220)와 제2 인덕터 단자(222) 사이에 복수의 본딩 패드(230, 232, 234, 236)가 형성되고 대응되는 한쌍의 본딩 패드에는 복수의 주본딩 와이어(200a, 200b, 200c, 200d)가 각각 연결되어 있다. 한편, 어느 한 주본딩 와이어(예컨대, 200a)에 의해 연결되어 있는 한쌍의 본딩 패드들(예컨대, 230, 232) 중 어느 한 본딩 패드(예컨대, 232)는 인접한 다른 주본딩 와이어(예컨대, 200b)가 본딩된 다른 본딩 패드(예컨대, 234)와 부본딩 와이어(205)에 의해 연결되어 있다.
도 23b는 도 23a의 개념도로 나타낸 본 발명 제2 실시예를 실제 제작한 본딩 와이어 인덕터의 사시도이고, 도 23c는 본 발명 제2 실시예에 따른 본딩 와이어 인덕터를 실리콘 기판(15Ω-cm) 상에 구현한 SEM 사진이다.
도 23b와 도 23c에서 볼 수 있는 바와 같이, 본 발명의 제2 실시예에 따른 인덕터는 실리콘 기판에 형성되는 제1 인덕터 단자(320)와 제2 인덕터 단자(322)를 포함하며, 제1 인덕터 단자(320)에 연결되는 제1 본딩 패드(330), 상기 제2 인덕터 단자(322)에 연결되는 제2 본딩 패드(336), 제1 본딩 패드(330)와 제3본딩 패드(332) 사이에 연결되는 제1 주본딩 와이어(300a), 제2 본딩 패드(336)와 제4 본딩 패드(334) 사이에 연결되는 제2 주본딩 와이어(300b), 제3 본딩 패드(332)와 제4 본딩 패드(334) 사이에 연결되는 부본딩 와이어(305)를 포함한다. 여기서, 제1 주본딩 와이어(300a)는 제1 본딩 패드(330)에 본딩되는 제1 부재(351)와, 제1 부재로부터 제3본딩 패드(332) 방향과 반대 방향으로 후퇴하여 상기 기판의 수평 평면에 대해 수직 방향으로 상승하는 제2 부재(353)와, 제2 부재로부터 제3 본딩 패드(332) 방향으로 와이어 루프 최고 높이까지 상승하는 제3 부재(355)와, 제3 부재로부터 제3 본딩 패드(332)까지 하강하여 제3 본딩 패드에 본딩되는 제4 부재(357)를 포함한다. 한편, 부본딩 와이어(305)는 금속 스트립(제1 실시예의 '5' 또는 '105')을 대신하여 제3 본딩 패드(332)와 제4 본딩 패드(334)를 전기적으로 서로 연결한다.
도 23b 및 도 23c에서 보는 것처럼, 부본딩 와이어(305)는 제3 본딩 패드(332)와 제4 본딩 패드(334)에 웨지 본딩되어 있다. 이 구조를 제2 실시예의 기본 구조라 한다.
단일 본딩 와이어의 측정된 저항값과 계산의 정확성이 입증된 현상학적 도체손실 등가기법을 이용하여 저항값을 구하고 이 결과를 이용하여 본 실시예의 꺾기 구조 본딩 와이어 인덕터의 저항값을 계산하였다[H.Y. Lee and T. Itoh, "Phenomenological loss equivalence method for planar quassi-TEM transmission lines with a thin normal conductor or superconductor", 1989, IEEE Trans. Microwave Theory and Tech., vol. MTT-37, No.12, pp. 1904-1909]. 상기 계산된 저항값을 이용하여 본 실시예의 꺾기 구조 본딩 와이어 인덕터의 전체 등가회로에서 각각의 회전수에 대하여 저항값을 대입하였다. 그 결과, 스티치 본딩에 의해 인덕턴스는 약 10% 감소되었고, 기생 커패시턴스는 34%가 감소되었다. 도 25a는 상기 측정계산된 Q 값을 주파수에 대해 플롯팅한 그래프이다. 도 25a에 도시된 바와 같이 저주파 영역에서의 Q 값이 크게 향상되었음을 알 수 있다. 5 GHz 이하에서 4회전의 본딩 와이어 인덕터는 3회전, 2회전 본딩 와이어 인덕터 보다 높은 Q 값을 가지는데, 이것은 회전수의 증가에 대하여 자속결합의 등가량이 전체 저항의 증가량 보다 크기 때문이다. 전술한 바와 같이 금속 스트립으로 인한 기생 커패시턴스가 없으므로 공진으로 인한 Q 값의 감소가 5 GHz 이하의 영역에서 나타나지 않는다. 최대 Q값 특성과 사용 가능 주파수 대역은 오프 칩(off-chip) 인덕터와 비슷하며 오프 칩 인덕터의 외부 연결선으로 인한 기생성분이 없으므로 보다 효과적인 전체 특성을 보인다.
실리콘 기판(15Ω-cm)에, 제1 실시예의 금속 스트립에 의한 본딩 패드간의 연결을 스티치 본딩의 부본딩 와이어로 대체한 꺾기 구조 본딩 와이어 인덕터의 제작 및 특성 테스트
2㎛ 이산화규소 절연층을 지닌 실리콘 기판(15Ω-㎝)을 사용하고, 금속 스트립에 의한 본딩 패드간의 연결을 본딩 와이어와 본딩 패드간의 평행의 스티치 본딩으로 대체한 것을 제외하고는 실시예 1과 유사한 방식으로 꺾기 구조 본딩 와이어 인덕터를 설계 제작하였다. 각각의 인덕터 루프는 2개의 본딩 패드와 상하 본딩 와이어(즉, 주본딩 와이어와 부본딩 와이어)로 구성된다. 주본딩 와이어와 부본딩 와이어는 각각 직경이 33㎛인 금재질의 와이어이며, 상하 본딩 와이어에 의해 각각 형성되는 상하 루프의 평균 높이는 각각 500㎛ 및 50㎛이며, 루프간의 피치는 85㎛이다. 본딩 와이어는 80㎛×80㎛의 본딩 패드를 연결하며, 400㎛×770㎛의 면적을 차지하게 한다. 실리콘 기판은 500㎛의 두께이며, 2㎛ 이산화규소 절연층이 형성되어 있다. 금속 패턴은 Cr(200Å)/Au(0.8㎛) 진공증착 및 리프트 오프(Lift-off) 공정에 의해 형성된다. 이 경우 도 23c에 도시된 바와 같이, 본딩 와이어와 본딩 패드간의 평행의 스티치 본딩으로 대체한 사다리꼴 구조의 루프 형태를 갖는 본 발명의 꺾기 구조 본딩 와이어 인덕터가 형성된다. 제작된 인덕터의 S파라미터를 벡터 네트워크 분석장치 및 마이크로웨이브 프로브 스테이션에 의해 측정하였다(0.5 GHz 내지 20 GHz). 프로브 패드의 기생 커패시턴스는 오픈 CPW 표준(open coplanar waveguide standard)의 S 파라미터에 의해 효과적으로 추출하였다.
도 25b는 본 실시예에 따라 제작된 꺾기 구조 본딩 와이어 인덕터의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 플롯팅하여 비교한 것이다. 도 25b를 살펴보면, 루프수의 증가에 따라 본딩 와이어 인덕터의 인덕턴스는 증가하고 차단주파수는 감소함을 알 수 있다. 이러한 경향은 나선형 인덕터의 회전수의 증가에 따라 관찰되는 경향과 유사하다. 본 실시예의 3회전 본딩 와이어 인덕터는 인덕턴스의 관점에서 3회전 나선형 인덕터에 상응하며, 차단주파수는 3회전 나선형 인덕터 보다 약간 높다.
도 25c는 본 실시예에 따라 제작된 꺾기 구조 본딩 와이어 인덕터의 Q 값과 나선형 인덕터의 Q 값을 플롯팅하여 비교한 것이다. 도 25c를 살펴보면, 차단주파수 아래의 영역에서 본 실시예의 본딩 와이어 인덕터의 Q 값이 나선형 인덕터 보다 훨씬 높은 것을 알 수 있다. 이는 본 실시예의 꺾기 구조 본딩 와이어 인덕터의 낮은 도체 손실과 손실 실리콘 기판에 대해 본딩 와이어 인덕터를 수직으로 배치함으로써 달성되는 낮은 기판손실 때문이다.
[표 3] 실리콘 기판(15Ω-cm)상에서 금속 스트립에 의한 본딩 패드간의 연결을 스티치 본딩의 부본딩 와이어로 대체한 본딩 와이어 인덕터와 나선형 인덕터의 전기적 특성 비교
실리콘 기판(15Ω-cm)상에서 금속 스트립에 의한 본딩 패드간의 연결을 본딩 와이어와 본딩 패드간의 평행의 스티치 본딩으로 대체한 꺾기 구조 본딩 와이어 인덕터와 나선형 인덕터의 효과적인 비교 분석을 위하여 표 3에 전기적 특성을 나타내었다. 본 실시예의 3회전 꺾기 구조 본딩 와이어 인덕터의 공진주파수는 나선형에 비해 3GHz만큼 증가하였고, Q값은 300% 향상되었다.
실시예 2의 변형 구조
실리콘 기판15Ω-cm)에 금속 스트립에 의한 본딩 패드간의 연결을 볼-웨지 본딩의 부본딩 와이어로 대체한 꺾기 구조 본딩 와이어 인덕터의 제작 및 특성 테스트
금속 스트립에 의한 본딩 패드간의 연결을 볼-웨지 본딩 와이어로 대체한 것을 제외하고는 실시예 2의 기본 구조와 유사한 방식으로 꺾기 구조 본딩 와이어 인덕터를 설계 제작하였다. 이 경우 도 23d에 도시된 바와 같이, 부본딩 와이어는 본딩 패드에 볼-웨지 본딩되어 있으며, 사다리꼴 구조의 루프 형태로 된 본 발명 제2 실시예의 변형 구조의 꺾기 구조 본딩 와이어 인덕터가 형성된다. 이 변형 구조의 본딩 와이어 인덕터의 인덕턴스 값 및 Q 값과 같은 전기적 특성은 실리콘 기판에 제작한 실시예 2의 기본 구조와 유사하였다.
도26에 나타낸 것처럼, 본 발명의 인덕터는 하나 또는 둘이나 셋의 꺾기 구조 본딩 와이어로 구현될 수 있다.
본 발명의 본딩 와이어 인덕터를 시뮬레이션 소프트웨어를 이용하여 10 GHz까지 광대역 해석한 결과, 동일 환경, 동일 면적을 갖는 나선형 인덕터에 비하여 인덕턴스 약 6%, 차단 주파수 약 8.5%, Q 값 약 360%의 전기적 특성이 향상되었음을 확인하였고, GaAs 기판 및 실리콘 기판에 실제 제작된 본 발명의 꺾기 구조 본딩 와이어 인덕터는 나선형 인덕터에 비해 공진 주파수와 Q 값이 크게 향상된 소자 특성을 나타내었다. 특히, 전체가 본딩 와이어로 구성된 꺾기 구조 본딩 와이어 인덕터(즉, 제2 실시예)는 금속 스트립에 의해 본딩 패드가 연결되어 있는 꺾기 구조 본딩 와이어 인덕터(즉, 제1 실시예)에 비해서 Q 값 및 차단 주파수가 크게 증가하므로 실제 응용에 좀 더 효과적으로 사용할 수 있다.
또한, 본 발명의 RFIC와 MMIC용 인덕터 제조방법은 기존의 나선형 인덕터 제조 공정의 문제점인 인덕터의 중심부를 연결하기 위해 필요한 현가(Air Bridge) 공정이 요구되지 않고, 따라서 반도체 제조 공정에 추가의 사진식각 공정과 금속 공정 없이도 그 제작이 가능하여 제조공정을 간소화시킴은 물론 제조원가를 낮추는 장점이 있다. 따라서, 본 발명의 꺾기 구조 본딩 와이어 인덕터는 향상된 전기적 특성, 제작의 안정성, 추가의 마스크 공정 없이도 인덕턴스 값의 조정이 가능한 점 및 상대적으로 낮은 제조원가로 인하여 경제적인 초고주파 소자 생산에 매우 유용하다.
도 1은 기판 위에 구현된 본 발명의 제1 실시예에 따른 본딩 와이어 인덕터의 구조를 나타내는 개념도.
도 2는 본 발명의 제1 실시예에 따른 본딩 와이어 인덕터의 등가 회로도.
도 3은 본 발명의 본딩 와이어 인덕터를 제조하는 데에 적용될 수 있는 감광막 언더컷(under cut)의 단면도.
도 4a는 본 발명의 제1 실시예에 따라 실제 제작된 4중 본딩 와이어 인덕터의 사시도.
도 4aa는 도 4a에 도시된 본딩 와이어 인덕터의 측면도.
도 4b는 본 발명과 비교의 대상이 되는 종래 3.5 회전 나선형 인덕터의 평면도.
도 5는 본 발명의 제1 실시예에 따라 GaAs 기판에 1회의 본딩만으로 제작된 본딩 와이어 인덕터(금속 스트립의 두께가 0.82㎛인 경우)를 본딩 패드 간격에 따라 인덕턴스를 측정하여 그 결과를 나타낸 그래프.
도 6은 GaAs 기판에 1회의 본딩만으로 제작된 본딩 와이어 인덕터(금속 스트립의 두께가 0.82㎛인 경우)를 본딩 패드 간격에 따라 Q 값을 측정하여 그 결과를 나타낸 그래프.
도 7는 4개의 와이어로 구성된 GaAs 기판에 형성된 본딩 와이어 인덕터(금속 스트립의 두께가 0.82㎛인 경우)와 3.5 회전 나선형 인덕터를 온-웨이퍼(On-wafer) 측정한 후, S-파라미터를 스미스 도표로 나타낸 도면.
도 8은 도 7의 측정된 S-파라미터를 이용하여 계산된 본 발명에 따른 본딩 와이어 인덕터의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 나타낸 그래프.
도 9는 도 7의 측정된 S-파라미터를 이용하여 계산된 본 발명에 따른 본딩 와이어 인덕터의 Q 값과 나선형 인덕터의 Q 값을 나타낸 그래프.
도 10은 GaAs기판상의 본 발명에 따른 본딩 와이어 인덕터(금속 스트립의 두께가 0.82㎛인 경우)와 나선형 인덕터의 저항값을 나타낸 그래프.
도 11은 GaAs 기판상의 본 발명에 따른 본딩 와이어 인덕터(금속 스트립의 두께가 2㎛인 경우)의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 플롯팅한 그래프이며, 여기서 BW과 Spiral은 각각 본딩 와이어 인덕터와 나선형 인덕터를 나타내며, 숫자는 각각 와이어의 개수와 회전수를 의미한다.
도 12는 GaAs 기판상의 본 발명에 따른 본딩 와이어 인덕터(금속 스트립의 두께가 2㎛인 경우)의 Q 값과 나선형 인덕터의 Q 값을 나타낸 그래프.
도 13은 GaAs 기판상의 본 발명에 따른 본딩 와이어 인덕터(금속 스트립의 두께가 2㎛인 경우)를 몰딩하기 전과 몰딩한 후의 인덕턴스 값 및 Q 값을 나타낸 그래프.
도 14는 GaAs 기판상의 나선형 인덕터를 몰딩하기 전과 몰딩한 후의 인덕턴스 값 및 Q 값을 나타내는 그래프.
도 15는 P형 실리콘 기판(15Ω-cm) 상의 본 발명에 따른 본딩 와이어 인덕터의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 나타낸 그래프이며, 여기서 BW과 Spiral은 각각 본딩 와이어 인덕터와 나선형 인덕터를 나타내며, 숫자는 각각 와이어의 개수와 회전수를 의미한다.
도 16은 P형 실리콘 기판(15Ω-cm) 상의 본 발명에 따른 본딩 와이어 인덕터의 Q 값과 나선형 인덕터의 Q 값을 나타내는 그래프.
도 17은 P형 실리콘 기판(15Ω-cm)상의 본 발명에 따른 본딩 와이어 인덕터를 몰딩하기 전과 몰딩한 후의 인덕턴스 값 및 Q 값을 나타낸 그래프.
도 18은 P형 실리콘 기판(15Ω-cm)상의 나선형 인덕터를 몰딩하기 전과 몰딩한 후의 인덕턴스 값 및 Q 값을 나타낸 그래프.
도 19는 P형 실리콘 기판(30Ω-cm)상의 본 발명에 따른 본딩 와이어 인덕터의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 나타낸 그래프. 여기서 BW과 Spiral은 각각 본딩 와이어 인덕터와 나선형 인덕터를 의미하며, 숫자는 각각 와이어의 개수와 회전수를 뜻한다.
도 20은 P형 실리콘 기판(30Ω-cm)상의 본 발명에 따른 본딩 와이어 인덕터의 Q 값과 나선형 인덕터의 Q 값을 나타낸 그래프.
도 21은 P형 실리콘 기판(30Ω-cm)상의 본 발명에 따른 본딩 와이어 인덕터를 몰딩하기 전과 몰딩한 후의 인덕턴스 값 및 Q 값을 나타낸 그래프.
도 22는 P형 실리콘 기판(30Ω-cm)상의 나선형 인덕터를 몰딩하기 전과 몰딩한 후의 인덕턴스 값 및 Q 값을 나타낸 그래프.
도 23a는 GaAs 기판 또는 실리콘 기판상에 구현된 본 발명의 제2 실시예에 따른 본딩 와이어 인덕터의 개념도로서, 금속 스트립에 의한 본딩 패드 간의 연결을 본딩 와이어와 본딩 패드 간의 스티치 본딩 와이어로 대체한 것이다.
도 23b는 도 23a의 개념도로 나타낸 본 발명 제2 실시예를 실제 제작한 본딩 와이어 인덕터의 사시도.
도 23c는 본 발명 제2 실시예에 따른 본딩 와이어 인덕터를 실리콘 기판(15Ω-cm)상에서 구현한 SEM 사진.
도 23d는 본 발명 제2 실시예의 변형 구조로서, 실리콘 기판(15Ω-cm) 상에서 금속 스트립에 의한 본딩 패드간의 연결을 본딩 와이어와 본딩 패드간의 볼 본딩 와이어로 대체한 본딩 와이어 인덕터의 SEM 사진.
도 25a는 도 23b에 도시된 실시예의 본딩 와이어 인덕터의 Q 값을 나타낸 그래프.
도 25b는 도 23c에 도시된 실시예의 본딩 와이어 인덕터의 인덕턴스 값과 나선형 인덕터의 인덕턴스 값을 나타낸 그래프.
도 25c는 도 23c에 도시된 실시예의 본딩 와이어 인덕터의 Q 값과 나선형 인덕터의 Q 값을 나타낸 그래프.
도 26은 본 발명에 따라 제작된 다양한 실시예의 본딩 와이어 인덕터들을 종래 나선형 인덕터와 비교하여 나타낸 사시도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 본딩 와이어 3 : 본딩 패드
5 : 금속 스트립 7 : 기준면
9 : 기판 11 : 바닥면
13 : 에폭시 수지 몰딩부 15 : 감광막(AZ5214)
17 : GaAs 기판
R : 저항 C1, C2 : 정전용량
Cc : 상호 정전용량 L : 인덕턴스

Claims (12)

  1. 수평 평면을 갖는 기판 위에 형성되는 제1 인덕터 단자(120)와 제2 인덕터 단자(122)를 포함하는 인덕터로서,
    상기 제1 인덕터 단자에 연결되는 제1 본딩 패드(130)와,
    상기 제2 인덕터 단자에 연결되는 제2 본딩 패드(132)와,
    상기 제1 본딩 패드와 제2 본딩 패드 사이에 연결되는 제1 본딩 와이어(100a)를 포함하며,
    상기 제1 본딩 와이어는 상기 제1 본딩 패드에 본딩되는 제1 부재(151)와, 이 제1 부재로부터 상기 제2 본딩 패드 방향과 반대 방향으로 후퇴하여 상기 기판의 수평 평면에 대해 수직 방향으로 상승하는 제2 부재(153)와, 상기 제2 부재로부터 상기 제2 본딩 패드 방향으로 와이어 루프 최고 높이까지 상승하는 제3 부재(155)와, 이 제3 부재로부터 제2 본딩 패드까지 하강하여 제2 본딩 패드에 본딩되는 제4 부재(157)를 포함하고,
    상기 제1, 2, 3, 4 부재는 하나의 도전체로 하나의 본딩 와이어를 형성하며,
    상기 와이어 루프 최고 높이는 100㎛에서 1,000㎛까지 범위에 있는 것을 특징으로 하는 본딩 와이어 인덕터.
  2. 수평 평면을 갖는 기판 위에 형성되는 제1 인덕터 단자(320)와 제2 인덕터 단자(322)를 포함하는 인덕터로서,
    상기 제1 인덕터 단자에 연결되는 제1 본딩 패드(330)와,
    상기 제2 인덕터 단자에 연결되는 제2 본딩 패드(336)와,
    상기 제1 본딩 패드(330)와 제3 본딩 패드(332) 사이에 연결되는 제1 주본딩 와이어(300a)와,
    상기 제2 본딩 패드(336)와 제4 본딩 패드(334) 사이에 연결되는 제2 주본딩 와이어(300b)와,
    상기 제3 본딩 패드(332)와 제4 본딩 패드(334) 사이에 연결되는 부본딩 와이어(305)를 포함하며,
    상기 제1 주본딩 와이어(300a)는 상기 제1 본딩 패드(330)에 본딩되는 제1 부재(351)와, 이 제1 부재로부터 상기 제3 본딩 패드(332) 방향과 반대 방향으로 후퇴하여 상기 기판의 수평 평면에 대해 수직 방향으로 상승하는 제2부재(353)와, 이 제2 부재로부터 상기 제3 본딩 패드(332) 방향으로 와이어 루프 최고 높이까지 상승하는 제3 부재(355)와, 이 제3 부재로부터 제3 본딩 패드(332)까지 하강하여 제3 본딩패드에 본딩되는 제4 부재(357)를 포함하고,
    상기 제2 주본딩 와이어(300b)는 상기 제4 본딩 패드(334)에 본딩되는 제1 부재(351)와, 이 제1 부재로부터 상기 제2 본딩 패드(336) 방향과 반대 방향으로 후퇴하여 상기 기판의 수평 평면에 대해 수직 방향으로 상승하는 제2 부재(353)와, 이 제2 부재로부터 상기 제2 본딩 패드(336) 방향으로 와이어 루프 최고 높이까지 상승하는 제3 부재(355)와, 이 제3 부재로부터 제2 본딩 패드(336)까지 하강하여 제2 본딩 패드(336)에 본딩되는 제4 부재(357)를 포함하고,
    상기 제1, 제2 주본딩 와이어의 제1, 2, 3, 4 부재는 하나의 도전체로 하나의 본딩 와이어를 형성하며,
    상기 제1, 제2 주본딩 와이어의 와이어 루프 최고 높이는 100㎛에서 1,000㎛까지 범위에 있으며,
    상기 부본딩 와이어는 금속 스트립을 대신하여 제3 본딩 패드(332)와 제4 본딩 패드(334)를 전기적으로 서로 연결하는 것을 특징으로 하는 본딩 와이어 인덕터.
  3. 제2항에서, 상기 부본딩 와이어는 제3 본딩 패드와 제4 본딩 패드에 웨지 본딩되는 것을 특징으로 하는 본딩 와이어 인덕터.
  4. 제2항에서, 상기 부본딩 와이어는 제3 본딩 패드와 제4 본딩 패드 중 어느 한 본딩 패드에는 볼 본딩되고 제3 본딩 패드와 제4 본딩 패드 중 다른 한 본딩 패드에는 웨지 본딩되는 것을 특징으로 하는 본딩 와이어 인덕터.
  5. 제1항 또는 제2항에 있어서, 본딩 와이어 인덕터 내부에 자성체가 삽입되어 본딩 와이어 인덕터가 고정되는 것을 특징으로 하는 본딩 와이어 인덕터.
  6. 제1항 또는 제2항에 있어서, 상기 반도체 기판은 GaAs 기판, 실리콘 기판, 알루미나 기판, 테프론 기판, 에폭시 기판, SOI(Silicon On Insulator) 기판, 리튬탄탈레이드(LiTaO3) 기판, 리튬나이오베이트(LiNbO3) 기판, LTCC(Low Temperature Co-fired Ceramic) 기판, 석영(Quartz) 기판, 글래스(Glass) 기판, 또는 PCB 기판인 것을 특징으로 하는 본딩 와이어 인덕터.
  7. 제1항 또는 제2항의 본딩 와이어 인덕터가 개별 패키지된 칩인덕터.
  8. 제1항 또는 제2항의 본딩 와이어 인덕터 2개를 인접하게 배치한 커플러.
  9. 제1항 또는 제2항의 본딩 와이어 인덕터 2개를 인접하게 배치한 변압기.
  10. 제1항에서,
    상기 제2 인덕터 단자와 제2 본딩 패드 사이에 연결되는 제3 본딩 패드(134)와 제4 본딩 패드(136)와,
    상기 제3 본딩 패드와 제4 본딩 패드 사이에 연결되는 하나 이상의 제2 본딩 와이어(100b)를 더 포함하고,
    상기 제2 본딩 와이어는 상기 제3 본딩 패드에 본딩되는 제1 부재(151)와, 이 제1 부재로부터 상기 제4 본딩 패드 방향과 반대 방향으로 후퇴하여 상기 기판의 수평 평면에 대해 수직 방향으로 상승하는 제2 부재(153)와, 상기 제2 부재로부터 상기 제4 본딩 패드 방향으로 와이어 루프 최고 높이까지 상승하는 제3 부재(155)와, 이 제3 부재로부터 제2 본딩 패드까지 하강하여 제2 본딩 패드에 본딩되는 제4 부재(157)를 포함하고,
    상기 제1, 2, 3, 4 부재는 하나의 도전체로 하나의 본딩 와이어를 형성하며,
    상기 제2 본딩 와이어의 와이어 루프 최고 높이는 100㎛에서 1,000㎛까지 범위에 있고, 상기 제2 본딩 패드와 제3 본딩 패드는 금속 스트립선(105)에 의해 서로 연결되어 있는 것을 특징으로 하는 본딩 와이어 인덕터.
  11. 제1항에서,
    상기 제1 본딩 와이어는 제1 본딩 패드와 제2 본딩 패드 중 어느 한 본딩 패드에는 볼 본딩되고 제1 본딩 패드와 제2 본딩 패드 중 다른 한 본딩 패드에는 웨지 본딩되는 것을 특징으로 하는 본딩 와이어 인덕터.
  12. 제10항에서,
    상기 제2 본딩 와이어는 제3 본딩 패드와 제4 본딩 패드 중 어느 한 본딩 패드에는 볼 본딩되고, 제3 본딩 패드와 제4 본딩 패드 중 다른 한 본딩 패드에는 웨지 본딩되는 것을 특징으로 하는 본딩 와이어 인덕터.
KR1019980053563A 1998-08-14 1998-12-08 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기 KR100530871B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980053563A KR100530871B1 (ko) 1998-08-14 1998-12-08 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기
US09/762,903 US6775901B1 (en) 1998-08-14 1999-08-14 Bonding wire inductor
PCT/KR1999/000451 WO2000010179A1 (en) 1998-08-14 1999-08-14 Bonding wire inductor and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR19980033548 1998-08-14
KR1019980033548 1998-08-14
KR19980043771 1998-10-16
KR1019980043771 1998-10-16
KR1019980053563A KR100530871B1 (ko) 1998-08-14 1998-12-08 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기

Publications (2)

Publication Number Publication Date
KR20000015766A KR20000015766A (ko) 2000-03-15
KR100530871B1 true KR100530871B1 (ko) 2006-06-16

Family

ID=27349794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053563A KR100530871B1 (ko) 1998-08-14 1998-12-08 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기

Country Status (3)

Country Link
US (1) US6775901B1 (ko)
KR (1) KR100530871B1 (ko)
WO (1) WO2000010179A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791986B2 (en) 2009-12-21 2014-07-29 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
KR20200129663A (ko) * 2019-05-09 2020-11-18 베렉스주식회사 반도체 장치

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586309B1 (en) * 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
US6392524B1 (en) * 2000-06-09 2002-05-21 Xerox Corporation Photolithographically-patterned out-of-plane coil structures and method of making
JP2002164214A (ja) * 2000-10-27 2002-06-07 Xerox Corp ボンディングワイヤを使用する非同一面マイクロコイル及びその製造方法
US6655964B2 (en) 2001-02-09 2003-12-02 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
US6595787B2 (en) 2001-02-09 2003-07-22 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
KR100720410B1 (ko) * 2001-07-13 2007-05-22 앰코 테크놀로지 코리아 주식회사 수동소자가 패턴된 반도체 패키지용 섭스트레이트
KR100469248B1 (ko) * 2001-12-24 2005-02-02 엘지전자 주식회사 무선통신 모듈용 마이크로 인덕터
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
CN100423255C (zh) * 2002-09-10 2008-10-01 半导体元件工业有限责任公司 具有引线接合电感器的半导体器件和方法
ATE484063T1 (de) * 2003-07-23 2010-10-15 Nxp Bv Kompakt-impedanztransformationsschaltung
US20050093667A1 (en) * 2003-11-03 2005-05-05 Arnd Kilian Three-dimensional inductive micro components
US7268560B2 (en) * 2003-12-17 2007-09-11 Frontend Analog And Digital Technology Corporation Wideband device modeling method
US7426780B2 (en) * 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
KR101047678B1 (ko) * 2004-11-26 2011-07-08 엘지이노텍 주식회사 소자간 배선 배치 구조 및 그 방법
WO2006127851A2 (en) * 2005-05-24 2006-11-30 The Trustees Of Columbia University In The City Of New York Systems and methods for reducing circuit area
DE602005020005D1 (de) 2005-09-09 2010-04-29 St Microelectronics Srl Induktive Anordnung
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8631560B2 (en) 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
KR100704996B1 (ko) * 2006-04-18 2007-04-09 인티그런트 테크놀로지즈(주) 집적회로 칩 및 패키지
US20070296056A1 (en) * 2006-06-27 2007-12-27 Texas Instruments Incorporated Integrated Circuits Having Controlled Inductances
US8159825B1 (en) 2006-08-25 2012-04-17 Hypres Inc. Method for fabrication of electrical contacts to superconducting circuits
US20090014050A1 (en) * 2007-07-13 2009-01-15 Peter Haaf Solar module system and method using transistors for bypass
US7920042B2 (en) 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US8110932B2 (en) * 2007-10-12 2012-02-07 Infineon Technologies Ag Semiconductor circuit with amplifier, bond wires and inductance compensating bond wire
US20090201115A1 (en) * 2008-02-13 2009-08-13 Sajol Ghoshal Inductance element in an integrated circuit package
US20100019300A1 (en) * 2008-06-25 2010-01-28 The Trustees Of Columbia University In The City Of New York Multilayer integrated circuit having an inductor in stacked arrangement with a distributed capacitor
US8220990B2 (en) * 2008-08-15 2012-07-17 Siemens Energy, Inc. Wireless telemetry electronic circuit package for high temperature environments
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
US9054086B2 (en) 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8339802B2 (en) 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8266793B2 (en) * 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
JP4852088B2 (ja) * 2008-11-04 2012-01-11 株式会社東芝 バイアス回路
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
US8242384B2 (en) 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8258619B2 (en) * 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8310841B2 (en) * 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8315068B2 (en) 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
CN101840906B (zh) * 2010-04-14 2011-08-17 锐迪科科技有限公司 高q值芯片集成电感
US20110316657A1 (en) * 2010-06-28 2011-12-29 Qualcomm Incorporated Three Dimensional Wire Bond Inductor and Transformer
KR101888401B1 (ko) * 2012-05-09 2018-08-16 삼성전자주식회사 집적 회로를 위한 인덕터
US20140203902A1 (en) * 2013-01-18 2014-07-24 Geoffrey D. Shippee Cards, devices, electromagnetic field generators and methods of manufacturing electromagnetic field generators
EP2992606B1 (en) 2013-05-03 2019-07-31 Skyworks Solutions, Inc. Coupled resonator on-die filters for wifi applications
US20140374151A1 (en) * 2013-06-24 2014-12-25 Jia Lin Yap Wire bonding method for flexible substrates
EP2991085B1 (en) * 2014-08-28 2020-08-26 Ampleon Netherlands B.V. Transformer
US10181435B2 (en) * 2015-11-02 2019-01-15 Texas Instruments Incorporated Lead frame assembly
US10332671B2 (en) * 2015-11-08 2019-06-25 Qualcomm Incorporated Solenoid inductor
TWI619129B (zh) * 2015-12-15 2018-03-21 瑞昱半導體股份有限公司 電感結構
TWI690043B (zh) * 2016-02-17 2020-04-01 瑞昱半導體股份有限公司 積體電路裝置
US11804456B2 (en) * 2018-08-21 2023-10-31 Intel Corporation Wirebond and leadframe magnetic inductors
CN109037196A (zh) * 2018-08-28 2018-12-18 湖南格兰德芯微电子有限公司 耦合电感结构
CN112071831A (zh) * 2020-09-10 2020-12-11 上海艾为电子技术股份有限公司 一种芯片结构及其制作方法
CN113097082B (zh) * 2021-03-31 2023-05-16 重庆线易电子科技有限责任公司 一种数字隔离器与键合线焊接方法
KR20240055781A (ko) * 2021-09-16 2024-04-29 엘지전자 주식회사 디스플레이 디바이스
US12101112B1 (en) * 2021-09-21 2024-09-24 Marvell Asia Pte Ltd Oscillator for high-speed serial device
CN115513187B (zh) * 2022-11-23 2023-04-07 广东工业大学 一种集成片上电感的芯片、集成电路及电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162329A (ja) * 1994-11-30 1996-06-21 Nec Corp チップインダクタ及びその製造方法
JPH09106915A (ja) * 1995-10-13 1997-04-22 Matsushita Electric Ind Co Ltd 高周波用インダクタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614554A (en) * 1968-10-24 1971-10-19 Texas Instruments Inc Miniaturized thin film inductors for use in integrated circuits
US4777465A (en) * 1986-04-28 1988-10-11 Burr-Brown Corporation Square toroid transformer for hybrid integrated circuit
GB9019571D0 (en) * 1990-09-07 1990-10-24 Electrotech Instr Ltd Power transformers and coupled inductors with optimally interleaved windings
CA2062710C (en) * 1991-05-31 1996-05-14 Nobuo Shiga Transformer for monolithic microwave integrated circuit
US5767563A (en) * 1995-12-22 1998-06-16 Micron Technology, Inc. Inductor formed at least partially in a substrate
US5805431A (en) * 1996-01-17 1998-09-08 Synergy Microwave Corporation Surface Mountable transformer
JPH1074625A (ja) * 1996-08-30 1998-03-17 Ikeda Takeshi インダクタ素子
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
FR2793943B1 (fr) * 1999-05-18 2001-07-13 Memscap Micro-composants du type micro-inductance ou micro- transformateur, et procede de fabrication de tels micro- composants

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162329A (ja) * 1994-11-30 1996-06-21 Nec Corp チップインダクタ及びその製造方法
JPH09106915A (ja) * 1995-10-13 1997-04-22 Matsushita Electric Ind Co Ltd 高周波用インダクタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Micromachined Intermediate and High Frequency Inductors,1997. 6. 9-12 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791986B2 (en) 2009-12-21 2014-07-29 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
KR20200129663A (ko) * 2019-05-09 2020-11-18 베렉스주식회사 반도체 장치
KR102213561B1 (ko) * 2019-05-09 2021-02-08 베렉스주식회사 반도체 장치

Also Published As

Publication number Publication date
US6775901B1 (en) 2004-08-17
KR20000015766A (ko) 2000-03-15
WO2000010179A1 (en) 2000-02-24

Similar Documents

Publication Publication Date Title
KR100530871B1 (ko) 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기
JP3578931B2 (ja) マルチチップモジュール用モノリシック共鳴器
JP4202914B2 (ja) 平面誘導性部品および平面変成器
KR100190540B1 (ko) 전자 프로브_테스트 장치_
US7023315B2 (en) High performance RF inductors and transformers using bonding technique
Lim et al. RF characterization and modeling of various wire bond transitions
US20050122198A1 (en) Inductive device including bond wires
Horng et al. A novel modified-T equivalent circuit for modeling LTCC embedded inductors with a large bandwidth
KR100452022B1 (ko) 다중층금속중합체구조를이용한알에프변압기
US7906839B2 (en) Semiconductor device and method of shunt test measurement for passive circuits
KR101440206B1 (ko) 반도체 기판 상의 높은 ｑ 수직 리본 인덕터
Samanta et al. Surfing the millimeter-wave: Multilayer photoimageable technology for high performance SoP components in systems at millimeter-wave and beyond
Ozgur et al. High Q backside micromachined CMOS inductors
JP2005340573A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
Kung et al. 3D-IPD with high aspect ratio Cu pillar inductor
CN115050539A (zh) 基于ipd具有超高自谐振频率的3d电感器及其应用
Lee et al. High performance spiral inductors embedded on organic substrates for SOP applications
EP0963607B1 (en) An integrated circuit having a planar inductor
US20040238950A1 (en) Tunable low loss transmission lines
KR101888401B1 (ko) 집적 회로를 위한 인덕터
Klemmer et al. High Q inductors for MCM-Si technology
Zhang et al. Research of SIR filter based on integrated passive device technology
Tesson et al. Electro-magnetic modeling and design of through silicon vias based passive interposers for high performance applications up to the V-band
JPH08255714A (ja) インダクタおよびその製造方法
WO2001011771A1 (fr) Filtre lc et son procede de fabrication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20030829

Effective date: 20031229

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20040206

Effective date: 20041202

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20041208

Effective date: 20050131

S901 Examination by remand of revocation
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030424

Effective date: 20050711

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131113

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141029

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151027

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171012

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 14

EXPY Expiration of term