CN112071831A - 一种芯片结构及其制作方法 - Google Patents

一种芯片结构及其制作方法 Download PDF

Info

Publication number
CN112071831A
CN112071831A CN202010946361.0A CN202010946361A CN112071831A CN 112071831 A CN112071831 A CN 112071831A CN 202010946361 A CN202010946361 A CN 202010946361A CN 112071831 A CN112071831 A CN 112071831A
Authority
CN
China
Prior art keywords
pads
chip structure
electrical
electrical connection
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010946361.0A
Other languages
English (en)
Inventor
卢建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202010946361.0A priority Critical patent/CN112071831A/zh
Publication of CN112071831A publication Critical patent/CN112071831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本申请实施例提供了的一种芯片结构及其制作方法，该芯片结构包括：多个第一焊盘、多个第二焊盘、第一电连接线及第二电连接线，第一电连接线电连接多个第一焊盘中至少两个第一焊盘，具有电连接关系的至少两个第一焊盘及第一电连接线形成一个电性元件，该电性元件为电阻元件或电感元件，从而使得芯片结构在具有电阻功能或电感功能的基础上，可以根据使用需求自定义电性元件包括的第一焊盘和第一电连接线数量来改变电性元件的电性参数，使用方式较为灵活。

Description

一种芯片结构及其制作方法
技术领域
本申请涉及集成电路技术领域，尤其涉及一种芯片结构及其制作方法。
背景技术
随着集成电路的发展，芯片在电子设备中的应用越来越广泛。目前，芯片中一般是通过加装被动器件成品(如电感成品、电阻成品)来实现相应的电感或电阻功能，但现有电感成品或电阻成品的是有固定电参数规格的，所以很难根据不同的电路设计需求来自定义电参数(感抗，阻值)，导致使用方式较为受限，不够灵活。
发明内容
有鉴于此，本申请实施例提供一种芯片结构及其制作方法，以在集成电感或电阻功能的基础上，可以根据其应用需求自定义电参数，使用十分灵活。
为实现上述目的，本申请实施例提供如下技术方案：
一种芯片结构，包括：
多个第一焊盘和多个第二焊盘；
电连接所述多个第一焊盘中至少两个第一焊盘的第一电连接线，具有电连接关系的至少两个第一焊盘及其第一电连接线形成一个电性元件；
电连接所述电性元件和所述第二焊盘的第二电连接线，以使得所述第二焊盘作为所述电性元件与外部元件电连接的电连接端；
其中，所述电性元件为电阻元件或电感元件。
可选的，所述多个第一焊盘包括至少两组第一焊盘，一组第一焊盘对应一个电性元件。
可选的，同一所述电性元件包括的具有电连接关系的至少两个第一焊盘中各第一焊盘通过所述第一电连接线串联。
可选的，所述第一电连接线与所述第一焊盘通过焊接的方式连接。
可选的，所述第二电连接线与所述电性元件通过焊接的方式连接，所述第二电连接线与所述第二焊盘通过焊接的方式连接。
可选的，所述第二电连接线与所述第一焊盘位于同一层。
可选的，所述第二电连接线为铜走线。
可选的，还包括：
封装所述多个第一焊盘和所述第一电连接线的封装膜。
可选的，所述多个第一焊盘包括至少两组第一焊盘，一组第一焊盘对应一个电性元件；
所述封装膜包括多个封装单元，所述封装单元与所述电性元件一一对应。
可选的，所述封装膜为高分子材料膜。
可选的，在垂直于所述电性元件所在平面的方向上，所述第一焊盘、所述第一电连接线与所述封装膜组成的结构的整体厚度为0.05mm。
可选的，还包括：
位于所述封装膜背离所述电性元件一侧的集成电路，所述集成电路与所述第二焊盘电连接；所述集成电路包括射频芯片。
可选的，还包括：载板，所述多个第一焊盘位于所述载板表面，与所述载板形成电路板。
一种芯片结构的制作方法，包括：
在载板的第一侧形成多个第一焊盘和多个第二焊盘；
形成电连接所述多个第一焊盘中至少两个第一焊盘的第一电连接线，具有电连接关系的至少两个第一焊盘及其第一电连接线形成一个电性元件；
其中，所述电性元件和所述第二焊盘通过第二电连接线电连接，以使得所述第二焊盘作为所述电性元件与外部元件电连接的电连接端；所述电性元件为电阻元件或电感元件。
可选的，还包括：
在所述电性元件背离所述第一焊盘一侧形成封装膜胶体；
在所述封装膜胶体背离所述电性元件一侧放置集成电路；
对所述封装膜胶体固化，形成封装膜，所述封装膜封装所述多个第一焊盘和所述第一电连接线，固定所述集成电路。
可选的，还包括：
在所述电性元件背离所述第一焊盘一侧形成封装膜胶体，对所述封装膜胶体固化形成封装膜；
在所述封装膜背离所述电性元件一侧形成一层粘合层；
在所述粘合层背离所述封装膜一侧放置集成电路，使得所述集成电路固定于粘合层背离所述封装膜一侧。
可选的，所述载板为不锈钢载板，该制作方法还包括：去除所述载板。
本申请实施例所提供的芯片结构包括：多个第一焊盘和多个第二焊盘以及电连接所述多个第一焊盘中至少两个第一焊盘的第一电连接线，具有电连接关系的至少两个第一焊盘及其第一电连接线形成一个电性元件，其中，所述电性元件为电阻元件或电感元件，从而通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，具体实用时，可以根据使用需求自定义电性元件包括的第一焊盘和第一电连接线数量，使得所述电性元件具有不同的电性参数，使用方式十分灵活。
而且，本申请实施例所提供的芯片结构中，通过具有电连接关系的至少两个第一焊盘及其第一电连接线，使得所述芯片结构具有电阻功能或电感功能，解决了通过被动加装电阻成品或电感成品来实现电阻功能或电感功能导致的芯片结构占用空间较大的问题，适用于电子设备的小型化发展趋势。
另外，本申请实施例所提供的芯片结构中，通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，可以不再需要额外购买电阻成品或电感成品以及安装电阻成品或电感成品，从而减少了一种电子原材料采购以及电感成品或电阻成品的SMT(Surface Mount Technology，称为表面贴装技术)流程，大大提高了所述芯片结构的封装效率，缩短了芯片结构的生产周期，降低了芯片结构的成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有不同规格的电感成品的尺寸图；
图2为现有芯片结构的结构示意图；
图3为本申请一个实施例提供的芯片结构的结构示意图；
图4为本申请一个实施例提供的芯片结构中，芯片结构具有一个电性元件时的俯视图；
图5为本申请一个实施例提供的芯片结构中，芯片结构具有两个电性元件时的俯视图；
图6为本申请另一个实施例提供的芯片结构的结构示意图；
图7为本申请一个实施例提供的芯片结构的制作方法的流程图；
图8-图17为本申请一个实施例提供的芯片结构的制作方法中涉及的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有电感成品或电阻成品是有固定电参数规格的，所以很难根据不同的电路设计需求来自定义电参数(感抗，阻值)，导致使用方式较为受限，不够灵活。
而且，现有电感成品或电阻成品的长度、宽度以及厚度的尺寸偏大，从而在加装到芯片上时，会占据芯片大量的空间，导致芯片的整体面积和厚度较大，不适用于电子设备的小型化发展趋势。
如图1所示，图1示出了现有不同规格的电感成品的尺寸，以目前最小的电感成品为例，即如图1中的0402所示，该电感成品的厚度为0.25mm左右，长度为1mm左右，宽度为0.5mm左右，因此，将该电感成品加装到芯片结构上时，会占据芯片结构大量的空间，如图2所示，图2为现有芯片结构的结构示意图，该芯片结构包括：位于载板1上的电感成品2和集成电路3，其中电感成品2(或电阻成品)和集成电路3并排设置在载板1上，会使得现有芯片结构的面积比较大，而且所述电感成品或电阻成品的厚度比较大，从而导致现有芯片结构的厚度比较大。
另外，在载板上组装被动器件成品(如电感成品、电阻成品)会增加芯片结构的生产成本，延长芯片结构的生产周期。
有鉴于此，本申请实施例提供了一种芯片结构及其制作方法，以在芯片结构集成电感或电阻功能的基础上，可以根据其应用需求自定义电感或电阻的电参数，使用十分灵活，同时体积较小，适用于电子设备小型化的发展。
下面结合附图对本申请实施例所提供的芯片结构及其制作方法进行描述。
如图3和图4所示，本申请实施例提供的芯片结构包括：
多个第一焊盘20和多个第二焊盘30；
电连接所述多个第一焊盘中至少两个第一焊盘20的第一电连接线40，具有电连接关系的至少两个第一焊盘20及其第一电连接线40形成一个电性元件41；
电连接所述电性元件41和所述第二焊盘30的第二电连接线50，以使得所述第二焊盘30作为所述电性元件与外部元件电连接的电连接端；
其中，所述电性元件为电阻元件或电感元件。
需要说明的是，在本申请实施例中，一个电性元件41可以和一个第二焊盘电连接，也可以两个第二焊盘电连接，还可以和更多个第二焊盘电连接，本申请对此并不做限定，具体视情况而定。可选的，一个电性元件和两个第二焊盘电连接，这两个第二焊盘分别与该电性元件的正极电连接端和负极电连接端电连接。
继续参考图3，在上述实施例的基础上，在本申请一个实施例中，所述芯片结构还包括：载板10，所述多个第一焊盘20位于所述载板10表面。在本申请的一个实施例中，所述载板为绝缘载板，所述绝缘载板与所述多个第一焊盘组成电路板；在本申请的另一个实施例中，所述载板为金属载板，如不锈钢载板，本申请对此并不做限定，具体视情况而定。
需要说明的是，当所述载板为金属载板时，所述芯片结构制作完成后，还需要去除所述金属载板，以防止所述金属载板导电而影响所述芯片结构的性能，同时降低所述芯片结构的成本。
在上述实施例的基础上，在本申请一个实施例中，如图4所示，所述多个第二焊盘包括第一列第二焊盘和第二列第二焊盘两列第二焊盘，第一列第二焊盘和第二列第二焊盘相对位于所述多个第一焊盘两侧，所述多个第一焊盘位于所述第一列第二焊盘和第二列第二焊盘之间，以减小所述多个第一焊盘中相邻第一焊盘之间的距离，从而减小所述多个第一焊盘的占用面积，进而减小后续形成的电性元件的面积。但本申请对此并不做限定，在本申请的其他实施例中，所述多个第一焊盘和所述第二焊盘还可以采用其他排布方式，具体视情况而定。
可选的，在上述实施例的基础上，在本申请一个实施例中，所述多个第一焊盘中各第一焊盘为独立式焊盘，并且所述多个第一焊盘的排布方式为点阵式排布，其中，所述多个第一焊盘中相邻第一焊盘之间的距离最小可为0.05mm，即所述多个第一焊盘中相邻第一焊盘之间的距离大于或等于0.05mm，以减小所述多个第一焊盘中相邻第一焊盘之间的距离，从而减小所述多个第一焊盘的占用面积，进而减小后续形成的电性元件的面积。但本申请对此并不做限定，具体视情况而定。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述第一焊盘和所述第二焊盘的形状为方形，但本申请对此并不做限定，在本申请其他实施例中，所述第一焊盘和所述第二焊盘的形状还可以为圆形或多边形，具体视情况而定。
需要说明的是，在本申请实施例中，所述电性元件是由具有电连接关系的至少两个第一焊盘及其第一电连接线形成的，本申请对所述电性元件中包括的第一焊盘的数量并不做限定，具体可以根据使用需求自定义电性元件包括的第一焊盘和第一电连接线数量，以使得所述电性元件具有不同的电性参数，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述第一电连接线为焊线，以通过焊接的方式，实现所述第一电连接线与所述第一焊盘的电连接，但本申请对此并不做限定，只需保证所述第一电连接线与所述第一焊盘电连接即可。
由上可知，在本申请实施例所提供的芯片结构中包括多个第一焊盘和多个第二焊盘以及电连接所述多个第一焊盘中至少两个第一焊盘的第一电连接线，其中，具有电连接关系的至少两个第一焊盘及其第一电连接线形成一个电性元件，所述电性元件为电阻元件或电感元件，从而通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，进而在应用时，可以根据使用需求自定义所述电性元件包括的第一焊盘和第一电连接线数量，使得所述电性元件具有不同的电性参数，使用方式十分灵活，同时解决了通过被动加装电阻成品或电感成品来实现电阻功能或电感功能导致的芯片结构占用空间较大的问题，适用于电子设备的小型化发展趋势。
另外，本申请实施例所提供的芯片结构中，通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，可以不再需要额外购买电阻成品或电感成品以及安装电阻成品或电感成品，从而减少了一种电子原材料采购以及电感成品或电阻成品的SMT(Surface Mount Technology，称为表面贴装技术)流程，大大提高了所述芯片结构的封装效率，缩短了芯片结构的生产周期，降低了芯片结构的成本。
在上述任一实施例的基础上，在本申请一个实施例中，如图5所示，所述多个第一焊盘包括至少两组第一焊盘，一组第一焊盘对应一个电性元件41。需要说明的是，本申请对所述芯片结构包括的电性元件数量并不做限定，具体视情况而定。还需要说明的是，所述芯片结构中不同电性元件的电性参数可以相同，也可以不同，本申请对此并不做限定，具体视使用需求而定。
在上述任一实施例的基础上，在本申请一个实施例中，同一所述电性元件包括的具有电连接关系的至少两个第一焊盘中各第一焊盘通过所述第一电连接线串联，以通过第一电连接线串联不同数量的第一焊盘的方式使得所述电性元件具有不同的电性参数，但本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请一个实施例中，所述第一电连接线与所述第一焊盘通过焊接的方式连接，具体的，在本申请实施例中，利用焊接工艺，将所述第一电连接线的两端焊接至相邻的两个第一焊盘上，以实现相邻两个第一焊盘的串联。但本申请对此并不做限定，在本申请另一个实施例中，还可以利用电镀铜(electrocoppering)工艺，或电镀铜工艺和焊接工艺混合使用，将所述第一电连接线的两端连接至相邻的两个第一焊盘上，以实现相邻两个第一焊盘的串联。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述第一电连接线与所述第一焊盘之间通过植球电连接，即在本申请实施例中，在所述第一电连接线与所述第一焊盘焊接之前，先在所述至少两个第一焊盘中的各第一焊盘上设置植球，再利用焊接工艺，将所述第一电连接线焊接在所述植球上，实现第一连接线和所述第一焊盘通过植球电连接，从而使得所述至少两个第一焊盘及其第一电连接线形成一个电性元件，以避免所述第一电连接线与所述至少两个第一焊盘直接焊接在一起时导致所述第一电连接线与所述第一焊盘之间的电性能不良，影响所述电性元件的电性能。
在上述实施例的基础上，在本申请一个实施例中，所述第二电连接线与所述电性元件通过焊接的方式连接，所述第二电连接线与所述第二焊盘通过焊接的方式连接，具体的，在本申请实施例中，利用焊接工艺，将所述第二电连接线的一端与所述电性元件通过焊接的方式连接在一起，将所述第二电连接线的另一端与所述第二焊盘通过焊接的方式连接在一起，以使得所述电性元件与所述第二焊盘通过所述第二电连接线电连接。但本申请对此并不做限定，在本申请其他实施例中，还可以利用电镀铜(electrocoppering)工艺，或电镀铜工艺和焊接工艺混合使用，以使得所述电性元件与所述第二焊盘通过所述第二电连接线电连接，具体视情况而定。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述第二电连接线与所述电性元件之间通过植球电连接，所述第二电连接线与所述第二焊盘之间通过植球电连接，即在本申请实施例中，在所述第二电连接线与所述电性元件焊接以及所述第二电连接线与所述第二焊盘焊接之前，先在所述电性元件中的第一焊盘背离所述载板一侧设置植球，以及在所述第二焊盘背离所述载板一侧表面设置植球，然后将所述第二电连接线的一端与位于所述电性元件背离所述载板一侧的植球焊接，另一端与位于所述第二焊盘背离所述载板的一侧的植球焊接，以使得所述电性元件与所述第二焊盘通过所述第二电连接线焊接在一起。
在本申请另一个实施例中，如图6所示，所述第二电连接线50与所述第一焊盘20位于同一层，以避免所述第二电连接线通过绕线方式与所述电性元件和所述第二焊盘电连接，增加所述芯片结构的厚度。。
在上述实施例的基础上，在本申请一个实施例中，当所述第二电连接线与所述第一焊盘位于同一层时，所述第二电连接线为铜走线，但本申请对此并不做中的，在本申请其他实施例中，所述第二电连接线还可以为其他金属材料走线，具体视情况而定。
需要说明的是，在上述实施例的基础上，在本申请一个实施例中，所述第二电连接线与所述第一焊盘位于同一层时，所述第二电连接线可以与所述多个第一焊盘和所述多个第二焊盘同时形成，但本申请对此并不做限定，具体视情况而定。
继续如图3所示，在上述实施例的基础上，在本申请一个实施例中，所述芯片结构还包括：封装所述多个第一焊盘20和所述第一电连接线40的封装膜60，即利用所述封装膜将所述第一电连接线固化在所述载板上，避免在后续封装过程中所述第一电连接线被移动导致所述第一电连接线脱落而影响所述电性元件的性能，同时对所述第一电连接线与所述第一焊盘进行绝缘保护，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述封装膜为高分子材料膜，需要说明的是，所述高分子材料膜在常温状态下具有流动性，而在高温状态下会固化，但本申请对此并不做限定，在本申请其他实施例中，所述封装膜还可以为其他在常温状态下具有流动性，在高温状态下会固化的材料膜，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，当所述多个第一焊盘包括至少两组第一焊盘，一组第一焊盘对应一个电性元件时，所述封装膜可以包括多个封装单元，所述封装单元与所述电性元件一一对应，以利用所述封装单元将其对应的电性元件独立固定在所述载板上；在本申请的另一个实施例中，所述封装膜也可以只包括一个封装单元，以利用该封装单元将所述多个电性元件统一封装在一起，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，在垂直于所述载板所在平面的方向上，所述第一焊盘、所述第一电连接线与所述封装膜形成的结构的整体厚度为0.05mm，即在本申请实施例中，由所述第一焊盘、所述第一电连接线与所述封装膜形成的结构的整体厚度为0.05mm，相较于现有电感成品或电阻成品，所述电性元件的整体厚度约为现有电感成品或电阻成品厚度的五分之一，可以显著解决被动加装成品元件实现电阻功能或电感功能导致的芯片结构占用空间较大的问题，适用于电子设备的小型化发展趋势。
而且，在上述实施例的基础上，在本申请一个实施例中，继续参考图3，所述芯片结构还包括：位于所述封装膜60背离所述电性元件一侧的集成电路70，优选地，所述集成电路在所述载板上的正投影覆盖所述封装膜在所述载板上的正投影，以减小所述芯片结构的面积，从而减小所述芯片结构的体积，以进一步适用于电子设备的小型化发展趋势。但本申请对此并不做限定，在本申请其他实施例中，位于所述封装膜背离所述电性元件一侧的集成电路可以替换为其他的有源器件或无源器件，具体视情况而定。
需要说明的是，在本申请实施例中，所述集成电路位于所述封装膜背离所述电性元件的一侧，可以使得所述集成电路和所述电性元件在垂直于所述载板所在平面方向上层叠设置，从而进一步减小所述芯片结构的面积，适用于电子设备小型化的发展趋势。
在上述实施例的基础上，在本申请一个实施例中，所述集成电路包括射频芯片，从而在通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能的基础上，可以使得所述芯片结构具有更宽范围以及更加灵活的射频性能调节能力，从而广泛的应用于射频类的产品。需要说明的是，在本申请实施例中，可以通过改变所述电性元件中至少两个第一焊盘的位置以及所述第一电连接线的绕线角度，改变所述芯片结构对射频信号的干扰。
在上述实施例的基础上，在本申请一个实施例中，继续参考图3，所述芯片结构还包括：电连接所述集成电路70与所述第二焊盘的第三电连接线80。具体的，在本申请的一个实施例中，所述第三电连接线与所述集成电路通过焊接的方式电连接，所述第三电连接线与所述第二焊盘通过焊接的方式电连接，但本申请对此并不做限定，在本申请的其他实施例中，所述第三电连接线还可以通过其他方式电连接所述第二焊盘与所述集成电路，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，继续参考图3，所述芯片结构还包括：位于所述集成电路70背离所述载板10一侧表面且覆盖所述集成电路的塑封层90，用于保护所述芯片结构中位于所述塑封层下方的各组成结构。其中，所述芯片结构中位于所述塑封层下方的各组成结构包括所述多个第二焊盘、所述第二电连接线、所述第三电连接线、所述封装膜、所述电性元件以及所述集成电路等，本申请对此并不做限定，具体视情况而定。
综上所述，本申请实施例所提供的芯片结构包括：多个第一焊盘和多个第二焊盘以及电连接所述多个第一焊盘中至少两个第一焊盘的第一电连接线，具有电连接关系的至少两个第一焊盘及其第一电连接线形成一个电性元件，其中，所述电性元件为电阻元件或电感元件，以通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，从而在具体应用时，可以根据使用需求自定义电性元件包括的第一焊盘和第一电连接线数量，使得所述电性元件具有不同的电性参数，使用方式十分灵活，同时解决了通过被动加装电阻成品或电感成品来实现电阻功能或电感功能导致所述芯片结构占用空间较大的问题，适用于电子设备的小型化发展趋势。
另外，本申请实施例所提供的芯片结构中，通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，可以不再需要额外购买电阻成品或电感成品以及安装电阻成品或电感成品，从而减少了一种电子原材料采购以及电感成品或电阻成品的SMT(Surface Mount Technology，称为表面贴装技术)流程，大大提高了所述芯片结构的封装效率，缩短了所述芯片结构的生产周期，降低了所述芯片结构的成本。
相应的，本申请实施例还提供了一种芯片结构的制作方法，用于制作上述任一实施例所提供的芯片结构。
具体的，如图7所示，本申请实施例所提供的芯片结构的制作方法包括：
S701：如图8和图9所示，在载板10的第一侧形成多个第一焊盘20和多个第二焊盘30。
具体的，在本申请一个实施例中，所述载板为绝缘载板，所述载板与所述多个第一焊盘和所述多个第二焊盘组成电路板；在本申请的另一个实施例中，所述载板为金属载板，如不锈钢载板，本申请对此并不做限定，具体视情况而定。
可选的，在本申请的一个实施例中，当所述载板为不锈钢载板时，在载板的第一侧形成多个第一焊盘和多个第二焊盘包括：
在所述载板的第一侧涂抹一层光刻胶，形成第一光刻胶层：
对所述第一光刻胶层进行曝光、显影，形成包括所述多个第一通孔和所述多个第二通孔的第一光刻胶图形，其中，所述第一通孔所在区域为后续形成所述第一焊盘的区域，所述第二通孔所在区域为后续形成所述第二焊盘的区域；
在所述第一光刻胶图形背离所述载板一侧形成一层金属层；
去除所述第一光刻胶图形和位于所述第一光刻胶图形表面的金属层，以在载板的第一侧形成多个第一焊盘和多个第二焊盘。
具体的，在本申请的一个实施例中，在所述第一光刻胶图形背离所述载板一侧形成一层金属层的工艺为电镀工艺，但本申请对此并不做限定，具体视情况而定。
可选的，在上述实施例的基础上，在本申请一个实施例中，所述多个第一焊盘中各第一焊盘独立式焊盘，并且所述多个第一焊盘的排布方式为点阵式排布，所述多个第一焊盘中相邻第一焊盘之间的距离最小可为0.05mm，即所述多个第一焊盘中相邻第一焊盘之间的距离大于或等于0.05mm，以减小所述多个第一焊盘中相邻第一焊盘之间的距离，从而减小所述多个第一焊盘的占用面积，进而减小后续形成的电性元件的面积。但本申请对此并不做限定，具体视情况而定。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述第一焊盘和所述第二焊盘的形状为方形，但本申请对此并不做限定，在本申请其他实施例中，所述第一焊盘和所述第二焊盘的形状还可以为圆形或多边形，具体视情况而定。
S702：如图10和图11所示，形成电连接所述多个第一焊盘中至少两个第一焊盘20的第一电连接线40，具有电连接关系的至少两个第一焊盘20及其第一电连接线40形成一个电性元件41，其中，所述电性元件41为电阻元件或电感元件，从而通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，进而在具体应用时，可以根据使用需求自定义电性元件包括的第一焊盘和第一电连接线数量，使得所述电性元件具有不同的电性参数，使用方式十分灵活。
而且，本申请实施例所提供的芯片结构的制作方法，通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，还可以解决通过被动加装电阻成品或电感成品来实现电阻功能或电感功能导致的芯片结构占用空间较大的问题，适用于电子设备的小型化发展趋势。
另外，本申请实施例所提供的芯片结构的制作方法，通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，可以不再需要额外购买电阻成品或电感成品以及安装电阻成品或电感成品，从而减少了一种电子原材料采购以及电感成品或电阻成品的SMT(Surface Mount Technology，称为表面贴装技术)流程，大大提高了所述芯片结构的封装效率，缩短了芯片结构的生产周期，降低了芯片结构的成本。
在上述实施例的基础上，在本申请一个实施例中，所述第一电连接线为焊线，以通过焊接的方式，实现所述第一电连接线与所述第一焊盘的电连接，但本申请对此并不做限定，只需保证所述第一电连接线与所述第一焊盘电连接即可。
在上述实施例的基础上，在本申请一个实施例中，如图12所示，所述多个第一焊盘包括至少两组第一焊盘，一组第一焊盘对应一个电性元件41。需要说明的是，本申请对所述芯片结构包括的电性元件数量并不做限定，具体视情况而定。还需要说明的是，所述芯片结构中不同电性元件的电性参数可以相同，也可以不同，本申请对此并不做限定，具体视使用需求而定。
在上述任一实施例的基础上，在本申请一个实施例中，同一所述电性元件包括的具有电连接关系的至少两个第一焊盘中各第一焊盘通过所述第一电连接线串联，以通过第一电连接线串联不同数量的第一焊盘的方式使得所述电性元件具有不同的电性参数，但本申请对此并不做限定，具体视情况而定，
在上述任一实施例的基础上，在本申请一个实施例中，所述第一电连接线与所述第一焊盘通过焊接的方式连接，具体的，在本申请实施例中，利用焊接工艺，将所述第一电连接线的两端通过焊接的方式连接至相邻的两个第一焊盘上，以实现相邻两个第一焊盘的串联。但本申请对此并不做限定，在本申请另一个实施例中，还可以利用电镀铜(electrocoppering)工艺，或电镀铜工艺和焊接工艺混合使用，将所述第一电连接线的两端连接至相邻的两个第一焊盘上，以实现相邻两个第一焊盘的串联。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述第一电连接线与所述第一焊盘之间通过植球电连接，在所述第一电连接线与所述第一焊盘焊接之前，先在所述至少两个第一焊盘中的各第一焊盘上设置植球，再利用焊接工艺，将所述第一电连接线焊接在所述植球上，实现第一连接线与植球的电连接，从而使得所述至少两个第一焊盘及其第一电连接线形成一个电性元件，以避免所述第一电连接线与所述至少两个第一焊盘直接焊接在一起时导致所述第一电连接线与所述第一焊盘之间的电性能不良，影响所述电性元件的电性能。
如图13所示，在本申请实施例中，所述电性元件41和所述第二焊盘30通过第二电连接线50电连接，以使得所述第二焊盘30作为所述电性元件与外部元件电连接的电连接端。
在上述实施例的基础上，在本申请一个实施例中，所述第二电连接线与所述电性元件通过焊接的方式连接，所述第二电连接线与所述第二焊盘通过焊接的方式连接，具体的，在本申请实施例中，利用焊接工艺，将所述第二电连接线的一端与所述电性元件通过焊接的方式连接在一起，将所述第二电连接线的另一端与所述第二焊盘通过焊接的方式连接在一起，以使得所述电性元件与所述第二焊盘通过所述第二电连接线电连接。但本申请对此并不做限定，在本申请其他实施例中，还可以利用电镀铜(electrocoppering)工艺，或电镀铜工艺和焊接工艺结合使用，以使得所述电性元件与所述第二焊盘通过所述第二电连接线电连接，具体视情况而定。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述第二电连接线与所述电性元件之间通过植球电连接，所述第二电连接线与所述第二焊盘之间通过植球电连接，即在本申请实施例中，在所述第二电连接线与所述电性元件焊接以及所述第二电连接线与所述第二焊盘焊接之前，先在所述电性元件中的第一焊盘背离所述载板一侧设置植球，以及在所述第二焊盘背离所述载板一侧表面设置植球，然后将所述第二电连接线的一端与位于所述电性元件背离所述载板一侧的植球焊接，另一端与所述第二焊盘背离所述载板的一侧的植球焊接，以使得所述电性元件与所述第二焊盘通过所述第二电连接线焊接在一起。
在上述实施例的基础上，在本申请另一个实施例中，如图14所示，所述第二电连接线50与所述第一焊盘20位于同一层，以避免所述第二电连接线通过绕线方式与所述电性元件和所述第二焊盘电连接，增加所述芯片结构的厚度。
在上述实施例的基础上，在本申请一个实施例中，当所述第二电连接线与所述第一焊盘位于同一层时，所述第二电连接线为铜走线，但本申请对此并不做中的，在本申请其他实施例中，所述第二电连接线还可以为其他金属材料走线，具体视情况而定。
需要说明的是，在上述实施例的基础上，在本申请一个实施例中，当所述第二电连接线与所述第一焊盘位于同一层时，所述第二电连接线可以与所述多个第一焊盘和所述多个第二焊盘同时形成，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述制作方法还包括：
S703：如图15所示，在所述电性元件41背离所述第一焊盘一侧形成封装膜60和集成电路70，其中，所述封装膜60封装所述多个第一焊盘20和所述第一电连接线40，所述集成电路位于所述封装膜60背离所述载板10一侧。
需要说明的是，在上述实施例的基础上，在本申请一个实施例中，在所述电性元件41背离所述第一焊盘一侧形成封装膜60和集成电路70时，可以先在所述电性元件背离所述第一焊盘一侧形成封装膜胶体，并在所述封装膜胶体背离所述电性元件一侧放置集成电路，然后再固化所述封装膜胶体形成封装膜，以实现所述封装膜60封装所述多个第一焊盘20和所述第一电连接线40，所述集成电路位于所述封装膜60背离所述载板10一侧；在本申请另一个实施例中，也可以先在所述电性元件背离所述第一焊盘一侧形成封装膜胶体时并进行固化形成封装膜后，再放置集成电路，本申请对此并不做限定，具体视情况而定。
具体的，在上述实施例的基础上，在本申请一个实施例中，在所述电性元件41背离所述第一焊盘一侧形成封装膜60和集成电路70包括：
在所述电性元件41背离所述第一焊盘一侧形成封装膜胶体；
在所述封装膜胶体背离所述电性元件41一侧放置集成电路70；
对所述封装膜胶体固化，形成封装膜60，所述封装膜60封装所述多个第一焊盘20和所述第一电连接线40，固定所述集成电路70。
需要说明的是，在本实施例中，对所述封装膜胶体固化，形成封装膜，以使得所述封装膜封装所述多个第一焊盘和所述第一电连接线，可以利用所述封装膜将所述第一电连接线固定在所述载板上，避免在后续封装过程中所述第一电连接线被移动导致所述第一电连接线脱落而影响所述电性元件的性能，同时对所述第一电连接线与所述第一焊盘进行绝缘保护。
还需要说明的是，虽然在上述实施例中是以将所述封装膜胶体先形成在所述载板上为例进行描述的，但本申请对此并不做限定，在本申请的其他实施例中，所述封装膜胶体还可以先形成在所述集成电路上，具体的，在本申请实施例中，所述制作方法还包括：在所述集成电路的第一侧表面形成封装膜胶体，再将所述封装膜胶体背离所述集成电路一侧放置在所述电性元件上，使得所述封装膜胶体封装所述电性元件，对所述封装膜胶体固化，形成封装膜，使得所述封装膜封装所述电性元件，并固定所述集成电路。
在本申请另一个实施例中，在所述电性元件41背离所述第一焊盘一侧形成封装膜60和集成电路70包括：
在所述电性元件背离所述第一焊盘一侧形成封装膜胶体，对所述封装膜胶体固化形成封装膜；
在所述封装膜背离所述电性元件一侧形成一层粘合层；
在所述粘合层背离所述封装膜一侧放置集成电路，使得所述集成电路固定于粘合层背离所述封装膜一侧。
在上述任一实施例的基础上，在本申请一个实施例中，所述封装膜为高分子材料膜，需要说明的是，所述高分子材料膜在常温状态下具有流动性，而在高温状态下会固化，但本申请对此并不做限定，在本申请其他实施例中，所述封装膜还可以为其他在常温状态下具有流动性，在高温状态下会固化的材料膜，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，当所述多个第一焊盘包括至少两组第一焊盘，一组第一焊盘对应一个电性元件时，所述封装膜包括多个封装单元，所述封装单元与所述电性元件一一对应，以利用所述封装单元将其对应的电性元件独立固定在所述载板上。但本申请对此并不做限定，在本申请的其他实施例中，所述封装膜也只包括一个封装单元，该封装单元将多个电性元件统一封装在一起。
在上述实施例的基础上，在本申请一个实施例中，在垂直于所述载板所在平面的方向上，所述封装膜封装所述多个第一焊盘和所述第一电连接线后，所述第一焊盘、所述第一电连接线与所述封装膜形成的结构的整体厚度为0.05mm，即在本申请实施例中，由所述第一焊盘、所述第一电连接线与所述封装膜形成的结构的整体厚度为0.05mm，相较于现有电感成品或电阻成品，所述电性元件的整体厚度约为现有电感成品或电阻成品厚度的五分之一，可以显著解决被动加装成品元件实现电阻功能或电感功能时导致的芯片结构占用空间较大的问题，适用于电子设备的小型化发展趋势。
可选的，在上述实施例的基础上，在本申请一个实施例中，所述集成电路在所述载板上的正投影覆盖所述封装膜在所述载板上的正投影，以减小所述芯片结构的面积，从而减小所述芯片结构的体积，进一步适用于电子设备的小型化发展趋势。
在上述实施例的基础上，在本申请一个实施例中，所述集成电路包括射频芯片，从而在通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能的基础上，可以使得所述芯片结构具有更宽范围以及更加灵活的射频性能调节能力，从而广泛的应用于射频类的产品。需要说明的是，在本申请实施例中，可以通过改变所述电性元件中至少两个第一焊盘的位置以及所述第一电连接线的绕线角度，改变所述芯片结构对射频信号的干扰。
在上述实施例的基础上，在本申请一个实施例中，如图16所示，所述制作方法还包括：S704：形成电连接所述集成电路70与所述第二焊盘的第三电连接线80。具体的，在本申请实施例中，所述第三电连接线与所述集成电路焊接，所述第三电连接线与所述第二焊盘焊接，但本申请对此并不做限定，在本申请的其他实施例中，还可以通过其他方式形成电连接所述第二焊盘与所述集成电路的第三电连接线，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，如图17所示，所述制作方法还包括：
S705：在所述集成电路70背离所述载板10一侧表面形成覆盖所述集成电路的塑封层90，所述塑封层90用于保护所述芯片结构中位于所述塑封层下方的各组成结构。其中，所述芯片结构中位于所述塑封层下方的各组成结构包括所述多个第二焊盘、所述第二电连接线、所述第三电连接线、所述封装膜、所述电性元件以及所述集成电路等，本申请对此并不做限定，具体视情况而定。
需要说明的是，在上述任一实施例的基础上，在本申请一个实施例中，所述载板为不锈钢载板时，该制作方法还包括：去除所述载板，以防止所述不锈钢载板导电而影响所述芯片结构的性能，同时降低所述芯片结构的成本。
综上所述，本申请实施例所提供的芯片结构的制作方法中，先在载板的第一侧形成多个第一焊盘和多个第二焊盘，再形成电连接所述多个第一焊盘中至少两个第一焊盘的第一电连接线，具有电连接关系的至少两个第一焊盘及其第一电连接线形成一个电性元件，其中，所述电性元件为电阻元件或电感元件，从而通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，可以根据使用需求自定义电性元件包括的第一焊盘和第一电连接线数量，使得所述电性元件具有不同的电性参数，使用方式十分灵活，且解决了通过被动加装电阻成品或电感成品来实现电阻功能或电感功能导致的占用空间较大的问题，适用于电子设备的小型化发展趋势。
另外，本申请实施例所提供的封装方法中，通过具有电连接关系的至少两个第一焊盘及其第一电连接线使得所述芯片结构具有电阻功能或电感功能，不再需要额外购买电阻成品或电感成品以及安装电阻成品或电感成品，从而减少了一种电子原材料采购以及电感成品或电阻成品的SMT(Surface Mount Technology，称为表面贴装技术)流程，大大提高了所述芯片结构的封装效率，缩短了芯片结构的生产周期，降低了芯片结构的成本。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (17)

1.一种芯片结构，其特征在于，包括：
多个第一焊盘和多个第二焊盘；
电连接所述多个第一焊盘中至少两个第一焊盘的第一电连接线，具有电连接关系的至少两个第一焊盘及其第一电连接线形成一个电性元件；
电连接所述电性元件和所述第二焊盘的第二电连接线，以使得所述第二焊盘作为所述电性元件与外部元件电连接的电连接端；
其中，所述电性元件为电阻元件或电感元件。
2.根据权利要求1所述的芯片结构，其特征在于，所述多个第一焊盘包括至少两组第一焊盘，一组第一焊盘对应一个电性元件。
3.根据权利要求1或2所述的芯片结构，其特征在于，同一所述电性元件包括的具有电连接关系的至少两个第一焊盘中各第一焊盘通过所述第一电连接线串联。
4.根据权利要求1所述的芯片结构，其特征在于，所述第一电连接线与所述第一焊盘通过焊接的方式连接。
5.根据权利要求1所述的芯片结构，其特征在于，所述第二电连接线与所述电性元件通过焊接的方式连接，所述第二电连接线与所述第二焊盘通过焊接的方式连接。
6.根据权利要求1所述的芯片结构，其特征在于，所述第二电连接线与所述第一焊盘位于同一层。
7.根据权利要求6所述的芯片结构，其特征在于，所述第二电连接线为铜走线。
8.根据权利要求1所述的芯片结构，其特征在于，还包括：
封装所述多个第一焊盘和所述第一电连接线的封装膜。
9.根据权利要求8所述的芯片结构，其特征在于，所述多个第一焊盘包括至少两组第一焊盘，一组第一焊盘对应一个电性元件；
所述封装膜包括多个封装单元，所述封装单元与所述电性元件一一对应。
10.根据权利要求8所述的芯片结构，其特征在于，所述封装膜为高分子材料膜。
11.根据权利要求8所述的芯片结构，其特征在于，在垂直于所述电性元件所在平面的方向上，所述第一焊盘、所述第一电连接线与所述封装膜组成的结构的整体厚度为0.05mm。
12.根据权利要求8所述的芯片结构，其特征在于，还包括：
位于所述封装膜背离所述电性元件一侧的集成电路，所述集成电路与所述第二焊盘电连接；所述集成电路包括射频芯片。
13.根据权利要求1所述的芯片结构，其特征在于，还包括：载板，所述多个第一焊盘位于所述载板表面，与所述载板形成电路板。
14.一种芯片结构的制作方法，其特征在于，包括：
在载板的第一侧形成多个第一焊盘和多个第二焊盘；
形成电连接所述多个第一焊盘中至少两个第一焊盘的第一电连接线，具有电连接关系的至少两个第一焊盘及其第一电连接线形成一个电性元件；
其中，所述电性元件和所述第二焊盘通过第二电连接线电连接，以使得所述第二焊盘作为所述电性元件与外部元件电连接的电连接端；所述电性元件为电阻元件或电感元件。
15.根据权利要求14所述的制作方法，其特征在于，还包括：
在所述电性元件背离所述第一焊盘一侧形成封装膜胶体；
在所述封装膜胶体背离所述电性元件一侧放置集成电路；
对所述封装膜胶体固化，形成封装膜，所述封装膜封装所述多个第一焊盘和所述第一电连接线，固定所述集成电路。
16.根据权利要求14所述的制作方法，其特征在于，还包括：
在所述电性元件背离所述第一焊盘一侧形成封装膜胶体，对所述封装膜胶体固化形成封装膜；
在所述封装膜背离所述电性元件一侧形成一层粘合层；
在所述粘合层背离所述封装膜一侧放置集成电路，使得所述集成电路固定于粘合层背离所述封装膜一侧。
17.根据权利要求14所述的制作方法，其特征在于，所述载板为不锈钢载板，该制作方法还包括：去除所述载板。
CN202010946361.0A 2020-09-10 2020-09-10 一种芯片结构及其制作方法 Pending CN112071831A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010946361.0A CN112071831A (zh) 2020-09-10 2020-09-10 一种芯片结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010946361.0A CN112071831A (zh) 2020-09-10 2020-09-10 一种芯片结构及其制作方法

Publications (1)

Publication Number Publication Date
CN112071831A true CN112071831A (zh) 2020-12-11

Family

ID=73664648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010946361.0A Pending CN112071831A (zh) 2020-09-10 2020-09-10 一种芯片结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112071831A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779574A (zh) * 2023-08-08 2023-09-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779574A (zh) * 2023-08-08 2023-09-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法
CN116779574B (zh) * 2023-08-08 2024-04-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
JP7471770B2 (ja) インダクタ、及びインダクタの製造方法
CN101853826B (zh) 连接部件和印刷电路板单元
US7061097B2 (en) Semiconductor device and manufacturing method for the same
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
JP4814639B2 (ja) 半導体装置および半導体装置の製造方法
CN100527412C (zh) 电子电路模块及其制造方法
CN109390127B (zh) 可支撑式封装器件和封装组件
CN207884978U (zh) 元器件模块
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
KR20010041593A (ko) 다수의 반도체 칩을 포함하는 반도체 소자
JP5375891B2 (ja) 半導体装置
JP2010027996A (ja) 高周波モジュール及びその製造方法
CN112071831A (zh) 一种芯片结构及其制作方法
TWI420988B (zh) 垂直結構被動元件的裝置和方法
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
CN212750891U (zh) 一种芯片结构
JPH03132063A (ja) リードフレーム
KR20060074829A (ko) 적층형 반도체 장치
US20060209521A1 (en) Package structure for passive components and manufacturing method thereof
JP2007324294A (ja) 半導体装置
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
CN105280603A (zh) 电子封装组件
KR20110080491A (ko) 반도체 칩 패키지 제조방법
CN219144254U (zh) 大电流电池保护板及大电流电池

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination