CN207884978U - 元器件模块 - Google Patents

元器件模块 Download PDF

Info

Publication number
CN207884978U
CN207884978U CN201820047216.7U CN201820047216U CN207884978U CN 207884978 U CN207884978 U CN 207884978U CN 201820047216 U CN201820047216 U CN 201820047216U CN 207884978 U CN207884978 U CN 207884978U
Authority
CN
China
Prior art keywords
base portion
opposite face
electronic component
component
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820047216.7U
Other languages
English (en)
Inventor
山浦正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN207884978U publication Critical patent/CN207884978U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Abstract

一种元器件模块，能使强度得到提高。元器件模块(10)包括：具有第一基部(11a)、与第一基部相对的第二基部(11b)和与第一基部及第二基部连接的侧部(11c)的电路基板(11)；形成于第一基部的与第二基部相对的第一相对面(11aU)、第二基部的与第一基部相对的第二相对面(11bL)和侧部(11c)的与第一基部及第二基部延伸的方向相对的侧部相对面(11cM)中至少任一个的配线图案(12)；与第一相对面、第二相对面和侧部相对面中至少一个接触的电子元器件(13cM)；形成于由第一相对面、第二相对面及侧部相对面围成的区域，以将电子元器件封装的封装部(14)。

Description

元器件模块
技术领域
本实用新型涉及一种元器件模块。
背景技术
随着近年的电子设备的小型化、薄型化和高性能化，对安装于印刷电路基板的电子元器件的高密度安装和安装有电子元器件的电路基板的高性能化的要求不断提高。在这种状况下，开发出一种元器件内置模块，具有层叠有多个电路基板的结构，上述多个电路基板安装有电子元器件。
例如，在专利文献1中公开了一种图10A和图10B所示的元器件内置模块100。图10A是元器件内置模块100的示意立体图，图10B是沿元器件内置模块100的图10A所示的V-V’线的示意剖视图。元器件内置模块100具有：绝缘性片状基体110，上述绝缘性片状基体110构成为包括上侧表面110a、下侧表面110b和将上侧表面110a和下侧表面110b连接的侧面110c；配线图案120，上述配线图案120从上侧表面110a经由侧面110c朝下侧表面110b延伸；以及电子元器件130，上述电子元器件130配置在绝缘性片状基体110内。
使用图11A～图11E，对专利文献1所记载的元器件内置模块的制造方法进行说明。首先，在树脂制的载片140上形成由金属箔形成的规定的配线图案120(图11A)。接着，在配线图案120上安装各种电子元器件130(图11B)。接着，在载片140上涂覆处于使固化反应停止在中间阶段的状态(B阶段状态)的热固性树脂，以将配线图案120和电子元器件130覆盖，从而形成绝缘性片状基体110(图11C)。接着，通过去除载片140，从而获得元器件内置模块形成构件A(图11D)。接着，将元器件内置模块形成部件A弯折，以使热固性树脂彼此通过由虚线111表示的平面成为接触状态(图11E)。接着，通过对获得的结构体进行加热和加压使其完全固化，从而获得元器件内置模块100。
现有技术文献
专利文献
专利文献1：日本专利特开2005－244211号公报
在上述元器件内置模块100中，在绝缘性片状基体110的弯折部分的内侧仅填充有强度比较弱的树脂。因而，当较大的力施加于元器件内置模块100的情况下，存在上述弯折部分的形状破坏的情形。此外，在元器件内置模块100的制造方法中，当将元器件内置模块形成构件A进行弯折时，很难弯折成所需的形状。
实用新型内容
本实用新型的目的在于提供一种弯折部分的形状稳定化的元器件模块。
本实用新型的元器件模块包括：电路基板，上述电路基板具有第一基部、与第一基部相对的第二基部和与第一基部及第二基部连接的侧部；配线图案，上述配线图案形成于第一基部的与第二基部相对的第一相对面、第二基部的与第一基部相对的第二相对面和侧部的与第一基部及第二基部延伸的方向相对的侧部相对面中的至少一个；电子元器件，上述电子元器件与第一相对面、第二相对面和侧部相对面中的至少一个接触；以及封装部，上述封装部形成于由第一相对面、第二相对面及侧部相对面围成的区域，以将电子元器件封装。
根据本实用新型，能提供一种弯折部分的形状稳定化的元器件模块。
附图说明
图1A是本实用新型第一实施方式的元器件模块10的示意立体图。
图1B是元器件模块10的沿图1A所示的A1－A1’线的示意剖视图。
图1C是元器件模块10的沿图1A所示的A2－A2’线的示意剖视图。
图2A是从图1A所示的B方向观察元器件模块10的示意透视俯视图。
图2B是从图1A所示的C方向观察元器件模块10的示意透视侧视图。
图3A是用于对元器件模块10的制造方法进行说明的图。
图3B是用于对元器件模块10的制造方法进行说明的图。
图3C是用于对元器件模块10的制造方法进行说明的图。
图4A是用于对元器件模块10的制造方法进行说明的图。
图4B是用于对元器件模块10的制造方法进行说明的图。
图5是本实用新型第二实施方式的元器件模块20的示意剖视图。
图6是本实用新型第三实施方式的元器件模块30的示意剖视图。
图7是本实用新型第四实施方式的元器件模块40的示意剖视图。
图8是本实用新型第五实施方式的元器件模块50的示意剖视图。
图9是本实用新型第六实施方式的元器件模块60的示意剖视图。
图10A是现有例的元器件内置模块100的示意立体图。
图10B是元器件内置模块10的沿图10A所示的V－V’线的示意剖视图。
图11A是用于对元器件内置模块100的制造方法进行说明的图。
图11B是用于对元器件内置模块100的制造方法进行说明的图。
图11C是用于对元器件内置模块100的制造方法进行说明的图。
图11D是用于对元器件内置模块100的制造方法进行说明的图。
图11E是用于对元器件内置模块100的制造方法进行说明的图。
(符号说明)
10、20、30、40、50、60 元器件模块；
11 电路基板；
12 配线图案；
13 电子元器件；
14 封装树脂；
100 元器件内置模块；
110 绝缘性片状基体；
120 配线；
130 电子元器件；
140 载体。
具体实施方式
以下，参照附图，对本实用新型的各种实施方式进行说明。然而，希望留意的是，本实用新型的技术范围并不局限于上述实施方式，而遍及于权利要求书记载的实用新型及其等同物这点。
[第一实施方式]
图1A是元器件模块10的示意立体图，图1B是元器件模块10的沿图1A所示的A1-A1’线的示意剖视图，图1C是元器件模块10的沿图1A所示的A2-A2’线的示意剖视图。此外，图2A是从图1A所示的B方向观察元器件模块10的示意透视俯视图，图2B是从图1A所示的C方向观察元器件模块10的示意透视侧视图。另外，图2A和图2B是为了易于掌握后文所述的各电子元器件13的位置的示意性的透视图，其以适当省略各构件的详细部分的方式示出。
(1)各部分的结构
(1－1)元器件模块10
元器件模块10具有：折叠的电路基板11；配线图案12，上述配线图案12形成于电路基板11的规定的表面；电子元器件13，上述电子元器件13配置成被折叠的电路基板11包围；以及封装树脂14，上述封装树脂14将电子元器件13封装。
(1-2)电路基板11
电路基板11具有：大致矩形的第一基部11a；与第一基部11a大致平行配置的第二基部11b；以及与第一基部11a和第二基部11b连接的侧部11c。第一基部11a、第二基部11b和侧部11c构成使用绝缘性树脂一体形成的所谓柔性基板。
将第一基部11a的与第二基部11b相对的表面设为第一相对面11aU。将第二基部11b的与第一基部11a相对的表面设为第二相对面11bL。将侧部11c的与第一基部11a和第二基部11b延伸的方向(图1B的左侧方向)相对的表面设为侧部相对面11cM。
(1-3)配线图案12
在第一相对面11aU上形成有金属制的配线图案12aU，在第二相对面11bL上形成有金属制的配线图案12bL，在侧部相对面11cM上形成有金属制的配线图案12cM。配线图案12aU、配线图案12bL和配线图案12cM相互电连接，以一体地形成配线图案12。
(1-4)电子元器件13
电子元器件13包括以下说明的第一电子元器件13cM、第二电子元器件13aU和第三电子元器件13bL。在图2A和图2B中，第一电子元器件13cM通过在内部设有斜线的长方形表示，第二电子元器件13aU通过虚线的长方形表示，第三电子元器件13bL通过实线的长方形表示。
(1-4-1)第一电子元器件13cM
第一电子元器件13cM是例如芯片元器件(芯片电感器、芯片电容器或芯片电阻等)。在第一电子元器件13cM的两端分别设有电性的端子13C。第一电子元器件13cM具有至少一个在上述两个端子13C之间延伸的接触面13T。
第一电子元器件13cM与第一相对面11aU及第二相对面11bL接触。在此，电子元器件与相对面“接触”是指，电子元器件的一部分直接或是通过粘接构件与相对面接触，抑或是设于电子元器件的端子与设于相对面的配线图案电连接。如图1B所示，第一电子元器件13cM的一方的端子13C与设于第一相对面11aU的配线图案12aU电连接，而另一方的端子13C与设于第二相对面11bL的配线图案12bL电连接。此外，第一电子元器件13cM的接触面13T与侧部相对面11cM接触。
如上所述，第一电子元器件13cM与第一基部11a、第二基部11b和侧部11c接触。因而，根据上述结构，第一电子元器件13cM成为用于保持第一基部11a与第二基部11b之间的间隙的支柱，因此，元器件模块的强度提高。
(1-4-2)第二电子元器件13aU和第三电子元器件13bL
第二电子元器件13aU和第三电子元器件13bL也可以是例如芯片元器件(芯片电感器、芯片电容器或芯片电阻等)、半导体元件(例如裸片等)之类的任意的电子元器件。
在第一相对面11aU上，以与配线图案12aU电连接的方式安装有至少一个第二电子元器件13aU。在第二相对面11bL上，以与配线图案12bL电连接的方式安装有至少一个第三电子元器件13bL。
(1-5)封装树脂14
封装树脂14形成于由第一相对面11aU、第二相对面11bL和侧部相对面11cM围成的区域，以将各电子元器件13封装。
(2)制造方法
使用图3A～图3C和图4A及图4B，对元器件模块10的制造方法进行说明。
首先，如图3A所示，使用铜箔，在通过使绝缘性树脂固化而获得的片状的电路基板11的表面形成配线图案12(配线图案12aU、配线图案12bL和配线图案12cM)。另外，由于配线图案12cM不会出现在图3A的剖视图中，因此，省略了配线图案12cM的图示。
接着，如图3B所示，将各电子元器件13(第一电子元器件13cM、第二电子元器件13aU和第三电子元器件13bL)安装在电路基板11上，以使各电子元器件13与配线图案12电连接。具体而言，通过焊锡12S将第二电子元器件13aU的端子连接于配线图案12aU，通过焊锡12S将第三电子元器件13bL的端子连接于配线图案12bL。
此时，通过焊锡12S将第一电子元器件13cM的仅一方的端子13C连接于配线图案12bL，并且将进行锡焊之前的焊锡材料12S’载置在第一电子元器件13cM的另一方的端子13C上。
接着，如图3C所示，将安装有配线图案12和电子元器件13的片状的电路基板11在第一相对面11aU与侧部相对面11cM的边界处弯折成大致直角，以使第一电子元器件13cM的接触面13T与侧部相对面11cM接触。
接着，如图4A所示，将在第一相对面11aU与侧部相对面11cM的边界处弯折成大致直角的电路基板11在第二相对面11bL与侧部相对面11cM的边界处弯折成大致直角。此外，通过利用局部加热对第一电子元器件13cM的另一方的端子13C附近进行加热，从而将载置在上述端子上的焊锡材料12S’熔融，以将上述端子13C连接于配线图案12bL。
接着，如图4B所示，通过将封装树脂14形成于由折叠成如上所述的剖视观察时呈大致コ字状的电路基板11的第一基部11a、第二基部11b和侧部11c围成的空间中，从而能获得元器件模块10。
根据以上说明的方法，能获得第一电子元器件13cM经由端子13C而与第一基部11a及第二基部11b接触且经由接触面13T而与侧部11c接触的元器件模块10。因而，能获得强度得到提高的元器件模块。
此外，根据上述制造方法，由于在形成封装树脂14之前，将安装有各电子元器件13的电路基板11弯折，因此，能使安装于第一基部11a的第二电子元器件13aU与安装于第二基部11b的第三电子元器件13bL之间的间隔更小。即，例如，也能采用使第二电子元器件13aU的位置与第三电子元器件13bL的位置在元器件模块10的厚度方向上重叠的形态。藉此，元器件模块的整合性提高。
以下，对作为其它实施方式的元器件模块进行说明。以下，对各实施方式的结构中的、与第一实施方式的结构不同的点进行说明，并适当省略与第一实施方式的结构相同的结构。
[第二实施方式]
图5是作为第二实施方式的元器件模块20的示意剖视图。
如图5所示，元器件模块20具有通过电线安装而被安装于第一相对面11aU的电子元器件23aUW。在电子元器件23aUW的上表面设有两个端子。上述两个端子分别通过电线22W与配线图案12aU电连接。根据上述结构，元器件模块的设计自由度提高。
另外，元器件模块20也可以不仅具有安装于第一基部11a的电子元器件23aUW，还具有同样通过电线安装而被安装于第二基部11b的电子元器件23bUW。
[第三实施方式]
图6是作为第三实施方式的元器件模块30的示意剖视图。
如图6所示，元器件模块30还具有第四电子元器件33ab。第四电子元器件33ab与第一相对面31aU和第二相对面31bL电连接，第四电子元器件33ab的端子33C分别与形成于第一相对面31aU的配线图案32aU和形成于第二相对面31bL的配线图案32bL电连接。此外，第四电子元器件配线于与端部相对面不接触的位置。
根据上述结构，第四电子元器件33ab能通过端子33C而与第一基部11a和第二基部11b接触。因而，除了第一电子元器件33cM之外，第四电子元器件33ab也成为用于保持第一基部11a与第二基部11b之间的间隔的支柱，因此，元器件模块的强度进一步提高。
[第四实施方式]
图7是作为第四实施方式的元器件模块40的示意剖视图。
如图7所示，元器件模块40具有由硬质基板形成的第一基部41aR。根据上述结构，元器件模块的强度提高。
另外，也可以将第一基部形成为由柔性基板与硬质基板接合而成的基板作为。此外，既可以将第二基部形成为硬质基板，也可以将第二基部形成为由柔性基板与硬质基板接合而成的基板。
[第五实施方式]
图8是作为第五实施方式的元器件模块50的示意剖视图。
如图8所示，元器件模块50具有第一基部51a，上述第一基部51a由多个硬质基板51a1、51a2层叠而成。在硬质基板51a1的内部设有与配线图案12一体形成的导通孔(日文：ビア)(金属配线)。此外，在硬质基板51a1与硬质基板51a2之间设有配线图案，上述配线图案与硬质基板51a1所具有的上述导通孔电连接。此外，在硬质基板51a2的内部设有导通孔，上述导通孔与设于硬质基板51a1与硬质基板51a2之间的上述配线图案电连接。根据上述结构，元器件模块的设计自由度提高。
另外，并不局限于第一基部51a，对于第二基部，也可以采用将在内部设有导通孔的多个硬质基板层叠而成的结构。
[第六实施方式]
图9是作为第六实施方式的元器件模块60的示意剖视图。
如图9所示，在元器件模块60中，在第一基部61a的与第一相对面61aU相反的一侧设有第一相反面61aL。在第一相反面61aL上形成有配线图案62aL。在第一基部61a上设有导通孔，上述导通孔将形成于第一相对面61aU的配线图案62aU与形成于第一相反面61aL的配线图案62aL电连接。此外，在第一相反面61aL安装有第五电子元器件63aL。根据上述结构，元器件模块的设计自由度提高。
另外，元器件模块60也可以还包括封装树脂，上述封装树脂将安装于第一相反面61aL的第五电子元器件63aL封装。此外，与上述同样地，也可以将配线图案设于第二基部的与第二相对面相反一侧的第二相反面，并将电子元器件安装于上述第二相反面。
以上，对本实用新型的例示的实施方式进行说明。如第一实施方式所示，第一电子器件13cM分别与第一基部11a的第一相对面11aU、第二基部11b的第二相对面11bL及侧部11c的侧部相对面11cM接触。因而，第一电子元器件13cM能从内侧对电路基板11的弯折部分进行支承。因此，元器件模块的弯折部分的形状稳定化。
此外，如第二实施方式所示，元器件模块20具有通过电线安装而被安装于第一相对面11aU的电子元器件23aUW。因而，元器件模块的设计自由度提高。
此外，如第三实施方式所示，元器件模块30与第一相对面31aU及第二相对面31bL接触，且不与端部相对面31cM接触。因而，第四电子元器件33ab能从内侧对电路基板11的弯折部分之外的部分进行支承。因此，元器件模块的强度提高。
此外，如第四实施方式所示，元器件模块40具有由硬质基板形成的第一基部41aR。因此，元器件模块的强度提高。
此外，如第五实施方式所示，元器件模块50具有由多个硬质基板51a1、51a2层叠而成的第一基部51a。在硬质基板51a1的内部设有与配线图案12一体形成的导通孔。此外，在硬质基板51a1与硬质基板51a2之间设有配线图案，上述配线图案与硬质基板51a1所具有的上述导通孔电连接。此外，在硬质基板51a2的内部设有导通孔，上述导通孔与设于硬质基板51a1与硬质基板51a2之间的上述配线图案电连接。因而，元器件模块的设计自由度提高。
此外，如第六实施方式所示，在元器件模块60中，在第一基部61a的设于与第一相对面61aU相反一侧的第一相反面61aL上形成有配线图案62aL。在第一基部61a上设有导通孔，上述导通孔与形成于第一相对面61aU的配线图案62aU及形成于第一相反面61aL的配线图案62aL电连接。此外，在第一相反面61aL上安装有第五电子元器件63aL。因而，元器件模块的设计自由度提高。
以上说明的实施方式是为了便于理解本实用新型的实施方式，并非限定解释本实用新型的实施方式。实施方式所包括的各要素及其配置、材料、条件、形状和尺寸等均不限定于例示的内容，能适当地变更。此外，能将不同的实施方式所示的结构彼此进行局部地替换或组合。

Claims (8)

1.一种元器件模块，其特征在于，包括：
电路基板，所述电路基板具有第一基部、与所述第一基部相对的第二基部和与所述第一基部及所述第二基部连接的侧部；
配线图案，所述配线图案形成于所述第一基部的与所述第二基部相对的第一相对面、所述第二基部的与所述第一基部相对的第二相对面和所述侧部的与所述第一基部及所述第二基部延伸的方向相对的侧部相对面中的至少任一个；
电子元器件，所述电子元器件与所述第一相对面、所述第二相对面和所述侧部相对面中的至少一个接触；以及
封装部，所述封装部形成于由所述第一相对面、所述第二相对面及所述侧部相对面围成的区域，以将所述电子元器件封装。
2.如权利要求1所述的元器件模块，其特征在于，
所述电子元器件与所述第一相对面、所述第二相对面及所述侧部相对面接触。
3.如权利要求1或2所述的元器件模块，其特征在于，
还包括安装于所述第一相对面的另一电子元器件。
4.如权利要求3所述的元器件模块，其特征在于，
所述另一电子元器件通过电线安装而被安装于所述第一相对面。
5.如权利要求1所述的元器件模块，其特征在于，
还包括又一电子元器件，所述又一电子元器件与所述第一相对面及所述第二相对面接触且与所述侧部相对面不接触。
6.如权利要求1所述的元器件模块，其特征在于，
所述侧部由柔性基板形成，
所述第一基部的至少一部分由硬质基板形成。
7.如权利要求1所述的元器件模块，其特征在于，
所述第一基部的至少一部分由多个电路基板层叠而形成。
8.如权利要求1所述的元器件模块，其特征在于，
在所述第一基部设有第一贯穿孔，所述第一贯穿孔将所述第一相对面与所述第一基部的、和所述第一相对面相反一侧的第一相反面连接，
所述配线图案还形成于所述第一贯穿孔内及所述第一相反面，
还包括安装于所述第一相反面的再一电子元器件。
CN201820047216.7U 2017-01-13 2018-01-11 元器件模块 Active CN207884978U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762445973P 2017-01-13 2017-01-13
US62/445,973 2017-01-13

Publications (1)

Publication Number Publication Date
CN207884978U true CN207884978U (zh) 2018-09-18

Family

ID=62838392

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201820047216.7U Active CN207884978U (zh) 2017-01-13 2018-01-11 元器件模块
CN201810026451.0A Active CN108307584B (zh) 2017-01-13 2018-01-11 元器件模块

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810026451.0A Active CN108307584B (zh) 2017-01-13 2018-01-11 元器件模块

Country Status (3)

Country Link
US (1) US10555418B2 (zh)
CN (2) CN207884978U (zh)
TW (1) TWI664881B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108307584A (zh) * 2017-01-13 2018-07-20 株式会社村田制作所 元器件模块

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7044007B2 (ja) * 2018-07-31 2022-03-30 株式会社オートネットワーク技術研究所 回路構成体
JPWO2020174941A1 (ja) * 2019-02-28 2021-12-23 ソニーグループ株式会社 電子機器及び基板
GB201917680D0 (en) * 2019-12-04 2020-01-15 Sinclair Grant Wafr v1
WO2021128366A1 (zh) * 2019-12-28 2021-07-01 瑞声声学科技(深圳)有限公司 电子元件封装结构

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766439A (en) * 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
US5523695A (en) * 1994-08-26 1996-06-04 Vlsi Technology, Inc. Universal test socket for exposing the active surface of an integrated circuit in a die-down package
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP2810647B2 (ja) * 1996-04-30 1998-10-15 山一電機株式会社 Ｉｃパッケージ
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US20050167817A1 (en) * 2002-08-05 2005-08-04 Tessera, Inc. Microelectronic adaptors, assemblies and methods
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
DE20314923U1 (de) * 2003-09-25 2003-12-04 Autoliv Development Ab Sicherheitsmodul als Bestandteil einer Sicherheitseinrichtung in einem Kraftfahrzeug
JP4619807B2 (ja) 2004-01-30 2011-01-26 パナソニック株式会社 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
JP2006073683A (ja) * 2004-08-31 2006-03-16 Sony Corp 回路デバイス及び回路デバイスの製造方法
TWI267178B (en) * 2005-05-25 2006-11-21 Chipmos Technologies Inc Flexible thermally enhanced chip-on-film (COF) package
TWI302733B (en) * 2006-08-07 2008-11-01 Walton Advanced Eng Inc Ic stack package having a plurality of encapsulants sharing a same substrate
US8093505B2 (en) * 2006-10-24 2012-01-10 Panasonic Corporation Layered electronic circuit device
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
CN201226592Y (zh) * 2008-06-23 2009-04-22 东莞泉声电子有限公司 软性线路板封装的硅麦克风
CN101742822B (zh) * 2008-11-25 2011-07-06 华通电脑股份有限公司 在软硬板的软板区剥离硬板的方法
US8859909B2 (en) * 2012-03-02 2014-10-14 Amphenol Thermometrics, Inc. Flexible cable for low profile electrical device
CN103906376A (zh) * 2012-12-28 2014-07-02 富葵精密组件(深圳)有限公司 可挠折的电路板及其制作方法
TWI509750B (zh) * 2013-09-30 2015-11-21 Chipmos Technologies Inc 多晶片捲帶封裝結構
CN103763848B (zh) * 2014-01-09 2017-01-25 华进半导体封装先导技术研发中心有限公司 基于数模混合要求的混合信号系统三维封装结构及制作方法
CN104981102B (zh) * 2014-04-10 2018-09-18 广东丹邦科技有限公司 一种多芯片嵌入式的柔性电路板及其制造方法
CN103987188A (zh) * 2014-05-28 2014-08-13 友达光电(厦门)有限公司 软性电路板
KR102251684B1 (ko) * 2014-09-03 2021-05-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
TWI672768B (zh) * 2016-01-15 2019-09-21 英屬開曼群島商鳳凰先驅股份有限公司 封裝基板
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108307584A (zh) * 2017-01-13 2018-07-20 株式会社村田制作所 元器件模块

Also Published As

Publication number Publication date
TW201832625A (zh) 2018-09-01
US20180206340A1 (en) 2018-07-19
TWI664881B (zh) 2019-07-01
CN108307584B (zh) 2022-04-05
US10555418B2 (en) 2020-02-04
CN108307584A (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
CN207884978U (zh) 元器件模块
US10128214B2 (en) Substrate and the method to fabricate thereof
US10389241B2 (en) Power supply converter and method for manufacturing the same
US8502385B2 (en) Power semiconductor device
KR960003766B1 (ko) 플래스틱 핀 그리드 어레이 패키지 제조 방법
TWI448226B (zh) 電源轉換模組
EP1965615A1 (en) Module having built-in component and method for fabricating such module
CN108231701B (zh) 无线封装模块及其制作方法
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
US20170223835A1 (en) Electronic module with a magnetic devcie
KR101689547B1 (ko) 전기 접속 구조의 제조 방법
CN101682133A (zh) 用于互连表面安装设备和电路基片的连接器
US11024702B2 (en) Stacked electronic structure
CN103037619A (zh) 印刷电路板组件
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
EP2685795A1 (en) Circuit board and method for manufacturing circuit board
US7967184B2 (en) Padless substrate for surface mounted components
US20180317324A1 (en) Electronic component module, dc-dc converter, and electronic device
CN105789819B (zh) 电子组件
CN100552946C (zh) 电子封装结构
US10887993B2 (en) Standoff connector for electrical devices
KR950028068A (ko) 적층형 반도체 패키지 및 그 제조방법
Ko et al. Park
CN113853056B (zh) 封装模组、板对板连接结构及其制备方法和终端
KR101510379B1 (ko) 인쇄회로기판 어셈블리

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant