CN109037196A - 耦合电感结构 - Google Patents
耦合电感结构 Download PDFInfo
- Publication number
- CN109037196A CN109037196A CN201810988332.3A CN201810988332A CN109037196A CN 109037196 A CN109037196 A CN 109037196A CN 201810988332 A CN201810988332 A CN 201810988332A CN 109037196 A CN109037196 A CN 109037196A
- Authority
- CN
- China
- Prior art keywords
- coupling
- metal coupling
- metal
- inductance
- coupling structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 201
- 238000010168 coupling process Methods 0.000 title claims abstract description 201
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 201
- 239000002184 metal Substances 0.000 claims abstract description 168
- 229910052751 metal Inorganic materials 0.000 claims abstract description 168
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000009466 transformation Effects 0.000 claims abstract description 6
- 238000005516 engineering process Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910000939 field's metal Inorganic materials 0.000 abstract description 3
- 230000008569 process Effects 0.000 abstract description 2
- 239000011162 core material Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000004744 fabric Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于集成电路的耦合电感结构，具有至少两个金属耦合结构,该金属耦合结构作为集成电路中变压器件的电感，每个金属耦合结构两端分别连接于半导体器件衬底上的金属层，在满足集成电路工艺的条件下，金属耦合结构之间通过空间位置关系获得不同的耦合电感。本发明利用焊接在半导体器件衬底上的键合线构成变压器件的主次电感，避免了集成电路领域金属层工艺的限制。使耦合电感的能够尽量利用集成电路布图的所有空间，提高芯片面积利用率。主次电感能够在制造时制成适应布图结构的形状，尽可能的使用主次电感的形状提供最佳耦合互感系数。
Description
技术领域
本发明涉及集成电路领域，特别是涉及一种用于集成电路的耦合电感结构。
背景技术
在集成电路领域制造集成电路布图结构时，经常会使用到巴伦器件或变压器件。巴伦器件或变压器件通常由耦合线圈实现互感，常见的有侧向耦合机制和纵向(上下)耦合机制。这两种常用的耦合机制具有相同的缺点，互感线圈使用半导体器件的金属层实现，线圈的厚度和宽度受到集成电路工艺的限制。集成电路领域金属层的厚度一般小于4微米，宽度小于20微米。在工艺的限制下所形成耦合电感的品质因数不够理想，而且耦合电感量一般不超过15nH，往往不能满足设计需要。进一步的，由于耦合线圈会形成自电容，因此自谐振频率无法太高，限制了使用频率。
发明内容
本发明要解决的技术问题是提供一种在满足集成电路工艺条件下相对现有技术能通过位置关系和耦合电感形状配合提高芯片面积利用率，能通过位置关系和耦合电感形状配合获得任意设计耦合电感的耦合电感结构。
为解决上述技术问题，本发明提供用于集成电路的耦合电感结构，具有至少两个金属耦合结构，每个金属耦合结构两端分别连接于半导体器件衬底上的金属层，在满足集成电路工艺的条件下，金属耦合结构之间通过空间位置关系获得不同的耦合电感。
进一步改进所述的耦合电感结构，各金属耦合结构平行设置
进一步改进所述的耦合电感结构，各金属耦合结构非平行设置。
进一步改进所述的耦合电感结构，各金属耦合结构形状不同。各耦合电感结构形状不同，具体形状根据集成电路实际所能实现工艺决定。各耦合电感结构之间的位置关系，根据集成电路实际所能实现工艺决定。
进一步改进所述的耦合电感结构，各耦合电感结构形状相同，具体形状根据集成电路实际所能实现工艺决定。各耦合电感结构之间的位置关系，根据集成电路实际所能实现工艺决定。
进一步改进所述的耦合电感结构，金属耦合连接结构，该金属耦合连接结构设置在半导体器件衬底中,该金属耦合连接结构连接在各金属耦合结构之间将各金属耦合结构导通，通过调整金属耦合连接结构使金属耦合结构之间获得不同的耦合电感。金属耦合连接结构的数量和布线(走线)形状根据集成电路实际所能实现工艺决定。
进一步改进所述的耦合电感结构，设有多个金属耦合连接结构，多个金属耦合连接结构呈z形首尾相连排布连接在金属耦合结构之间。通过z形布线(走线)的金属耦合连接结构调节耦合电感系数。
其中，金属耦合结构是键合线，金属耦合连接结构是键合线或半导体衬底上的金属层。键合线是半导体封装用的核心材料，是连接引脚和半导体裸片(die)、传达电信号的零件，半导体生产中不可或缺的核心材料。
其中，金属耦合结构之间距离为40微米-100微米。当金属耦合结构是非规则形状并且彼此之间是非平行布置时，金属耦合结构之间距离是变化的，即金属耦合结构之间距离最近的地方，距离在40微米-100微米之间。
其中，金属耦合结构与半导体衬底之间距离为0微米-250微米。金属耦合结构与半导体衬底之间距离是变化的，即金属耦合结构与半导体衬底之间距离最小处为0微米(即连接点，比如拱形连接点处距离)，金属耦合结构与半导体衬底之间距离最大处为250微米。
本发明利用焊接在半导体器件衬底上的键合线构成变压器件的电感，避免了集成电路领域金属层工艺的限制。使耦合电感能够尽量利用集成电路布图的所有空间，提高芯片面积利用率。主次电感能够在制造时制成适应布图结构的形状，尽可能的使用主次电感的形状提供最佳耦合互感系数。
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明第一实施侧视示意图。
图2是本发明第一实施俯视示意图。
图3是本发明第二实施侧视示意图。
图4是本发明第二实施俯视示意图。
图5是本发明第三实施俯视示意图。
图6是本发明第四实施侧视示意图。
图7是本发明第五实施俯视示意图。
图8是本发明第六实施侧视示意图。
图9是本发明第六实施俯视示意图。
图10是本发明第七实施侧视示意图。
图11是本发明第七实施俯视示意图。
附图标记
A是第一金属耦合结构
B是第二金属耦合结构
C是衬底
D是金属耦合连接结构
E是第三金属耦合结构
a是金属耦合结构之间的距离
b金属耦合结构最高点与半导体器件衬底之间距离
具体实施方式
本发明具体制造时，第一耦合电感结构和第二耦合电感结构(主次线圈)之间的横向和纵向距离以及长度通过应用时的布图结构、电感量和耦合电感系数确定，利用三维电磁场仿真软件辅助设计实现。受到集成电路器件和布图走线的影响，往往金属耦合结构无法布置为规则形状，形成最合理的位置关系。本发明各实施例仅作为示例，忽略半导体器件和布图走线对耦合电感位置和形状的影响，从原理上进行说明。理论上本发明的结构可以通过空间位置的变化绕过任何半导体器件和布图走线，形成所需的设计电感。
如图1、图2所示，本发明提供用于集成电路的耦合电感结构第一实施例，包括第一金属耦合结构A和第二金属耦合结构B，第一金属耦合结构A和第二金属耦合结构B的两端分别连接于半导体器件衬底上的金属层，第一金属耦合结构A和第二金属耦合结构B上下布置，第二金属耦合结构B位于第一金属耦合结构A下方，本实施例中第一金属耦合结构A和第二金属耦合结构B为形状相同大小不同的方形走线。第一金属耦合结构A和第二金属耦合结构B可以形成平行设置。在本实施例中金属耦合结构之间距离为40微米-100微米，金属耦合结构与半导体衬底之间距离为0微米-250微米。
如图3、图4所示，本发明提供用于集成电路的耦合电感结构第二实施例，包括第一金属耦合结构A和第二金属耦合结构B，第一金属耦合结构A和第二金属耦合结构B的两端分别连接于半导体器件衬底上的金属层，第二金属耦合结构B设置在第一金属耦合结构A旁侧的半导体衬底上，本实施例中第一金属耦合结构A和第二金属耦合结构B为形状相同大小不同的方形走线。第一金属耦合结构A和第二金属耦合结构B也能形成局部的平行设置。金属耦合结构之间距离为40微米-100微米，金属耦合结构与半导体衬底之间距离为0微米-250微米。
如图5所示(侧视图可以参考图1)，本发明提供用于集成电路的耦合电感结构第三实施例，包括第一金属耦合结构A和第二金属耦合结构B，第一金属耦合结构A和第二金属耦合结构B的两端分别连接于半导体器件衬底上的金属层，第二金属耦合结构B设置在第一金属耦合结构A旁侧的半导体衬底上，本实施例中第一金属耦合结构A和第二金属耦合结构B为形状相同大小不同的方形走线。第一金属耦合结构A和第二金属耦合结构B非平行设置。金属耦合结构之间距离为40微米-100微米，金属耦合结构与半导体衬底之间距离为0微米-250微米。
图6所示(俯视图可以参考图5)，本发明第四实施例，包括第一金属耦合结构A和第二金属耦合结构B，第一金属耦合结构A和第二金属耦合结构B的两端分别连接于半导体器件衬底上的金属层，第二金属耦合结构B设置在第一金属耦合结构A旁侧的半导体衬底上，本实施例中第一金属耦合结构A和第二金属耦合结构B为形状相同大小不同的拱形走线。
如图7所示(侧视可参考图1，也可以参考图3，或参考图6)，本发明第五实施例，包括第一金属耦合结构A、第二金属耦合结构B和金属耦合连接结构D，第一金属耦合结构A和第二金属耦合结构B的两端分别连接于半导体器件衬底上的金属层，金属耦合连接结构D利用半导体器件衬底C中的金属层(由于离衬底C的距离太小在侧视时无法显示),该金属耦合连接结构D连接在各金属耦合结构之间将各金属耦合结构导通，通过调整金属耦合连接结构D使金属耦合结构之间获得不同的耦合电感。
如图8，图9所示，本发明第六实施例，包括第一金属耦合结构A、第二金属耦合结构B和多个金属耦合连接结构D，第一金属耦合结构A和第二金属耦合结构B的两端分别连接于半导体器件衬底上的金属层，该金属耦合连接结构D连接在各金属耦合结构之间将各金属耦合结构导通，金属耦合连接结构D使用键合线，多个金属耦合连接结构D呈z形首尾相连排布，D各段线段的两端分别连接于半导体器件衬底上的金属层，并且在衬底C上的金属层中首尾连接。通过调整金属耦合连接结构D使金属耦合结构之间获得不同的耦合电感。当然，多个金属耦合连接结构D也可以形成其他连接结构，比如：为躲避集成电路上已有的器件结构、受到工艺限制、为了获得设计的电感等，多个金属耦合连接结构D形成不同布线(非Z字形的走线)。
如图10、图11所示，其中图10侧视图由于角度关系仅能观察到第一金属耦合结构A、第三金属耦合结构E和一小部分第二金属耦合结构B。该金属耦合连接结构D利用半导体器件衬底C中的金属层(侧视无法显示)。本发明第七实施例，包括第一金属耦合结构A、第二金属耦合结构B、第三金属耦合结构E和多个金属耦合连接结构D，第一金属耦合结构A、第二金属耦合结构B和第三金属耦合结构E的两端分别连接于半导体器件衬底上的金属层。第一金属耦合结构A、第二金属耦合结构B和第三金属耦合结构E为形状和大小不同的拱形。从俯视角度观察，第一金属耦合结构A、第二金属耦合结构B和第三金属耦合结构E呈U字形排布，多个金属耦合连接结构D连接在第一金属耦合结构A和和第三金属耦合结构E之间，多个金属耦合连接结构D呈z形首尾相连排布。
该金属耦合连接结构D，可以采用半导体器件衬底C中的金属层，可以采用键合线，还可以采用半导体器件衬底C的金属层和键合线结合的方式，根据实际布图走线决定其金属耦合连接结构D具体形式。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种用于集成电路的耦合电感结构，具有至少两个金属耦合结构,该金属耦合结构作为集成电路中变压器件的电感，其特征在于：每个金属耦合结构两端分别连接于半导体器件衬底上的金属层，在满足集成电路工艺的条件下，金属耦合结构之间通过空间位置关系获得不同的耦合电感。
2.如权利要求1所述的耦合电感结构，其特征在于：各金属耦合结构平行设置。
3.如权利要求1所述的耦合电感结构，其特征在于：各金属耦合结构非平行设置。
4.如权利要求1所述的耦合电感结构，其特征在于：各金属耦合结构形状不同。
5.如权利要求1所述的耦合电感结构，其特征在于：各金属耦合结构形状相同。
6.如权利要求1-5任意一项所述的耦合电感结构，其特征在于，还包括：金属耦合连接结构，该金属耦合连接结构设置在半导体器件衬底中,该金属耦合连接结构连接在各金属耦合结构之间将各金属耦合结构导通，通过调整金属耦合连接结构使金属耦合结构之间获得不同的耦合电感。
7.如权利要求6所述的耦合电感结构，其特征在于：设有多个金属耦合连接结构，多个金属耦合连接结构呈z形首尾相连排布连接在金属耦合结构之间。
8.如权利要求7所述的耦合电感结构，其特征在于：金属耦合结构是键合线，金属耦合连接结构是键合线或半导体衬底上的金属层。
9.如权利要求6所述的耦合电感结构，其特征在于：金属耦合结构之间距离为40微米-100微米。
10.如权利要8所述的耦合电感结构，其特征在于：金属耦合结构与半导体衬底之间距离为0微米-250微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810988332.3A CN109037196A (zh) | 2018-08-28 | 2018-08-28 | 耦合电感结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810988332.3A CN109037196A (zh) | 2018-08-28 | 2018-08-28 | 耦合电感结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109037196A true CN109037196A (zh) | 2018-12-18 |
Family
ID=64624883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810988332.3A Withdrawn CN109037196A (zh) | 2018-08-28 | 2018-08-28 | 耦合电感结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037196A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000010179A1 (en) * | 1998-08-14 | 2000-02-24 | Samsung Electronics Co., Ltd. | Bonding wire inductor and manufacturing method thereof |
| US6586309B1 (en) * | 2000-04-24 | 2003-07-01 | Chartered Semiconductor Manufacturing Ltd. | High performance RF inductors and transformers using bonding technique |
| CN1635637A (zh) * | 2003-12-29 | 2005-07-06 | 北京大学 | 立体集成电感及其制造方法 |
| US20110316657A1 (en) * | 2010-06-28 | 2011-12-29 | Qualcomm Incorporated | Three Dimensional Wire Bond Inductor and Transformer |
| CN102332438A (zh) * | 2010-06-01 | 2012-01-25 | Nxp股份有限公司 | 电感键合引线电路 |
| CN102915930A (zh) * | 2012-09-19 | 2013-02-06 | 天津大学 | 改变射频螺旋电感之间的互感的方法和射频电路 |
| US20150180437A1 (en) * | 2013-12-23 | 2015-06-25 | Qualcomm Incorporated | Three-dimensional wire bond inductor |
| CN106098677A (zh) * | 2016-07-20 | 2016-11-09 | 北京翰飞电子科技有限公司 | 单芯片正交混合耦合器管芯和平衡式功率放大器模块 |
| CN208908219U (zh) * | 2018-08-28 | 2019-05-28 | 湖南格兰德芯微电子有限公司 | 耦合电感结构 |
-
2018
- 2018-08-28 CN CN201810988332.3A patent/CN109037196A/zh not_active Withdrawn
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000010179A1 (en) * | 1998-08-14 | 2000-02-24 | Samsung Electronics Co., Ltd. | Bonding wire inductor and manufacturing method thereof |
| US6775901B1 (en) * | 1998-08-14 | 2004-08-17 | Hai Young Lee | Bonding wire inductor |
| US6586309B1 (en) * | 2000-04-24 | 2003-07-01 | Chartered Semiconductor Manufacturing Ltd. | High performance RF inductors and transformers using bonding technique |
| CN1635637A (zh) * | 2003-12-29 | 2005-07-06 | 北京大学 | 立体集成电感及其制造方法 |
| CN102332438A (zh) * | 2010-06-01 | 2012-01-25 | Nxp股份有限公司 | 电感键合引线电路 |
| US20110316657A1 (en) * | 2010-06-28 | 2011-12-29 | Qualcomm Incorporated | Three Dimensional Wire Bond Inductor and Transformer |
| CN102915930A (zh) * | 2012-09-19 | 2013-02-06 | 天津大学 | 改变射频螺旋电感之间的互感的方法和射频电路 |
| US20150180437A1 (en) * | 2013-12-23 | 2015-06-25 | Qualcomm Incorporated | Three-dimensional wire bond inductor |
| CN106098677A (zh) * | 2016-07-20 | 2016-11-09 | 北京翰飞电子科技有限公司 | 单芯片正交混合耦合器管芯和平衡式功率放大器模块 |
| CN208908219U (zh) * | 2018-08-28 | 2019-05-28 | 湖南格兰德芯微电子有限公司 | 耦合电感结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971296B2 (en) | Compact vertical inductors extending in vertical planes | |
| CN208490035U (zh) | 多层基板 | |
| US9275950B2 (en) | Bead for 2.5D/3D chip packaging application | |
| TWI707369B (zh) | 電感裝置 | |
| TW201714278A (zh) | 積體電感結構及積體變壓器結構 | |
| JPH09502304A (ja) | 水平ツイステッドペア平坦導体ライン構造 | |
| US20140117494A1 (en) | Inductor structure with pre-defined current return | |
| CN104517941A (zh) | 线圈及制备应用于电感元件的线圈的方法 | |
| US11615910B2 (en) | Transformer structure | |
| CN107438329A (zh) | 电磁铁及软式电路板 | |
| CN208908219U (zh) | 耦合电感结构 | |
| TWI459422B (zh) | 半導體裝置及其製造方法 | |
| CN109037196A (zh) | 耦合电感结构 | |
| CN105957691A (zh) | 立体绕线电感、变压器、均衡器和lc滤波器 | |
| TW201715539A (zh) | 螺旋狀堆疊式積體變壓器及電感 | |
| CN104409441A (zh) | 运用多导体硅通孔的三维螺线管式电感与变压器结构 | |
| CN208111266U (zh) | 一种导电排及互感器 | |
| CN102800983B (zh) | 一种新型超材料 | |
| CN109841938B (zh) | 多层定向耦合器 | |
| CN209591754U (zh) | 层叠变压器 | |
| CN103036042B (zh) | 一种新型超材料 | |
| TW202217877A (zh) | 電感裝置 | |
| CN202523817U (zh) | 微波极化器 | |
| CN202393935U (zh) | 一种柔性超长光波导 | |
| CN106558401B (zh) | 积体电感/变压器的屏蔽结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 714, building 3, No. 111, Xiangke Road, Pudong New Area, Shanghai 201120 Applicant after: Grankangxi communication technology (Shanghai) Co.,Ltd. Address before: 412000 4th floor, enterprise club, No.9 Zhongda Road, Tianyuan District, Zhuzhou City, Hunan Province Applicant before: HUNAN GELAN DEXIN MICROELECTRONICS CO.,LTD. |
|
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20181218 |