JPH08255714A - インダクタおよびその製造方法 - Google Patents

インダクタおよびその製造方法

Info

Publication number
JPH08255714A
JPH08255714A JP7057031A JP5703195A JPH08255714A JP H08255714 A JPH08255714 A JP H08255714A JP 7057031 A JP7057031 A JP 7057031A JP 5703195 A JP5703195 A JP 5703195A JP H08255714 A JPH08255714 A JP H08255714A
Authority
JP
Japan
Prior art keywords
wiring
pattern
inductor
wiring member
coil pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7057031A
Other languages
English (en)
Inventor
Yoko Maekawa
陽子 前川
Yasuto Saito
康人 斉藤
Shinpei Yoshioka
心平 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP7057031A priority Critical patent/JPH08255714A/ja
Publication of JPH08255714A publication Critical patent/JPH08255714A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Soft Magnetic Materials (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 占有面積を削減したインダクタおよびインダ
クタの調整を容易に行うことができる。 【構成】 絶縁基板11に配線パターン12とコイルパ
ターン13を形成する。コイルパターン13の開放端1
3aは、スルーホール14a,14bと裏面側の回路パ
ターンを介して配線パターン12に接続した後、電気回
路15aのパッド16aに接続する。コイルパターン1
3の開放端部13bは未接続状態とする。コイルパター
ン13の所望値のインダクタンスで端子部18を選択し
バンプ19を形成する。絶縁基板20上に電気回路15
bを形成する。絶縁基板20上に端子部18とを接続す
る配線パターン21を形成する。これにより絶縁基板1
1,20をフェースダウンにより結合したときに、所定
のインダクタンスを1つの回路を構成する電気回路15
a,15bにコイルパターンを接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、特に配線基板上に平
面的に形成するインダクタおよびその製造方法に関す
る。
【0002】
【従来の技術】近年、高度情報化社会の進展に伴ない、
通信分野においては、携帯電話等の移動体通信機器が急
速に普及し、またデータ通信や画像通信が発展してき
た。これらは、今後ますます高速・高機能化、高周波化
が進むことが予想され、また機器の小型化も急速に進む
と考えられる。更に情報・映像機器との融合が進むこと
により、データ或いは画像等の情報を送受信するため
の、送受信モジュール、チューナ等も多機能化が進み、
これらをいかに小型・軽量化するかが大きな課題とな
る。
【0003】送受信モジュール、チューナ等において、
小型化を阻害する1つの要因として、空芯コイルがあ
る。この空芯コイルは、銅線をスパイラル状に形成する
ため、サイズが大きく、全体の容積に大きな影響を与え
る。
【0004】しかし回路の高周波化が進んだ場合、大き
な容量は必要とされず、例えば配線基板上に配線パター
ンをスパイラル状に形成する、いわゆる平面インダクタ
等で十分な電気特性が得られる。ただし、より高い精度
が要求されるため、容量値の調整方法等が重要となって
くる。図7に、代表的な平面インダクタおよびその製造
方法を示す。
【0005】図7に示すように、アルミナ、ガラスエポ
キシ等の絶縁基板71上に、エッチング法、印刷法等に
より銅等の配線パターン72の形成を行う。この配線パ
ターン72を形成するのと同一の工程により、例えばス
パイラル状のコイルパターン73を、絶縁基板71上ま
たは内層面に形成する。このスパイラル状のコイルパタ
ーン73を配線パターン72に電気的に接続するため、
特にスパイラル状のコイルパターン73の最内端は、ス
ルーホール74aを通って内層へまたは裏面へ引き出
し、さらにスルーホール74bを通って回路パターン7
2に接続する。
【0006】更に、所望のインダクタンスを得るため
に、インダクタンス調整用パターンを設ける場合があ
る。すなわち、図8に示すように、スパイラル状のコイ
ルパターン73の最外線部の複数箇所から、インダクタ
ンス調整用の配線パターン75a〜75dを引き出し、
各々を回路接続用の配線パターン76に接続する。所望
のインダクタンスが得られるコイルパターン73上の調
整端子77a〜77dを求め、この調整端子77a〜7
7dより外側のパターン76に接続された以外の調整用
配線パターンをすべて切断して、コイルパターンの電流
がながれる範囲を変化させインダクタンスの調整を行な
う。
【0007】以上、述べたように調整パターン75a〜
75dを設けることで、インダクタンスの調整は可能で
あるが、調整パターン75a〜75dを全て配線基板7
1の表面に形成しなければならないため、実装密度の向
上または基板面積が大きくなるため小型化の妨げとなっ
た。またインダクタンスすなわちコイルパターンの電流
が流れる範囲の調整は、形成された調整用パターン75
a〜75dとの調整端子77a〜77dの位置に限定さ
れるため、インダクタンスの微調整が困難であった。
【0008】
【発明が解決しようとする課題】上記した従来のインダ
クタでは、配線基板上のインダクタおよび調整用パター
ンの占有面積が大きく、高密度化や配線部材の面積の削
減が困難であり、またインダクタンスの微調整が困難で
あった。
【0009】この発明は、配線基板上の占有面積を削減
したインダクタ、および容易にインダクタンスの調整を
行なえるインダクタの製造方法を提供する。
【0010】
【課題を解決するための手段】この発明によるインダク
タは、インダクタの一部を形成するための配線パターン
形成された第1の配線部材と、インダクタの一部を形成
するための配線パターンが形成された第2の配線部材
と、前記第1および第2の配線部材に形成されたインダ
クタ形成用配線パターンの所望箇所を、互いにフェース
ダウンで電気的に接続するための接続部材とにより構成
されることを特徴とする。
【0011】また、少なくとも一端が回路に未接続のコ
イルパターンが形成された第1の配線部材と、前記コイ
ルパターンの未接続端を回路に接続するための配線パタ
ーンが形成された第2の配線部材と、前記第1の配線部
材および第2の配線部材に形成されたインダクタ形成用
配線パターンの所望箇所を、互いにフェースダウンで電
気的に接続するための接続部材により構成されることを
特徴とする。
【0012】第1の配線部材に形成された一端が回路に
未接続のコイルパターンから、所望のインダクタンスが
得られる電極端子部を選択する第1の工程と、前記選択
された電極端子部上にバンプを形成する第2の工程と、
前記回路に未接続のコイルパターンの未接続端を、回路
に接続するための配線パターンが形成された第2の配線
部材の所望の箇所に、前記第1の配線部材をフェースダ
ウンで電気的に接続する第3の工程とからなることを特
徴とする。
【0013】また、非接触状態の複数のパターンを並設
してなる第1の配線部材のまたは非接触状態の複数のパ
ターンを並設してなる第2の配線部材の少なくとも一方
の、前記複数の配線パターンの所望の箇所に導電部材を
形成する第1の工程と、前記第1および第2の配線基板
の複数の配線パターンを前記導電部材により電気的に結
合し、前記第1および第2の配線基板の複数のパターン
が一連に結合されコイルを構成する第2の工程と、前記
コイルのインダクタンス計測しながら、前記第1および
第2の配線部材の少なくとも一方から加圧してインダク
タンスを調整する第3の工程とからなることを特徴とす
る。
【0014】また、少なくともコイルパターンが表面に
形成された第1の配線部材と、少なくともコイルパター
ンが形成された第2の配線部材とを具備し、前記第1お
よび第2の配線部材のコイルパターンを対向する位置に
配置したとことにより、前記第1および第2の配線部材
を電気的に結合してなることを特徴とする。
【0015】また、第1のコイルパターンが形成された
第1の配線部材上を、第2のコイルパターンが形成され
た第2の配線部材に対して、前記第1のコイルパターン
が前記第2のコイルパターンに対向する位置に、フェー
スダウンで配置する第1の工程と、前記第1の配線部材
を前記第2の配線部材に対して水平方向にずらしながら
インダクタンスを調整する第2の工程と、所望のインダ
クタンスが得られた位置で、前記第1の配線部材を前記
第2の配線部材に電気的に接続する第3の工程とからな
ることを特徴とする。
【0016】さらに、第1のコイルパターンが形成され
た第1の配線部材上を、第2のコイルパターンが形成さ
れた第2の配線部材に対して、前記第1のコイルパター
ンが前記第2のコイルパターンに対向する位置に、フェ
ースダウンで配置する第1の工程と、前記第1の配線部
材を前記第2の配線部材に対して垂直方向にずらしなが
らインダクタンスを調整する第2の工程と、所望のイン
ダクタンスが得られた位置で、前記第1の配線部材を前
記第2の配線部材に電気的に接続する第3の工程からな
ることを特徴とする。
【0017】
【作用】上述した構成により、インダクタンスを調整す
る場合でも調整パターンを形成する必要なく、インダク
タの占有面積を削減することができ、絶縁基板のサイズ
の削減および実装密度の向上が可能である。また、所望
のインダクタンスが得られる端子部をコイルパターン上
の任意の箇所から選択できるため、インダクタンスの微
調整が可能である。配線基板上の占有面積を削減し、よ
り簡易にインダクタンスの微調整を行なえるインダクタ
およびインダクタの製造方法を実現することができる。
【0018】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図1を用い、この発明の一実施例
について説明する。図1(a)において、第1の配線部
材であるアルミナ、ガラスエポキシ等の絶縁基板11上
に、エッチング法等により銅等の配線パターン12およ
びスパイラル状のコイルパターン13を形成する。形成
されたコイルパターン13の最内周の開放端13aに
は、スルーホール14aを設け、これを介して絶縁基板
11の裏面側の回路パターンに接続した後、コイルパタ
ーン13の外側に位置するスルーホール14bを介して
配線パターン12に接続する。配線パターン12は、コ
イルパターン13のインダクタンスを必要とする回路の
一部を構成する電気回路15aのパッド16a,16b
の内、パッド16aに接続する。パッド16a,16b
にはそれぞれバンプ17a,17bを形成する。また、
コイルパターン13の最外周の開放端部13bは未接続
状態とする。なお、電気回路15aにはパッド16a、
16b以外のパッドにもバンプが形成される。
【0019】次に、形成されたコイルパターン13のイ
ンダクタンスの測定を行い、所望のインダクタンスが得
られる端子部18を選択し、端子部18上に金またはは
んだ等のバンプ19を形成する。
【0020】図1(b)に示すように、第2の配線部材
であるアルミナ、ガラスエポキシ樹脂等により形成され
た絶縁基板20上に、コイルパターン13が持つインダ
クタンスを必要とする、電気回路15aとを組み合わせ
ることにより1つの回路を構成する電気回路15bを形
成する。絶縁基板20上にはコイルパターン13の開放
端部13b上の選択した端子部18とコイルパターン1
3とを接続するための、エッチング法等により銅等の配
線パターン21を形成する。配線パターン21は、絶縁
基板11と絶縁基板20を合わせたときに対向する位置
関係にある。また、電気回路15bのパッド22a,2
2bもパッド16a,16bと対向する位置関係にあ
る。配線パターン21の一端と電気回路15bのパッド
22bは配線パターン23を介して接続してある。
【0021】このように形成された絶縁基板11のコイ
ルパターン13面を、図1(c)に示すように、フェー
スダウンして絶縁基板20上に配置して加熱し、バンプ
17a,17b,19を溶解する。次に加熱を止める
と、バンプ17a,17b,19とパッド22a,22
b,配線パターン21とを電気的に接続できる。これに
より所望に値に設定されたインダクタンスを持つ、コイ
ルパターン13の電気回路15a,15bへの接続が可
能になる。
【0022】このような構造をとることにより、インダ
クタンスを調整する場合でも調整パターンを形成する必
要なく、インダクタの占有面積を削減することができ、
絶縁基板のサイズの削減および実装密度の向上が可能で
ある。また、所望のインダクタンスが得られる端子部1
8をコイルパターン13上の任意の箇所から選択できる
ため、インダクタンスの微調整が可能である。
【0023】この実施例では、第1の配線部材として配
線基板11を例に上げたが、スパイラルのコイルが形成
された配線部材としては、集積回路が形成されたSi等
の半導体基板または抵抗、コンデンサ等の受動素子が形
成された素子内蔵基板等の受動素子または能動素子を有
する配線部材を用いてもよい。同様に第2の配線部材
も、集積回路が形成されたSi等の半導体基板または抵
抗、コンデンサ等の受動素子が形成された素子内蔵基板
等の受動素子または能動素子を有する配線部材を用いて
もよい。
【0024】図2を用い、この発明の他の実施例につい
て説明する。図2(a)において、絶縁基板21上に、
非接触状態の複数の配線パターン22〜26を平行に並
設して形成する。また図2(b)に示すように、絶縁基
板27上に非接触状態の複数の配線パターン28〜31
を同形状の直線パターンを平行にかつ絶縁基板27面に
対し、傾斜を持たせて並設して形成する。配線パターン
28の一端28aは、配線パターン22の一端22a
に、他端28bは配線パターン23の一端23aに接続
可能な位置関係に配置してある。同様に配線パターン2
9の一端29aは、配線パターン23の他端23bに、
他端29bは配線パターン24の一端24aに接続可能
な位置関係に、配線パターン30の一端30aは、配線
パターン24の一端24bに、他端30bは配線パター
ン25の一端25aに接続可能な位置関係に、配線パタ
ーン31の一端31aは、配線パターン25の他端25
bに、他端31bは配線パターン26の一端26aに接
続可能な位置関係に、それぞれ配置してある。
【0025】なお、配線パターン22の他端22bは、
図示しない配線パターンを介してインダクタンスを必要
とする電気回路15aの所望箇所に、配線パターン26
の他端26bは、図示しない配線パターンを介して電気
回路15aの所望箇所にそれぞれ接続する。
【0026】次に、図2(c)に示すように、配線パタ
ーン22〜26の一端22a〜26aと他端23b〜2
5bに、金またははんだによるバンプ32をそれぞれ形
成する。配線パターン22〜26と配線パターン28〜
29を電気的に結合したときに、バンプ32により配線
パターン22〜26と配線パターン28〜31とが図3
に示すように一連に結合され、トロイダル構造のインダ
クタ33を形成する。なお、配線パターン22〜26、
配線パターン28〜31は、同形状の直線パターンの例
で説明したが、複数の配線パターンの各々は曲線パター
ンまたは異形状の直線パターンの組み合わせ等でも上述
した配線パターン形状に限るものではない。
【0027】また、配線パターン22〜26、配線パタ
ーン28〜31を結合する際、形成されたトロイダル構
造のインダクタ33のインダクタンスを測定しながら絶
縁基板21または絶縁基板27を加圧し、バンプ32の
高さによりインダクタの磁路長を変え、インダクタンス
の調整することも可能である。
【0028】さらに、図2(c)に示すように、配線パ
ターン22〜26と配線パターン28〜31との間にフ
ェライト、Fe、Ni、Co等の磁性体34を配置する
ことで同一の寸法で更に大容量のインダクタンスを得る
ことも可能である。図4は磁性体34を配線パターン2
2〜26と配線パターン28〜31との間に配置状態の
正面図を示したものである。
【0029】このようなインダクタの構造をとること
で、インダクタンスを調整する場合でも調整パターンを
形成する必要がなく、インダクタの占有面積を削減およ
びインダクタンスの微調整が可能となり、図1で説明し
た実施例と同様の効果を得ることができる。
【0030】上記した各実施例では、自己インダクタン
スを得るための構造について説明してきたが、図5を用
い相互インダクタンスを得る、この発明のもう一つの他
の実施例について説明する。
【0031】図5(a)に示すように、スパイラル状の
コイルパターン51が形成された配線基板52には、コ
イルパターン51の外周端とが電気的に関係付けられた
電気回路53aに、配線パターン54aを介して接続す
る。コイルパターン51の内周は、スルーホール55
a,55bを介して配線パターン54bとを接続する。
電気回路53aの所望のパッド56a,56bにはバン
プ57a,57bを形成してある。
【0032】また、図5(b)に示すように、スパイラ
ル状のコイルパターン58が形成された配線基板59に
は、コイルパターン58の外周端を、このコイルパター
ン58とが電気的に関係付けられた電気回路53bに、
配線パターン60aを介して接続する。コイルパターン
58の内周は、スルーホール61a,61bを介して配
線パターン60bに接続するとともに、電気回路53b
のパッド62bに接続する。
【0033】次に、図5(a)をフェースダウンにより
コイルパターン51を、コイルパターン58と対向する
位置に配置し、バンプ57a,57bを加熱しつつ、コ
イルパターン51と58による相互インダクタンスを測
定しながら、配線基板52または59のどちらか一方を
ずらすことによって、相互インダクタンスを調整し、所
望も相互インダクタンスが得られる位置でバンプ57
a,57bをパッド62a,62bに接続する。これに
より、電気回路53a,53bに関連付けられた最適値
の相互インダクタンスを得ることができる。
【0034】相互インダクタンスの調整は、バンプ57
a,57bの高さを調節し、コイルパターン51と58
の間隔Gを変えることにより、相互インダクタンスを調
整することも可能である。また、図6に示すように、コ
イルパターン51と58の間に、フェライト、Fe、N
i、Co等の磁性体63を配置して相互インダクタンス
を調整することも可能である。
【0035】この実施例では配線基板52と配線基板5
9の接続部材として、バンプを例に上げて説明したが、
例えば導電ゴム等の高さの調節が可能である導電部材で
あれば、バンプに限るものではない。
【0036】このようなインダクタの構造をとること
で、配線基板52,59を電気的に接続する工程と同一
工程において、スパイラル状のコイルの相互インダクタ
ンスの調整が可能であり、さらに調整用の素子等を配線
基板52または配線基板59上に形成する必要がなく上
記した実施例と同様の効果を得る。
【0037】
【発明の効果】以上説明したように、この発明のインダ
クタの構造をとることによってインダクタの占有面積を
削減することができ、インダクタが形成される配線部材
のサイズの削減および実装密度の向上が可能である。ま
た、より簡易な製造プロセスで、精度良く自己インダク
タンスまたは相互インダクタンスの調整可能なインダク
タを得ることができる。
【図面の簡単な説明】
【図1】この発明の一実施例を説明するための説明図。
【図2】この発明の他の実施例を説明するための説明
図。
【図3】図2の一部を拡大して説明するための正面図。
【図4】図2に磁性体を用いた場合の一部を拡大して説
明するための正面図。
【図5】この発明のもう一つの他の実施例を説明するた
めの説明図。
【図6】図5に磁性体を用いた場合の一部を拡大して説
明するための正面図。
【図7】従来の平面インダクタおよびその製造方法を説
明するための説明図。
【図8】従来のインダクタの調整について説明するため
の説明図。
【符号の説明】
11,20…絶縁基板、12,21,23…配線パター
ン、13…コイルパターン、14a,14b…スルーホ
ール、15a,15b…電気回路、16a,16b,2
2a,22b…パッド、17a,17b,19…バン
プ、18…端子部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 心平 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝マルチメディア技術研究所内

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 インダクタの一部を形成するための配線
    パターンが形成された第1の配線部材と、 インダクタの一部を形成するための配線パターンが形成
    された第2の配線部材と、 前記第1および第2の配線部材に形成されたインダクタ
    形成用配線パターンの所望箇所を、互いにフェースダウ
    ンで電気的に接続するための接続部材とにより構成され
    ることを特徴とするインダクタ。
  2. 【請求項2】 少なくとも一端が回路に未接続のコイル
    パターンが形成された第1の配線部材と、 前記コイルパターンの未接続端を回路に接続するための
    配線パターンが形成された第2の配線部材と、 前記第1の配線部材および第2の配線部材に形成された
    インダクタ形成用配線パターンの所望箇所を、互いにフ
    ェースダウンで電気的に接続するための接続部材により
    構成されることを特徴とするインダクタ。
  3. 【請求項3】 非接触状態の複数の配線パターンを並設
    してなる第1の配線部材と、非接触状態の複数の配線パ
    ターンを並設してなる第2の配線部材とを備え、 前記第1および第2の配線部材の複数の配線パターンを
    それぞれ電気的に結合状態のときに、前記第1および第
    2の配線基板の複数の配線パターンが一連に結合されて
    コイルを構成してなることを特徴とするインダクタ。
  4. 【請求項4】 前記第1および第2の配線部材に形成さ
    れた前記複数本のパターン間に、絶縁性を有する磁性体
    膜を配置したことを特徴とする請求項3記載のインダク
    タ。
  5. 【請求項5】 第1の配線部材に形成された一端が回路
    に未接続のコイルパターンから、所望のインダクタンス
    が得られる電極端子部を選択する第1の工程と、 前記選択された電極端子部上にバンプを形成する第2の
    工程と、 前記回路に未接続のコイルパターンの未接続端を、回路
    に接続するための配線パターンが形成された第2の配線
    部材の所望の箇所に、前記第1の配線部材をフェースダ
    ウンで電気的に接続する第3の工程とからなることを特
    徴とするインダクタの製造方法。
  6. 【請求項6】 非接触状態の複数のパターンを並設して
    なる第1の配線部材のまたは非接触状態の複数のパター
    ンを並設してなる第2の配線部材の少なくとも一方の、
    前記複数の配線パターンの所望の箇所に導電部材を形成
    する第1の工程と、 前記第1および第2の配線基板の複数の配線パターンを
    前記導電部材により電気的に結合し、前記第1および第
    2の配線基板の複数のパターンが一連に結合されコイル
    を構成する第2の工程と、 前記コイルのインダクタンス計測しながら、前記第1お
    よび第2の配線部材の少なくとも一方から加圧してイン
    ダクタンスを調整する第3の工程とからなることを特徴
    とするインダクタの製造方法。
  7. 【請求項7】 少なくともコイルパターンが表面に形成
    された第1の配線部材と、少なくともコイルパターンが
    形成された第2の配線部材とを具備し、 前記第1および第2の配線部材のコイルパターンを対向
    する位置に配置したとことにより、前記第1および第2
    の配線部材を電気的に結合してなることを特徴とするイ
    ンダクタ。
  8. 【請求項8】 前記第1のコイルパターンと前記第2の
    コイルパターンの間に、絶縁性を有する磁性体膜を配置
    したことを特徴とする請求項7記載のインダクタ。
  9. 【請求項9】 前記第1および第2の配線部材の少なく
    とも一方から加圧して、前記第1および第2の配線部材
    のインダクタンスを調整する調整部材を、前記第1およ
    び第2の配線部材間に介在してなることを特徴とする請
    求項7記載のインダクタ。
  10. 【請求項10】 前記第1および第2の配線部材のイン
    ダクタンスを調整する調整部材は、バンプであることを
    特徴とする請求項9記載のインダクタ。
  11. 【請求項11】 前記第1および第2の配線部材のイン
    ダクタンスを調整する調整部材は、導電ゴムであること
    を特徴とする請求項9記載のインダクタ。
  12. 【請求項12】 第1のコイルパターンが形成された第
    1の配線部材上を、第2のコイルパターンが形成された
    第2の配線部材に対して、前記第1のコイルパターンが
    前記第2のコイルパターンに対向する位置に、フェース
    ダウンで配置する第1の工程と、 前記第1の配線部材を前記第2の配線部材に対して水平
    方向にずらしながらインダクタンスを調整する第2の工
    程と、 所望のインダクタンスが得られた位置で、前記第1の配
    線部材を前記第2の配線部材に電気的に接続する第3の
    工程とからなることを特徴とするインダクタの製造方
    法。
  13. 【請求項13】 第1のコイルパターンが形成された第
    1の配線部材上を、第2のコイルパターンが形成された
    第2の配線部材に対して、前記第1のコイルパターンが
    前記第2のコイルパターンに対向する位置に、フェース
    ダウンで配置する第1の工程と、 前記第1の配線部材を前記第2の配線部材に対して垂直
    方向にずらしながらインダクタンスを調整する第2の工
    程と、 所望のインダクタンスが得られた位置で、前記第1の配
    線部材を前記第2の配線部材に電気的に接続する第3の
    工程からなることを特徴とするインダクタの製造方法。
  14. 【請求項14】 前記第1の配線部材は、半導体チップ
    または複数個の素子を有する複合部品であることを特徴
    とする請求項1または2または3または7のいずれかに
    記載のインダクタ。
  15. 【請求項15】 前記第1の配線部材は、半導体チップ
    または複数個の素子を有する複合部品であることを特徴
    とする請求項5または6または12または13記載のイ
    ンダクタの製造方法。
  16. 【請求項16】 前記第2の配線部材は、絶縁基板に回
    路パターンが形成された配線基板であることを特徴とす
    る請求項1または2または3または7記載のインダク
    タ。
  17. 【請求項17】 前記第2の配線部材は、絶縁基板に回
    路パターンが形成された配線基板であることを特徴とす
    る請求項5または6または12または13記載のインダ
    クタの製造方法。
JP7057031A 1995-03-16 1995-03-16 インダクタおよびその製造方法 Withdrawn JPH08255714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7057031A JPH08255714A (ja) 1995-03-16 1995-03-16 インダクタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7057031A JPH08255714A (ja) 1995-03-16 1995-03-16 インダクタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH08255714A true JPH08255714A (ja) 1996-10-01

Family

ID=13044079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7057031A Withdrawn JPH08255714A (ja) 1995-03-16 1995-03-16 インダクタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH08255714A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100970A1 (fr) * 2002-05-29 2003-12-04 Ajinomoto Co.,Inc. Circuit resonnant serie lc, carte comportant ce circuit et procedes de fabrication dudit circuit
WO2003100971A1 (fr) * 2002-05-29 2003-12-04 Ajinomoto Co.,Inc. Circuit resonnant lc parallele, carte multicouches incorporant un circuit resonnant parallele lc, et leur procedes de production
JP2007214927A (ja) * 2006-02-09 2007-08-23 Nippon Signal Co Ltd:The 無指向性アンテナ及びその製造方法
JP2008147297A (ja) * 2006-12-07 2008-06-26 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
WO2012176475A1 (ja) * 2011-06-24 2012-12-27 国立大学法人金沢大学 磁歪発電薄膜片、その製造方法及び磁歪発電モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100970A1 (fr) * 2002-05-29 2003-12-04 Ajinomoto Co.,Inc. Circuit resonnant serie lc, carte comportant ce circuit et procedes de fabrication dudit circuit
WO2003100971A1 (fr) * 2002-05-29 2003-12-04 Ajinomoto Co.,Inc. Circuit resonnant lc parallele, carte multicouches incorporant un circuit resonnant parallele lc, et leur procedes de production
JP2007214927A (ja) * 2006-02-09 2007-08-23 Nippon Signal Co Ltd:The 無指向性アンテナ及びその製造方法
JP2008147297A (ja) * 2006-12-07 2008-06-26 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
WO2012176475A1 (ja) * 2011-06-24 2012-12-27 国立大学法人金沢大学 磁歪発電薄膜片、その製造方法及び磁歪発電モジュール
JPWO2012176475A1 (ja) * 2011-06-24 2015-02-23 国立大学法人金沢大学 磁歪発電薄膜片、その製造方法及び磁歪発電モジュール

Similar Documents

Publication Publication Date Title
US7545036B2 (en) Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
US6194774B1 (en) Inductor including bonding wires
JP3610339B2 (ja) 高密度電子パッケージおよびその製造方法
US7280024B2 (en) Integrated transformer structure and method of fabrication
US8053890B2 (en) Microchip assembly including an inductor and fabrication method
JP2014053907A (ja) 非半導体基板内に少なくとも部分的に配置された高q変圧器
JPH11274416A (ja) マルチチップモジュ―ル用モノリシック共鳴器
JP2007514326A (ja) 積層ダイ内のスペーサに接した複数の受動素子を集積する方法
US20020070446A1 (en) Semiconductor device and method for the production thereof
US6512285B1 (en) High inductance inductor in a semiconductor package
JPH05291063A (ja) 磁気誘導素子
US8018392B2 (en) Antenna element and semiconductor device
JP2007516588A (ja) 最適化された多用途アセンブリ
US6946321B1 (en) Method of forming the integrated circuit having a die with high Q inductors and capacitors attached to a die with a circuit as a flip chip
JP2001244402A (ja) 多層マルチチップモジュール
JP2005340573A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
JPH08255714A (ja) インダクタおよびその製造方法
US6864581B1 (en) Etched metal trace with reduced RF impendance resulting from the skin effect
JP2003158214A (ja) 半導体モジュール
JPH06181289A (ja) 半導体装置
JP4507508B2 (ja) インダクタ装置およびその製造方法
KR20190108541A (ko) 칩 전자부품 및 그 실장기판
JP4390634B2 (ja) 半導体装置
WO2005024946A1 (ja) 半導体装置およびその製造方法
JP4000815B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604