JP2001244402A - 多層マルチチップモジュール - Google Patents

多層マルチチップモジュール

Info

Publication number
JP2001244402A
JP2001244402A JP2000338062A JP2000338062A JP2001244402A JP 2001244402 A JP2001244402 A JP 2001244402A JP 2000338062 A JP2000338062 A JP 2000338062A JP 2000338062 A JP2000338062 A JP 2000338062A JP 2001244402 A JP2001244402 A JP 2001244402A
Authority
JP
Japan
Prior art keywords
layer
line
metal layer
electric
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000338062A
Other languages
English (en)
Inventor
Young-Se Kwon
寧世 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telephus Inc
Original Assignee
Telephus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telephus Inc filed Critical Telephus Inc
Publication of JP2001244402A publication Critical patent/JP2001244402A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 ベースバンドの信号を処理する基底帯域部と
高周波の信号を処理する高周波部を一つのモジュールと
して形成するための多層のＭＣＭを提供する。 【解決手段】 基板１００と、基板上に形成される第１
電気遮蔽線２００と、受動素子を有し第１電気遮蔽線の
上に形成される受動素子層３００と、受動素子層の上に
形成される第２電気遮蔽線４００と、受動素子と電気的
に連結される連結導線を有し第２電気遮蔽線の上に形成
される相互連結層５００と、相互連結層の上に形成され
る第３電気遮蔽線６００と、連結導線と電気的に連結さ
れ第３電気遮蔽線の外部に形成される多数のバンパー７
００と、バンパーの上に形成される多数の集積回路また
は電気素子３１０とを含む多層マルチチップモジュール
を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマルチチップモジュ
ール（Multi-chip Module；以下‘ＭＣＭ’と称する）
に係り、特に、ＲＦ（radio frequency）帯域の周波数
を処理する素子とベースバンド（base band）信号を処
理するための素子を共に実装した多層のＭＣＭに関す
る。
【０００２】
【従来の技術】移動通信端末機は、普通、高周波（Ｒ
Ｆ）帯域の周波数を処理するための高周波部と、高周波
信号を基底帯域の信号に変換したり基底帯域の信号を高
周波信号に変換するための基底帯域部と、クォルコム
（Qualcomm）社のＭＳＭのように基底帯域の信号を処理
するためのプロセッサーとを含む。最近、移動通信端末
機の小型化が急進展するに伴って、各端末機製造会社は
多数の通信部品を一つのモジュールとして形成して端末
機のサイズを縮小させようと努力している。
【０００３】
【発明が解決しようとする課題】しかし、従来は周波数
の干渉などの影響でベースバンドの信号を処理する基底
帯域部と高周波の信号を処理するための高周波部を別途
のモジュールとして形成し、これによって端末機のサイ
ズを縮小させることに一定の限界があった。
【０００４】本発明はこのような従来の問題点を解決す
るためのものであって、その目的は、ベースバンドの信
号を処理する基底帯域部と高周波の信号を処理する高周
波部を一つのモジュールとして形成するための多層のＭ
ＣＭを提供することにある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るための本発明の特徴による多層マルチチップモジュー
ルは、基板と、前記基板の上に形成される第１電気遮蔽
線と、受動素子を有し前記第１電気遮蔽線の上に形成さ
れる受動素子層と、前記受動素子層の上に形成される第
２電気遮蔽線と、前記受動素子と電気的に連結される連
結導線を有し前記第２電気遮蔽線の上に形成される相互
連結層と、前記相互連結層の上に形成される第３電気遮
蔽線と、前記連結導線と電気的に連結され前記第３電気
遮蔽線の外部に形成される多数のバンパーと、前記バン
パーの上に形成される多数の集積回路または電子素子と
を含む。
【０００６】前記第３電気遮蔽線は開放された領域を有
し、前記開放された領域を通じて前記連結導線と前記バ
ンパーとが電気的に連結される。また、前記第２電気遮
蔽線は開放された領域を有し、前記開放された領域を通
じて前記連結導線と前記受動素子とが電気的に連結され
る。
【０００７】また、前記多数の集積回路は高周波帯域の
信号を処理する一つ以上の集積回路とベースバンド信号
を処理する一つ以上の集積回路とを含むことができる。
【０００８】
【発明の実施の形態】以下、添付図面に基づいて本発明
の実施形態を詳細に説明する。
【０００９】図１は本発明の実施形態による多層ＭＣＭ
の構造を示す図面である。図１に示されているように、
本発明の実施形態による多層ＭＣＭは、半導体基板１０
０と、第１電気遮蔽線２００と、受動素子（passive el
ement）層３００と、第２電気遮蔽線４００と、相互連
結（interconnection）層５００と、第３電気遮蔽線６
００と、バンパー７００と、多数の集積回路ＩＣ１、Ｉ
Ｃ２、・・・・、ＩＣｎまたは電気素子（図示しない）
とを含む。
【００１０】半導体基板１００は、下部が平坦な溝（gr
oove）２１０を有し、第１電気遮蔽線２００は半導体基
板１００の表面及び前記溝の表面上に形成される。
【００１１】受動素子層３００は抵抗、インダクタ及び
キャパシタの受動素子３１０が形成される層であって、
第１電気遮蔽線２００と第２電気遮蔽線４００との間に
形成される。この時、受動素子３１０は図示しない支持
手段によって第１電気遮蔽線から支持されている。
【００１２】第２電気遮蔽線４００は受動素子層３００
の上に形成されており、図示しない支持手段によって支
持されている。ここで、第１及び第２電気遮蔽線２０
０、４００は受動素子３１０を電気的に遮蔽する役割を
果たす。
【００１３】本発明の実施形態で言及する電気遮蔽線と
は、接地線またはバイアス電圧印加線あるいは接地線と
バイアス電圧印加線との複合線を意味し、電気遮蔽線は
電気信号の通過を遮蔽する。
【００１４】相互連結層５００は受動素子３１０相互間
及び受動素子と他の層にある集積回路とを連結するため
の連結導線５１０が形成される層であって、第２電気遮
蔽線４００と第３電気遮蔽線６００との間に形成され
る。この時、連結導線５１０は図示しない支持手段によ
って支持されている。
【００１５】第３電気遮蔽線６００は相互連結層５００
の上に形成されており、図示しない支持手段によって支
持されている。第２電気遮蔽線及び第３電気遮蔽線４０
０、６００によって連結導線５１０が電気的に遮蔽され
る。
【００１６】バンパー７００は連結導線５１０と集積回
路（ＩＣ）に電気的に連結される。
【００１７】集積回路（ＩＣ１、ＩＣ２、・・・・、Ｉ
Ｃｎ）は、バンパー７００を通じて連結導線５１０に電
気的に連結される。本発明の実施形態によると、バンパ
ーに連結される集積回路は、高周波信号を処理する高周
波ＩＣ（例えば、ＭＭＩＣ）とベースバンド信号を処理
するＩＣとを含み、そのほか、ＦＥＴ（field effecttr
ansistor）とＢＪＴ（bipolar junction transistor）
などのような個別素子も含む。
【００１８】以下、図２ａ及び２ｂを参照してバンパー
７００と連結導線５１０との連結関係を詳細に説明す
る。
【００１９】図２ａに示されているように、連結導線５
１０の上には導電性の支持手段５５０が形成されてお
り、この支持手段５５０は、第３電気遮蔽線６００の開
放された領域を通じて第３電気遮蔽線の外部に突出して
いる。バンパー７００は、この支持手段５５０の上に形
成され、支持手段５５０を通じて連結導線５１０と電気
的に連結される。
【００２０】図２ｂは図２ａのＢ−Ｂ’線の断面図であ
る。図２ｂに示されているように、本発明の実施形態に
よると、連結導線５１０が第２及び第３電気遮蔽線４０
０、６００によって囲まれて電気的に遮蔽されるため、
連結導線と外部の集積回路との間または連結導線と受動
素子との間の信号干渉を減少させることができる。必要
な場合には、追加電気遮蔽線５２０、５３０を設置する
ことによって多数の異なる連結導線５１０間の電気的遮
蔽を行うこともできる。この時、連結導線が多数必要な
場合には連結導線も多層で製作することができ、この場
合には互いに異なる層にある連結導線は図３に示した連
結導線５４０で互いに連結することができる。
【００２１】以下、図３を参照して連結導線５１０と受
動素子３１０との連結関係を詳細に説明する。
【００２２】図３に示されているように、受動素子３１
０は連結導線５４０と連結されており、この連結導線５
４０は第２電気遮蔽線４００の開放された領域を通じて
連結導線５１０と連結される。これによって、受動素子
３１０は連結導線５１０、５４０を通じて集積回路（Ｉ
Ｃ１、ＩＣ２、・・・・、ＩＣｎ）に電気的に連結され
る。また、受動素子が多数必要な場合には受動素子も多
層で製作することができ、この場合には互いに異なる層
にある受動素子は連結導線５４０を通じて互いに連結す
ることができる。
【００２３】図４は図３のＣ−Ｃ’線の断面図である。
図４に示されているように、本発明の実施形態による
と、受動素子３１０が第１及び第２電気遮蔽線２００、
４００によって囲まれて電気的に遮蔽されるため、受動
素子３１０と連結導線５１０との間の信号干渉を減少さ
せることができる。必要な場合、追加電気遮蔽線３２
０、３３０を設置することによって多数の異なる受動素
子３１０間の電気的遮蔽を行うこともできる。
【００２４】以下、本発明の実施形態による受動素子を
説明する。
【００２５】本発明の実施形態による受動素子３１０は
抵抗、インダクタ、キャパシタを含む。
【００２６】抵抗値は受動素子３１０の材質及び受動素
子３１０の物理的構造、即ち、受動素子の面積及び長さ
によって決定されるが、本発明の実施形態では必要な抵
抗値を主に受動素子の物理的構造を最適化することによ
って得る。
【００２７】インダクタは、図５ａに示したように、金
属の受動素子を平面上にジグザグ形に配列することによ
って得たり、図５ｂに示したように螺旋形で配列するこ
とによって得ることができ、その外の多様な方法で受動
素子の物理的構造を変更することによって得ることがで
きる。このようなインダクタは本発明が属する技術分野
の専門家であれば容易にわかるのでより詳細な説明は省
略する。
【００２８】図６は本発明の実施形態によるキャパシタ
を示す図面である。図６に示されているように、本発明
の実施形態によるキャパシタは第１金属層３１２と第２
金属層３１４をそれぞれ第１及び第２電気遮蔽線２０
０、４００の間に形成し、第１金属層３１２と第２金属
層３１４とが重なる部分に誘電体３１６が挿入されるよ
うにすることで形成する。
【００２９】この時、第１金属層３１２と第２金属層３
１４との間の距離をαとし、第２金属層３１４と第２電
気遮蔽線４００との間の距離をβとすれば、β／αを１
より十分に大きく設計するのが好ましい。また、第１電
気遮蔽線２００と第１金属層３１２との間の距離と第２
電気遮蔽線４００と第２金属層３１４との距離をほぼ同
一であるようにするのが好ましい。
【００３０】一方、キャパシタを半導体基板の平坦な部
分の上に形成すると、図６に示したように第１電気遮蔽
線２００と第１金属層３１２は平坦な反面、第２電気遮
蔽線４００と第２金属層３１４は屈曲が生じて以後の工
程進行を難しくするという問題点が有り得る。
【００３１】従って、図７に示したように、キャパシタ
を半導体基板の溝２１０部分の上に形成するのが好まし
い。このようにすると、図７に示したように、第１電気
遮蔽線２００と第１金属層３１２は屈曲が生じるが、第
２電気遮蔽線４００と第２金属層３１４は平坦にするこ
とができるため以後の工程進行がうまく行われ得るとい
う長所がある。この時、第２電気遮蔽線と第２金属層を
平坦化するためにＣＭＰ（Chemical Mechanical Polish
ing）工程を使用するのが好ましい。図７に示したよう
にキャパシタを製作することと同様にインダクタも半導
体基板の溝２１０部分の上に形成することも可能であ
る。
【００３２】このように本発明の実施形態による多層Ｍ
ＣＭの構造によると、高周波信号を処理するＩＣとベー
スバンド信号を処理するＩＣをバンパーの上にそれぞれ
実装し、抵抗、キャパシタ、インダクタのような受動素
子をＩＣとは異なる受動素子層に形成し、この受動素子
とＩＣを相互連結層にある連結導線を通じて連結するの
で端末機の小型化を図ることができる。
【００３３】また、本発明の実施形態によると、受動素
子と連結導線はそれぞれ電気的に遮蔽されるため信号干
渉の影響も減少させることができる。
【００３４】以上では本発明の実施形態について説明し
たが、本発明は前記実施形態にのみ限定されず、その他
に多様に変更または変形することができる。例えば、本
発明の実施形態では半導体基板のみを説明したが、その
他の形態の基板であることもできる。
【００３５】
【発明の効果】以上で説明したように、本発明による
と、ベースバンドの信号を処理する基底帯域部と高周波
の信号を処理する高周波部を一つのモジュールとして形
成することができる。
【００３６】また、本発明によると、集積回路と受動素
子が異なる層に形成されるため、モジュールのサイズを
縮小させることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態による多層マルチチップモ
ジュールの構造を示す図面である。
【図２】 本発明の実施形態によるバンパーと連結導線
との連結関係を示す図面である。
【図３】 本発明の実施形態による連結導線と受動素子
との連結関係を示す図面である。
【図４】 図３のＣ−Ｃ’線の断面図である。
【図５】 本発明の実施形態によるインダクタを示す図
面である。
【図６】 本発明の一実施形態によるキャパシタを示す
図面である。
【図７】 本発明の他の実施形態によるキャパシタを示
す図面である。
【符号の説明】
１００ 半導体基板 ２００ 第１電気遮蔽線 ２１０ 溝 ３００ 受動素子層 ３１０ 受動素子 ３１２ 第１金属層 ３１４ 第２金属層 ３１６ 誘電体 ３２０、３３０ 追加電気遮蔽線 ４００ 第２電気遮蔽線 ５００ 相互連結層 ５１０、５４０ 連結導線 ５２０、５３０ 追加電気遮蔽線 ５５０ 支持手段 ６００ 第３電気遮蔽線 ７００ バンパー

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板上に形成される第１電気遮蔽線と、 受動素子を有し、前記第１電気遮蔽線の上に形成される
    受動素子層と、 前記受動素子層の上に形成される第２電気遮蔽線と、 前記受動素子と電気的に連結される連結導線を有し、前
    記第２電気遮蔽線の上に形成される相互連結層と、 前記相互連結層の上に形成される第３電気遮蔽線と、 前記連結導線と電気的に連結され、前記第３電気遮蔽線
    の外部に形成される多数のバンパーと、 前記バンパーの上に形成される多数の集積回路または電
    気素子と、を含む多層マルチチップモジュール。
  2. 【請求項２】 前記第３電気遮蔽線は開放された領域を
    有し、前記開放された領域を通じて前記連結導線と前記
    バンパーとが電気的に連結されることを特徴とする請求
    項１に記載の多層マルチチップモジュール。
  3. 【請求項３】 前記連結導線に連結され、前記バンパー
    を支持するための導電性支持手段をさらに含む請求項２
    に記載の多層マルチチップモジュール。
  4. 【請求項４】 前記第２電気遮蔽線は、開放された領域
    を有し、前記開放された領域を通じて前記連結導線と前
    記受動素子とが電気的に連結されることを特徴とする請
    求項１に記載の多層マルチチップモジュール。
  5. 【請求項５】 前記受動素子は、抵抗、インダクタ、キ
    ャパシタのうちの一つ以上であることを特徴とする請求
    項３に記載の多層マルチチップモジュール。
  6. 【請求項６】 前記受動素子は、キャパシタであり、 前記キャパシタは、 前記第１電気遮蔽線の上に形成される第１金属層と、 前記第１金属層の上及び前記第２電気遮蔽線の下に形成
    され、前記第１金属層と一部領域が重なる第２金属層
    と、 前記第１金属層と第２金属層とが重なる領域に形成され
    る誘電体と、を含む請求項３に記載の多層マルチチップ
    モジュール。
  7. 【請求項７】 前記第１電気遮蔽線と前記第１金属層の
    間の距離と、前記第２電気遮蔽線と前記第２金属層の間
    の距離と、はほぼ同じであることを特徴とする請求項６
    に記載の多層マルチチップモジュール。
  8. 【請求項８】 前記第１電気遮蔽線と前記第１金属層の
    間の距離が、前記第１金属層と前記第２金属層の間の距
    離より大きいことを特徴とする請求項７に記載の多層マ
    ルチチップモジュール。
  9. 【請求項９】 前記基板は、下部が平坦な溝を有するこ
    とを特徴とする請求項６に記載の多層マルチチップモジ
    ュール。
  10. 【請求項１０】 前記キャパシタは前記溝に対応する部
    分に形成されることを特徴とする請求項９に記載の多層
    マルチチップモジュール。
  11. 【請求項１１】 前記第２電気遮蔽線及び前記第２金属
    層は平坦なことを特徴とする請求項１０に記載の多層マ
    ルチチップモジュール。
  12. 【請求項１２】 前記インダクタは前記溝に対応する部
    分に形成されることを特徴とする請求項９に記載の多層
    マルチチップモジュール。
  13. 【請求項１３】 前記多数の集積回路は、高周波帯域の
    信号を処理する一つ以上の集積回路と、ベースバンド信
    号を処理する一つ以上の集積回路とを含むことを特徴と
    する請求項１乃至１２のうちのいずれの１つに記載の多
    層マルチチップモジュール。
  14. 【請求項１４】 前記連結導線は前記受動素子相互間を
    連結することを特徴とする請求項１乃至１２のうちのい
    ずれの１つに記載の多層マルチチップモジュール。
  15. 【請求項１５】 前記電気遮蔽線は、接地線、バイアス
    電圧印加線、接地線とバイアス電圧印加線との複合線の
    うちの一つであることを特徴とする請求項１乃至１２の
    うちのいずれの１つに記載の多層マルチチップモジュー
    ル。
JP2000338062A 2000-02-23 2000-11-06 多層マルチチップモジュール Pending JP2001244402A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20008822 2000-02-23
KR1020000008822A KR100308872B1 (ko) 2000-02-23 2000-02-23 다층 멀티칩 모듈

Publications (1)

Publication Number Publication Date
JP2001244402A true JP2001244402A (ja) 2001-09-07

Family

ID=19649253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000338062A Pending JP2001244402A (ja) 2000-02-23 2000-11-06 多層マルチチップモジュール

Country Status (6)

Country Link
EP (1) EP1128434A3 (ja)
JP (1) JP2001244402A (ja)
KR (1) KR100308872B1 (ja)
AU (1) AU1060201A (ja)
TW (1) TW466745B (ja)
WO (1) WO2001063646A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2455011A2 (en) 2002-08-21 2012-05-23 Olympus Corporation Ligating device for biological tissue

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
AU2002251694B2 (en) * 2000-12-15 2006-08-17 X2Y Attenuators, Llc Energy pathway arrangements for energy conditioning
SE0200715D0 (sv) * 2001-12-14 2002-03-11 Optillion Ab Feedthrough Interconnection Assembly
US6744129B2 (en) 2002-01-11 2004-06-01 Microtune (San Diego), Inc. Integrated ground shield
US7817397B2 (en) 2005-03-01 2010-10-19 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
JP2008537843A (ja) 2005-03-01 2008-09-25 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で重なり合った調整器
EP1991996A1 (en) * 2006-03-07 2008-11-19 X2Y Attenuators, L.L.C. Energy conditioner structures
KR101382768B1 (ko) * 2007-08-20 2014-04-17 엘지이노텍 주식회사 스태킹 구조의 칩 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661704B2 (ja) * 1992-04-01 2005-06-22 株式会社村田製作所 多層セラミック基板
JPH06125180A (ja) * 1992-10-09 1994-05-06 Ngk Spark Plug Co Ltd キャパシタ内蔵多層配線基板
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JPH07335779A (ja) * 1994-06-08 1995-12-22 Fujitsu Ltd マルチチップモジュール
JPH088393A (ja) * 1994-06-23 1996-01-12 Fujitsu Ltd 半導体装置
US5777383A (en) * 1996-05-09 1998-07-07 Lsi Logic Corporation Semiconductor chip package with interconnect layers and routing and testing methods
JPH1145977A (ja) * 1997-07-28 1999-02-16 Hitachi Ltd マルチチップモジュールおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2455011A2 (en) 2002-08-21 2012-05-23 Olympus Corporation Ligating device for biological tissue
EP2455013A2 (en) 2002-08-21 2012-05-23 Olympus Corporation Ligating device for biological tissue
EP2455009A2 (en) 2002-08-21 2012-05-23 Olympus Corporation Ligating device for biological tissue
EP2455010A2 (en) 2002-08-21 2012-05-23 Olympus Corporation Ligating device for biological tissue
EP2455012A2 (en) 2002-08-21 2012-05-23 Olympus Corporation Ligating device for biological tissue

Also Published As

Publication number Publication date
EP1128434A3 (en) 2008-05-07
WO2001063646A3 (en) 2002-05-30
TW466745B (en) 2001-12-01
EP1128434A2 (en) 2001-08-29
KR100308872B1 (ko) 2001-11-03
WO2001063646A2 (en) 2001-08-30
KR20000071919A (ko) 2000-12-05
AU1060201A (en) 2001-09-03

Similar Documents

Publication Publication Date Title
KR100829201B1 (ko) 집적회로 인덕터구조체 및 집적회로 인덕터 제조방법
US20060270098A1 (en) Method to fabricate passive components using conductive polymer
US20080012097A1 (en) Semiconductor device and wireless device using the semiconductor device
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
JP2006100861A (ja) 集積ｒｆ性能を備えたマルチチップモジュール
JP2001244402A (ja) 多層マルチチップモジュール
US7638419B2 (en) Method of fabricating a via attached to a bond pad utilizing a tapered interconnect
US6933597B1 (en) Spacer with passive components for use in multi-chip modules
KR100475477B1 (ko) 인덕턴스 소자 및 반도체 장치
WO2006039438A2 (en) Split thin film capacitor for multiple voltages
US20100208439A1 (en) Wiring board, method of manufacturing same, tuner module, and electronic device
JP2021057867A (ja) 通信モジュール
JP3211756B2 (ja) 半導体集積回路装置
US11406006B2 (en) Electromagnetic (EM) field rotation for interconnection between chip and circuit board
KR102652073B1 (ko) 고주파 ic 대응 mlcc 실장기술
US7656007B2 (en) Package substrate with inserted discrete capacitors
US10756027B1 (en) Semiconductor structure and method for forming the same
US20080171418A1 (en) Method to Fabricate Passive Components Using Conductive Polymer
EP1111969B1 (en) Method and structure for reducing power noise
JP2001167974A (ja) 回路基板およびそれを用いた回路モジュールおよびそれを用いた電子装置
JP2006059955A (ja) 半導体装置
CN117238875A (zh) 叉指电容器
JPH0710979U (ja) 多層プリント配線基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031021