TW466745B - Multi-layered multi-chip module - Google Patents

Multi-layered multi-chip module Download PDF

Info

Publication number
TW466745B
TW466745B TW089123047A TW89123047A TW466745B TW 466745 B TW466745 B TW 466745B TW 089123047 A TW089123047 A TW 089123047A TW 89123047 A TW89123047 A TW 89123047A TW 466745 B TW466745 B TW 466745B
Authority
TW
Taiwan
Prior art keywords
line
patent application
screen
scope
item
Prior art date
Application number
TW089123047A
Other languages
English (en)
Inventor
Young-Se Kwon
Original Assignee
Telephus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telephus Inc filed Critical Telephus Inc
Application granted granted Critical
Publication of TW466745B publication Critical patent/TW466745B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

46674 5 A7 B7 五、發明説明（ 15 經濟部智慧財產局員工消費合作社印製 20 本發明係有關一種多晶片模組(MCM)。更詳而言之， 本發明為一種多層化之MCM，其中包含處理無線電頻率 (RF)頻帶之頻率的元件以及處理基本頻帶信號的元件。 相關技藝說明 一具行動通訊終端機包含了 一個用來處理RF頻帶頻 率RF元件，一個用來將RF信號轉換成基本頻帶信號或 將基本頻帶信號轉換成RF信號的中介頻率(IF)頻帶元件， 以及一個處理諸如Qualc〇mm，s MSM這種基本頻帶信號的 處理器。由於近來行動通訊終端機的體積愈來愈小，終端 機製造商已將多個通訊元件整合為一個單一模組以減小終 端機的體積。 然而，基本頻帶元件和RF元件傳統上都被分為兩個 獨JL的模組，因此終端機所能縮小的體積實在有限。 本發明的目的是為了要提供一種多層MCM以將基本 頻帶元件和RF元件整合成為一個單一模組。 從本發明的某一方面來看，多層多晶片模組包含了： 一基片；第一電屏線路在基片上方成型；包含有被動元件 的被動元件層在第一電屏線路上方成型；第二電屏線路在 被動凡件層上方成型；具連接線路以連接被動元件層的内 建連接層在第二電屏線路上方成型；第二電屏線路在内建 連接層上方成型；與連接線路連接之預定數目阻尼器在第 三電屏線路外側成型；以及多個積體電路(IC)或電氣元件 則在阻尼器上方成型。 第二電屏線路有一處開放區，連接線路則經由開放區
-----------ri-- (請先閱讀背面·注意Ϋ"項再填寫本頁) -° A7 466745 B7 五、發明説明（） 與阻尼器完成電氣連接。 第二電屏線路有一處開放區，連接線路則經由開放區 與被動元件完成電氣連接。 1C包含一個或多個處理RF頻帶訊號的初級1C，以及 5 一個或多個處理基本頻帶訊號的次級1C。 圖面說明摘要 本文所附之圖面亦為說明書中之一部份，以圖解方式 繪出本發明之具體結構，並加上說明用來解說本發明之原 理： 10 第一圖所示為本發明一較佳實施例之多層多晶片模組 的結構； 第二圖（a)及第二圖（b)所示為本發明較佳實施例中阻 尼器與連接線路之間的連線情形； 第三圖所示為本發明較佳實施例中連接線路與被動元 15 件之間的連線情形； 第四圖所示為將第三圖從4-4，剖線切開所見之剖面 圖， 第五圖（a)與第五圖（b)所示為本發明較佳實施例中的 一個導體； 20 第六圖所示為本發明較佳實施例中的一個電容器；以 及 第七.圖所示為本發明第二較佳實施例中的一個電容 器。 以下詳細說明，僅係說明本發明的較佳實施例，應可 -4- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) J.
、1T 經濟部智慧財產局員工消費合作社印製 A7 466745 B7 五、發明説明（） 理解，本發明可在不超出發明範圍内作各種修飾變化。因 此，圖面和說明應視為說明本發明，而非用以限制。 (請先閱讀背面、V/注意事項再填寫本頁) 第一圖所示為本發明一較佳實施例之一種多層多晶片 模組結構。 5 如圖示，多層多晶片模組包含了一層半導體基片1〇〇’ 一層第一電屏線路200，一層被動元件層300，一層第二 電屏線路層400，一層内建連線層500， 一層第三電屏 線路600，一層阻尼器700，和一層多積體電路IC1、 IC2、...、Icn或電氣元件（圖中未繪製）。 10 半導體基片100上有均為平底的溝槽210，且第一電 屏線路200即在半導體基片100及溝槽上方成型。 被動元件3 10如電阻、電感和電容等都配置在被動元 件層300，位於第一電屏線路200和第二電屏線路400兩 層之間。在此處，被動元件310係以支腳（未繪出）支撐 15 在第一電屏線路200的上方。 第二電屏線路400架構在被動元件層300上方，並以 支腳支撐（未繪出）。在此處，第一電屏線路200與第二 電屏線路400同為被動元件310之電屏。 經濟部智慧財產局員工消費合作社印製 在本發明的較佳實施例中，電屏線路中包含了一條接 20 地線、一條偏整供應線，或一條接地線與偏壓供應線的混 合線路。電屏線路對於電力訊號的被動狀態具有屏蔽效 用。 在被動元件310之間以及被動元件與另一層内的積體 電路之間，作為連接之用的第一連接線路510，係配置於 _；_-5-_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 46 674 5 A7 ________B7 ___ 五、發明説明（） 第二與第三電屏線路400及600之間的内建連接層500 内。此時，有一組支柱（未繪出）支擇第一連接線路510。 第三電屏線路600配置於内建連接層500的上方，並 由一組支腳（未繪出）所支撐。第一連接線路510由第二 5 與第三電屏線路400和600給予電力屏蔽。 阻尼器700經通電連接至第一連接線路510以及積體 電路（1C)。 積體電路IC1、IC2、...以及Icn都經由阻尼器700通 電連接至第一連接線路510。在較佳實施例中，積體電路 10 包括RFIC(如MMIC)，其本頻帶處理1C，場效晶體(FET) 以及雙極接面晶體(BJT>。 參照第二圖⑻與第二圖（b)，現在說明阻尼器700和 第一連接線路510之間的狀況。 如第二圖⑷所示，第一連接線路510上有一個支腳 15 550，而支腳550經由第三電屏線路600的開放區穿出並 突出於第三電屏線路600之上方。阻尼器700配置於支腳 550上方’並經由支腳550以電力接通至第一連接線路 510。 第二圖（b)所示為第二圖（a)從2-2線切開的剖面圖。如 20圖所示’由於第一連接線路510被第二及第三電屏線路400 與600所包圍，來自第一連接線路51〇和外部ic之間或 來自第一連接線路510和第被動元件310之間的訊號干擾 都可減低。若有必要，可再配置電屏線520和53〇以給予 第一連接線路510所需之電力屏蔽。此時，若需要多條連 ~------ -6- 本紙張尺度適财國國家標準（。叫八4祕（210父297公釐) —'''--- ----------- ------.訂-------嚷， .____ (請先閱讀背面.V/注意Ϋ·項再填寫本頁) A7 4 6 674 5 _______B7_ 五、發明説明（） (請先閱讀背面之注意事項再填寫本頁) 接線路，可製造多層連接線路。在這種情況下，配置在不 同層内的各條連接線路都可如第三圖所示，經由第二連接 線路540完成連接。 參照第三圖，現在說明第一連線路510與被動元件310 5 之間的連接狀況。 如圖所示，被動元件310係連至第二連接線540，後 者並經由第二電屏線路400的開放區連至第一連接線路 510。當然，被動元件310係經由連線路510和540以電 力相通至積體電路IC1、IC2、…、Icn。此外，當需要多 10 個被動元件時，可用多層方式製造被動元件，在此情況下， 不同層内的各被動元件都可經由第二連線路540相互連 接。 第四圖所示為自第三圖之4-4線切開之剖面圖。如圖 所示，由於被動元件310被第一與第二電屏線路200及400 15 所圍繞，並受其給予電力屏蔽，來自被動元件3 10和第一 連接線路510之間的訊號干擾可獲降低。若有必要，可增 加配置電屏線路320和330對其它被動元件給予電力屏 蔽。 經濟部智慧財產局員工消費合作社印製 被動元件包偉有電阻、電感和電容器。 20 電阻值需視被動元件310的材質和物理結構而定，也 就是說，被動元件的寬度和長度。在本發明的實體結構中， 電阻值主要係將被動元件物理結構最佳化後所計算出。 電感器之值計算法為在一平面上將金屬被動元件排成 如第五圖（a)所示之鋸齒狀，如第五圖（b)所示之呈螺旋狀， _；_-7-_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 466745 __ _B7_ 五、發明説明（） 或其它形狀後計。 (請先閲讀背面之注意事項再填寫本頁) 如圖所示，電容器值之計算成式係於第一與第二電屏 線路200與400之間配置第一與第二金屬層3 I2及314， 並在第一及第二金屬層312與314重疊處插入一個介質316 5 後計算得之。 此時，若第一金屬層312至第二金屬層314之長度設 定為α，而第二金屬層314至第二電屏線路之長度設定為 冷，即可設計/3/α之值絕對大於1。此外，也可以將從第 一電屏線路200至第一金屬層312的長度設計成與從第二 10 電屏線路400至第二金屬層314的長度幾乎相等。 在半導體基片平面部份配置電容器時，第一電屏線路 200與第一金屬層312如第六圖所示均呈平面狀，但第二 電屏線路400與第二金屬層314則為彎曲，則後續之處理 會變得較為困難。 15 因此，最好如第七圖將電容器配置在半導體基片的溝 經濟部智慧財產局員工消費合作社印製 槽210上。然後第一電屏線路200和第一金屬層312就會 呈現部份彎曲，而第二電屏線路400和第二金屬層314則 成為扁平，這樣一來，後續的處理就可順利進行。此時， 最好要用化學機械式拋光（CMP)，以使第二電屏線路400 20 和第二金屬層314成為扁平狀。也可以將電感器按照與製 造電容器相同的方法，配置在半導體基片的溝槽210上。 根據本發明實體結構的多層MCM結構來看，用來處 理RF訊號的1C和用來處理基本頻帶訊號的1C都裝設在 阻尼器700上，而被動元件如電阻、電容和電感器等都裝 __；_^_ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A7 46 674 5 B7 五、發明説明（） 設在被動元件層上，且被動元件與所有的ic都經由内建 連接層的連接線路相連通。因此，這樣便可以縮小終端機 的體積。 由於被動元件和連接線路都有電力屏蔽，故可減低訊 5 號干擾。 在較佳實施例中，所使用的是半導體基片，但也可以 使用其它種類的基片。 根據本發明，基本頻帶單元和RF單元都可以構形成 為一個單獨模组。 10 根據本發明，由於所有的1C和被動元件都配置於不 同層，故可以使模組的體積縮小。 雖然本發明的較佳實施例已如上詳細說明，但應明確 瞭解上開說明圖式並非用以限制本發明，相反地，在不脫 離本發明申請專利範圍與精神下所作的各種修飾與變化， 15 均應視為本發明。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 46 674 5 A7 B7 五、發明説明（ 圖式之簡單說明： 第一圖所示為本發明一較佳實施例之多層多晶片模組 的結構； 第二圖（a)及第二圖（b)所示為本發明較佳實施例中阻 尼器與連接線路之間的連線情形； 第三圖所示為本發明較佳實施例中連接線路與被動元 件之間的連線情形； 第四圖所示為將第三圖從4-4剖線切開所見之剖面 圖， 第五圖（a)與第五圖（b)所示為本發明較佳實施例中的 一個導體； 第六圖所示為本發明較佳實施例中的一個電容器；以 及 第七圖所示為本發明第二較佳實施例中的一個電容器。 請 先 閱 讀 背 面 之 注 意 事. 項 再 # 訂 線 經濟部智慧財產局員工消費合作社印製 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 6 674 5 απ B7 五、發明説明（ 圖號說明： 半導體基片100 溝槽210 第一、第二金屬層312、314 第二電屏線路層400 第一連接線路510 第二連接線路540 阻尼器700 多積體電路IC1、IC2、.. 第一電屏線路200 被動元件層300 介質316 内建連線層500 電屏線520、530 第三電屏線路600
Icn (請先閲讀背面之注意事項再填寫本頁) 訂 線· 經濟部智慧財產局員工消費合作社印製 -11- 本紙張尺度適用中國國家標準（CNS ) A4規格（210'乂297公釐）

Claims (1)

  1. 46 674 5 經濟部智慧財產局員工消費合作社印製 bb p年严月Jr^a 修正人_ D8 ( 六、申請專利範圍 第89123047號 申請專利範圍修正頁90.9 h一種多層多晶片模組，其中包括： 一基片； 第一電屏線路，成型於基片上方； 一被動元件層，成型於該第一電屏線路上方，内含有 5 被動元件；. 第二電屏線路，成型於該被動元件層上方； 一内建連接層，成型於該第二電屏線路上方且具有一 連接線路連接於該被動元件； 第三電屏線路，成型於該内建連接層上方； 10 預定數目的阻尼器，成型於該第二電屏線路外側，且 連接於該連接線路； 預定數目的積體電路（1C)或電器元件，成型於該阻 尼器的上方。 2.如申請專利範圍第1項所述之模組，其中第三電屏 15 線路内有一開放區，而連接線路之電力連接即經由此開放 區連出。 3_如申請專利範圍第2項所述之模組，此模組中更包 含了 一個導電支腳，連接至連接線路，用來支撐阻尼器。 4. 如申請專利範圍第1項所述之模組，其中第二電屏 20 線路中有一開放區，連接線路即是經由此開放區連接至被 動元件。 5. 如申請專利範圍第3項所述之模組，其中的被動元 件即為一個或多個電阻、一個電感和一個電容器。 6. 如申請專利範圍第3項所述之模組，其中的被動元 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —_—1. (請先閱讀背面之注意事項再填寫本頁) 466745 、申請專利範固 AS BS C8 D8 5 15 經濟部智慧財產局員工消費合作社印製 20 一為狀個電容器’其中包括··在第—電料路上方成型的 成=第〃金屬層；在第一金屬層上方及第二電屏線路下方 在型的第二金屬層，且與第一金屬層有一重疊部份；以及 與苐—金屬層重疊之區域内成型的一個介質。 7·如申請專利範圍第6項所述之模组，其中從第一電 辱綠路至第-金屬層的長錢乎與第二電 屬層的長度相等。 8·如申請專利範圍第7至所述之模組，其中從第一電 辱線路至第-金屬層的長度較第—金屬層至第二金屬層= 長度為長。 目 9. 如申請專利範圍第6項所述之模組，其中的基片有 溝槽’且均為平底。 10. 如申請專利範圍第9項所述之模組，其中的電容器 係在與溝槽相對應之部份成型。 令益 11. 如申請專利範圍第10項所述之模組，其中第二電 屏線路與第二金屬層均呈扁平。 1 12. 如申請專利範圍第9項所述之模組，其中的電感器 在相對應的溝槽處成型。 心 u·如申請專利範圍第1項所述之模组，其中的所有Ic 包含了 一個或多個用於處理RF頻帶訊號的Ic， 次一^固 或多個用於處理基本頻帶訊號的1C。 14_如申請專利範圍第i項所述之模組，其中的連接線 路連接至被動元件》 ' 15.如申請專利範園第1項所述之模組’其中的電屏線 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A 6 674 5 A8 B8 C8 D8 申請專利範圍 路中有一條接地線路 條偏壓供應線路，或一條接地與 偏壓供應混合在一起的線路。 請 先 閱 讀 背 ιέ 之 注 意 再 f 裝 訂 線 經濟部智慧財產局員工消費合作社印製 4 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐）
TW089123047A 2000-02-23 2000-11-02 Multi-layered multi-chip module TW466745B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008822A KR100308872B1 (ko) 2000-02-23 2000-02-23 다층 멀티칩 모듈

Publications (1)

Publication Number Publication Date
TW466745B true TW466745B (en) 2001-12-01

Family

ID=19649253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089123047A TW466745B (en) 2000-02-23 2000-11-02 Multi-layered multi-chip module

Country Status (6)

Country Link
EP (1) EP1128434A3 (zh)
JP (1) JP2001244402A (zh)
KR (1) KR100308872B1 (zh)
AU (1) AU1060201A (zh)
TW (1) TW466745B (zh)
WO (1) WO2001063646A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP2004527108A (ja) * 2000-12-15 2004-09-02 エックストゥーワイ アテニュエイターズ，エル．エル．シー． エネルギ調節用エネルギ経路の配置
SE0200715D0 (sv) * 2001-12-14 2002-03-11 Optillion Ab Feedthrough Interconnection Assembly
US6744129B2 (en) * 2002-01-11 2004-06-01 Microtune (San Diego), Inc. Integrated ground shield
EP2455009A3 (en) 2002-08-21 2017-09-06 Olympus Corporation Ligating device for biological tissue
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
WO2007103965A1 (en) * 2006-03-07 2007-09-13 X2Y Attenuators, Llc Energy conditioner structures
KR101382768B1 (ko) * 2007-08-20 2014-04-17 엘지이노텍 주식회사 스태킹 구조의 칩 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661704B2 (ja) * 1992-04-01 2005-06-22 株式会社村田製作所 多層セラミック基板
JPH06125180A (ja) * 1992-10-09 1994-05-06 Ngk Spark Plug Co Ltd キャパシタ内蔵多層配線基板
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JPH07335779A (ja) * 1994-06-08 1995-12-22 Fujitsu Ltd マルチチップモジュール
JPH088393A (ja) * 1994-06-23 1996-01-12 Fujitsu Ltd 半導体装置
US5777383A (en) * 1996-05-09 1998-07-07 Lsi Logic Corporation Semiconductor chip package with interconnect layers and routing and testing methods
JPH1145977A (ja) * 1997-07-28 1999-02-16 Hitachi Ltd マルチチップモジュールおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same

Also Published As

Publication number Publication date
WO2001063646A3 (en) 2002-05-30
AU1060201A (en) 2001-09-03
WO2001063646A2 (en) 2001-08-30
EP1128434A3 (en) 2008-05-07
KR20000071919A (ko) 2000-12-05
JP2001244402A (ja) 2001-09-07
KR100308872B1 (ko) 2001-11-03
EP1128434A2 (en) 2001-08-29

Similar Documents

Publication Publication Date Title
TW466745B (en) Multi-layered multi-chip module
US7750434B2 (en) Circuit substrate structure and circuit apparatus
TW475196B (en) Apparatus and method for an integrated circuit having high Q reactive components
JP4986628B2 (ja) 積層ダイ内のスペーサに接した複数の受動素子を集積する方法
US20080012097A1 (en) Semiconductor device and wireless device using the semiconductor device
US8325002B2 (en) Power inductor structure
US9000558B2 (en) Wafer-level flip chip package with RF passive element/ package signal connection overlay
KR101465968B1 (ko) 칩 장치, 그 제조 방법 및 컴퓨터 시스템
JP2002198655A (ja) 埋め込まれた従動素子とセラミック基板を具えた高集積多層回路モジュール
WO2012006049A1 (en) Three dimensional wire bond inductor and transformer
JP2001119110A (ja) プリント基板
CN102315756A (zh) 小型化服务器用的高功率密度电源供应器
JP2009200748A (ja) コイルアンテナ装置、非接触式電子カード及び携帯通信機器
TW569252B (en) Electronic assembly with laterally connected capacitors and manufacturing method
KR100522907B1 (ko) 소형 전원
WO2001067833A1 (en) A printed circuit board assembly with improved bypass decoupling for bga packages
US7403077B2 (en) Reduced size VCO/PLL module
US8331103B2 (en) Wiring board, method of manufacturing same, tuner module, and electronic device
CN113811995A (zh) 短路至一起的表面安装无源组件和裸片
US7502218B2 (en) Multi-terminal capacitor
US7545021B1 (en) Apparatus and method for making integrated circuit packages having integrated circuits mounted onto passive electrical components
Weng et al. Embedded passives technology for bluetooth application in multi-layer printed wiring board (PWB)
CN109638000A (zh) 一种集成电感结构和集成电路
Carter Circuit board layout techniques
JP2007173669A (ja) 多層回路基板及びｉｃパッケージ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees