JP2002198655A - 埋め込まれた従動素子とセラミック基板を具えた高集積多層回路モジュール - Google Patents
埋め込まれた従動素子とセラミック基板を具えた高集積多層回路モジュールInfo
- Publication number
- JP2002198655A JP2002198655A JP2001246722A JP2001246722A JP2002198655A JP 2002198655 A JP2002198655 A JP 2002198655A JP 2001246722 A JP2001246722 A JP 2001246722A JP 2001246722 A JP2001246722 A JP 2001246722A JP 2002198655 A JP2002198655 A JP 2002198655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit module
- matching
- driven element
- matching region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数のセラミック基板を用いて高整合多層回
路モジュールを製造及び整合させる。 【解決手段】 集積回路素子を回路モジュールの一層或
いは二層の表層に取り付け、その多層構造を内部配線整
合領域、基本従動素子整合領域及び高周波従動素子整合
領域の三種類の整合領域に分ける。配線層を内部配線整
合領域内に形成し集積回路を連接する。基本従動素子整
合領域がコンデンサ、抵抗及びインダクタ層を含む。フ
ィルタ、カプラ及び平衡非平衡抵抗変換器を高周波従動
素子整合領域内に形成する。隔離接地面により素子を隔
離して電磁の干渉を防止する。標準の入出力接点を底層
表面に形成して回路モジュールをモジュール化素子とな
す。
路モジュールを製造及び整合させる。 【解決手段】 集積回路素子を回路モジュールの一層或
いは二層の表層に取り付け、その多層構造を内部配線整
合領域、基本従動素子整合領域及び高周波従動素子整合
領域の三種類の整合領域に分ける。配線層を内部配線整
合領域内に形成し集積回路を連接する。基本従動素子整
合領域がコンデンサ、抵抗及びインダクタ層を含む。フ
ィルタ、カプラ及び平衡非平衡抵抗変換器を高周波従動
素子整合領域内に形成する。隔離接地面により素子を隔
離して電磁の干渉を防止する。標準の入出力接点を底層
表面に形成して回路モジュールをモジュール化素子とな
す。
Description
【０００１】
【発明の属する技術分野】本発明は、多層回路モジュー
ルに係り、さらに詳しくは、多層セラミック基板と埋め
込まれた従動素子を具えた高整合多層回路モジュール及
びその設計と整合方法に関する。
ルに係り、さらに詳しくは、多層セラミック基板と埋め
込まれた従動素子を具えた高整合多層回路モジュール及
びその設計と整合方法に関する。
【０００２】
【従来の技術】図１は、現代のワイヤレス通信システム
の回路構造を示す。このシステムの基本要件は、ＲＦ前
端回路１０１、変調と復調モジュール１０２、ベースバ
ンド制御回路１０３、及びフラッシュメモリモジュール
１０４を含む。これらの各基本要件は関係する周辺デバ
イスと組み合わされるそれぞれの集積回路を具えてシス
テムに明記された要求を満たす必要な機能を提供する。
該システムはまた、高周波数フィルタ１０８、平衡非平
衡抵抗変換器（ｂａｌｕｎ）１０５、スイッチングダイ
オード１０６、パワー増幅器１０７、及びアンテナ１０
９を含む。
の回路構造を示す。このシステムの基本要件は、ＲＦ前
端回路１０１、変調と復調モジュール１０２、ベースバ
ンド制御回路１０３、及びフラッシュメモリモジュール
１０４を含む。これらの各基本要件は関係する周辺デバ
イスと組み合わされるそれぞれの集積回路を具えてシス
テムに明記された要求を満たす必要な機能を提供する。
該システムはまた、高周波数フィルタ１０８、平衡非平
衡抵抗変換器（ｂａｌｕｎ）１０５、スイッチングダイ
オード１０６、パワー増幅器１０７、及びアンテナ１０
９を含む。
【０００３】このようなシステムを設計するための伝統
的な手段は、通常、システムの複数のサブモジュールに
分けることである。各サブモジュールは個別に設計、試
験される。サブモジュールはそれから一つに整合されて
図２に示される全体システムとされる。図２のワイヤレ
ス通信システムは、アンテナ２０１、フィルタ２０２、
平衡非平衡抵抗変換器２０３、高周波数スイッチ２０
４、トランジスタ２０５、フラッシュメモリモジュール
２０６、周辺従動素子２０７、基本周波数集積回路素子
２０８、及びＲＦ集積回路素子２０９を含む。この周辺
従動素子はコンデンサ、抵抗及びインダクタを含む。
的な手段は、通常、システムの複数のサブモジュールに
分けることである。各サブモジュールは個別に設計、試
験される。サブモジュールはそれから一つに整合されて
図２に示される全体システムとされる。図２のワイヤレ
ス通信システムは、アンテナ２０１、フィルタ２０２、
平衡非平衡抵抗変換器２０３、高周波数スイッチ２０
４、トランジスタ２０５、フラッシュメモリモジュール
２０６、周辺従動素子２０７、基本周波数集積回路素子
２０８、及びＲＦ集積回路素子２０９を含む。この周辺
従動素子はコンデンサ、抵抗及びインダクタを含む。
【０００４】現代の通信システムの含む複雑性のため、
伝統的な設計と発展の手段は非常に複雑で難しかった。
特に、整合段階中にはサブモジュールに対して多くの変
更を行って製品のスペックと機能的要求を満たすように
する必要がある。さらに、各サブモジュールは最良の整
合結果を得るために、部分的な改修を行う必要がある。
ゆえに、整合時には研究開発コストと時間が増加した。
伝統的な設計と発展の手段は非常に複雑で難しかった。
特に、整合段階中にはサブモジュールに対して多くの変
更を行って製品のスペックと機能的要求を満たすように
する必要がある。さらに、各サブモジュールは最良の整
合結果を得るために、部分的な改修を行う必要がある。
ゆえに、整合時には研究開発コストと時間が増加した。
【０００５】このほか、現在の製品の軽薄短小、多機能
化の傾向の下で、このような整合方式は徐々に最終的な
製品の要求を満たすことができなくなっている。現在回
路の整合技術は、ＦＲ４基板を重ねて圧迫し多層の構造
を作り、これは図３に示されるとおりである。
化の傾向の下で、このような整合方式は徐々に最終的な
製品の要求を満たすことができなくなっている。現在回
路の整合技術は、ＦＲ４基板を重ねて圧迫し多層の構造
を作り、これは図３に示されるとおりである。
【０００６】図３の断面図より分かるように、上整合層
３０２は上層集積回路３０６、上層従動素子３０７、及
び上層主動素子３０８を含む。底整合層４０５は、底層
従動素子３０９と３１１、底層集積回路３１０、及び底
層主動素子３１２を含む。内部配線層（ｉｎｔｅｒ ｃ
ｏｎｎｅｃｔｉｏｎ ｌａｙｅｒ）３０３は各素子の間
で信号の連接経路（ｓｉｇｎａｌ ｃｏｎｎｅｃｔｉｏ
ｎ ｐａｔｈ）を提供し、並びに隔離接地面（ｓｈｉｅ
ｌｄｉｎｇ ｇｒｏｕｎｄ ｐｌａｎｅ）３０４で素子
と信号連接経路を隔離し、これにより電磁干渉を防止し
ている。アンテナ３０１が上層の表面上に取り付けられ
ている。
３０２は上層集積回路３０６、上層従動素子３０７、及
び上層主動素子３０８を含む。底整合層４０５は、底層
従動素子３０９と３１１、底層集積回路３１０、及び底
層主動素子３１２を含む。内部配線層（ｉｎｔｅｒ ｃ
ｏｎｎｅｃｔｉｏｎ ｌａｙｅｒ）３０３は各素子の間
で信号の連接経路（ｓｉｇｎａｌ ｃｏｎｎｅｃｔｉｏ
ｎ ｐａｔｈ）を提供し、並びに隔離接地面（ｓｈｉｅ
ｌｄｉｎｇ ｇｒｏｕｎｄ ｐｌａｎｅ）３０４で素子
と信号連接経路を隔離し、これにより電磁干渉を防止し
ている。アンテナ３０１が上層の表面上に取り付けられ
ている。
【０００７】図３に示されるように、このような集積回
路素子及びその周辺素子は、多層構造の上層と底層に設
けられる。回路と素子を連接するための信号線はほとん
どがこの多層構造の中間層に設けられ、これによりシス
テム設計の弾性を増加している。チップ設計者が回路の
設計を改善して周辺従動素子の使用数を改善しなけれ
ば、このような整合方式では製品の大きさを減少するこ
とができない。
路素子及びその周辺素子は、多層構造の上層と底層に設
けられる。回路と素子を連接するための信号線はほとん
どがこの多層構造の中間層に設けられ、これによりシス
テム設計の弾性を増加している。チップ設計者が回路の
設計を改善して周辺従動素子の使用数を改善しなけれ
ば、このような整合方式では製品の大きさを減少するこ
とができない。
【０００８】現在の通信システムの回路構造中、使用さ
れる素子中で最も場所をとり且つ数量が多いのは従動素
子である。このような従動素子は、コンデンサ、抵抗、
インダクタ、フィルタ、平衡非平衡抵抗変換器（ｂａｌ
ｕｎ）、カプラ、及びアンテナを含む。全体の素子の数
量により評価すると、これらの従動素子は全体の素子数
量の約９５％を占め、その体積は全体のシステムの約８
０％を占める。加えて、回路の各サブモジュール間の整
合マッチングネットワークの占める空間と面積が相当あ
る。
れる素子中で最も場所をとり且つ数量が多いのは従動素
子である。このような従動素子は、コンデンサ、抵抗、
インダクタ、フィルタ、平衡非平衡抵抗変換器（ｂａｌ
ｕｎ）、カプラ、及びアンテナを含む。全体の素子の数
量により評価すると、これらの従動素子は全体の素子数
量の約９５％を占め、その体積は全体のシステムの約８
０％を占める。加えて、回路の各サブモジュール間の整
合マッチングネットワークの占める空間と面積が相当あ
る。
【０００９】ゆえに上述の伝統的な多層技術の利用は、
ただ埋め込まれた信号線により回路モジュールのコンパ
クト度を高めるだけしかできず、並びに有効に製品中の
従動素子の占める面積或いは体積を減らすことができな
かった。さらに、一つのワイヤレス通信システム内で、
アンテナの取り付けは、その特性を考慮し、整合時の対
応位置を考慮して設置しなければならず、これもまたマ
ルチモジュールの整合面積を浪費した。
ただ埋め込まれた信号線により回路モジュールのコンパ
クト度を高めるだけしかできず、並びに有効に製品中の
従動素子の占める面積或いは体積を減らすことができな
かった。さらに、一つのワイヤレス通信システム内で、
アンテナの取り付けは、その特性を考慮し、整合時の対
応位置を考慮して設置しなければならず、これもまたマ
ルチモジュールの整合面積を浪費した。
【００１０】
【発明が解決しようとする課題】本発明は上述の伝統的
な整合多層回路構造の欠点を克服する。その主要な目的
の一つは、多層回路モジュールの改良構造を提供するこ
とにある。もう一つの目的は、この構造を計画し設計す
る方法を提供し、及び多層回路モジュール内の主動素
子、基本従動素子、高周波従動素子及び接地面の組合せ
を提供する。本発明のもう一つの目的は、多層回路モジ
ュールに対して各種の素子を整合させる方法を提供す
る。
な整合多層回路構造の欠点を克服する。その主要な目的
の一つは、多層回路モジュールの改良構造を提供するこ
とにある。もう一つの目的は、この構造を計画し設計す
る方法を提供し、及び多層回路モジュール内の主動素
子、基本従動素子、高周波従動素子及び接地面の組合せ
を提供する。本発明のもう一つの目的は、多層回路モジ
ュールに対して各種の素子を整合させる方法を提供す
る。
【００１１】
【課題を解決するための手段】請求項１の発明は、多層
セラミック基板と埋め込まれた従動素子を具えた高整合
多層回路モジュールにおいて、複数の整合領域に区画さ
れて少なくとも一つの内部配線整合領域と、少なくとも
一つの基本従動素子整合領域と、少なくとも一つの高周
波従動素子整合領域を含む、複数の基板層と金属層と、
この回路モジュールの上層と底層表面中の少なくとも一
層に取り付けられた、複数の回路素子と、を具え、該内
部配線整合領域が、少なくとも一つの配線層を含み、こ
の複数の回路素子間の回路配線とされ、該基本従動素子
整合領域が少なくとも一つの基本従動素子層を含み、且
つこの高周波従動素子整合領域が高周波従動素子を含む
ことを特徴とする、多層セラミック基板と埋め込まれた
従動素子を具えた高整合多層回路モジュールとしてい
る。請求項２の発明は、前記基本従動素子整合領域が少
なくとも一つのコンデンサ層を含むことを特徴とする、
請求項１に記載の多層セラミック基板と埋め込まれた従
動素子を具えた高整合多層回路モジュールとしている。
請求項３の発明は、前記基本従動素子整合領域が少なく
とも一つのコンデンサ層上に形成されたスタック式コン
デンサを含むことを特徴とする、請求項２に記載の多層
セラミック基板と埋め込まれた従動素子を具えた高整合
多層回路モジュールとしている。請求項４の発明は、前
記基本従動素子整合領域が少なくとも一つのコンデンサ
層上に形成されたプリント式コンデンサを含むことを特
徴とする、請求項２に記載の多層セラミック基板と埋め
込まれた従動素子を具えた高整合多層回路モジュールと
している。請求項５の発明は、前記基本従動素子整合領
域が少なくとも一つのコンデンサ層上に形成された少な
くとも一つの抵抗或いはインダクタを含むことを特徴と
する、請求項２に記載の多層セラミック基板と埋め込ま
れた従動素子を具えた高整合多層回路モジュールとして
いる。請求項６の発明は、前記基本従動素子整合領域が
少なくとも一つの抵抗層を含むことを特徴とする、請求
項１に記載の多層セラミック基板と埋め込まれた従動素
子を具えた高整合多層回路モジュールとしている。請求
項７の発明は、前記基本従動素子整合領域が少なくとも
一つの抵抗層上に形成された少なくとも一つのコンデン
サ或いはインダクタを含むことを特徴とする、請求項６
に記載の多層セラミック基板と埋め込まれた従動素子を
具えた高整合多層回路モジュールとしている。請求項８
の発明は、前記基本従動素子整合領域が少なくとも一つ
のインダクタ層を含むことを特徴とする、請求項１に記
載の多層セラミック基板と埋め込まれた従動素子を具え
た高整合多層回路モジュールとしている。請求項９の発
明は、前記基本従動素子整合領域が少なくとも一つのイ
ンダクタ層上に形成された螺旋線で形成されたインダク
タを含むことを特徴とする、請求項８に記載の多層セラ
ミック基板と埋め込まれた従動素子を具えた高整合多層
回路モジュールとしている。請求項１０の発明は、前記
基本従動素子整合領域が少なくとも一つのインダクタ層
上の伝送線で形成された高周波短絡伝送線或いは高周波
抵抗伝送線を含むことを特徴とする、請求項８に記載の
多層セラミック基板と埋め込まれた従動素子を具えた高
整合多層回路モジュールとしている。請求項１１の発明
は、前記基本従動素子整合領域が少なくとも一つのイン
ダクタ層上に形成された少なくとも一つのコンデンサ或
いは抵抗を含むことを特徴とする、請求項８に記載の多
層セラミック基板と埋め込まれた従動素子を具えた高整
合多層回路モジュールとしている。請求項１２の発明
は、前記高周波従動素子整合領域が高周波フィルタを含
むことを特徴とする、請求項１に記載の多層セラミック
基板と埋め込まれた従動素子を具えた高整合多層回路モ
ジュールとしている。請求項１３の発明は、前記高周波
従動素子整合領域が高周波カプラを含むことを特徴とす
る、請求項１に記載の多層セラミック基板と埋め込まれ
た従動素子を具えた高整合多層回路モジュールとしてい
る。請求項１４の発明は、前記高周波従動素子整合領域
が高周波平衡非平衡抵抗変換器を含むことを特徴とす
る、請求項１に記載の多層セラミック基板と埋め込まれ
た従動素子を具えた高整合多層回路モジュールとしてい
る。請求項１５の発明は、前記高周波従動素子整合領域
がアンテナを含むことを特徴とする、請求項１に記載の
多層セラミック基板と埋め込まれた従動素子を具えた高
整合多層回路モジュールとしている。請求項１６の発明
は、前記多層回路モジュールにおいて、複数の整合領域
中の各一つの領域が少なくとも一つの隔離接地面を具え
てその上に形成された素子を隔離することを特徴とす
る、請求項１に記載の多層セラミック基板と埋め込まれ
た従動素子を具えた高整合多層回路モジュールとしてい
る。請求項１７の発明は、前記配線層が少なくとも一つ
の隔離接地面を具えてその上の回路配線経路を隔離する
ことを特徴とする、請求項１に記載の多層セラミック基
板と埋め込まれた従動素子を具えた高整合多層回路モジ
ュールとしている。請求項１８の発明は、前記従動素子
層が少なくとも一つの隔離接地面を具えてその上に形成
される回路配線経路を隔離することを特徴とする、請求
項１に記載の多層セラミック基板と埋め込まれた従動素
子を具えた高整合多層回路モジュールとしている。請求
項１９の発明は、前記多層回路モジュールにおいて、異
なる整合領域内で或いは異なる層の素子が注入孔で連接
されたことを特徴とする、請求項１に記載の多層セラミ
ック基板と埋め込まれた従動素子を具えた高整合多層回
路モジュールとしている。請求項２０の発明は、前記多
層回路モジュールにおいて、複数の基板層がセラミック
基板を含むことを特徴とする、請求項１に記載の多層セ
ラミック基板と埋め込まれた従動素子を具えた高整合多
層回路モジュールとしている。請求項２１の発明は、前
記多層回路モジュールにおいて、内部配線整合領域が回
路素子を取り付けた上層或いは底層表面に近接して設け
られたことを特徴とする、請求項１に記載の多層セラミ
ック基板と埋め込まれた従動素子を具えた高整合多層回
路モジュールとしている。請求項２２の発明は、前記多
層回路モジュールにおいて、基本従動素子整合領域と内
部配線整合領域が隣り合い、該基本従動素子整合領域が
コンデンサ層を含み該内部配線整合領域と隣り合い且つ
コンデンサ層と隣り合うことを特徴とする、請求項１に
記載の多層セラミック基板と埋め込まれた従動素子を具
えた高整合多層回路モジュールとしている。請求項２３
の発明は、前記多層回路モジュールにおいて、基本従動
素子整合領域が該抵抗層の後ろにさらにインダクタ層を
含むことを特徴とする、請求項２２に記載の多層セラミ
ック基板と埋め込まれた従動素子を具えた高整合多層回
路モジュールとしている。請求項２４の発明は、前記多
層回路モジュールにおいて、回路素子が回路モジュール
の上層表面のみに取り付けられ、高周波従動素子整合領
域が抵抗層の後ろに形成され、且つインダクタ層が高周
波従動素子整合領域の後ろに形成されたことを特徴とす
る、請求項２２に記載の多層セラミック基板と埋め込ま
れた従動素子を具えた高整合多層回路モジュールとして
いる。請求項２５の発明は、前記多層回路モジュールに
おいて、内部配線整合領域が隔離接地面に近接し、該隔
離接地面が回路素子を取り付けた上層或いは底層表面に
近接することを特徴とする、請求項１に記載の多層セラ
ミック基板と埋め込まれた従動素子を具えた高整合多層
回路モジュールとしている。請求項２６の発明は、前記
多層回路モジュールにおいて、回路素子が回路モジュー
ルの上層と底層表面に取り付けられ、且つ高周波従動素
子整合領域が複数の基板層と金属層の中間層を含むこと
を特徴とする、請求項１に記載の多層セラミック基板と
埋め込まれた従動素子を具えた高整合多層回路モジュー
ルとしている。請求項２７の発明は、前記多層回路モジ
ュールにおいて、基本従動素子整合領域が高周波従動素
子整合領域の両辺に形成されたことを特徴とする、請求
項２６に記載の多層セラミック基板と埋め込まれた従動
素子を具えた高整合多層回路モジュールとしている。請
求項２８の発明は、前記多層回路モジュールにおいて、
上層と底層表面がいずれも内部配線整合領域と隣り合
い、高周波従動素子整合領域の近隣の基本従動素子整合
領域の後ろに位置することを特徴とする、請求項２７に
記載の多層セラミック基板と埋め込まれた従動素子を具
えた高整合多層回路モジュールとしている。請求項２９
の発明は、多層回路モジュールの製造方法において、以
下のステップ、即ち、 ａ．該回路モジュールを、少なくとも一つの内部配線整
合領域、少なくとも一つの基本従動素子整合領域及び少
なくとも一つの高周波従動素子整合領域を含む複数の整
合領域に分けるステップ、 ｂ．内部配線整合領域内に、少なくとも一つの配線層を
形成して複数の回路素子間の回路連接を行うステップ、 ｃ．基本従動素子整合領域内に、少なくとも一つの基本
従動素子層を形成するステップ、 ｄ．高周波従動素子整合領域内に、複数の高周波従動素
子を形成するステップ、 ｅ．回路モジュールの上層と底層表面の少なくとも一層
に複数の回路素子をあ取り付けるステップ、 を含むことを特徴とする、多層回路モジュールの製造方
法としている。請求項３０の発明は、前記基本従動素子
整合領域内に少なくとも一つのコンデンサ層を形成する
ことを特徴とする、請求項２９に記載の多層回路モジュ
ールの製造方法としている。請求項３１の発明は、前記
少なくとも一つのコンデンサ層上に一つのスタック式ス
タック式コンデンサを形成することを特徴とする、請求
項３０に記載の多層回路モジュールの製造方法としてい
る。請求項３２の発明は、前記少なくとも一つのコンデ
ンサ層上にプリント式コンデンサを形成することを特徴
とする、請求項３０に記載の多層回路モジュールの製造
方法としている。請求項３３の発明は、前記少なくとも
一つのコンデンサ層上に少なくとも一つの抵抗或いはイ
ンダクタを形成することを特徴とする、請求項３０に記
載の多層回路モジュールの製造方法としている。請求項
３４の発明は、前記基本従動素子整合領域に少なくとも
一つの抵抗層を形成することを特徴とする、請求項２９
に記載の多層回路モジュールの製造方法としている。請
求項３５の発明は、前記少なくとも一つの抵抗層上に少
なくとも一つのコンデンサ或いはインダクタを形成する
ことを特徴とする、請求項３４に記載の多層回路モジュ
ールの製造方法としている。請求項３６の発明は、前記
基本従動素子整合領域内に少なくとも一つのインダクタ
層を形成することを特徴とする、請求項２９に記載の多
層回路モジュールの製造方法としている。請求項３７の
発明は、前記少なくとも一つのインダクタ層上に螺旋線
で一つのインダクタを形成することを特徴とする、請求
項３６に記載の多層回路モジュールの製造方法としてい
る。請求項３８の発明は、前記少なくとも一つのインダ
クタ層上に伝送線で高周波短絡伝送線或いは高周波抵抗
伝送線を形成することを特徴とする、請求項３６に記載
の多層回路モジュールの製造方法としている。請求項３
９の発明は、前記少なくとも一つのインダクタ層上に一
つのコンデンサ或いは抵抗を形成することを特徴とす
る、請求項３６に記載の多層回路モジュールの製造方法
としている。請求項４０の発明は、前記高周波従動素子
整合領域に高周波フィルタを形成することを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方法
としている。請求項４１の発明は、前記高周波従動素子
整合領域内に高周波カプラを形成することを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方法
としている。請求項４２の発明は、前記高周波従動素子
整合領域内に高周波平衡非平衡抵抗変換器を形成するこ
とを特徴とする、請求項２９に記載の多層回路モジュー
ルの製造方法としている。請求項４３の発明は、前記高
周波従動素子整合領域内にアンテナを形成することを特
徴とする、請求項２９に記載の多層回路モジュールの製
造方法としている。請求項４４の発明は、前記複数の整
合領域中の各一つの領域が少なくとも一つの隔離接地面
を有してその上の素子を隔離することを特徴とする、請
求項２９に記載の多層回路モジュールの製造方法として
いる。請求項４５の発明は、前記配線層が少なくとも一
つの隔離接地面を具えてその上の回路配線経路を隔離す
ることを特徴とする、請求項２９に記載の多層回路モジ
ュールの製造方法としている。請求項４６の発明は、前
記従動素子層が少なくとも一つの隔離接地面を具えてそ
の上に形成された回路配線経路を隔離することを特徴と
する、請求項２９に記載の多層回路モジュールの製造方
法としている。請求項４７の発明は、前記多層回路モジ
ュールの製造方法において、異なる整合領域内で或いは
異なる層の素子が注入孔で連接されたことを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方法
としている。請求項４８の発明は、前記多層回路モジュ
ールの製造方法において、複数の基板層がセラミック基
板と複数の整合領域に区分された金属層を含むことを特
徴とする、請求項２９に記載の多層回路モジュールの製
造方法としている。請求項４９の発明は、前記多層回路
モジュールの製造方法において、内部配線整合領域が回
路素子を取り付けた上層或いは底層表面に近接して形成
されたことを特徴とする、請求項２９に記載の多層回路
モジュールの製造方法としている。請求項５０の発明
は、前記多層回路モジュールの製造方法において、基本
従動素子整合領域と内部配線整合領域が隣り合い、該基
本従動素子整合領域がコンデンサ層を含み該内部配線整
合領域と隣り合い且つコンデンサ層と隣り合うことを特
徴とする、請求項４９に記載の多層回路モジュールの製
造方法としている。請求項５１の発明は、前記多層回路
モジュールの製造方法において、基本従動素子整合領域
が該抵抗層の後ろにさらにインダクタ層を含むことを特
徴とする、請求項５０に記載の多層回路モジュールの製
造方法としている。請求項５２の発明は、前記多層回路
モジュールの製造方法において、回路素子が回路モジュ
ールの上層表面のみに取り付けられ、高周波従動素子整
合領域が抵抗層の後ろに形成され、且つインダクタ層が
高周波従動素子整合領域の後ろに形成されたたことを特
徴とする、請求項５０に記載の多層回路モジュールの製
造方法としている。請求項５３の発明は、前記多層回路
モジュールの製造方法において、内部配線整合領域が隔
離接地面に近接し、該隔離接地面が回路素子を取り付け
た上層或いは底層表面に近接することを特徴とする、請
求項２９に記載の多層回路モジュールの製造方法として
いる。請求項５４の発明は、前記多層回路モジュールの
製造方法において、回路素子が回路モジュールの上層と
底層表面に取り付けられ、且つ高周波従動素子整合領域
が複数の基板層と金属層の中間層を含むことを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方法
としている。請求項５５の発明は、前記多層回路モジュ
ールの製造方法において、基本従動素子整合領域が高周
波従動素子整合領域の両辺に形成されたことを特徴とす
る、請求項５４に記載の多層回路モジュールの製造方法
としている。請求項５６の発明は、前記多層回路モジュ
ールの製造方法において、上層と底層表面がいずれも内
部配線整合領域と隣り合い、高周波従動素子整合領域の
近隣の基本従動素子整合領域の後ろに位置することを特
徴とする、請求項５５に記載の多層回路モジュールの製
造方法としている。
セラミック基板と埋め込まれた従動素子を具えた高整合
多層回路モジュールにおいて、複数の整合領域に区画さ
れて少なくとも一つの内部配線整合領域と、少なくとも
一つの基本従動素子整合領域と、少なくとも一つの高周
波従動素子整合領域を含む、複数の基板層と金属層と、
この回路モジュールの上層と底層表面中の少なくとも一
層に取り付けられた、複数の回路素子と、を具え、該内
部配線整合領域が、少なくとも一つの配線層を含み、こ
の複数の回路素子間の回路配線とされ、該基本従動素子
整合領域が少なくとも一つの基本従動素子層を含み、且
つこの高周波従動素子整合領域が高周波従動素子を含む
ことを特徴とする、多層セラミック基板と埋め込まれた
従動素子を具えた高整合多層回路モジュールとしてい
る。請求項２の発明は、前記基本従動素子整合領域が少
なくとも一つのコンデンサ層を含むことを特徴とする、
請求項１に記載の多層セラミック基板と埋め込まれた従
動素子を具えた高整合多層回路モジュールとしている。
請求項３の発明は、前記基本従動素子整合領域が少なく
とも一つのコンデンサ層上に形成されたスタック式コン
デンサを含むことを特徴とする、請求項２に記載の多層
セラミック基板と埋め込まれた従動素子を具えた高整合
多層回路モジュールとしている。請求項４の発明は、前
記基本従動素子整合領域が少なくとも一つのコンデンサ
層上に形成されたプリント式コンデンサを含むことを特
徴とする、請求項２に記載の多層セラミック基板と埋め
込まれた従動素子を具えた高整合多層回路モジュールと
している。請求項５の発明は、前記基本従動素子整合領
域が少なくとも一つのコンデンサ層上に形成された少な
くとも一つの抵抗或いはインダクタを含むことを特徴と
する、請求項２に記載の多層セラミック基板と埋め込ま
れた従動素子を具えた高整合多層回路モジュールとして
いる。請求項６の発明は、前記基本従動素子整合領域が
少なくとも一つの抵抗層を含むことを特徴とする、請求
項１に記載の多層セラミック基板と埋め込まれた従動素
子を具えた高整合多層回路モジュールとしている。請求
項７の発明は、前記基本従動素子整合領域が少なくとも
一つの抵抗層上に形成された少なくとも一つのコンデン
サ或いはインダクタを含むことを特徴とする、請求項６
に記載の多層セラミック基板と埋め込まれた従動素子を
具えた高整合多層回路モジュールとしている。請求項８
の発明は、前記基本従動素子整合領域が少なくとも一つ
のインダクタ層を含むことを特徴とする、請求項１に記
載の多層セラミック基板と埋め込まれた従動素子を具え
た高整合多層回路モジュールとしている。請求項９の発
明は、前記基本従動素子整合領域が少なくとも一つのイ
ンダクタ層上に形成された螺旋線で形成されたインダク
タを含むことを特徴とする、請求項８に記載の多層セラ
ミック基板と埋め込まれた従動素子を具えた高整合多層
回路モジュールとしている。請求項１０の発明は、前記
基本従動素子整合領域が少なくとも一つのインダクタ層
上の伝送線で形成された高周波短絡伝送線或いは高周波
抵抗伝送線を含むことを特徴とする、請求項８に記載の
多層セラミック基板と埋め込まれた従動素子を具えた高
整合多層回路モジュールとしている。請求項１１の発明
は、前記基本従動素子整合領域が少なくとも一つのイン
ダクタ層上に形成された少なくとも一つのコンデンサ或
いは抵抗を含むことを特徴とする、請求項８に記載の多
層セラミック基板と埋め込まれた従動素子を具えた高整
合多層回路モジュールとしている。請求項１２の発明
は、前記高周波従動素子整合領域が高周波フィルタを含
むことを特徴とする、請求項１に記載の多層セラミック
基板と埋め込まれた従動素子を具えた高整合多層回路モ
ジュールとしている。請求項１３の発明は、前記高周波
従動素子整合領域が高周波カプラを含むことを特徴とす
る、請求項１に記載の多層セラミック基板と埋め込まれ
た従動素子を具えた高整合多層回路モジュールとしてい
る。請求項１４の発明は、前記高周波従動素子整合領域
が高周波平衡非平衡抵抗変換器を含むことを特徴とす
る、請求項１に記載の多層セラミック基板と埋め込まれ
た従動素子を具えた高整合多層回路モジュールとしてい
る。請求項１５の発明は、前記高周波従動素子整合領域
がアンテナを含むことを特徴とする、請求項１に記載の
多層セラミック基板と埋め込まれた従動素子を具えた高
整合多層回路モジュールとしている。請求項１６の発明
は、前記多層回路モジュールにおいて、複数の整合領域
中の各一つの領域が少なくとも一つの隔離接地面を具え
てその上に形成された素子を隔離することを特徴とす
る、請求項１に記載の多層セラミック基板と埋め込まれ
た従動素子を具えた高整合多層回路モジュールとしてい
る。請求項１７の発明は、前記配線層が少なくとも一つ
の隔離接地面を具えてその上の回路配線経路を隔離する
ことを特徴とする、請求項１に記載の多層セラミック基
板と埋め込まれた従動素子を具えた高整合多層回路モジ
ュールとしている。請求項１８の発明は、前記従動素子
層が少なくとも一つの隔離接地面を具えてその上に形成
される回路配線経路を隔離することを特徴とする、請求
項１に記載の多層セラミック基板と埋め込まれた従動素
子を具えた高整合多層回路モジュールとしている。請求
項１９の発明は、前記多層回路モジュールにおいて、異
なる整合領域内で或いは異なる層の素子が注入孔で連接
されたことを特徴とする、請求項１に記載の多層セラミ
ック基板と埋め込まれた従動素子を具えた高整合多層回
路モジュールとしている。請求項２０の発明は、前記多
層回路モジュールにおいて、複数の基板層がセラミック
基板を含むことを特徴とする、請求項１に記載の多層セ
ラミック基板と埋め込まれた従動素子を具えた高整合多
層回路モジュールとしている。請求項２１の発明は、前
記多層回路モジュールにおいて、内部配線整合領域が回
路素子を取り付けた上層或いは底層表面に近接して設け
られたことを特徴とする、請求項１に記載の多層セラミ
ック基板と埋め込まれた従動素子を具えた高整合多層回
路モジュールとしている。請求項２２の発明は、前記多
層回路モジュールにおいて、基本従動素子整合領域と内
部配線整合領域が隣り合い、該基本従動素子整合領域が
コンデンサ層を含み該内部配線整合領域と隣り合い且つ
コンデンサ層と隣り合うことを特徴とする、請求項１に
記載の多層セラミック基板と埋め込まれた従動素子を具
えた高整合多層回路モジュールとしている。請求項２３
の発明は、前記多層回路モジュールにおいて、基本従動
素子整合領域が該抵抗層の後ろにさらにインダクタ層を
含むことを特徴とする、請求項２２に記載の多層セラミ
ック基板と埋め込まれた従動素子を具えた高整合多層回
路モジュールとしている。請求項２４の発明は、前記多
層回路モジュールにおいて、回路素子が回路モジュール
の上層表面のみに取り付けられ、高周波従動素子整合領
域が抵抗層の後ろに形成され、且つインダクタ層が高周
波従動素子整合領域の後ろに形成されたことを特徴とす
る、請求項２２に記載の多層セラミック基板と埋め込ま
れた従動素子を具えた高整合多層回路モジュールとして
いる。請求項２５の発明は、前記多層回路モジュールに
おいて、内部配線整合領域が隔離接地面に近接し、該隔
離接地面が回路素子を取り付けた上層或いは底層表面に
近接することを特徴とする、請求項１に記載の多層セラ
ミック基板と埋め込まれた従動素子を具えた高整合多層
回路モジュールとしている。請求項２６の発明は、前記
多層回路モジュールにおいて、回路素子が回路モジュー
ルの上層と底層表面に取り付けられ、且つ高周波従動素
子整合領域が複数の基板層と金属層の中間層を含むこと
を特徴とする、請求項１に記載の多層セラミック基板と
埋め込まれた従動素子を具えた高整合多層回路モジュー
ルとしている。請求項２７の発明は、前記多層回路モジ
ュールにおいて、基本従動素子整合領域が高周波従動素
子整合領域の両辺に形成されたことを特徴とする、請求
項２６に記載の多層セラミック基板と埋め込まれた従動
素子を具えた高整合多層回路モジュールとしている。請
求項２８の発明は、前記多層回路モジュールにおいて、
上層と底層表面がいずれも内部配線整合領域と隣り合
い、高周波従動素子整合領域の近隣の基本従動素子整合
領域の後ろに位置することを特徴とする、請求項２７に
記載の多層セラミック基板と埋め込まれた従動素子を具
えた高整合多層回路モジュールとしている。請求項２９
の発明は、多層回路モジュールの製造方法において、以
下のステップ、即ち、 ａ．該回路モジュールを、少なくとも一つの内部配線整
合領域、少なくとも一つの基本従動素子整合領域及び少
なくとも一つの高周波従動素子整合領域を含む複数の整
合領域に分けるステップ、 ｂ．内部配線整合領域内に、少なくとも一つの配線層を
形成して複数の回路素子間の回路連接を行うステップ、 ｃ．基本従動素子整合領域内に、少なくとも一つの基本
従動素子層を形成するステップ、 ｄ．高周波従動素子整合領域内に、複数の高周波従動素
子を形成するステップ、 ｅ．回路モジュールの上層と底層表面の少なくとも一層
に複数の回路素子をあ取り付けるステップ、 を含むことを特徴とする、多層回路モジュールの製造方
法としている。請求項３０の発明は、前記基本従動素子
整合領域内に少なくとも一つのコンデンサ層を形成する
ことを特徴とする、請求項２９に記載の多層回路モジュ
ールの製造方法としている。請求項３１の発明は、前記
少なくとも一つのコンデンサ層上に一つのスタック式ス
タック式コンデンサを形成することを特徴とする、請求
項３０に記載の多層回路モジュールの製造方法としてい
る。請求項３２の発明は、前記少なくとも一つのコンデ
ンサ層上にプリント式コンデンサを形成することを特徴
とする、請求項３０に記載の多層回路モジュールの製造
方法としている。請求項３３の発明は、前記少なくとも
一つのコンデンサ層上に少なくとも一つの抵抗或いはイ
ンダクタを形成することを特徴とする、請求項３０に記
載の多層回路モジュールの製造方法としている。請求項
３４の発明は、前記基本従動素子整合領域に少なくとも
一つの抵抗層を形成することを特徴とする、請求項２９
に記載の多層回路モジュールの製造方法としている。請
求項３５の発明は、前記少なくとも一つの抵抗層上に少
なくとも一つのコンデンサ或いはインダクタを形成する
ことを特徴とする、請求項３４に記載の多層回路モジュ
ールの製造方法としている。請求項３６の発明は、前記
基本従動素子整合領域内に少なくとも一つのインダクタ
層を形成することを特徴とする、請求項２９に記載の多
層回路モジュールの製造方法としている。請求項３７の
発明は、前記少なくとも一つのインダクタ層上に螺旋線
で一つのインダクタを形成することを特徴とする、請求
項３６に記載の多層回路モジュールの製造方法としてい
る。請求項３８の発明は、前記少なくとも一つのインダ
クタ層上に伝送線で高周波短絡伝送線或いは高周波抵抗
伝送線を形成することを特徴とする、請求項３６に記載
の多層回路モジュールの製造方法としている。請求項３
９の発明は、前記少なくとも一つのインダクタ層上に一
つのコンデンサ或いは抵抗を形成することを特徴とす
る、請求項３６に記載の多層回路モジュールの製造方法
としている。請求項４０の発明は、前記高周波従動素子
整合領域に高周波フィルタを形成することを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方法
としている。請求項４１の発明は、前記高周波従動素子
整合領域内に高周波カプラを形成することを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方法
としている。請求項４２の発明は、前記高周波従動素子
整合領域内に高周波平衡非平衡抵抗変換器を形成するこ
とを特徴とする、請求項２９に記載の多層回路モジュー
ルの製造方法としている。請求項４３の発明は、前記高
周波従動素子整合領域内にアンテナを形成することを特
徴とする、請求項２９に記載の多層回路モジュールの製
造方法としている。請求項４４の発明は、前記複数の整
合領域中の各一つの領域が少なくとも一つの隔離接地面
を有してその上の素子を隔離することを特徴とする、請
求項２９に記載の多層回路モジュールの製造方法として
いる。請求項４５の発明は、前記配線層が少なくとも一
つの隔離接地面を具えてその上の回路配線経路を隔離す
ることを特徴とする、請求項２９に記載の多層回路モジ
ュールの製造方法としている。請求項４６の発明は、前
記従動素子層が少なくとも一つの隔離接地面を具えてそ
の上に形成された回路配線経路を隔離することを特徴と
する、請求項２９に記載の多層回路モジュールの製造方
法としている。請求項４７の発明は、前記多層回路モジ
ュールの製造方法において、異なる整合領域内で或いは
異なる層の素子が注入孔で連接されたことを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方法
としている。請求項４８の発明は、前記多層回路モジュ
ールの製造方法において、複数の基板層がセラミック基
板と複数の整合領域に区分された金属層を含むことを特
徴とする、請求項２９に記載の多層回路モジュールの製
造方法としている。請求項４９の発明は、前記多層回路
モジュールの製造方法において、内部配線整合領域が回
路素子を取り付けた上層或いは底層表面に近接して形成
されたことを特徴とする、請求項２９に記載の多層回路
モジュールの製造方法としている。請求項５０の発明
は、前記多層回路モジュールの製造方法において、基本
従動素子整合領域と内部配線整合領域が隣り合い、該基
本従動素子整合領域がコンデンサ層を含み該内部配線整
合領域と隣り合い且つコンデンサ層と隣り合うことを特
徴とする、請求項４９に記載の多層回路モジュールの製
造方法としている。請求項５１の発明は、前記多層回路
モジュールの製造方法において、基本従動素子整合領域
が該抵抗層の後ろにさらにインダクタ層を含むことを特
徴とする、請求項５０に記載の多層回路モジュールの製
造方法としている。請求項５２の発明は、前記多層回路
モジュールの製造方法において、回路素子が回路モジュ
ールの上層表面のみに取り付けられ、高周波従動素子整
合領域が抵抗層の後ろに形成され、且つインダクタ層が
高周波従動素子整合領域の後ろに形成されたたことを特
徴とする、請求項５０に記載の多層回路モジュールの製
造方法としている。請求項５３の発明は、前記多層回路
モジュールの製造方法において、内部配線整合領域が隔
離接地面に近接し、該隔離接地面が回路素子を取り付け
た上層或いは底層表面に近接することを特徴とする、請
求項２９に記載の多層回路モジュールの製造方法として
いる。請求項５４の発明は、前記多層回路モジュールの
製造方法において、回路素子が回路モジュールの上層と
底層表面に取り付けられ、且つ高周波従動素子整合領域
が複数の基板層と金属層の中間層を含むことを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方法
としている。請求項５５の発明は、前記多層回路モジュ
ールの製造方法において、基本従動素子整合領域が高周
波従動素子整合領域の両辺に形成されたことを特徴とす
る、請求項５４に記載の多層回路モジュールの製造方法
としている。請求項５６の発明は、前記多層回路モジュ
ールの製造方法において、上層と底層表面がいずれも内
部配線整合領域と隣り合い、高周波従動素子整合領域の
近隣の基本従動素子整合領域の後ろに位置することを特
徴とする、請求項５５に記載の多層回路モジュールの製
造方法としている。
【００１２】
【発明の実施の形態】本発明の多層回路モジュールは、
複数のセラミック基板を含む。主動集積回路素子は、こ
の回路モジュールの上層と底層表面の少なくとも一つの
表面に取り付けられる。本発明のセラミック基板は現在
ワイヤレス通信システムが使用する周波数幅上、十分高
い品質因子Ｑ−ｆａｃｔｏｒを有する。このような基板
の多周波数応答は相当に良好であり、これにより従動素
子が十分に、直接に多層基板中に埋め込まれ、これによ
り上層と底層の表面上の従動素子の使用数が減る。ゆえ
に大幅にこの多層回路モジュールの大きさを減少でき
る。
複数のセラミック基板を含む。主動集積回路素子は、こ
の回路モジュールの上層と底層表面の少なくとも一つの
表面に取り付けられる。本発明のセラミック基板は現在
ワイヤレス通信システムが使用する周波数幅上、十分高
い品質因子Ｑ−ｆａｃｔｏｒを有する。このような基板
の多周波数応答は相当に良好であり、これにより従動素
子が十分に、直接に多層基板中に埋め込まれ、これによ
り上層と底層の表面上の従動素子の使用数が減る。ゆえ
に大幅にこの多層回路モジュールの大きさを減少でき
る。
【００１３】回路モジュール内に使用される従動素子に
ついて、本発明内では、多層回路モジュールが複数の整
合領域（ｉｎｔｅｇｒａｔｉｏｎ ｒｅｇｉｏｎ）に分
けられる。この整合領域は、中間配線（ｉｎｔｅｒ−ｃ
ｏｎｎｅｃｔｉｏｎ）整合領域、基本従動素子（ｂａｓ
ｉｃ ｐａｓｓｉｖｅ ｄｅｖｉｃｅ）整合領域、及び
高周波従動素子（ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｐａ
ｓｓｉｖｅ ｄｅｖｉｃｅ）整合領域に分けられる。中
間配線整合領域の配線層（ｃｄｏｎｎｅｃｔｉｏｎ ｌ
ａｙｅｒｓ）はこの回路モジュールの表面上に設置され
た集積回路素子の間の配線を提供する。コンデンサ、抵
抗及びインダクタはそれぞれ基本従動素子整合領域内の
各層内に形成される。高周波従動素子、例えばフィル
タ、平衡非平衡抵抗変換器、カプラ及びアンテナは高周
波従動素子整合領域内に形成される。
ついて、本発明内では、多層回路モジュールが複数の整
合領域（ｉｎｔｅｇｒａｔｉｏｎ ｒｅｇｉｏｎ）に分
けられる。この整合領域は、中間配線（ｉｎｔｅｒ−ｃ
ｏｎｎｅｃｔｉｏｎ）整合領域、基本従動素子（ｂａｓ
ｉｃ ｐａｓｓｉｖｅ ｄｅｖｉｃｅ）整合領域、及び
高周波従動素子（ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｐａ
ｓｓｉｖｅ ｄｅｖｉｃｅ）整合領域に分けられる。中
間配線整合領域の配線層（ｃｄｏｎｎｅｃｔｉｏｎ ｌ
ａｙｅｒｓ）はこの回路モジュールの表面上に設置され
た集積回路素子の間の配線を提供する。コンデンサ、抵
抗及びインダクタはそれぞれ基本従動素子整合領域内の
各層内に形成される。高周波従動素子、例えばフィル
タ、平衡非平衡抵抗変換器、カプラ及びアンテナは高周
波従動素子整合領域内に形成される。
【００１４】表層上の集積回路素子と配線層の間は、注
入孔（ｆｉｌｌｅｄ ｖｉａ）を利用して信号連接が行
われる。配線層は上層或いは底層の表面に近接しこれに
より従動素子が数量の多い注入孔中で挿入しにくくなる
のを防止する。基本従動素子整合領域は配線層の傍らに
置かれる。基本従動素子整合領域はコンデンサ、抵抗、
インダクタを含む。集積回路素子は通常、大量のコンデ
ンサを必要とし、コンデンサ層は配線層に近接する。基
本従動素子整合領域の後は高周波従動素子整合領域とさ
れる。
入孔（ｆｉｌｌｅｄ ｖｉａ）を利用して信号連接が行
われる。配線層は上層或いは底層の表面に近接しこれに
より従動素子が数量の多い注入孔中で挿入しにくくなる
のを防止する。基本従動素子整合領域は配線層の傍らに
置かれる。基本従動素子整合領域はコンデンサ、抵抗、
インダクタを含む。集積回路素子は通常、大量のコンデ
ンサを必要とし、コンデンサ層は配線層に近接する。基
本従動素子整合領域の後は高周波従動素子整合領域とさ
れる。
【００１５】電磁の干渉を防止するため、接地面で表層
と配線層の間の有効な隔離を行う。コンデンサ層内の二
つの隔離接地面の間にあって、コンデンサとその他の整
合層が隔離される。接地注入孔もコンデンサを有効に隔
離し、相互間のカプリングによりコンデンサ特性の偏差
が形成されるのを防止する。高周波従動素子の入出力ピ
ンは比較的少ないが、主体回路の設計のため比較的大き
な連続空間を必要とする。高周波従動素子整合領域は注
意深く多層回路モジュールの中間層に配置されて各一つ
の従動素子の特性を保持し且つ接地面と接地注入孔によ
り隔離され、これにより相互間のカプリングにより形成
される特性の偏差を防止する。
と配線層の間の有効な隔離を行う。コンデンサ層内の二
つの隔離接地面の間にあって、コンデンサとその他の整
合層が隔離される。接地注入孔もコンデンサを有効に隔
離し、相互間のカプリングによりコンデンサ特性の偏差
が形成されるのを防止する。高周波従動素子の入出力ピ
ンは比較的少ないが、主体回路の設計のため比較的大き
な連続空間を必要とする。高周波従動素子整合領域は注
意深く多層回路モジュールの中間層に配置されて各一つ
の従動素子の特性を保持し且つ接地面と接地注入孔によ
り隔離され、これにより相互間のカプリングにより形成
される特性の偏差を防止する。
【００１６】本発明の一つの実施例において、主動集積
回路素子は多層回路モジュールの上層と底層の表面上に
置かれる。こうして、高周波従動素子が中間層の、基本
従動素子層の後と配線層の間に設計及び配置される。本
発明はモジュール化素子の標準入出力規格に符合するＢ
ＧＡ形態の接点を使用する。
回路素子は多層回路モジュールの上層と底層の表面上に
置かれる。こうして、高周波従動素子が中間層の、基本
従動素子層の後と配線層の間に設計及び配置される。本
発明はモジュール化素子の標準入出力規格に符合するＢ
ＧＡ形態の接点を使用する。
【００１７】本発明のもう一つの実施例において、主動
集積回路素子はただ多層回路モジュールの上層表面上に
置かれる。底層表面は入力と出力の接点を設計するため
に用いられ、隔離接地面の完成した接地が破壊される。
本実施例では、基本従動素子層が二つの部分に分けられ
る。コンデンサと抵抗層が高周波従動素子層の一辺に配
置され、インダクタ層がもう一辺に配置される。
集積回路素子はただ多層回路モジュールの上層表面上に
置かれる。底層表面は入力と出力の接点を設計するため
に用いられ、隔離接地面の完成した接地が破壊される。
本実施例では、基本従動素子層が二つの部分に分けられ
る。コンデンサと抵抗層が高周波従動素子層の一辺に配
置され、インダクタ層がもう一辺に配置される。
【００１８】
【実施例】図４は本発明のシステム化多層回路モジュー
ル整合設計方法の一つの実施例を示す。その回路モジュ
ールの構造は、低温共焼セラミック技術（Ｌｏｗ Ｔｅ
ｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉ
ｃ）で構築された多層セラミック基板（Ｍｕｌｔｉ−ｌ
ａｙｅｒ Ｃｅｒａｍｉｃ）を含む。このような多層の
構造は、実際の回路で使用する従動素子により、複数の
整合領域に分割される。
ル整合設計方法の一つの実施例を示す。その回路モジュ
ールの構造は、低温共焼セラミック技術（Ｌｏｗ Ｔｅ
ｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉ
ｃ）で構築された多層セラミック基板（Ｍｕｌｔｉ−ｌ
ａｙｅｒ Ｃｅｒａｍｉｃ）を含む。このような多層の
構造は、実際の回路で使用する従動素子により、複数の
整合領域に分割される。
【００１９】これらの整合領域は、内部配線整合領域、
基本従動素子整合領域、及び高周波従動素子整合領域を
含む、そのうち配線整合領域は配線層を含み、基本従動
素子整合領域はコンデンサ層、抵抗層及びインダクタ層
に細分される。高周波従動素子整合領域はフィルタ、カ
プラ、平衡非平衡抵抗変換器及びアンテナを含む高周波
従動素子を保留する。
基本従動素子整合領域、及び高周波従動素子整合領域を
含む、そのうち配線整合領域は配線層を含み、基本従動
素子整合領域はコンデンサ層、抵抗層及びインダクタ層
に細分される。高周波従動素子整合領域はフィルタ、カ
プラ、平衡非平衡抵抗変換器及びアンテナを含む高周波
従動素子を保留する。
【００２０】各層間の信号線の連接は、埋孔の方式によ
り実現され、並びに接地面を利用して相互に隔離されて
干渉の発生を防止する。主動素子及び埋め込めない素子
は上層或いは底層に置かれ、入出力はソルダバンプ接点
の方式で、モジュールの底部に置かれてモジュール素子
化の標準に符合させられる。
り実現され、並びに接地面を利用して相互に隔離されて
干渉の発生を防止する。主動素子及び埋め込めない素子
は上層或いは底層に置かれ、入出力はソルダバンプ接点
の方式で、モジュールの底部に置かれてモジュール素子
化の標準に符合させられる。
【００２１】図４に示されるように、多層回路モジュー
ルの構造は、複数のスタック式セラミック基板４０３を
含む。回路素子は多層回路モジュールの上層と底層表面
上に配置される。表層シールド金属４０１が上層表面上
の素子４０２を被覆する。上層表面に接近するのは、配
線層４０４を含む上半部配線整合領域である。複数の基
本従動素子層４０５で上半部基本従動素子整合領域が構
成されている。中間は、高周波従動素子層４０６を含む
高周波従動素子整合領域である。高周波従動素子整合領
域の下は複数の基本従動素子層４０７で形成された下半
部従動素子整合領域とされる。配線層４０８の形成する
下半部配線整合領域は下半部従動素子整合領域の下に置
かれる。回路素子４０９が底層表面に配置される。ＢＧ
Ａ形態の接点４１０が入出力接点とされる。基本の整合
領域区画と設計方式は以下のとおりである。
ルの構造は、複数のスタック式セラミック基板４０３を
含む。回路素子は多層回路モジュールの上層と底層表面
上に配置される。表層シールド金属４０１が上層表面上
の素子４０２を被覆する。上層表面に接近するのは、配
線層４０４を含む上半部配線整合領域である。複数の基
本従動素子層４０５で上半部基本従動素子整合領域が構
成されている。中間は、高周波従動素子層４０６を含む
高周波従動素子整合領域である。高周波従動素子整合領
域の下は複数の基本従動素子層４０７で形成された下半
部従動素子整合領域とされる。配線層４０８の形成する
下半部配線整合領域は下半部従動素子整合領域の下に置
かれる。回路素子４０９が底層表面に配置される。ＢＧ
Ａ形態の接点４１０が入出力接点とされる。基本の整合
領域区画と設計方式は以下のとおりである。
【００２２】１．上下の表層の設置：上下の表層素子を
整然と設置し、信号線の連接を考慮せず、こうして空間
の浪費を防止し、高周波信号線が直接素子の間を走るほ
か、その他のディジタル制御線及び直流電源供給線が注
入孔の方式を利用し、直接下層の配線層に打ち込まれる
ことにより実現し、配線層の層数は、回路の複雑度によ
り決定し、配線層を直接表層素子の下に配置する目的
は、回路整合時の困難度を減らすことにある。図５に示
されるように、上向きに表層素子と連接し、下向きに従
動素子整合層の素子と連接する。図５に示される例を参
照されたい。回路モジュールの上層表面に回路素子５０
１、５０２、外接従動素子５０３及び主動素子５０４が
配置されている。配線層は連接線５０５を含み素子を連
接する。注入孔５０６、５０７及び５０８は下向きに形
成されて基本従動素子整合領域内の従動素子を配線層に
連接する。隔離接地面５０９、５１０が素子の接地を提
供して電磁の干渉を防止する。これは図５中のａに示さ
れるようである。隔離接地面５１１と５１２が埋め込み
プリント式コンデンサ５１６と埋め込みスタック式コン
デンサ５１７を隔離し、これは図５のｂに示されるとお
りである。注入孔５１３、５１４及び５１５は上向きに
形成されて従動素子を配線層に連接する。連接線５２２
と注入孔５２３、５２４、５２５及び５２６は埋め込み
抵抗５２１を配線層に連接し、これは図５のｃに示され
るとおりである。隔離接地面５２７と５２８は埋め込み
抵抗５２１を隔離する。一般には、表層集積回路のピン
は相当に多く、さらにその他の表層周辺付属素子が大量
の注入孔で下層に導入されて配線され、これによりその
他の従動素子整合層が表層と配線層の間への設置に不適
合となり、その他の従動素子を設計する時にこれらの注
入孔の影響を受けて設計の困難度と複雑度が増加するの
を防止する。このほか、内部に整合する従動素子の設計
と実現に影響を与えないように、これらの入出力を底層
に連接するのに必要な信号線はモジュールの周辺に配置
されて直接底部の入出力接点に連接される。電磁干渉の
問題を防止するため、配線層或いは表層素子の後ろに設
置面を利用して内部整合領域を相互に隔離する。その方
法は図６のａに示されるようである。シールド金属６０
１が表層上に配置された表層素子６０２を被覆する。隔
離接地面６０４が内部配線整合領域６０３を隔離する。
この状況にあって、表層隔離の隔離接地面を不要とする
こともできる。図６のｂに示されるように、内部配線整
合領域６１３が表層に近接し且つ隔離接地面３０４で隔
離されている。素子６１２は表層上に配置され且つシー
ルド金属６１１で被覆されている。表層と内部配線整合
領域６１３の間には隔離接地面がない。ＲＦ回路隔離設
置面の位置は表層高周波オーム線幅により適当な位置に
決定されこれにより行程上の規則に符合する。
整然と設置し、信号線の連接を考慮せず、こうして空間
の浪費を防止し、高周波信号線が直接素子の間を走るほ
か、その他のディジタル制御線及び直流電源供給線が注
入孔の方式を利用し、直接下層の配線層に打ち込まれる
ことにより実現し、配線層の層数は、回路の複雑度によ
り決定し、配線層を直接表層素子の下に配置する目的
は、回路整合時の困難度を減らすことにある。図５に示
されるように、上向きに表層素子と連接し、下向きに従
動素子整合層の素子と連接する。図５に示される例を参
照されたい。回路モジュールの上層表面に回路素子５０
１、５０２、外接従動素子５０３及び主動素子５０４が
配置されている。配線層は連接線５０５を含み素子を連
接する。注入孔５０６、５０７及び５０８は下向きに形
成されて基本従動素子整合領域内の従動素子を配線層に
連接する。隔離接地面５０９、５１０が素子の接地を提
供して電磁の干渉を防止する。これは図５中のａに示さ
れるようである。隔離接地面５１１と５１２が埋め込み
プリント式コンデンサ５１６と埋め込みスタック式コン
デンサ５１７を隔離し、これは図５のｂに示されるとお
りである。注入孔５１３、５１４及び５１５は上向きに
形成されて従動素子を配線層に連接する。連接線５２２
と注入孔５２３、５２４、５２５及び５２６は埋め込み
抵抗５２１を配線層に連接し、これは図５のｃに示され
るとおりである。隔離接地面５２７と５２８は埋め込み
抵抗５２１を隔離する。一般には、表層集積回路のピン
は相当に多く、さらにその他の表層周辺付属素子が大量
の注入孔で下層に導入されて配線され、これによりその
他の従動素子整合層が表層と配線層の間への設置に不適
合となり、その他の従動素子を設計する時にこれらの注
入孔の影響を受けて設計の困難度と複雑度が増加するの
を防止する。このほか、内部に整合する従動素子の設計
と実現に影響を与えないように、これらの入出力を底層
に連接するのに必要な信号線はモジュールの周辺に配置
されて直接底部の入出力接点に連接される。電磁干渉の
問題を防止するため、配線層或いは表層素子の後ろに設
置面を利用して内部整合領域を相互に隔離する。その方
法は図６のａに示されるようである。シールド金属６０
１が表層上に配置された表層素子６０２を被覆する。隔
離接地面６０４が内部配線整合領域６０３を隔離する。
この状況にあって、表層隔離の隔離接地面を不要とする
こともできる。図６のｂに示されるように、内部配線整
合領域６１３が表層に近接し且つ隔離接地面３０４で隔
離されている。素子６１２は表層上に配置され且つシー
ルド金属６１１で被覆されている。表層と内部配線整合
領域６１３の間には隔離接地面がない。ＲＦ回路隔離設
置面の位置は表層高周波オーム線幅により適当な位置に
決定されこれにより行程上の規則に符合する。
【００２３】２．基本従動素子整合領域：基本従動素子
整合領域の整合素子はコンデンサ、インダクタ及び抵抗
で、それぞれ規格され各自の整合層により実現される。
これらの整合領域の前後の順序は各素子の使用数の多寡
及び配線状況により配列される。基本的にコンデンサは
回路中で使用される数量が最も多く、且つ大部分の配線
層の配線はいずれもそのなかに整合されたコンデンサを
有し、このため配線層の後にコンデンサ層を配置するの
は両者間の整合作業に非常に役立つ。工程に基づき、コ
ンデンサの製造方式は、１．スタック式、２．印刷式に
分けられる。これは図５のｂに示されるとおりである。
前者は比較的低い電容値のものの製造に適合し、比較的
正確であるが、使用層数は比較的多い。後者は比較的高
い電容値のものの製造に適合し、使用する層数は比較的
少ないが、誤差が比較的大きく、成熟工程からみると、
誤差は２０％以内に制御されうる。スタック式コンデン
サはモジュール厚さを考慮し、過多層数を使用して設計
することはできない。使用する層数は少なく、同じ電容
値に関しては占有する面積は比較的大きく、これと縮小
化の本発明の意図とは違反し、このためこの方式で実現
する最大電容値は、現在一般に、セラミック材料中に三
層の金属層を使用して１０ｐｆ以下の電容を設計するの
が大きさ上、比較的適合する。このほか、上下のその他
の整合層を相互に隔離するため、このコンデンサ層は上
下二つの隔離接地面中に被包される。これは図５ｂに示
されるとおりである。接地拡散電容の影響により、コン
デンサ層は比較的接地コンデンサの実現に適合する。基
本的に、現在ある回路構造中、接地コンデンサの占有す
る比率は比較的高く、このため設計の困難度を高めるこ
となく、接地される各コンデンサ間に接地注入孔を利用
して有効に相互間のカプリング効果を防止して特性への
影響を防止することができる。抵抗の使用数はコンデン
サの次であり、このためコンデンサ整合領域の後に配置
される必要があり、製造方式は、基板上の二つの電極間
に損耗性材質を印刷することにより、抵抗の特性を発生
し、これは図５のｃに示されるようである。最後にイン
ダクタ整合層を配置し、インダクタの使用量は最少であ
るため、ここに配置する。製造方式は伝送線の方式でそ
れが定義する各層中の巻き線にあって、必要な等価イン
ダクタに符合させ、例えば図７の巻き線７０２に示され
るようである。インダクタ層は二つの隔離接地面７０
３、７０４を有して隔離される。この整合層中にインダ
クタのほかの他の必要な伝送線回路、例えば高周波隔離
回路或いは高周波短絡回路、例えば、インダクタ層の伝
送線７０１も設計される。インダクタの大きさは巻き線
の長さを決定し、周波数の高さもまた高周波隔離回路或
いは高周波短絡回路の長さを設計する重要な根拠とな
り、これらの二つの因子が巻き線の必要な層数を決定す
る。インダクタ層の層数は注意深く制御され、モジュー
ルの大きさと厚さと相互に組み合わされ、これにより最
良の整合効果を達成する。各巻き線モジュールもまた接
地注入孔を利用して有効に隔離される。このほか、仮に
回路中で使用するインダクタ数量が少なく、且つインダ
クタが比較的低ければ、表面回路空間の許容下で、直接
微配線を利用してそのなかに設計され、インダクタ層の
使用を節約する。
整合領域の整合素子はコンデンサ、インダクタ及び抵抗
で、それぞれ規格され各自の整合層により実現される。
これらの整合領域の前後の順序は各素子の使用数の多寡
及び配線状況により配列される。基本的にコンデンサは
回路中で使用される数量が最も多く、且つ大部分の配線
層の配線はいずれもそのなかに整合されたコンデンサを
有し、このため配線層の後にコンデンサ層を配置するの
は両者間の整合作業に非常に役立つ。工程に基づき、コ
ンデンサの製造方式は、１．スタック式、２．印刷式に
分けられる。これは図５のｂに示されるとおりである。
前者は比較的低い電容値のものの製造に適合し、比較的
正確であるが、使用層数は比較的多い。後者は比較的高
い電容値のものの製造に適合し、使用する層数は比較的
少ないが、誤差が比較的大きく、成熟工程からみると、
誤差は２０％以内に制御されうる。スタック式コンデン
サはモジュール厚さを考慮し、過多層数を使用して設計
することはできない。使用する層数は少なく、同じ電容
値に関しては占有する面積は比較的大きく、これと縮小
化の本発明の意図とは違反し、このためこの方式で実現
する最大電容値は、現在一般に、セラミック材料中に三
層の金属層を使用して１０ｐｆ以下の電容を設計するの
が大きさ上、比較的適合する。このほか、上下のその他
の整合層を相互に隔離するため、このコンデンサ層は上
下二つの隔離接地面中に被包される。これは図５ｂに示
されるとおりである。接地拡散電容の影響により、コン
デンサ層は比較的接地コンデンサの実現に適合する。基
本的に、現在ある回路構造中、接地コンデンサの占有す
る比率は比較的高く、このため設計の困難度を高めるこ
となく、接地される各コンデンサ間に接地注入孔を利用
して有効に相互間のカプリング効果を防止して特性への
影響を防止することができる。抵抗の使用数はコンデン
サの次であり、このためコンデンサ整合領域の後に配置
される必要があり、製造方式は、基板上の二つの電極間
に損耗性材質を印刷することにより、抵抗の特性を発生
し、これは図５のｃに示されるようである。最後にイン
ダクタ整合層を配置し、インダクタの使用量は最少であ
るため、ここに配置する。製造方式は伝送線の方式でそ
れが定義する各層中の巻き線にあって、必要な等価イン
ダクタに符合させ、例えば図７の巻き線７０２に示され
るようである。インダクタ層は二つの隔離接地面７０
３、７０４を有して隔離される。この整合層中にインダ
クタのほかの他の必要な伝送線回路、例えば高周波隔離
回路或いは高周波短絡回路、例えば、インダクタ層の伝
送線７０１も設計される。インダクタの大きさは巻き線
の長さを決定し、周波数の高さもまた高周波隔離回路或
いは高周波短絡回路の長さを設計する重要な根拠とな
り、これらの二つの因子が巻き線の必要な層数を決定す
る。インダクタ層の層数は注意深く制御され、モジュー
ルの大きさと厚さと相互に組み合わされ、これにより最
良の整合効果を達成する。各巻き線モジュールもまた接
地注入孔を利用して有効に隔離される。このほか、仮に
回路中で使用するインダクタ数量が少なく、且つインダ
クタが比較的低ければ、表面回路空間の許容下で、直接
微配線を利用してそのなかに設計され、インダクタ層の
使用を節約する。
【００２４】３．高周波従動素子整合領域：高周波従動
素子は、フィルタ、カプラ、平衡非平衡抵抗変換器及び
アンテナを含む。これらの素子は回路中の入出力ピンが
最少であるが、却って比較的大きな連続空間を主体回路
の設計のために必要とする。このため最も適合する配置
は全体構造中の中間層への配置である。各素子の設計
は、各層を全て使用するわけではなく、各素子の設計時
に使用する空間は接地面及び接地注入孔により隔離さ
れ、これにより相互間のカプリングによる特性の偏差の
形成を防止する。素子の設計方式は基本理論のほか、モ
ジュール全体の大きさ及び整合層の層数により適当に区
画する必要がある。各素子間は素子の特性を保持する前
提下で対応する配置位置を子細に考慮する必要があり、
これにより最良の空間使用率と最少の干渉効果を達成で
きる。各整合層の内部素子の対応位置は絶対的なもので
はない。各設計者が異なる回路システムにより、最も適
合する配置を行う。二面素子構造のモジュールについて
は、実現の方式は、上述の結果を利用し、高周波従動素
子整合層を中心とし、上下それぞれに独立した配線整合
層、基本従動素子整合層を設けて、上層と底層の素子を
相互に整合させ、基本従動素子整合層中のコンデンサ整
合層は配線層と必ず隣り合うようにし、抵抗整合層及び
インダクタ整合層の順序は回路により弾性変化させる。
本発明に基づき、基本従動素子整合領域内のコンデンサ
層は配線層と隣り合う。抵抗層及びインダクタ層の順序
は、特定の回路の要求により弾性変化させる。注意すべ
きは、上述の三つの主要な整合層の配置の位置は不変
で、そうでなければ、整合の困難度と複雑度が増加しう
る。本発明のもう一つの実施例中にあって、回路モジュ
ールは表層に回路素子が配置され底層表面が入出力接点
の設計に用いられる。片面構造のモジュールでは、底部
に入出力接点を設計する必要があるため、もともと完全
な隔離接地面を破壊しうる。ゆえに高周波従動素子層は
ここに設置不能であり、上下の隔離接地面が完全な位置
に配置する必要がある。このため基本従動素子層を二つ
の部分に分け、コンデンサ整合層と抵抗整合層の位置を
保持し不変とし、インダクタ整合層を高周波従動素子層
の後に移動させ（図８参照）、上述の要求に符合させ
る。図８に示される多層回路モジュール構造は、複数の
スタック式セラミック基板８０３を含む。回路素子は多
層回路モジュールの上層表面上に配置される。表層シー
ルド金属８０１が上層表面上に配置された素子８０２を
被覆する。上層表面近くは配線層８０４を含む内部配線
整合領域とされる。上半部基本従動素子整合領域８０５
はコンデンサ層と抵抗層を含む。高周波従動素子整合領
域８０６はコンデンサ層と抵抗層の下に配置され、その
下はインダクタ層を含む下半部基本従動素子整合領域８
０７とされる。底層表面に設けられたＢＧＡ形態の接点
８０８は入出力接点用とされる。底層表面に接地面８０
９が形成される。図９は現在この技術を利用して開発さ
れた素子化微小型ブルートゥースワイヤレス通信モジュ
ールの各層整合の状況である。このモジュールは両面素
子構造とされ、並びに１６層の基板により回路を整合さ
せている。上層と底層ＩＣはフリップチップパッケージ
技術を利用し、集積回路が直接セラミック基板上に接合
されて、伝統的なＩＣパッケージの空間を節約してい
る。図９に示されるように、上層表面素子領域９０１は
フリップチップ技術を利用して取り付けられたＲＦ集積
回路素子９０５、スイッチングダイオード素子９０６、
石英結晶振動器９０７及びトランジスタ９０８を含む。
内部に１５層の金属層を含む。前二つの金属層９０２は
配線層とされて、信号配線経路と直流電源供給線とされ
る。上層表面上の素子と配線層の下の従動素子は注入孔
で連接される。第３金属層９０３は隔離接地面とされ
る。第４、第５金属層９０４は高周波隔離整合或いは回
路短絡に用いられる。第６金属層はもう一つの隔離接地
面とされる。これは図１０に示されるとおりである。第
７から第１１金属層と対応セラミック基板９１１は高周
波従動素子整合層とされ、二つの埋め込み平衡非平衡抵
抗変換器９１３と９１５、埋め込み高周波フィルタ９１
４及び埋め込みアンテナ９１２を含む。第６と第１２層
はそれぞれ二つの隔離接地面９１６と９１７とされる。
各一つの素子が注入孔で接地面に連接されて隔離が行わ
れる。図１１中の第１３と第１４層は基本周波数信号配
線とされる。第１５層は基本周波数回路接地と一部の直
流電源供給線とされる。連接線と基本周波数集積回路素
子９２４及びフラッシュメモリモジュール９２５がフリ
ップチップ技術を利用して取り付けられるほか、ＢＧＡ
形態の入出力接点９２６が底層表面９２３に形成され且
つ回路モジュールの周辺を囲み回路モジュールを標準の
モジュール化素子として使用可能とする。
素子は、フィルタ、カプラ、平衡非平衡抵抗変換器及び
アンテナを含む。これらの素子は回路中の入出力ピンが
最少であるが、却って比較的大きな連続空間を主体回路
の設計のために必要とする。このため最も適合する配置
は全体構造中の中間層への配置である。各素子の設計
は、各層を全て使用するわけではなく、各素子の設計時
に使用する空間は接地面及び接地注入孔により隔離さ
れ、これにより相互間のカプリングによる特性の偏差の
形成を防止する。素子の設計方式は基本理論のほか、モ
ジュール全体の大きさ及び整合層の層数により適当に区
画する必要がある。各素子間は素子の特性を保持する前
提下で対応する配置位置を子細に考慮する必要があり、
これにより最良の空間使用率と最少の干渉効果を達成で
きる。各整合層の内部素子の対応位置は絶対的なもので
はない。各設計者が異なる回路システムにより、最も適
合する配置を行う。二面素子構造のモジュールについて
は、実現の方式は、上述の結果を利用し、高周波従動素
子整合層を中心とし、上下それぞれに独立した配線整合
層、基本従動素子整合層を設けて、上層と底層の素子を
相互に整合させ、基本従動素子整合層中のコンデンサ整
合層は配線層と必ず隣り合うようにし、抵抗整合層及び
インダクタ整合層の順序は回路により弾性変化させる。
本発明に基づき、基本従動素子整合領域内のコンデンサ
層は配線層と隣り合う。抵抗層及びインダクタ層の順序
は、特定の回路の要求により弾性変化させる。注意すべ
きは、上述の三つの主要な整合層の配置の位置は不変
で、そうでなければ、整合の困難度と複雑度が増加しう
る。本発明のもう一つの実施例中にあって、回路モジュ
ールは表層に回路素子が配置され底層表面が入出力接点
の設計に用いられる。片面構造のモジュールでは、底部
に入出力接点を設計する必要があるため、もともと完全
な隔離接地面を破壊しうる。ゆえに高周波従動素子層は
ここに設置不能であり、上下の隔離接地面が完全な位置
に配置する必要がある。このため基本従動素子層を二つ
の部分に分け、コンデンサ整合層と抵抗整合層の位置を
保持し不変とし、インダクタ整合層を高周波従動素子層
の後に移動させ（図８参照）、上述の要求に符合させ
る。図８に示される多層回路モジュール構造は、複数の
スタック式セラミック基板８０３を含む。回路素子は多
層回路モジュールの上層表面上に配置される。表層シー
ルド金属８０１が上層表面上に配置された素子８０２を
被覆する。上層表面近くは配線層８０４を含む内部配線
整合領域とされる。上半部基本従動素子整合領域８０５
はコンデンサ層と抵抗層を含む。高周波従動素子整合領
域８０６はコンデンサ層と抵抗層の下に配置され、その
下はインダクタ層を含む下半部基本従動素子整合領域８
０７とされる。底層表面に設けられたＢＧＡ形態の接点
８０８は入出力接点用とされる。底層表面に接地面８０
９が形成される。図９は現在この技術を利用して開発さ
れた素子化微小型ブルートゥースワイヤレス通信モジュ
ールの各層整合の状況である。このモジュールは両面素
子構造とされ、並びに１６層の基板により回路を整合さ
せている。上層と底層ＩＣはフリップチップパッケージ
技術を利用し、集積回路が直接セラミック基板上に接合
されて、伝統的なＩＣパッケージの空間を節約してい
る。図９に示されるように、上層表面素子領域９０１は
フリップチップ技術を利用して取り付けられたＲＦ集積
回路素子９０５、スイッチングダイオード素子９０６、
石英結晶振動器９０７及びトランジスタ９０８を含む。
内部に１５層の金属層を含む。前二つの金属層９０２は
配線層とされて、信号配線経路と直流電源供給線とされ
る。上層表面上の素子と配線層の下の従動素子は注入孔
で連接される。第３金属層９０３は隔離接地面とされ
る。第４、第５金属層９０４は高周波隔離整合或いは回
路短絡に用いられる。第６金属層はもう一つの隔離接地
面とされる。これは図１０に示されるとおりである。第
７から第１１金属層と対応セラミック基板９１１は高周
波従動素子整合層とされ、二つの埋め込み平衡非平衡抵
抗変換器９１３と９１５、埋め込み高周波フィルタ９１
４及び埋め込みアンテナ９１２を含む。第６と第１２層
はそれぞれ二つの隔離接地面９１６と９１７とされる。
各一つの素子が注入孔で接地面に連接されて隔離が行わ
れる。図１１中の第１３と第１４層は基本周波数信号配
線とされる。第１５層は基本周波数回路接地と一部の直
流電源供給線とされる。連接線と基本周波数集積回路素
子９２４及びフラッシュメモリモジュール９２５がフリ
ップチップ技術を利用して取り付けられるほか、ＢＧＡ
形態の入出力接点９２６が底層表面９２３に形成され且
つ回路モジュールの周辺を囲み回路モジュールを標準の
モジュール化素子として使用可能とする。
【００２５】
【発明の効果】以上に記載したシステム化多層回路モジ
ュールの整合設計方法は、ワイヤレス通信システム中の
ＩＣ主動素子と周辺に必要な従動素子を多層回路構造中
に整合し、微小化高整合特性を有するワイヤレス通信シ
ステムを形成する。現在の通信システム回路中で、ここ
で提出される技術を利用して設計される小型素子化した
個別サブモジュールを形成し、その後、外部の複雑な周
辺回路を加えることなく、相互に整合させて、全体の微
小化システムの設計を完成できる。
ュールの整合設計方法は、ワイヤレス通信システム中の
ＩＣ主動素子と周辺に必要な従動素子を多層回路構造中
に整合し、微小化高整合特性を有するワイヤレス通信シ
ステムを形成する。現在の通信システム回路中で、ここ
で提出される技術を利用して設計される小型素子化した
個別サブモジュールを形成し、その後、外部の複雑な周
辺回路を加えることなく、相互に整合させて、全体の微
小化システムの設計を完成できる。
【００２６】簡単な通信システムに関しては、この技術
を利用して微小な空間中にあって全ての主要な回路を整
合させ、並びにその設計した標準の素子入出力接点を利
用し、直接応用必要な製品中に整合させ使用でき、製品
の付加機能を高め、これにより研究開発コストと時間を
減らすことができ、現在の軽薄短小機能の通信製品の開
発に対して相当高い応用価値を有する。
を利用して微小な空間中にあって全ての主要な回路を整
合させ、並びにその設計した標準の素子入出力接点を利
用し、直接応用必要な製品中に整合させ使用でき、製品
の付加機能を高め、これにより研究開発コストと時間を
減らすことができ、現在の軽薄短小機能の通信製品の開
発に対して相当高い応用価値を有する。
【００２７】本発明によると、多層回路モジュールは複
数のセラミック基板を含む。主動集積回路素子はこの回
路モジュールの上層と底層表面の少なくとも一層の表面
に取り付けられる。本発明のセラミック基板は現在の無
線通信製品の使用する周波数幅上、十分高い品質因子を
有する。従動素子は直接多層基板中に埋め込まれて製造
され、上層と底層の表面上の従動素子の使用数を減少す
る。ゆえに、大幅にこの多層回路モジュールの大きさを
縮小する。
数のセラミック基板を含む。主動集積回路素子はこの回
路モジュールの上層と底層表面の少なくとも一層の表面
に取り付けられる。本発明のセラミック基板は現在の無
線通信製品の使用する周波数幅上、十分高い品質因子を
有する。従動素子は直接多層基板中に埋め込まれて製造
され、上層と底層の表面上の従動素子の使用数を減少す
る。ゆえに、大幅にこの多層回路モジュールの大きさを
縮小する。
【００２８】本発明の設計方法を利用し、各整合領域の
使用方式を定義した後、許容層数範囲内にあって関係す
る従動素子を設計し、各層間で注入孔を利用して信号連
接し、並びに隔離接地面を用いて素子を有効に隔離す
る。このほか、セラミック基板が良好な熱膨張計数を有
し、これにより非常にその他の非パッケージの集積回路
組成との整合に適合する。
使用方式を定義した後、許容層数範囲内にあって関係す
る従動素子を設計し、各層間で注入孔を利用して信号連
接し、並びに隔離接地面を用いて素子を有効に隔離す
る。このほか、セラミック基板が良好な熱膨張計数を有
し、これにより非常にその他の非パッケージの集積回路
組成との整合に適合する。
【００２９】以上に記載した本発明の最良の実施例に関
し、基本従動素子整合領域は、個別のコンデンサ層、抵
抗層及びインダクタ層を含む。しかし、もし該回路モジ
ュールに多過ぎる基本従動素子を使用する必要がなけれ
ば、異なる種類の従動素子も同一層中に配置して層数と
回路モジュールの大きさを減少できる。例えば、コンデ
ンサ層中に抵抗或いはインダクタを挿入できる。抵抗層
中にコンデンサとインダクタを挿入することもでき、ま
た、インダクタ層に抵抗或いはコンデンサを挿入でき
る。同様に、基本従動素子整合領域中の基本従動素子層
の順序も改変して回路モジュールの要求に合うものとす
ることができる。このような状況で、その形成する効果
は折衷可能である。
し、基本従動素子整合領域は、個別のコンデンサ層、抵
抗層及びインダクタ層を含む。しかし、もし該回路モジ
ュールに多過ぎる基本従動素子を使用する必要がなけれ
ば、異なる種類の従動素子も同一層中に配置して層数と
回路モジュールの大きさを減少できる。例えば、コンデ
ンサ層中に抵抗或いはインダクタを挿入できる。抵抗層
中にコンデンサとインダクタを挿入することもでき、ま
た、インダクタ層に抵抗或いはコンデンサを挿入でき
る。同様に、基本従動素子整合領域中の基本従動素子層
の順序も改変して回路モジュールの要求に合うものとす
ることができる。このような状況で、その形成する効果
は折衷可能である。
【００３０】以上に述べたことは、本発明の好ましい実
施例であり、本発明の実施の範囲を限定するものではな
い。即ち、本発明の請求範囲内で行われる均等の変化と
修飾は、いずれも本発明の請求範囲内に属するものとす
る。
施例であり、本発明の実施の範囲を限定するものではな
い。即ち、本発明の請求範囲内で行われる均等の変化と
修飾は、いずれも本発明の請求範囲内に属するものとす
る。
【図１】現在のワイヤレス通信システムの基本回路構造
図である。
図である。
【図２】伝統的な技術で整合化したワイヤレス通信シス
テムの多層回路構造である。
テムの多層回路構造である。
【図３】伝統的な技術で整合化した多層回路モジュール
の断面図であり、その主動と従動素子がこの多層回路モ
ジュールの上層と底層に放置されている。
の断面図であり、その主動と従動素子がこの多層回路モ
ジュールの上層と底層に放置されている。
【図４】本発明のシステム化した多層回路モジュール整
合設計方法の一つの実施例の断面図であり、その主動素
子が多層回路モジュールの上層と底層の表面に配置され
ている。
合設計方法の一つの実施例の断面図であり、その主動素
子が多層回路モジュールの上層と底層の表面に配置され
ている。
【図５】本発明の上層表面に配置された素子、内部配線
整合領域、基本従動素子整合領域と隔離接地面の間の連
接の説明図である。
整合領域、基本従動素子整合領域と隔離接地面の間の連
接の説明図である。
【図６】本発明の多層回路モジュールの上層表面の素子
の配線層と内部配線整合領域内の隔離接地面の説明図で
ある。
の配線層と内部配線整合領域内の隔離接地面の説明図で
ある。
【図７】本発明の螺旋線で形成されたインダクタのイン
ダクタ整合層と伝送線で形成された高周波短絡回路と高
周波隔離回路の説明図である。
ダクタ整合層と伝送線で形成された高周波短絡回路と高
周波隔離回路の説明図である。
【図８】本発明の多層回路モジュールのもう一つの実施
例の断面図であり、その回路素子はただ多層回路モジュ
ールの一層の表面に配置されている。
例の断面図であり、その回路素子はただ多層回路モジュ
ールの一層の表面に配置されている。
【図９】本発明に基づき設計及び整合化された多層ブル
ートゥース通信モジュールの説明図である。
ートゥース通信モジュールの説明図である。
【図１０】本発明に基づき設計及び整合化された多層ブ
ルートゥース通信モジュールの説明図である。
ルートゥース通信モジュールの説明図である。
【図１１】本発明に基づき設計及び整合化された多層ブ
ルートゥース通信モジュールの説明図である。
ルートゥース通信モジュールの説明図である。
１０１ ＲＦ前端回路 １０２ 変調と復調モジュール １０３ ベースバンド制御回路 １０４ フラッシュメモリモジュール １０５ 平衡非平衡抵抗変換器 １０６ スイッチングダイオード １０７ パワー増幅器 １０８ 高周波フィルタ １０９ アンテナ ２０１ アンテナ ２０２ フィルタ ２０３ 平衡非平衡抵抗変換器 ２０４ 高周波数スイッチ ２０５ トランジスタ ２０６ フラッシュメモリモジュール ２０７ 周辺従動素子 ２０８ 基本周波数集積回路素子 ２０９ ＲＦ集積回路素子 ３０１ アンテナ ３０２ 上整合層 ３０３ 内部配線層 ３０４ 隔離接地面 ３０５ 底整合層 ３０６ 上層集積回路 ３０７ 上層従動素子 ３０８ 上層主動素子 ３０９ 底層従動素子 ３１０ 底層集積回路 ３１１ 底層従動素子 ３１２ 底層主動素子 ４０１ 表層シールド金属 ４０２ 素子 ４０３ スタック式セラミック基板 ４０４ 配線層 ４０５ 基本従動素子層 ４０６ 高周波従動素子層 ４０７ 基本従動素子層 ４０８ 配線層 ４０９ 素子 ４１０ ＢＧＡ形態の接点 ５０１〜５０２ 集積回路素子 ５０３ 従動素子 ５０４ 主動素子 ５０５ 連接線 ５０６〜５０８ 注入孔 ５０９〜５１２ 隔離接地面 ５１３〜５１５ 注入孔 ５１６ 埋め込みプリント式コンデンサ ５１７ 埋め込みスタック式コンデンサ ５２１ 埋め込み抵抗 ５２２ 連接線 ５２３〜５２６ 注入孔 ５２７〜５２８ 隔離接地面 ６０１、６１１ シールド金属 ６０２、６１２ 素子 ６０３、６１３ 内部配線整合領域 ６０４、６１４ 隔離接地面 ７０１ 伝送線 ７０２ 巻き線 ７０３、７０４ 隔離接地面 ８０１ シールド金属 ８０２ 素子 ８０３ スタック式セラミック基板 ８０４ 配線層 ８０５ 上半部基本従動素子整合領域 ８０６ 高周波従動素子整合領域 ８０７ 下半部基本従動素子整合領域 ８０８ ＢＧＡ形態の接点 ８０９ 接地面 ９０１ 上層表面素子領域 ９０２〜９０４ 金属層 ９０５ ＲＦ集積回路素子 ９０７ 石英結晶振動器 ９０８ トランジスタ ９１１ セラミック基板 ９１２ 埋め込みアンテ
ナ ９１３、９１５ 埋め込み平衡非平衡抵抗変換器 ９１４ 埋め込み高周波フィル ９１６、９１７ 隔離接地面 ９２１ 基本周波数信号配線層 ９２２ 基本周波数回路接地と直流電源線層 ９２３ 底層表面 ９２４ 基本周波数集積回
路素子 ９２５ フラッシュメモリモジュール ９２６ ＢＧ
Ａ形態接点
ナ ９１３、９１５ 埋め込み平衡非平衡抵抗変換器 ９１４ 埋め込み高周波フィル ９１６、９１７ 隔離接地面 ９２１ 基本周波数信号配線層 ９２２ 基本周波数回路接地と直流電源線層 ９２３ 底層表面 ９２４ 基本周波数集積回
路素子 ９２５ フラッシュメモリモジュール ９２６ ＢＧ
Ａ形態接点
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/16 Ｈ０５Ｋ 1/16 Ｄ Ｈ０１Ｌ 23/12 Ｂ Ｎ (72)発明者 王 錦茘 台湾新竹市光復路一段531巷72−２號６樓 (72)発明者 陳 建宏 台湾台北縣樹林市信義街73號 (72)発明者 湯 敬文 台湾南投縣南投市光明里四路109號 Ｆターム(参考） 4E351 AA07 BB01 BB03 BB05 BB15 BB22 BB26 BB29 BB42 CC12 GG06 5E338 AA03 AA18 BB75 CC01 CC06 CD23 EE13 5E346 AA12 AA13 AA14 AA15 AA38 BB02 BB03 BB04 BB07 BB20 CC17 CC31 DD02 DD07 DD09 DD45 EE24 FF45 GG03 GG40 HH01 HH22
Claims (56)
- 【請求項１】 多層セラミック基板と埋め込まれた従動
素子を具えた高整合多層回路モジュールにおいて、 複数の整合領域に区画されて少なくとも一つの内部配線
整合領域と、少なくとも一つの基本従動素子整合領域
と、少なくとも一つの高周波従動素子整合領域を含む、
複数の基板層と金属層と、 この回路モジュールの上層と底層表面中の少なくとも一
層に取り付けられた、複数の回路素子と、 を具え、該内部配線整合領域が、少なくとも一つの配線
層を含み、この複数の回路素子間の回路配線とされ、該
基本従動素子整合領域が少なくとも一つの基本従動素子
層を含み、且つこの高周波従動素子整合領域が高周波従
動素子を含むことを特徴とする、多層セラミック基板と
埋め込まれた従動素子を具えた高整合多層回路モジュー
ル。 - 【請求項２】 前記基本従動素子整合領域が少なくとも
一つのコンデンサ層を含むことを特徴とする、請求項１
に記載の多層セラミック基板と埋め込まれた従動素子を
具えた高整合多層回路モジュール。 - 【請求項３】 前記基本従動素子整合領域が少なくとも
一つのコンデンサ層上に形成されたスタック式コンデン
サを含むことを特徴とする、請求項２に記載の多層セラ
ミック基板と埋め込まれた従動素子を具えた高整合多層
回路モジュール。 - 【請求項４】 前記基本従動素子整合領域が少なくとも
一つのコンデンサ層上に形成されたプリント式コンデン
サを含むことを特徴とする、請求項２に記載の多層セラ
ミック基板と埋め込まれた従動素子を具えた高整合多層
回路モジュール。 - 【請求項５】 前記基本従動素子整合領域が少なくとも
一つのコンデンサ層上に形成された少なくとも一つの抵
抗或いはインダクタを含むことを特徴とする、請求項２
に記載の多層セラミック基板と埋め込まれた従動素子を
具えた高整合多層回路モジュール。 - 【請求項６】 前記基本従動素子整合領域が少なくとも
一つの抵抗層を含むことを特徴とする、請求項１に記載
の多層セラミック基板と埋め込まれた従動素子を具えた
高整合多層回路モジュール。 - 【請求項７】 前記基本従動素子整合領域が少なくとも
一つの抵抗層上に形成された少なくとも一つのコンデン
サ或いはインダクタを含むことを特徴とする、請求項６
に記載の多層セラミック基板と埋め込まれた従動素子を
具えた高整合多層回路モジュール。 - 【請求項８】 前記基本従動素子整合領域が少なくとも
一つのインダクタ層を含むことを特徴とする、請求項１
に記載の多層セラミック基板と埋め込まれた従動素子を
具えた高整合多層回路モジュール。 - 【請求項９】 前記基本従動素子整合領域が少なくとも
一つのインダクタ層上に形成された螺旋線で形成された
インダクタを含むことを特徴とする、請求項８に記載の
多層セラミック基板と埋め込まれた従動素子を具えた高
整合多層回路モジュール。 - 【請求項１０】 前記基本従動素子整合領域が少なくと
も一つのインダクタ層上の伝送線で形成された高周波短
絡伝送線或いは高周波抵抗伝送線を含むことを特徴とす
る、請求項８に記載の多層セラミック基板と埋め込まれ
た従動素子を具えた高整合多層回路モジュール。 - 【請求項１１】 前記基本従動素子整合領域が少なくと
も一つのインダクタ層上に形成された少なくとも一つの
コンデンサ或いは抵抗を含むことを特徴とする、請求項
８に記載の多層セラミック基板と埋め込まれた従動素子
を具えた高整合多層回路モジュール。 - 【請求項１２】 前記高周波従動素子整合領域が高周波
フィルタを含むことを特徴とする、請求項１に記載の多
層セラミック基板と埋め込まれた従動素子を具えた高整
合多層回路モジュール。 - 【請求項１３】 前記高周波従動素子整合領域が高周波
カプラを含むことを特徴とする、請求項１に記載の多層
セラミック基板と埋め込まれた従動素子を具えた高整合
多層回路モジュール。 - 【請求項１４】 前記高周波従動素子整合領域が高周波
平衡非平衡抵抗変換器を含むことを特徴とする、請求項
１に記載の多層セラミック基板と埋め込まれた従動素子
を具えた高整合多層回路モジュール。 - 【請求項１５】 前記高周波従動素子整合領域がアンテ
ナを含むことを特徴とする、請求項１に記載の多層セラ
ミック基板と埋め込まれた従動素子を具えた高整合多層
回路モジュール。 - 【請求項１６】 前記多層回路モジュールにおいて、複
数の整合領域中の各一つの領域が少なくとも一つの隔離
接地面を具えてその上に形成された素子を隔離すること
を特徴とする、請求項１に記載の多層セラミック基板と
埋め込まれた従動素子を具えた高整合多層回路モジュー
ル。 - 【請求項１７】 前記配線層が少なくとも一つの隔離接
地面を具えてその上の回路配線経路を隔離することを特
徴とする、請求項１に記載の多層セラミック基板と埋め
込まれた従動素子を具えた高整合多層回路モジュール。 - 【請求項１８】 前記従動素子層が少なくとも一つの隔
離接地面を具えてその上に形成される回路配線経路を隔
離することを特徴とする、請求項１に記載の多層セラミ
ック基板と埋め込まれた従動素子を具えた高整合多層回
路モジュール。 - 【請求項１９】 前記多層回路モジュールにおいて、異
なる整合領域内で或いは異なる層の素子が注入孔で連接
されたことを特徴とする、請求項１に記載の多層セラミ
ック基板と埋め込まれた従動素子を具えた高整合多層回
路モジュール。 - 【請求項２０】 前記多層回路モジュールにおいて、複
数の基板層がセラミック基板を含むことを特徴とする、
請求項１に記載の多層セラミック基板と埋め込まれた従
動素子を具えた高整合多層回路モジュール。 - 【請求項２１】 前記多層回路モジュールにおいて、内
部配線整合領域が回路素子を取り付けた上層或いは底層
表面に近接して設けられたことを特徴とする、請求項１
に記載の多層セラミック基板と埋め込まれた従動素子を
具えた高整合多層回路モジュール。 - 【請求項２２】 前記多層回路モジュールにおいて、基
本従動素子整合領域と内部配線整合領域が隣り合い、該
基本従動素子整合領域がコンデンサ層を含み該内部配線
整合領域と隣り合い且つコンデンサ層と隣り合うことを
特徴とする、請求項１に記載の多層セラミック基板と埋
め込まれた従動素子を具えた高整合多層回路モジュー
ル。 - 【請求項２３】 前記多層回路モジュールにおいて、基
本従動素子整合領域が該抵抗層の後ろにさらにインダク
タ層を含むことを特徴とする、請求項２２に記載の多層
セラミック基板と埋め込まれた従動素子を具えた高整合
多層回路モジュール。 - 【請求項２４】 前記多層回路モジュールにおいて、回
路素子が回路モジュールの上層表面のみに取り付けら
れ、高周波従動素子整合領域が抵抗層の後ろに形成さ
れ、且つインダクタ層が高周波従動素子整合領域の後ろ
に形成されたことを特徴とする、請求項２２に記載の多
層セラミック基板と埋め込まれた従動素子を具えた高整
合多層回路モジュール。 - 【請求項２５】 前記多層回路モジュールにおいて、内
部配線整合領域が隔離接地面に近接し、該隔離接地面が
回路素子を取り付けた上層或いは底層表面に近接するこ
とを特徴とする、請求項１に記載の多層セラミック基板
と埋め込まれた従動素子を具えた高整合多層回路モジュ
ール。 - 【請求項２６】 前記多層回路モジュールにおいて、回
路素子が回路モジュールの上層と底層表面に取り付けら
れ、且つ高周波従動素子整合領域が複数の基板層と金属
層の中間層を含むことを特徴とする、請求項１に記載の
多層セラミック基板と埋め込まれた従動素子を具えた高
整合多層回路モジュール。 - 【請求項２７】 前記多層回路モジュールにおいて、基
本従動素子整合領域が高周波従動素子整合領域の両辺に
形成されたことを特徴とする、請求項２６に記載の多層
セラミック基板と埋め込まれた従動素子を具えた高整合
多層回路モジュール。 - 【請求項２８】 前記多層回路モジュールにおいて、上
層と底層表面がいずれも内部配線整合領域と隣り合い、
高周波従動素子整合領域の近隣の基本従動素子整合領域
の後ろに位置することを特徴とする、請求項２７に記載
の多層セラミック基板と埋め込まれた従動素子を具えた
高整合多層回路モジュール。 - 【請求項２９】 多層回路モジュールの製造方法におい
て、以下のステップ、即ち、 ａ．該回路モジュールを、少なくとも一つの内部配線整
合領域、少なくとも一つの基本従動素子整合領域及び少
なくとも一つの高周波従動素子整合領域を含む複数の整
合領域に分けるステップ、 ｂ．内部配線整合領域内に、少なくとも一つの配線層を
形成して複数の回路素子間の回路連接を行うステップ、 ｃ．基本従動素子整合領域内に、少なくとも一つの基本
従動素子層を形成するステップ、 ｄ．高周波従動素子整合領域内に、複数の高周波従動素
子を形成するステップ、 ｅ．回路モジュールの上層と底層表面の少なくとも一層
に複数の回路素子をあ取り付けるステップ、 を含むことを特徴とする、多層回路モジュールの製造方
法。 - 【請求項３０】 前記基本従動素子整合領域内に少なく
とも一つのコンデンサ層を形成することを特徴とする、
請求項２９に記載の多層回路モジュールの製造方法。 - 【請求項３１】 前記少なくとも一つのコンデンサ層上
に一つのスタック式スタック式コンデンサを形成するこ
とを特徴とする、請求項３０に記載の多層回路モジュー
ルの製造方法。 - 【請求項３２】 前記少なくとも一つのコンデンサ層上
にプリント式コンデンサを形成することを特徴とする、
請求項３０に記載の多層回路モジュールの製造方法。 - 【請求項３３】 前記少なくとも一つのコンデンサ層上
に少なくとも一つの抵抗或いはインダクタを形成するこ
とを特徴とする、請求項３０に記載の多層回路モジュー
ルの製造方法。 - 【請求項３４】 前記基本従動素子整合領域に少なくと
も一つの抵抗層を形成することを特徴とする、請求項２
９に記載の多層回路モジュールの製造方法。 - 【請求項３５】 前記少なくとも一つの抵抗層上に少な
くとも一つのコンデンサ或いはインダクタを形成するこ
とを特徴とする、請求項３４に記載の多層回路モジュー
ルの製造方法。 - 【請求項３６】 前記基本従動素子整合領域内に少なく
とも一つのインダクタ層を形成することを特徴とする、
請求項２９に記載の多層回路モジュールの製造方法。 - 【請求項３７】 前記少なくとも一つのインダクタ層上
に螺旋線で一つのインダクタを形成することを特徴とす
る、請求項３６に記載の多層回路モジュールの製造方
法。 - 【請求項３８】 前記少なくとも一つのインダクタ層上
に伝送線で高周波短絡伝送線或いは高周波抵抗伝送線を
形成することを特徴とする、請求項３６に記載の多層回
路モジュールの製造方法。 - 【請求項３９】 前記少なくとも一つのインダクタ層上
に一つのコンデンサ或いは抵抗を形成することを特徴と
する、請求項３６に記載の多層回路モジュールの製造方
法。 - 【請求項４０】 前記高周波従動素子整合領域に高周波
フィルタを形成することを特徴とする、請求項２９に記
載の多層回路モジュールの製造方法。 - 【請求項４１】 前記高周波従動素子整合領域内に高周
波カプラを形成することを特徴とする、請求項２９に記
載の多層回路モジュールの製造方法。 - 【請求項４２】 前記高周波従動素子整合領域内に高周
波平衡非平衡抵抗変換器を形成することを特徴とする、
請求項２９に記載の多層回路モジュールの製造方法。 - 【請求項４３】 前記高周波従動素子整合領域内にアン
テナを形成することを特徴とする、請求項２９に記載の
多層回路モジュールの製造方法。 - 【請求項４４】 前記複数の整合領域中の各一つの領域
が少なくとも一つの隔離接地面を有してその上の素子を
隔離することを特徴とする、請求項２９に記載の多層回
路モジュールの製造方法。 - 【請求項４５】 前記配線層が少なくとも一つの隔離接
地面を具えてその上の回路配線経路を隔離することを特
徴とする、請求項２９に記載の多層回路モジュールの製
造方法。 - 【請求項４６】 前記従動素子層が少なくとも一つの隔
離接地面を具えてその上に形成された回路配線経路を隔
離することを特徴とする、請求項２９に記載の多層回路
モジュールの製造方法。 - 【請求項４７】 前記多層回路モジュールの製造方法に
おいて、異なる整合領域内で或いは異なる層の素子が注
入孔で連接されたことを特徴とする、請求項２９に記載
の多層回路モジュールの製造方法。 - 【請求項４８】 前記多層回路モジュールの製造方法に
おいて、複数の基板層がセラミック基板と複数の整合領
域に区分された金属層を含むことを特徴とする、請求項
２９に記載の多層回路モジュールの製造方法。 - 【請求項４９】 前記多層回路モジュールの製造方法に
おいて、内部配線整合領域が回路素子を取り付けた上層
或いは底層表面に近接して形成されたことを特徴とす
る、請求項２９に記載の多層回路モジュールの製造方
法。 - 【請求項５０】 前記多層回路モジュールの製造方法に
おいて、基本従動素子整合領域と内部配線整合領域が隣
り合い、該基本従動素子整合領域がコンデンサ層を含み
該内部配線整合領域と隣り合い且つコンデンサ層と隣り
合うことを特徴とする、請求項４９に記載の多層回路モ
ジュールの製造方法。 - 【請求項５１】 前記多層回路モジュールの製造方法に
おいて、基本従動素子整合領域が該抵抗層の後ろにさら
にインダクタ層を含むことを特徴とする、請求項５０に
記載の多層回路モジュールの製造方法。 - 【請求項５２】 前記多層回路モジュールの製造方法に
おいて、回路素子が回路モジュールの上層表面のみに取
り付けられ、高周波従動素子整合領域が抵抗層の後ろに
形成され、且つインダクタ層が高周波従動素子整合領域
の後ろに形成されたたことを特徴とする、請求項５０に
記載の多層回路モジュールの製造方法。 - 【請求項５３】 前記多層回路モジュールの製造方法に
おいて、内部配線整合領域が隔離接地面に近接し、該隔
離接地面が回路素子を取り付けた上層或いは底層表面に
近接することを特徴とする、請求項２９に記載の多層回
路モジュールの製造方法。 - 【請求項５４】 前記多層回路モジュールの製造方法に
おいて、回路素子が回路モジュールの上層と底層表面に
取り付けられ、且つ高周波従動素子整合領域が複数の基
板層と金属層の中間層を含むことを特徴とする、請求項
２９に記載の多層回路モジュールの製造方法。 - 【請求項５５】 前記多層回路モジュールの製造方法に
おいて、基本従動素子整合領域が高周波従動素子整合領
域の両辺に形成されたことを特徴とする、請求項５４に
記載の多層回路モジュールの製造方法。 - 【請求項５６】 前記多層回路モジュールの製造方法に
おいて、上層と底層表面がいずれも内部配線整合領域と
隣り合い、高周波従動素子整合領域の近隣の基本従動素
子整合領域の後ろに位置することを特徴とする、請求項
５５に記載の多層回路モジュールの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25421900P | 2000-12-07 | 2000-12-07 | |
| US60/254219 | 2001-03-30 | ||
| US09/823,844 US20020140081A1 (en) | 2000-12-07 | 2001-03-30 | Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices |
| US09/823844 | 2001-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198655A true JP2002198655A (ja) | 2002-07-12 |
Family
ID=26943913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001246722A Pending JP2002198655A (ja) | 2000-12-07 | 2001-08-15 | 埋め込まれた従動素子とセラミック基板を具えた高集積多層回路モジュール |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020140081A1 (ja) |
| JP (1) | JP2002198655A (ja) |
| CN (1) | CN1216514C (ja) |
| DE (1) | DE10133660A1 (ja) |
| TW (1) | TW512654B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005067359A1 (ja) * | 2003-12-26 | 2005-07-21 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
| WO2007049375A1 (ja) * | 2005-10-27 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 複合回路モジュール及び高周波モジュール装置 |
| JP2007243559A (ja) * | 2006-03-08 | 2007-09-20 | Mitsumi Electric Co Ltd | アンテナモジュール及びアンテナ装置 |
| US7684170B2 (en) | 2004-06-25 | 2010-03-23 | Technische Universitat Braunschweig Carolo-Wilhelmina | Multi-layer capacitor and integrated circuit module |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US20070176287A1 (en) * | 1999-11-05 | 2007-08-02 | Crowley Sean T | Thin integrated circuit device packages for improved radio frequency performance |
| US6975941B1 (en) | 2002-04-24 | 2005-12-13 | Chung Lau | Method and apparatus for intelligent acquisition of position information |
| US7212829B1 (en) | 2000-02-28 | 2007-05-01 | Chung Lau | Method and system for providing shipment tracking and notifications |
| US7905832B1 (en) | 2002-04-24 | 2011-03-15 | Ipventure, Inc. | Method and system for personalized medical monitoring and notifications therefor |
| US7218938B1 (en) | 2002-04-24 | 2007-05-15 | Chung Lau | Methods and apparatus to analyze and present location information |
| US7321774B1 (en) * | 2002-04-24 | 2008-01-22 | Ipventure, Inc. | Inexpensive position sensing device |
| US7366522B2 (en) | 2000-02-28 | 2008-04-29 | Thomas C Douglass | Method and system for location tracking |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| US7310039B1 (en) | 2001-11-30 | 2007-12-18 | Silicon Laboratories Inc. | Surface inductor |
| JP3836367B2 (ja) * | 2001-12-21 | 2006-10-25 | アルプス電気株式会社 | 高周波モジュール |
| US9182238B2 (en) | 2002-04-24 | 2015-11-10 | Ipventure, Inc. | Method and apparatus for intelligent acquisition of position information |
| US9049571B2 (en) | 2002-04-24 | 2015-06-02 | Ipventure, Inc. | Method and system for enhanced messaging |
| US20040222511A1 (en) * | 2002-10-15 | 2004-11-11 | Silicon Laboratories, Inc. | Method and apparatus for electromagnetic shielding of a circuit element |
| US7141883B2 (en) * | 2002-10-15 | 2006-11-28 | Silicon Laboratories Inc. | Integrated circuit package configuration incorporating shielded circuit element structure |
| DE10261410B4 (de) * | 2002-12-30 | 2008-09-04 | Qimonda Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
| JP3831353B2 (ja) * | 2003-03-27 | 2006-10-11 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| EP1553812A3 (fr) * | 2003-12-11 | 2013-04-03 | STMicroelectronics S.A. | Puce à semiconducteur et circuit comprenant une inductance blindée |
| US7657185B2 (en) * | 2004-01-26 | 2010-02-02 | Opnext, Inc. | Electronic interface for long reach optical transceiver |
| US7375411B2 (en) * | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | Method and structure for forming relatively dense conductive layers |
| JP2006135447A (ja) * | 2004-11-02 | 2006-05-25 | Fujitsu Media Device Kk | 分波器 |
| EP1764866A1 (en) * | 2005-09-15 | 2007-03-21 | Infineon Tehnologies AG | Miniaturized integrated monopole antenna |
| US7501924B2 (en) * | 2005-09-30 | 2009-03-10 | Silicon Laboratories Inc. | Self-shielding inductor |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| TWI330951B (en) * | 2006-10-04 | 2010-09-21 | Via Tech Inc | Electronic apparatus |
| US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| JP2012095282A (ja) * | 2010-10-01 | 2012-05-17 | Mitsumi Electric Co Ltd | 無線通信装置 |
| US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| CN102686011A (zh) * | 2011-03-15 | 2012-09-19 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| US20120286391A1 (en) * | 2011-05-09 | 2012-11-15 | Mediatek Inc. | Semiconductor circuit |
| TW201312849A (zh) * | 2011-09-15 | 2013-03-16 | Max Echo Technology Corp | 積層式平衡非平衡轉換器製程 |
| US8648664B2 (en) | 2011-09-30 | 2014-02-11 | Silicon Laboratories Inc. | Mutual inductance circuits |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| CN103945638A (zh) * | 2014-04-15 | 2014-07-23 | 电子科技大学 | 系统级封装中的多层复合媒质基板 |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| CN104201452A (zh) * | 2014-08-29 | 2014-12-10 | 上海斐讯数据通信技术有限公司 | 一种射频滤波装置结构及形成方法以及移动终端 |
| TW201616809A (zh) * | 2014-10-16 | 2016-05-01 | 晶越微波積體電路製造股份有限公司 | 雙模低耗能石英振盪器 |
| CN106207383A (zh) * | 2015-05-06 | 2016-12-07 | 佳邦科技股份有限公司 | 通信模组 |
| JP6920184B2 (ja) * | 2017-12-19 | 2021-08-18 | 新光電気工業株式会社 | 電子装置及び電子モジュール |
| CN108174534B (zh) * | 2018-01-09 | 2021-06-01 | 广州添利电子科技有限公司 | 嵌入天线式的ku波段转换器电路板空气腔制造工艺 |
| CN110087391B (zh) * | 2019-04-02 | 2022-05-06 | 成都兴仁科技有限公司 | 一种ltcc本振源模块及其制备方法 |
| US11502652B2 (en) * | 2020-05-08 | 2022-11-15 | Qualcomm Incorporated | Substrate comprising capacitor configured for power amplifier output match |
| CN111863627B (zh) * | 2020-06-29 | 2022-04-19 | 珠海越亚半导体股份有限公司 | 集成无源器件封装结构及其制作方法和基板 |
-
2001
- 2001-03-30 US US09/823,844 patent/US20020140081A1/en not_active Abandoned
- 2001-07-04 TW TW090116375A patent/TW512654B/zh not_active IP Right Cessation
- 2001-07-10 CN CN011200405A patent/CN1216514C/zh not_active Expired - Lifetime
- 2001-07-11 DE DE10133660A patent/DE10133660A1/de not_active Ceased
- 2001-08-15 JP JP2001246722A patent/JP2002198655A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005067359A1 (ja) * | 2003-12-26 | 2005-07-21 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
| JPWO2005067359A1 (ja) * | 2003-12-26 | 2007-07-26 | 株式会社村田製作所 | セラミック多層基板 |
| US7649252B2 (en) | 2003-12-26 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| US7684170B2 (en) | 2004-06-25 | 2010-03-23 | Technische Universitat Braunschweig Carolo-Wilhelmina | Multi-layer capacitor and integrated circuit module |
| WO2007049375A1 (ja) * | 2005-10-27 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 複合回路モジュール及び高周波モジュール装置 |
| JP2007243559A (ja) * | 2006-03-08 | 2007-09-20 | Mitsumi Electric Co Ltd | アンテナモジュール及びアンテナ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10133660A1 (de) | 2002-06-20 |
| US20020140081A1 (en) | 2002-10-03 |
| CN1356861A (zh) | 2002-07-03 |
| TW512654B (en) | 2002-12-01 |
| CN1216514C (zh) | 2005-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002198655A (ja) | 埋め込まれた従動素子とセラミック基板を具えた高集積多層回路モジュール | |
| JP4953034B2 (ja) | 電圧変換器 | |
| JP2008526106A (ja) | 集積オンチップ無線周波数信号結合器を備えた無線周波数回路 | |
| US8053890B2 (en) | Microchip assembly including an inductor and fabrication method | |
| US20160007483A1 (en) | Fabrication method of packaging substrate having embedded passive component | |
| KR20010108329A (ko) | 높은 양호도의 반응성 소자를 구비하는 집적 회로를 위한장치 및 방법 | |
| US20070090911A1 (en) | Embedded inductor element and chip package applying the same | |
| JP2004296613A (ja) | 半導体装置 | |
| CN101499785A (zh) | 设置有功率放大器的高频模块 | |
| KR100747130B1 (ko) | Ｂｇａ 패키지들에 대해 향상된 바이패스 디커플링을 갖는인쇄 회로 기판 조립체 | |
| US20210143141A1 (en) | Chip power supply system, chip, pcb, and computer device | |
| CN111564426A (zh) | 射频前端模组、射频通信装置和电子设备 | |
| US6963493B2 (en) | Multilayer electronic devices with via components | |
| JP2007516588A (ja) | 最適化された多用途アセンブリ | |
| CN114300439B (zh) | 巴伦集成结构及具有其的产品 | |
| JP5190811B2 (ja) | 電源モジュール | |
| JP2000182851A (ja) | インダクタ | |
| US20040263308A1 (en) | Inductor formed between two layout layers | |
| US7449364B2 (en) | Device and method for including passive components in a chip scale package | |
| US20070176287A1 (en) | Thin integrated circuit device packages for improved radio frequency performance | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JP2002164658A (ja) | モジュール基板 | |
| KR100218676B1 (ko) | 스피럴 인덕터의 구조 | |
| WO2024114183A1 (zh) | 异构封装基板和模组 | |
| TWI815480B (zh) | 超寬頻天線模組 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |