WO2024114183A1 - 异构封装基板和模组 - Google Patents

Abstract

一种异构封装基板(100,200)，其包括玻璃衬底(1)、异构层(2)、金属柱(3)、背面金属布线层(4)以及同时贯穿玻璃衬底(1)和异构层(2)的收容洞(10)；异构层(2)包括介电材料层(21)和金属线(22)，金属线(22)在介电材料层(21)内形成金属布线(5)和无源器件(6)；金属布线(5)包括N层，N为正整数且满足，N≥2；无源器件(6)为金属线(22)通过集成无源器件(6)工艺制成；背面金属布线层(4)至少部分覆盖收容洞(10)；背面金属布线层(4)设有通过刻蚀工艺制成的多个金属凸块(7)，以用于与收容于收容洞(10)内的外部芯片(11)的管脚实现电连接；背面金属布线层(4)通过金属柱(3)与金属布线(5)连接，无源器件(6)依次通过金属布线(5)和金属柱(3)后与金属凸块(7)电连接。还提供了一种模组(300,400)。本技术方案的整体厚度小，散热效果好且可靠性高。

Description

异构封装基板和模组 技术领域

本实用新型涉及封装技术领域，尤其涉及一种异构封装基板和模组。

背景技术

目前，移动通信技术的发展，5G时代的到来，以手机为代表的无线终端射频芯片的复杂度和发射功率都大幅增加。

相关技术的应用核心器件的射频模组将芯片、电容、电感、电阻等器件焊接在基板上形成。相关技术的基板一般为有机基基材基板。

然而，相关技术的有机基材基板一般为多层基板。5G射频模组通常6层，基板厚度约250um，散热路径较长的缺点。射频芯片中的射频功率放大器的发射功率越来越大，产生的热量越来越大，而且随着信号的调制方式复杂度的提升，射频功率放大器需要在越来越深的回退区工作，导致射频功率放大器的效率越来越低，进而产生的热量越来越多。综合以上因素，射频功率放大器的散热问题，越来越严峻。射频功率放大器的工作温度的提升，会带来性能的退化，可靠性变差等问题。如何通过基板将射频功率放大器散热问题降低是个需要解决技术问题。另外，射频模组中的芯片厚度一般为150微米～200微米，芯片和基板厚度叠加的厚度一般为700微米，使得射频模组的整体厚度大，不利用于组装和在可穿戴终端，智能手表等使用。

因此，实有必要提供一种基板和模组解决上述问题。

实用新型内容

针对以上现有技术的不足，本实用新型提出一种整体厚度小，散热效果好且可靠性高的异构封装基板和模组。

为了解决上述技术问题，第一方面，本实用新型实施例提供了一种异构封装基板，所述异构封装基板包括玻璃衬底、由所述玻璃 衬底的其中一侧延伸的一个异构层、贯穿所述玻璃衬底的金属柱、设置于所述玻璃衬底远离所述异构层一侧的背面金属布线层以及同时贯穿所述玻璃衬底和所述异构层的收容洞；所述异构层包括由所述玻璃衬底延伸的介电材料层和设置于所述介电材料层内的金属线，所述金属线在所述介电材料层内形成金属布线和无源器件；所述金属布线包括N层，N为正整数且满足，N≥2；所述无源器件为所述金属线通过集成无源器件工艺制成；所述背面金属布线层至少部分覆盖所述收容洞；所述背面金属布线层设有通过刻蚀工艺制成的多个金属凸块，用于与收容于所述收容洞内的外部芯片的管脚实现电连接；所述背面金属布线层通过所述金属柱与所述金属布线连接，所述无源器件依次通过所述金属布线和所述金属柱与所述金属凸块电连接。

优选的，所述收容洞包括多个，每个所述收容洞可容纳相应的外部芯片，且所述背面金属布线层中分别覆盖每个所述收容洞的多个所述金属凸块与收容于对应的所述收容洞内的外部芯片的管脚相匹配。

优选的，所述介电材料层包括依次叠设的多个介电层；所述金属布线和所述无源器件在多个所述介电层中形成。

优选的，所述异构层设有所述介电材料层远离所述玻璃衬底的一侧的多个焊盘，用于分别与其他外部芯片的管脚和外部连线焊接；所述焊盘与所述金属布线电连接。

优选的，所述焊盘形成于最远离所述玻璃衬底的一个所述介电层中并外露于所述介电层。

优选的，所述无源器件包括电容、电感以及电阻中的一种或多种。

优选的，所述电容、所述电感以及所述电阻中的至少两种在所述介电材料层内连接形成电路功能模块，所述电路功能模块包括射频滤波器、阻抗匹配电路以及电源去耦电路的一种或多种。

优选的，所述背面金属布线层包括至少一层。

优选的，所述金属凸块为实芯铜柱。

第二方面，本实用新型实施例还提供了一种模组，其包括芯片和如本实用新型实施例提供的上述异构封装基板，所述芯片的管脚与所述金属凸块电连接。

与相关技术相比，本实用新型的异构封装基板和模组通过异构封装基板通过在玻璃衬底的两侧分别设置一个异构层和背面金属布线层，并设置同时贯穿所述玻璃衬底和所述异构层的收容洞。再将背面金属布线层至少部分覆盖所述收容洞，并在背面金属布线层设有多个金属凸块，金属凸块与收容于所述收容洞内的外部芯片的管脚实现电连接。该结构使得外部芯片产生的热量可以通过背面金属布线层直接散热，大大缩短了散热路径，从而提高模组的热稳定性和可靠性。另外，将外部芯片收容于所述收容洞内，与相关技术相比，外部芯片的厚度不需要与异构封装基板的厚度叠加，从而使得模组的整体厚度小而易于应用。另外，异构层包括介电材料层层和金属线，并通过金属线在所述介电材料层层内形成金属布线以及无源器件。本实用新型的异构封装基板将电容、电感、电阻等无源匹配元件在玻璃衬底内部形成，更省空间。其中，异构封装基板可以通过无源器件实现集成电容、高Q的电感和电阻，再通过金属布线电连接，从而在所述介电材料层层内集成IPD滤波器和实现射频电路里面的阻抗匹配电路、射频滤波器和电源去耦电路，满足小型化的模组设计，器件占用基板面积小，从而使得本实用新型的异构封装基板和模组的集成度高且体积小。

附图说明

下面结合附图详细说明本实用新型。通过结合以下附图所作的详细描述，本实用新型的上述或其他方面的内容将变得更清楚和更容易理解。附图中：

图1为本实用新型实施例一的异构封装基板的结构示意图；

图2为本实用新型实施例二的异构封装基板的结构示意图；

图3为本实用新型实施例三的模组的结构示意图；

图4为本实用新型实施例四的模组的结构示意图。

具体实施方式

下面结合附图详细说明本实用新型的具体实施方式。

在此记载的具体实施方式/实施例为本实用新型的特定的具体实施方式，用于说明本实用新型的构思，均是解释性和示例性的，不应解释为对本实用新型实施方式及本实用新型范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本实用新型的保护范围之内。

(实施例一)

本实用新型提供一种异构封装基板100。请参考图1所示，图1为本实用新型实施例一的异构封装基板100的结构示意图。

所述异构封装基板100包括玻璃衬底1、由所述玻璃衬底1的其中一侧延伸的一个异构层2、贯穿所述玻璃衬底1的金属柱3、设置于所述玻璃衬底1远离所述异构层2一侧的背面金属布线层4以及同时贯穿所述玻璃衬底1和所述异构层2的收容洞10。

所述玻璃衬底1的绝缘性较好，电隔离度较好，采用所述玻璃衬底1可以提高器件的集成度，从而提高器件的电学性能，尤其射频功率放大器、低噪声放大器、射频开关、滤波器等射频器件，从而使得本实用新型的所述异构封装基板100可用于5G通信产品。

所述异构层2包括由所述玻璃衬底1延伸的介电材料层21和设置于所述介电材料层21内的金属线22。

所述介电材料层21包括依次叠设的多个介电层。

所述金属线22在所述介电材料层21内形成金属布线5和无源器件6。

所述金属布线5在多个所述介电层中形成。所述金属布线5包括N层，N为正整数且满足，N≥2。

所述无源器件6在多个所述介电层中形成。所述无源器件6为所述金属线22通过集成无源器件工艺制成。所述无源器件6包括电容61、电感62以及电阻(图未示)中的一种或多种。

其中，所述电容61为所述金属线22在所述玻璃衬底1上通过集成无源器件工艺制成的MIM电容。MIM电容是利用上下两层金属之间的电容容量，即极板电容，下极板为Mn，上极板为Mn+1，传统的有机基材基板无法实现电容因为普通的Mn和Mn+1在三维空间隔着氧化层离得比较远，所以做出的电容的容量并不大，无法应用。而MIM电容的电容量较大，可以实现替代焊接在基板的SMD器件。

本实施例一中，所述电容61、所述电感62以及所述电阻中的至少两种在所述介电材料层层21内连接形成电路功能模块8，所述电路功能模块8包括射频滤波器81、阻抗匹配电路82以及电源去耦电路(图未示)的一种或多种。相对于相关技术中焊接在基板上的无源器件不论是电容还是电感电阻，其尺寸都是固定的。比如模组中常用的01005电容，其尺寸是0.4*0.2mm,一个电容在基板上的版图面积为0.08mm²，而多个所述介电层中可以实现的电容密度是600pF/mm2。如果我们要实现一个常用电容值，比如2pF,相关技术中的表面贴装器件(SMD器件)在基板上的版图面积为0.08mm²,在本实施例一中实现只要1/300mm2。传统的SMD摆放要求有间距的要求，并不能靠的很近，因此多个SMD器件摆放，算上间距，版图面积更大；而本实施例一中的无源器件，间距可以小到10um,版图面积非常紧凑。更优的是，本实施例一中的无源器件可以放置在所述外部芯片的下方。从而使得本实用新型的异构封装基板100的集成度高且体积小。

各个所述无源器件6通过所述金属布线5电连接。

所述背面金属布线层4通过所述金属柱3与所述金属布线5连接。所述异构层2的外表面设置一个所述背面金属布线层4有利于合理利用空间，从而有利于所述异构封装基板100的合理布局且整体产品体积小。

所述背面金属布线层4包括至少一层。本实施例一中，所述背面金属布线层4为一层。当然，不限于此，所述背面金属布线层4可以根据设计需要设计为多层。

所述背面金属布线层4至少部分覆盖所述收容洞10。所述背 面金属布线层4设有通过刻蚀工艺制成的多个金属凸块7。多个所述金属凸块7用于与收容于所述收容洞10内的外部芯片11的管脚实现电连接。所述无源器件6依次通过所述金属布线5和所述金属柱3与所述金属凸块7电连接。多个所述金属凸块7使得外部芯片11产生的热量可以通过背面金属布线层4直接散热，大大缩短了散热路径，从而提高使用本实用新型的异构封装基板100的模组的热稳定性和可靠性。

本实施例一中，所述金属凸块7为沉积工艺形成的实芯铜柱。当然，不限于此，其他有利于与外部芯片11的管脚实现电连接的结构均可以采用。

本实施例一中，所述收容洞10可以采用通孔或者条状开槽的形式。当然，不限于此，将外部芯片11收容于所述收容洞10内的结构形状均可以采用。与相关技术相比，所述收容洞10的结构使得外部芯片11的厚度不需要与本实用新型的异构封装基板100的厚度叠加，从而使得使用本实用新型的异构封装基板100的模组的整体厚度小而易于应用。

本实施例一中，所述异构层2还设有所述介电材料层21远离所述玻璃衬底1的一侧的多个焊盘9。所述焊盘9用于分别与其他外部芯片11的管脚和外部连线焊接。所述焊盘9与所述金属布线5电连接。所述焊盘9形成于最远离所述玻璃衬底1的一个所述介电层中并外露于所述介电层。所述外部芯片11的管脚与所述焊盘9通过焊线工艺或倒晶封装工艺焊接。所述焊盘9的设置有利于异构封装基板100的组装和应用。使用者根据使用本实用新型的异构封装基板100的模组的厚度要求，不将所述外部芯片11与所述焊盘9焊接，从而实现该模组厚度小的要求。

(实施例二)

本实用新型还提供一种异构封装基板200。请参考图2所示，图2为本实用新型实施例二的异构封装基板200的结构示意图。

实施例二的异构封装基板200与实施例一的异构封装基板100结构基本相同，区别为：所述收容洞10包括多个。每个所述收容 洞10可容纳相应的外部芯片11，且所述背面金属布线层4中分别覆盖每个所述收容洞10的多个所述金属凸块7与收容于对应的所述收容洞10内的外部芯片11管脚相匹配。

另外，实施例二的异构封装基板200可设置多个焊盘9或者不设置多个焊盘9。在本实施二中，异构封装基板200不设置多个焊盘9。该结构可以使得多个所述外部芯片11分别收容与于不同的所述收容洞10内，从而使得使用本实用新型的异构封装基板200的模组的整体厚度小。

(实施例三)

实施例三提供一种模组300，所述模组还包括芯片11和所述异构封装基板100。

请参考图3所示，图3为本实用新型实施例三的模组300的结构示意图。

其中，芯片11包括多个。本实施例三中，芯片11包括砷化镓芯片111和硅基芯片112。砷化镓芯片111收容于所述收容洞10内，有利于砷化镓芯片111产生的热量可以有效地通过背面金属布线层4散热。硅基芯片112焊接于焊盘9，从而使得生产工艺简单，并提高生产的效率和可靠性。

本实用新型的模组300将不同材料的半导体器件集成到一个封装内，从而使得本实用新型的模组300集成度高、尺寸小、经济性好、灵活性高、系统性能更佳。

(实施例四)

实施例四提供一种模组400，所述模组400还包括芯片11a和所述异构封装基板200。

请参考图4所示，图4为本实用新型实施例三的模组400的结构示意图。

其中，芯片11a包括多个。本实施例三中，芯片11a包括砷化镓芯片111a和硅基芯片112a。砷化镓芯片111a和硅基芯片112a均收容于所述收容洞10内，有利于砷化镓芯片111a和硅基芯片112a产生的热量可以有效地通过背面金属布线层4散热。同时， 所述模组400的厚度不需要叠加芯片11a的厚度，所述模组400的厚度为所述异构封装基板200的厚度，从而使得模组400的整体厚度小而易于应用。

本实用新型的模组400将不同材料的半导体器件集成到一个封装内，从而使得本实用新型的模组400的集成度高、尺寸小、经济性好、灵活性高、系统性能更佳。

需要指出的是，本实用新型采用的相关玻璃衬底、介电材料层层以及金属线均为本领域常用的材料，具有指标和参数根据实际应用进行调整，在此，不作详细赘述。

与相关技术相比，本实用新型的异构封装基板和模组通过异构封装基板通过在玻璃衬底的两侧分别设置一个异构层和背面金属布线层，并设置同时贯穿所述玻璃衬底和所述异构层的收容洞。再将背面金属布线层至少部分覆盖所述收容洞，并在背面金属布线层设有多个金属凸块，金属凸块与收容于所述收容洞内的外部芯片的管脚实现电连接。该结构使得外部芯片产生的热量可以通过背面金属布线层直接散热，大大缩短了散热路径，从而提高模组的热稳定性和可靠性。另外，将外部芯片收容于所述收容洞内，与相关技术相比，外部芯片的厚度不需要与异构封装基板的厚度叠加，从而使得模组的整体厚度小而易于应用。另外，异构层包括介电材料层层和金属线，并通过金属线在所述介电材料层层内形成金属布线以及无源器件。本实用新型的异构封装基板将电容、电感、电阻等无源匹配元件在玻璃衬底内部形成，更省空间。其中，异构封装基板可以通过无源器件实现集成电容、高Q的电感和电阻，再通过金属布线电连接，从而在所述介电材料层层内集成IPD滤波器和实现射频电路里面的阻抗匹配电路、射频滤波器和电源去耦电路，满足小型化的模组设计，器件占用基板面积小，从而使得本实用新型的异构封装基板和模组的集成度高且体积小。

需要说明的是，以上参照附图所描述的各个实施例仅用以说明本实用新型而非限制本实用新型的范围，本领域的普通技术人员应当理解，在不脱离本实用新型的精神和范围的前提下对本实用新型 进行的修改或者等同替换，均应涵盖在本实用新型的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。

Claims (10)

1. 一种异构封装基板，其特征在于，所述异构封装基板包括玻璃衬底、由所述玻璃衬底的其中一侧延伸的一个异构层、贯穿所述玻璃衬底的金属柱、设置于所述玻璃衬底远离所述异构层一侧的背面金属布线层以及同时贯穿所述玻璃衬底和所述异构层的收容洞；

   所述异构层包括由所述玻璃衬底延伸的介电材料层和设置于所述介电材料层内的金属线，所述金属线在所述介电材料层内形成金属布线和无源器件；

   所述金属布线包括N层，N为正整数且满足，N≥2；

   所述无源器件为所述金属线通过集成无源器件工艺制成；

   所述背面金属布线层至少部分覆盖所述收容洞；所述背面金属布线层设有通过刻蚀工艺制成的多个金属凸块，用于与收容于所述收容洞内的外部芯片的管脚实现电连接；

   所述背面金属布线层通过所述金属柱与所述金属布线连接，所述无源器件依次通过所述金属布线和所述金属柱与所述金属凸块电连接。
2. 根据权利要求1所述的异构封装基板，其特征在于，所述收容洞包括多个，每个所述收容洞可容纳相应的外部芯片，且所述背面金属布线层中分别覆盖每个所述收容洞的多个所述金属凸块与收容于对应的所述收容洞内的外部芯片的管脚相匹配。
3. 根据权利要求1所述的异构封装基板，其特征在于，所述介电材料层包括依次叠设的多个介电层；所述金属布线和所述无源器件在多个所述介电层中形成。
4. 根据权利要求3所述的异构封装基板，其特征在于，所述异构层设有所述介电材料层远离所述玻璃衬底的一侧的多个焊盘，用于分别与其他外部芯片的管脚和外部连线焊接；所述焊盘与所述金属布线电连接。
5. 根据权利要求4所述的异构封装基板，其特征在于，所述焊盘形成于最远离所述玻璃衬底的一个所述介电层中并外露于所 述介电层。
6. 根据权利要求1所述的异构封装基板，其特征在于，所述无源器件包括电容、电感以及电阻中的一种或多种。
7. 根据权利要求6所述的异构封装基板，其特征在于，所述电容、所述电感以及所述电阻中的至少两种在所述介电材料层内连接形成电路功能模块，所述电路功能模块包括射频滤波器、阻抗匹配电路以及电源去耦电路的一种或多种。
8. 根据权利要求1所述的异构封装基板，其特征在于，所述背面金属布线层包括至少一层。
9. 根据权利要求1所述的异构封装基板，其特征在于，所述金属凸块为实芯铜柱。
10. 一种模组，其包括芯片，其特征在于，所述模组还包括如权利要求1至9任意一项的所述的异构封装基板，所述芯片的管脚与所述金属凸块电连接。