CN114300439B - 巴伦集成结构及具有其的产品 - Google Patents
巴伦集成结构及具有其的产品 Download PDFInfo
- Publication number
- CN114300439B CN114300439B CN202111633561.1A CN202111633561A CN114300439B CN 114300439 B CN114300439 B CN 114300439B CN 202111633561 A CN202111633561 A CN 202111633561A CN 114300439 B CN114300439 B CN 114300439B
- Authority
- CN
- China
- Prior art keywords
- balun
- coil
- coupling
- pairs
- coupling coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本发明公开一种巴伦集成结构,包括多层基板和巴伦结构,巴伦结构集成于多层基板上,多层基板连接产品基板,巴伦结构包括多个巴伦线圈组,每个巴伦线圈组包括第一巴伦线圈对和第二巴伦线圈对,多个巴伦线圈组的多个第一巴伦线圈对串联在输入端与输出端之间,多个巴伦线圈组的多个第二巴伦线圈对串联在输入端与输出端之间;多个耦合线圈对,每个耦合线圈对包括第一耦合线圈和第二耦合线圈,多个耦合线圈对的多个第一耦合线圈串联在输入端与输出端之间,多个耦合线圈对的多个第二耦合线圈串联在输入端与输出端之间。本发明将集成有巴伦结构的多层基板连接产品基板,其在能够显著减小产品封装面积的同时,提高散热效率,降低产品成本。
Description
技术领域
本发明涉及集成电路技术领域,具体涉及一种巴伦集成结构及具有其的产品。
背景技术
随着集成电路封装技术的不断发展,人们对于电子器件的小型化提出越来越高的要求。巴伦是一种具有平衡转非平衡以及阻抗变换作用的不平衡变压器,其广泛应用在天线的馈电网、差分放大器、平衡混频器等需要差分电路的系统中。随着电子系统向小型化、轻量化和高性能方向不断发展,对巴伦结构设计及性能也提出了更高的要求。
现有巴伦结构应用在产品中时,大部分将巴伦设计在硅片上,外贴在基板之上,此方法制作过程繁琐,成本较高。也有部分方案是将巴伦结构设计在产品基板内部,例如图1所示的现有技术中的巴伦结构示意图,其巴伦结构设置在产品基板的高阻衬底上,其结构包括:设置于所述高阻衬底110第一表面上从下到上依次设置的连接的第一层金属布线层120、第二金属布线层130、第三金属布线层140和第四金属布线层150,设置于所述第一层金属布线层120内的第一层金属走线层121、设置于所述第二金属布线层130内的第二金属走线层131、设置于所述第三金属布线层140内的第三金属走线层141和设置于所述第四金属布线层150内的第四金属走线层151顺次连接。所述金属第一走线层121与所述第二金属走线层131通过设置于所述第一金属布线层120与所述第二金属布线层130之间的第一连通孔180连接,所述第二金属走线层131与所述第三金属走线层141通过设置于所述第二金属布线层130与所述第三金属布线层140之间的第二连通孔170连接,所述第三金属走线层141与所述第四金属走线层151通过设置于所述第三金属布线层140与所述第四金属布线层150之间的第三连通孔160连接。上述方法会使得产品基板的层数增加,从而导致产品的封装面积增大,并且会使其与其他的电路产生互感,产生寄生效应,影响产品性能,同时导致在集成电路设计中,巴伦线圈的方案变更不灵活。
因此,如何在控制成本的前提下使巴伦结构设计更灵活的同时提高巴伦在产品使用中的稳定性是有待解决的问题。
发明内容
为此,本发明所要解决的技术问题在于克服现有技术中的不足,提供一种巴伦集成结构及具有其的产品,本发明将集成有巴伦结构的多层基板连接产品基板,其在能够显著减小产品封装面积的同时,提高散热效率,降低产品成本,并且能够使得巴伦结构的设计变得更加灵活。
为了解决上述技术问题,本发明提供了一种巴伦集成结构,包括多层基板和巴伦结构,所述巴伦结构集成于所述多层基板上,所述巴伦结构包括:
多个巴伦线圈组,每个巴伦线圈组包括第一巴伦线圈对和第二巴伦线圈对,所述多个巴伦线圈组的多个第一巴伦线圈对串联在输入端与输出端之间,所述多个巴伦线圈组的多个第二巴伦线圈对串联在输入端与输出端之间;
多个耦合线圈对,每个耦合线圈对包括第一耦合线圈和第二耦合线圈,所述多个耦合线圈对的多个第一耦合线圈串联在输入端与输出端之间,所述多个耦合线圈对的多个第二耦合线圈串联在输入端与输出端之间;
其中,在所述多层基板上集成有多个巴伦线圈组和多个耦合线圈对后,所述多层基板连接产品基板。
在本发明的一个实施例中,多个巴伦线圈组和多个耦合线圈对堆叠集成于所述多层基板上,且所述多个巴伦线圈组的输入端连接多个耦合线圈对的输出端,所述多个巴伦线圈组的输出端连接多个耦合线圈对的输入端。
在本发明的一个实施例中,所述多个巴伦线圈组的输入端包括第一输入端口和第二输入端口,所述第一输入端口连接其中一个巴伦线圈组的所述第一巴伦线圈对的一端,所述第二输入端口连接其中一个巴伦线圈组的所述第二巴伦线圈对的一端;所述多个巴伦线圈组的输出端包括第一输出端口和第二输出端口,所述第一输出端口连接另一个巴伦线圈组的第一巴伦线圈对的一端,所述第二输出端口连接另一个巴伦线圈组的第二巴伦线圈对的一端。
在本发明的一个实施例中,每个巴伦线圈组所包含的第一巴伦线圈对的数量均相等,每个巴伦线圈组所包含的第二巴伦线圈对的数量均相等。
在本发明的一个实施例中,所述第一巴伦线圈对和所述第二巴伦线圈对均包括两个巴伦线圈,所述两个巴伦线圈并联。
在本发明的一个实施例中,所述多个耦合线圈对的输入端包括第一输入端口和第二输入端口,所述第一输入端口连接其中一个耦合线圈对的所述第一耦合线圈的一端,所述第二输入端口连接其中一个耦合线圈对的所述第二耦合线圈的一端;所述多个耦合线圈对的输出端包括第一输出端口和第二输出端口,所述第一输出端口连接另一个耦合线圈对的第一耦合线圈的一端,所述第二输出端口连接另一个耦合线圈对的第二耦合线圈的一端。
在本发明的一个实施例中,每个耦合线圈对所包含的第一耦合线圈的数量均相等,每个耦合线圈对所包含的第二耦合线圈的数量均相等。
在本发明的一个实施例中,所述多层基板上不同层的巴伦线圈通过通孔连接,所述多层基板上不同层的耦合线圈通过通孔连接。
此外,本发明还提供一种电子产品,包括如上述所述的巴伦集成结构。
在本发明的一个实施例中,还包括:
无源器件,其集成于所述巴伦集成结构包含的多层基板上;
产品基板,其连接所述多层基板。
本发明的上述技术方案相比现有技术具有以下优点:
1、本发明将集成有巴伦结构的多层基板连接产品基板,其在能够显著减小产品封装面积的同时,提高散热效率,降低产品成本;
2、相较于传统的将巴伦结构集成于产品基板上而言,本发明单独将巴伦结构集成在多层基板上,其能够使得巴伦结构的设计变得更加灵活。
3、本发明还可以将无源器件与巴伦结构一起集成在多层基板上,使其不会与产品的其他电路因互感而产生寄生效应,从而显著提高产品的性能。
附图说明
图1是现有技术中的巴伦结构示意图。
图2是本发明提出的一种巴伦集成结构的结构示意图。
图3是本发明提出的集成巴伦结构及无源器件的多层基板的结构示意图。
图4是本发明提出的采用堆叠结构的多层基板内巴伦结构示意图。
图5是本发明提出的实施例中巴伦线圈的连接示意图。
图6是本发明提出的实施例中耦合线圈的连接示意图。
图7是本发明提出的一种电子产品的结构示意图。
图中标号说明:10、多层基板;20、巴伦线圈组;21、第一巴伦线圈对;22、第二巴伦线圈对;30、耦合线圈对;31、第一耦合线圈;32、第二耦合线圈;40、产品基板。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,以使本领域的技术人员可以更好地理解本发明并能予以实施,但所举实施例不作为对本发明的限定。
实施例一
请参阅图2至图6所示,本发明实施例提供了一种巴伦集成结构,包括多层基板10和巴伦结构,所述巴伦结构集成于所述多层基板10上,所述巴伦结构包括:
多个巴伦线圈组20,每个巴伦线圈组20包括第一巴伦线圈对21和第二巴伦线圈对22,所述多个巴伦线圈组20的多个第一巴伦线圈对21串联在输入端与输出端之间,所述多个巴伦线圈组20的多个第二巴伦线圈对22串联在输入端与输出端之间;
多个耦合线圈对30,每个耦合线圈对30包括第一耦合线圈31和第二耦合线圈32,所述多个耦合线圈对30的多个第一耦合线圈31串联在输入端与输出端之间,所述多个耦合线圈对30的多个第二耦合线圈32串联在输入端与输出端之间;
其中,在所述多层基板10上集成有多个巴伦线圈组20和多个耦合线圈对30后,所述多层基板10连接产品基板40。
在本发明公开的一种巴伦集成结构中,本发明单独将巴伦结构集成在多层基板10上,并将集成有巴伦结构的多层基板10连接产品基板40,其在能够显著减小产品封装面积的同时,既能提高导热效率,又能降低产品成本。
进一步地说,相较于传统的将巴伦结构集成于产品基板40上而言,本发明提供一多层基板10,在该多层基板10上集成巴伦结构,然后将该多层基板10通过锡焊接方式装配在产品基板40上,无需在产品基板40内部预留面积来集成巴伦结构,一方面能够使得产品基板40的层数减少,从而显著减小产品的封装面积,降低产品成本,另一方面能够提高产品的散热性能,减小产品发热问题。
在本发明公开的一种巴伦集成结构中,本发明单独将巴伦结构集成在多层基板10上,其能够使得巴伦结构的设计变得更加灵活多样。
在本发明公开的一种巴伦集成结构中,多个巴伦线圈组20和多个耦合线圈对30堆叠集成于所述多层基板10上,且所述多个巴伦线圈组20的输入端连接多个耦合线圈对30的输出端,所述多个巴伦线圈组20的输出端连接多个耦合线圈对30的输入端,即多个巴伦线圈组20和多个耦合线圈对30的输入端和输出端首尾相接,其结构可以参阅图4所示。
在本发明公开的一种巴伦集成结构中,所述多个巴伦线圈组20的输入端包括第一输入端口和第二输入端口,所述第一输入端口连接其中一个巴伦线圈组20的所述第一巴伦线圈对21的一端,所述第二输入端口连接其中一个巴伦线圈组20的所述第二巴伦线圈对22的一端;所述多个巴伦线圈组20的输出端包括第一输出端口和第二输出端口,所述第一输出端口连接另一个巴伦线圈组20的第一巴伦线圈对21的一端,所述第二输出端口连接另一个巴伦线圈组20的第二巴伦线圈对22的一端。
优选地,每个巴伦线圈组20所包含的第一巴伦线圈对21的数量均相等,每个巴伦线圈组20所包含的第二巴伦线圈对22的数量均相等。所述第一巴伦线圈对21和所述第二巴伦线圈对22均包括两个巴伦线圈,所述两个巴伦线圈并联。
在一个优选的实施方式中,请参阅图5所示,两个巴伦线圈组20的连接方式如下:两个巴伦线圈组20分为上下两组,其包含的巴伦线圈对的数量均为两个,上面一个巴伦线圈组包括第一巴伦线圈对21的第一线圈Cu1、第二巴伦线圈对22的第一线圈Cu2,第一巴伦线圈对21的第二线圈Cu3、第二巴伦线圈对22的第二线圈Cu4;下面一个巴伦线圈组包括第一巴伦线圈对21的第一线圈Cu5、第二巴伦线圈对22的第一线圈Cu6,第一巴伦线圈对21的第二线圈Cu7、第二巴伦线圈对22的第二线圈Cu8,其中第一巴伦线圈对21的第一线圈Cu1和第一巴伦线圈对21的第二线圈Cu3并联,其并联的一个节点连接第一输入端口,其并联的另一个节点连接第一巴伦线圈对21的第一线圈Cu5和第一巴伦线圈对21的第二线圈Cu7并联的一个节点,其另一个节点连接第一输出端口;同样的,第二巴伦线圈对22的第一线圈Cu2和第二巴伦线圈对22的第二线圈Cu4并联,其并联的一个节点连接第二输入端口,其并联的另一个节点连接第二巴伦线圈对22的第一线圈Cu6和第二巴伦线圈对22的第二线圈Cu8并联的一个节点,其另一个节点连接第二输出端口。上述所有跳层与节点部分由通孔相连接。
上述作为示例对于巴伦线圈组20的连接设置可以根据实际需要进行设计,包括但不限于以上示例。
在本发明公开的一种巴伦集成结构中,所述多个耦合线圈对30的输入端包括第一输入端口和第二输入端口,所述第一输入端口连接其中一个耦合线圈对30的所述第一耦合线圈31的一端,所述第二输入端口连接其中一个耦合线圈对30的所述第二耦合线圈32的一端;所述多个耦合线圈对30的输出端包括第一输出端口和第二输出端口,所述第一输出端口连接另一个耦合线圈对30的第一耦合线圈31的一端,所述第二输出端口连接另一个耦合线圈对30的第二耦合线圈32的一端。
优选地,每个耦合线圈对30所包含的第一耦合线圈31的数量均相等,每个耦合线圈对30所包含的第二耦合线圈32的数量均相等。
在一个优选的实施方式中,请参阅图6所示,四个耦合线圈对30的连接方式如下:每个耦合线圈对30的数量均为两个,分别为:第一耦合线圈Cu1、第二耦合线圈Cu2、第一耦合线圈Cu3、第二耦合线圈Cu4、第一耦合线圈Cu5、第二耦合线圈Cu6、第一耦合线圈Cu7、第二耦合线圈Cu8,其中第一耦合线圈Cu1的一端连接第一输入端口,第一耦合线圈Cu1的另一端串联第一耦合线圈Cu3,第一耦合线圈Cu3串联第一耦合线圈Cu5,第一耦合线圈Cu5串联第一耦合线圈Cu7,第一耦合线圈Cu7的另一端连接第一输出端口;同样的,第二耦合线圈Cu2的一端连接第二输入端口,第二耦合线圈Cu2的另一端串联第二耦合线圈Cu4,第二耦合线圈Cu4串联第二耦合线圈Cu6,第二耦合线圈Cu6串联第二耦合线圈Cu8,第二耦合线圈Cu8的另一端连接第二输出端口。上述所有跳层与节点部分由通孔相连接。
上述作为示例对于耦合线圈对30的连接设置可以根据实际需要进行设计,包括但不限于以上示例。
在本发明公开的一种巴伦集成结构中,在如图2-3所示的示意图中,多层基板10的层数可以为10层,其中每一金属层的厚度相等,其均为18μm,每一介质层厚度以及孔的高度亦相等均为25μm,每一层子基板的尺寸为1.2μm*1.9μm。当然这只是举例说明,本发明多层基板的层数以及介质高度由工艺决定,并不局限于10层。
在本发明公开的一种巴伦集成结构中,本发明还可以将无源器件与巴伦结构一起集成在多层基板10上,其能够使得巴伦线圈的Q值提高,使其不会与产品的其他电路因互感而产生寄生效应,从而显著提高产品的性能。
经测试,现有技术在产品基板内部集成巴伦结构的设计,其巴伦线圈的品质因数Q1=Ze1/Zo1约为120~150/12;而本发明单独提供一多层基板10,在该多层基板10上集成巴伦结构,并将集成有巴伦结构的多层基板10通过锡焊的方式固设在产品基板40上的设计,其巴伦线圈的品质因数Q2=Ze2/Zo2约为180~200/12。从两者的结果来看,本发明的巴伦线圈的品质因数明显提高,产品性能更加显著。
实施例二
相应于上述实施例一,下面对本发明实施例二公开的一种电子产品进行介绍,下文描述的一种电子产品包括上述实施例一所述的巴伦集成结构,关于该巴伦集成结构的具体内容已经在实施例一中的内容进行了详细的阐述,本发明在这里不做赘述。
在本发明公开的一种电子产品中,该电子产品还包括无源器件和产品基板40,所述无源器件集成于所述巴伦集成结构包含的多层基板10上,多层基板10连接产品基板40,此种巴伦结构设计使得巴伦线圈的Q值提高,寄生效应变低,同时提高集成电路的效率;此外,将产品基板40中的巴伦结构改为设计在多层基板10中,可以使得产品基板40的层数减少以及封装面积减小的同时,提高产品的散热性能。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (7)
1.一种巴伦集成结构,其特征在于,包括多层基板和巴伦结构,所述巴伦结构集成于所述多层基板上,所述巴伦结构包括:
多个巴伦线圈组,每个巴伦线圈组包括第一巴伦线圈对和第二巴伦线圈对,所述多个巴伦线圈组的多个第一巴伦线圈对串联在输入端与输出端之间,所述多个巴伦线圈组的多个第二巴伦线圈对串联在输入端与输出端之间;
多个耦合线圈对,每个耦合线圈对包括第一耦合线圈和第二耦合线圈,所述多个耦合线圈对的多个第一耦合线圈串联在输入端与输出端之间,所述多个耦合线圈对的多个第二耦合线圈串联在输入端与输出端之间;
其中,在所述多层基板上集成有多个巴伦线圈组和多个耦合线圈对后,所述多层基板连接产品基板;
多个巴伦线圈组和多个耦合线圈对堆叠集成于所述多层基板上,且所述多个巴伦线圈组的输入端连接多个耦合线圈对的输出端,所述多个巴伦线圈组的输出端连接多个耦合线圈对的输入端;所述多个巴伦线圈组的输入端包括第一输入端口和第二输入端口,所述第一输入端口连接其中一个巴伦线圈组的所述第一巴伦线圈对的一端,所述第二输入端口连接其中一个巴伦线圈组的所述第二巴伦线圈对的一端;所述多个巴伦线圈组的输出端包括第一输出端口和第二输出端口,所述第一输出端口连接另一个巴伦线圈组的第一巴伦线圈对的一端,所述第二输出端口连接另一个巴伦线圈组的第二巴伦线圈对的一端;
所述多个耦合线圈对的输入端包括第一输入端口和第二输入端口,所述第一输入端口连接其中一个耦合线圈对的所述第一耦合线圈的一端,所述第二输入端口连接其中一个耦合线圈对的所述第二耦合线圈的一端;所述多个耦合线圈对的输出端包括第一输出端口和第二输出端口,所述第一输出端口连接另一个耦合线圈对的第一耦合线圈的一端,所述第二输出端口连接另一个耦合线圈对的第二耦合线圈的一端。
2.如权利要求1所述的一种巴伦集成结构,其特征在于:每个巴伦线圈组所包含的第一巴伦线圈对的数量均相等,每个巴伦线圈组所包含的第二巴伦线圈对的数量均相等。
3.如权利要求1或2所述的一种巴伦集成结构,其特征在于:所述第一巴伦线圈对和所述第二巴伦线圈对均包括两个巴伦线圈,所述两个巴伦线圈并联。
4.如权利要求1所述的一种巴伦集成结构,其特征在于:每个耦合线圈对所包含的第一耦合线圈的数量均相等,每个耦合线圈对所包含的第二耦合线圈的数量均相等。
5.如权利要求1所述的一种巴伦集成结构,其特征在于:所述多层基板上不同层的巴伦线圈通过通孔连接,所述多层基板上不同层的耦合线圈通过通孔连接。
6.一种电子产品,其特征在于:包括如权利要求1-5任一项所述的巴伦集成结构。
7.如权利要求6所述的一种电子产品,其特征在于,还包括:
无源器件,其集成于所述巴伦集成结构包含的多层基板上;
产品基板,其连接所述多层基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111633561.1A CN114300439B (zh) | 2021-12-28 | 2021-12-28 | 巴伦集成结构及具有其的产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111633561.1A CN114300439B (zh) | 2021-12-28 | 2021-12-28 | 巴伦集成结构及具有其的产品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114300439A CN114300439A (zh) | 2022-04-08 |
CN114300439B true CN114300439B (zh) | 2022-10-11 |
Family
ID=80971547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111633561.1A Active CN114300439B (zh) | 2021-12-28 | 2021-12-28 | 巴伦集成结构及具有其的产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114300439B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115529017B (zh) * | 2022-11-28 | 2023-04-07 | 宜确半导体(苏州)有限公司 | 一种宽带巴伦阻抗变换器及包括其的电子产品 |
CN117353694B (zh) * | 2023-12-04 | 2024-03-08 | 宜确半导体(苏州)有限公司 | 一种差分阻抗变换器及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101341646A (zh) * | 2005-10-28 | 2009-01-07 | 日立金属株式会社 | Dc-dc转换器 |
CN102484497A (zh) * | 2010-08-11 | 2012-05-30 | 株式会社村田制作所 | 稳频电路、天线装置、及通信终端设备 |
CN106100602A (zh) * | 2016-08-11 | 2016-11-09 | 宜确半导体(苏州)有限公司 | 一种宽带巴伦阻抗变换器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321588A (ja) * | 1994-05-24 | 1995-12-08 | Ge Yokogawa Medical Syst Ltd | インピーダンスマッチング回路 |
US7629860B2 (en) * | 2007-06-08 | 2009-12-08 | Stats Chippac, Ltd. | Miniaturized wide-band baluns for RF applications |
CN103066940B (zh) * | 2012-12-12 | 2015-11-25 | 锐迪科科技有限公司 | 无源平衡-非平衡转换器 |
US20200343037A1 (en) * | 2019-04-26 | 2020-10-29 | Analog Devices International Unlimited Company | Micro-scale planar-coil transformer with shield |
CN112086429B (zh) * | 2019-06-13 | 2022-07-05 | 中芯国际集成电路制造(上海)有限公司 | 电感结构及其形成方法 |
CN111988015B (zh) * | 2020-08-26 | 2024-05-24 | 宜确半导体(苏州)有限公司 | 巴伦阻抗变换器、阻抗匹配装置、射频前端电路和终端 |
-
2021
- 2021-12-28 CN CN202111633561.1A patent/CN114300439B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101341646A (zh) * | 2005-10-28 | 2009-01-07 | 日立金属株式会社 | Dc-dc转换器 |
CN102484497A (zh) * | 2010-08-11 | 2012-05-30 | 株式会社村田制作所 | 稳频电路、天线装置、及通信终端设备 |
CN106100602A (zh) * | 2016-08-11 | 2016-11-09 | 宜确半导体(苏州)有限公司 | 一种宽带巴伦阻抗变换器 |
Also Published As
Publication number | Publication date |
---|---|
CN114300439A (zh) | 2022-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114300439B (zh) | 巴伦集成结构及具有其的产品 | |
JP4986628B2 (ja) | 積層ダイ内のスペーサに接した複数の受動素子を集積する方法 | |
JP4734282B2 (ja) | 半導体チップおよび半導体装置 | |
KR100550480B1 (ko) | 다중 계층 어레이 커패시터 및 그 제작 방법 | |
US9220165B2 (en) | Printed circuit board | |
US8686821B2 (en) | Inductor structure | |
TWI444120B (zh) | 含有覆蓋直接接合於主機板的晶粒的封裝的主機板組裝件、形成主機板組裝件的方法及計算系統 | |
US10219390B2 (en) | Fabrication method of packaging substrate having embedded passive component | |
US10109576B2 (en) | Capacitor mounting structure | |
JP2005521231A (ja) | 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法 | |
US11369020B2 (en) | Stacked transmission line | |
US6618266B2 (en) | Method for high-density, low-via-count, decoupling capacitor placement | |
JP2005310814A (ja) | キャパシタ内蔵基板 | |
CN113421872B (zh) | 集成电路 | |
US20090128993A1 (en) | Multi-tier capacitor structure, fabrication method thereof and semiconductor substrate employing the same | |
US10128037B2 (en) | Embedded substrate core spiral inductor | |
US9536820B1 (en) | Power distribution network | |
US9893701B1 (en) | Power filtering circuit and method | |
US20220005649A1 (en) | Solder column grid array capacitors | |
US12046545B2 (en) | Hybrid reconstituted substrate for electronic packaging | |
US20240071958A1 (en) | Chip package with integrated embedded off-die inductors | |
US20220148953A1 (en) | Hybrid reconstituted substrate for electronic packaging | |
US20230253380A1 (en) | Chip package with near-die integrated passive device | |
JP2006059955A (ja) | 半導体装置 | |
CN101207098B (zh) | 设置于半导体装置中的焊垫结构与相关方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |