KR100522907B1 - 소형 전원 - Google Patents

소형 전원 Download PDF

Info

Publication number
KR100522907B1
KR100522907B1 KR10-2000-7006637A KR20007006637A KR100522907B1 KR 100522907 B1 KR100522907 B1 KR 100522907B1 KR 20007006637 A KR20007006637 A KR 20007006637A KR 100522907 B1 KR100522907 B1 KR 100522907B1
Authority
KR
South Korea
Prior art keywords
layer
capacitor
core
conductor
transformer
Prior art date
Application number
KR10-2000-7006637A
Other languages
English (en)
Other versions
KR20010024741A (ko
Inventor
로렌스 알랜 굿맨
아쇽 엔. 프라부
Original Assignee
사르노프 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사르노프 코포레이션 filed Critical 사르노프 코포레이션
Publication of KR20010024741A publication Critical patent/KR20010024741A/ko
Application granted granted Critical
Publication of KR100522907B1 publication Critical patent/KR100522907B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 전원 일체형 전자모듈에 관한 것으로, 이러한 전원 일체형 전자모듈(10)은 기판의 표면상에 장착 및 부착되는 유리 또는 세라믹과 같은 유전체 재료로 구성된 표면(12)과 몸체(18)를 가지는 기판(12)을 포함한다. 몸체는 함께 부착되는 유전체 재료로 구성된 다수의 층(20)으로 형성된다. 도전체 재료 및 저항 재료로 구성된 영역(22)이 몸체의 층(20)의 표면상에 코팅되어 커패시터, 레지스터 및 인덕터와 같은 수동 전자소자(28)를 형성한다. 적어도 하나의 트랜스포머(27)가 몸체상에 또는 몸체내에 형성된다. 트랜스포머와 수동 전자소자는 몸체(18)의 층상의 도전 상호결합부(24) 및 몸체(18)의 층(20)을 통해 연장하는 도전체 재료로 구성된 비아에 의해 전기 결합되어 전원 일체형 회로를 형성한다. 다이오드 및 트랜지스터와 같은 활성 전자소자가 몸체(18)상에 장착되고 전원 회로에 전기 결합된다.

Description

소형 전원 {MINIATURE POWER SUPPLY}
본 발명은 소형 전원에 관한 것으로, 특히 비교적 작은 크기의 일체형 전자모듈로서 형성되는 전원에 관한 것이다.
집적회로(IC)는 일반적으로 실리콘과 같은 반도체 재료로 구성된 기판을 포함하고, 이러한 기판은 내부와 상부에 다이오드, 트랜지스터, 커패시터 및 레지스터와 같은 여러 수동 및 능동 소자가 형성된 영역을 가진다. 전자소자는 원하는 회로에 전기 결합된다. 실리콘 기술과 전자 패키지화 기술에서의 빠른 발전을 통해, 전자장치의 단위 부피당 계산 및 신호처리 능력이 지나 십년 동안 빠르게 개선되어 왔다. 소자 크기의 축소는 다음 십년 또는 그 이상동안 동일한 빠른 속도로 계속될 것이다. 하지만, 이러한 경향에 대한 잠재적인 예외중 하나는 전자장치의 동작에 필요한 전원내 크기와 무게가 더 느린 속도로 감소한다는 것이다.
전원의 크기 및 무게는 상당 부분이 반응소자 즉, 전원에 사용되는 트랜스포머, 인덕터 및 커패시터에 의해 결정된다. 트랜스포머는 AC 전압을 효율적으로 증가 또는 감소시키는데 사용되지만, 인덕터 및 커패시터는 하나의 전압 레벨에서 다른 전압 레벨로 효율적인 변환에 필요한 수동의 저손실 에너지 스토리지를 제공한다. 지금까지, 만족스러운 전원을 형성하기 위해 표준 실리콘 IC의 기판내에 트랜스포머 및 인덕터를 형성하는 것이 불가능하였다. 또한, 이러한 실리콘 기판은 전원내에서 일반적으로 발생하는 열을 만족할 수 있을 만큼 견뎌내지 못했다. 그러므로, 전원회로는 표준 실리콘 기술을 사용하여 작은 직접회로내에 형성될 수 없었다.
도 1은 본 발명에 따른 전원 일체형 전자모듈의 개략 측면도.
도 2는 본 발명에 따른 전원 일체형 전자모듈에서 사용될 수 있는 인덕터의 투시도.
도 3은 도 2에서 인덕터 코어가 제거된 도면.
도 4는 도 2와 도 3에 도시된 인덕터를 사용하여 제조될 수 있는 트랜스포머의 한 형태의 평면도.
도 5는 도 2와 도 3에 도시된 인덕터를 사용하여 제조될 수 있는 트랜스포머의 다른 형태의 평면도.
도 6a와 도 6b는 본 발명의 전원 일체형 전자모듈내에서 사용될 수 있는 스위치형 커패시터 트랜스포머의 회로도.
전원 일체형 전자모듈은 표면을 가진 열도전 재료로 구성된 기판을 포함한다. 절연 재료로 구성된 몸체는 기판 표면상에 위치하고 이러한 표면에 부착된다. 몸체는 함께 부착된 절연 재료로 구성된 다수의 층으로 구성된다. 도전 재료로 구성된 영역이 몸체의 층의 표면상에 위치하고 커패시터 및 레지스터를 형성한다. 트랜스포머는 몸체상에 또는 몸체내에 위치하고, 트랜스포머, 커패시터 및 레지스터는 직접회로, 다이오드 및 트랜지스터와 함께 전원회로를 형성하도록 전기 결합된다.
도 1을 참조하면, 본 발명의 전원 일체형 모듈(10)의 개략 측면도가 도시된다. 전원 일체형 모듈(10)은 금속과 같은 비교적 강한 열도전성 재료로 구성된 기판(12)을 포함한다. 기판(12)은 마주하는 주 표면(14, 16)을 가진다. 세라믹 또는 유리와 같은 유전체 재료로 구성된 몸체(18)가 기판(12)의 표면(14)상에 부착된다. 몸체(18)는 적층관계로 유전체 재료로 구성되며 상호 부착되는 다수의 층(20)으로 구성된다. 몸체(18)의 여러 층(20)의 표면상에 도전체 재료로 구성된 영역(22)이 위치한다. 도전체 영역(22)은 커패시터, 인덕터 및 상호결합부를 형성하는 것을 보조한다.
선택적인 실시예에서, 유전체층(20)은 여러 유전상수를 가진다. 예를 들어 바람직하게는 도 1에 도시된 중간 유전체층(20)은 자신의 상부 및 하부에 위치하는 층보다 높은 유전상수를 가진다. 다른 실시예에서, 고유전상수 재료(20A)가 선택적으로 도전체 재료(22)의 국소 영역상에 스크린될 수 있고, 예를 들며 중간 유전체층(20)내에 위치한다. 이러한 기술은 이하에서 설명될 바와 같이 커패시터를 제조하는데 필요한 영역을 최소화한다.
커패시터는 커패시터의 유전체를 형성하는 유전체(20)와 약간 이격한 관계로 층(20)의 동일한 표면상의 두 영역(22) 또는 커패시터의 유전체를 형성하는 유전체(20)와 마주하는 층 표면(20)상의 영역(22)에 의해 형성될 수 있다. 인덕터는 층(20)의 표면상의 원하는 경로내로 연장하는 도전 영역 또는 하나 이상의 층(20)의 폐루프(closed-loop) 주변부에 의해 형성될 수 있다. 상호결합부는 원하는 회로내에서 커패시터와 인덕터를 결합시키기 위해 이들 사이에서 연장하는 도전 재료의 스트립에 의해 형성된다. 또한, 층(20)의 일부 표면상에 원하는 저항을 가진 재료로 구성된 영역(26)이 위치하여 레지스터를 형성한다. 도전 재료로 구성된 비아(24)가 여러 층(20)을 통해 연장하고 원하는 회로내 상호결합부, 커패시터, 인덕터 및 레지스터를 전기 결합시킨다. 적어도 하나의 트랜스포머(27)가 몸체(18)의 층(20)중 적어도 하나상에 및/또는 적어도 하나내에 형성되고, 다른 전자소자에 전기 결합된다. 원한다면, 커패시터, 다이오드, 표준 실리콘 IC 등과 같은 여러 형태의 불연속 전자소자(28)가 몸체(18)의 최상부 표면상으로 또는 몸체(18)내에 형성된 개구부내에 장착되고, 비아(24)와 상호결합부의 일부에 의해 몸체내 다른 소자에 전기 결합된다. 커버(30)가 몸체(18)의 최상부 표면 상부로 연장하며 그곳에 부착되어 몸체(18)내와 몸체상의 여러 전자소자를 밀폐하도록 한다. 리드(32)가 몸체(18)의 최상부 표면상에 장착되어 그곳으로부터 외부로 돌출한다. 리드(32)는 비아(24) 및 상호결합부의 일부에 의해 몸체내에 형성된 회로에 전기 결합된다. 몸체(18) 및 트랜스포머(27)내 또는 상부의 여러 전자소자는 전원회로를 형성하도록 전기 결합된다.
몸체(18)는 플라스틱과 같은 비히클(vehicle)내에 유리 또는 세라믹과 같은 유전체 재료로 구성된 입자를 가장먼저 혼합시킴으로써 형성된다. 혼합물은 원하는 크기, 형상 및 두께의 층을 형성하도록 표면상에 분산된다. 층은 건조되어 유전체 재료로 구성된 그린 테이프(green tape)를 형성한다. 다음으로 개구부와 비아 홀이 그린 테이프내에 형성되고 도전체 재료가 비아 홀내에 채워진다. 다음으로 여러 도전 영역과 패턴이 그린 테이프 층의 표면상에 코팅된다. 상부에 도전 영역과 패턴을 가진 그린 테이프 층이 적층되어 몸체(18)를 형성하고 몸체(18)는 기판(12)상에 위치한다. 다음으로, 그린 테이프 및 기판의 적층물이 가열되어 유전체 재료로 구성된 입자를 용해시키거나 또는 소결하고, 입자와 함께 및 기판에 접착된다. 냉각될 때, 이는 기판(12)상의 고체 몸체(18)를 형성한다. 원한다면, 비아 홀은 몸체(18)가 완전히 형성된 이후 도전 재료로 채워진다.
도 1의 일체형 모듈(10)은 몸체(18) 및 기판(12)의 단일 측면(14)상의 도전 영역(22) 및 비아(24)와 같은 부품을 가지는 것으로 도시된다. 하지만, 다른 실시예에서, 몸체(10)는 기판(12)의 측면(16)으로부터 연장하여, 일체형 모듈(10)이 2면체가 되도록 할 수 있다. 기판(12)의 마주하는 측면상의 여러 도전 영역(22)이 비아(24)를 통해 결합될 수 있다. 어떠한 설계에 대한 필요 조건도 충족시키는 여러 구성이 가능하다. 예를 들면, 모듈(10)이 측면(16)과 같은 기판(12)의 일측면상에 모든 레지스터가 위치하고, 측면(14)과 같은 다른 측면상에 모든 커패시터가 위치하도록 구성될 수 있다.
도 2를 참조하면, 본 발명의 일체형 모듈(10)에서 사용될 수 있는 인덕터(50)가 도시된다. 인덕터(50)는 주위를 따라 나선형으로 연장하는 도전체를 가진 페라이트와 같은 자성 재료로 구성된 가늘고 긴 코어(52)를 포함한다. 인덕터(50)는 몸체(18)의 층(20)중 적어도 하나내에 가늘고 긴 함몰부(56)내에 형성된다. 도 3에 도시된 바와 같이, 금속과 같은 도전체 재료로 구성된 제 1 세트의 이격한 평행 스트립(58)이 함몰부(56)의 표면상에 코팅되고 바람직하게는 유전체(20)와 같은 절연 재료로 구성된 층으로 코팅되거나 또는 층 내부에 위치한다. 스트립(58)은 함몰부(56)의 종축에 대해 소정 각으로 연장하고 함몰부(56)에 인접한 층(20) 표면상으로 연장한다. 다음으로, 코어(52)가 함몰부(56)내 및 스트립(58) 상부에 형성된다. 코어(52)는 함몰부(56)내에 위치하는 자성 재료 몸체일 수 있거나 또는 함몰부(56)의 표면 상부 및 스트립(58) 상부에 코팅되는 자성 재료의 두꺼운 층일 수 있다. 제 2 세트의 이격한 평행 스트립(60)이 코어(52) 상부로 연장한다. 제 2 스트립(60)은 코어(52)를 따라 이격하고, 코어(52)에 대해 소정 각, 실질적으로 제 1 스트립(58)에 대해 0°의 각을 가진다. 스트립(60)은 바람직하게는 절연 재료로 코팅되거나 또는 유전체 층(20)과 함께 위치하여 코어(52)로부터 절연되도록 한다. 각각의 스트립(60)은 스트립(58, 60)이 코어(52)의 주위를 따라 나선형으로 연장하는 도전체를 형성하도록 비아를 통해 제 1 스트립(58)중 분리된 하나에 결합된 단부를 가진다. 도전체의 단부는 상호결합부에 전기 결합되어 다른 전자소자와도 전기 결합됨으로써 전원회로를 형성하도록 한다. 인덕터(50)는 바람직하게는 몸체(18)의 최상부층(20)내에 형성되어 용이하게 형성될 수 있도록 한다.
도 4를 참조하면, 도 2와 도 3에 도시된 인덕터(50)로부터 형성될 수 있는 한 형태의 트랜스포머(34)가 도시된다. 트랜스포머(34)는 인덕터(50)의 코어(52)와 유사한 자성 재료로 구성된 가늘고 긴 코어(36)를 포함한다. 코어(36)는 유전체로 구성된 층(20)의 함몰부(156)내에 위치한다. 코어(36)를 따라 두 세트의 이격한 도전체(38, 40)가 위치한다. 각각의 도전체(38, 40)는 인덕터(50)의 도전체와 유사하다. 각각의 도전체(38, 40)는 바람직하게는 유전체(20)를 통해 코어(36) 주위로 연장하는 도전체 스트립으로 구성되어 코어(36)로부터 절연되도록 한다. 도전체(38, 40)는 코어(36) 주위로 나선형 경로로 연장한다. 따라서, 트랜스포머(34)는 자성 재료로 구성된 코어 주위로 나선형 경로로 연장하는 두 개의 이격한 코일을 가진다. 선택적인 실시예에서, 코어(36)는 절연 재료와 도전체(38, 40)로 코팅될 수 있고 함몰부(156)내에 위치할 수 있다. 이러한 실시예에서, 절연 재료로 도전체(38, 40)중 하나를 코팅하거나 또는 유전체층(20)을 통해 이들을 연장시킬 필요가 없다.
도 5를 참조하면, 도 2와 도 3에 도시된 인덕터(50)로부터 형성될 수 있는 다른 형태의 트랜스포머(134)가 도시된다. 트랜스포머(134)는 몸체(18) 층(20) 표면상에 위치하거나 또는 층(20)중 하나 이상의 층내 함몰부 내부에 형성되는 자성 재료로 구성된 코어(136)를 포함한다. 코어(136)는 직사각형과 같이 폐경로(closed path)로 연장한다. 두 도전체(138, 140)는 코어(136)의 분리된 다리 주위로 나선형 경로로 각각 연장하는 도전체를 가지며 코어(136) 주위로 연장한다. 도전체(138, 140)는 바람직하게는 코어(136)로부터 유전체(20)에 의해 절연되거나 또는 다른 수단에 의해 절연된다. 선택적인 실시예에서, 코어(136)는 절연 재료로 커버된다. 도전체(138, 140)는 각각 인덕터(50)내에서와 같이 도전체 재료로 구성된 스트립으로 형성된다.
도 6a와 도 6b를 참조하면, 저전압과 고전압 상태 사이에서 스위칭될 수 있는 스위치형 커패시터 회로(62)의 회로도가 도시된다. 회로(62)는 3개의 커패시터(64, 66, 68)를 포함한다. 커패시터의 제 1 판(70)은 스위치(74)를 통해 커패시터(66)의 제 1 판(72)에 전기 결합된다. 커패시터(64)의 제 2 판(76)은 스위치(80)를 통해 커패시터(66)의 제 2 판(78)에 전기 결합된다. 커패시터(64)의 제 2 판(76)은 또한 스위치(82)를 통해 커패시터(66)의 제 1 판(72)에 전기 결합된다. 커패시터(66)의 제 1 판(72)은 스위치(86)를 통해 커패시터(68)의 제 1 판(84)에 전기 결합되고, 커패시터(66)의 제 2 판(78)은 스위치(90)를 통해 커패시터(68)의 제 2 판(88)에 전기 결합된다. 커패시터(68)의 제 2 판(78)은 또한 스위치(92)를 통해 커패시터(68)의 제 1 판(84)에 전기 결합된다.
도 6a에 도시된 바와 같이, 스위치(82, 92)는 개방되며 스위치(74, 80, 86, 90)가 폐쇄될 때, 커패시터(64, 66, 68)는 커패시터(64)의 판(70, 76)에 결합된 단자(94, 96) 사이에 병렬로 전기 결합된다. 이는 저전압 상태를 제공한다. 하지만, 도 6b에 도시된 바와 같이, 스위치(82, 92)는 폐쇄되고 스위치(74, 80, 86, 90)는 개방될 때, 커패시터(64, 66, 68)는 커패시터(64, 68)에 각각 결합된 단자(96, 100) 사이에 고전압 상태를 형성하도록 직렬로 전기 결합된다.
트랜스포머 회로(62)는 몸체(18)의 층(20)상에 도전 영역의 커패시터(64, 66, 68)를 형성함으로써 일체형 전자모듈(10)내에 형성될 수 있다. 도전 영역은 커패시터의 유전체를 제공하는 절연층(20)으로 층(20)의 마주하는 측면상에 위치하거나 또는 층(20)의 동일한 표면상에 이격하는 관계로 형성될 수 있다. 스위치는 MOS 트랜지스터와 같은 트랜지스터일 수 있다. 트랜지스터 스위치는 몸체(20)상에 장착된 불연속 엘리먼트이거나 또는 몸체(18)상에 장착된 표준 실리콘 IC의 일부일 수 있다. 트랜지스터 스위치는 상호결합부와 비아를 통해 커패시터에 결합되어 트랜스포머 회로(62)를 형성한다.
따라서, 본 발명에 의해 단단한 강체이면서 열도전 재료로 구성된 기판에 부착되는 몸체를 형성하기 위해 함께 접착되는 층을 가진 유전체 재료로 구성된 여러 층의 표면상에 코팅된 도전 또는 저항 재료로 구성된 영역으로서 형성되는 커패시터, 레지스터 및 인덕터와 같은 여러 전자소자를 포함할 수 있는 일체형 전자모듈이 제공된다. 적어도 하나의 트랜스포머가 몸체상에 형성되거나 또는 몸체상에 장착된다. 또한, 불연속 소자 또는 실리콘 집적회로의 일부로서 다이오드 및 트랜지스터와 같은 활성 전자소자가 몸체상에 장착될 수 있다. 여러 전자소자가 여러 층상의 도전체 재료로 구성된 상호결합부에 의해 및 층을 통해 연장하는 도전체 재료로 구성된 비아에 의해 전기 결합되어 전원 회로를 형성한다. 유리 또는 세라믹과 같은 유전체 재료로 구성된 일체형 전자모듈의 몸체를 가짐으로써, 몸체는 여러 전자회로를 위한 유전체로서의 역할을 할뿐만 아니라 여러 전자소자 사이에 우수한 절연을 제공하고, 전원 회로에 의해 발생된 열을 지탱할 수 있게 된다. 추가로, 기판은 몸체를 단단하게 지지할 뿐만 아니라 전원 회로로부터 발생된 열을 장치 외부로 전도시키기 위한 우수한 히트싱크로서의 역할을 한다. 따라서, 본 발명의 일체형 전자모듈은 실리콘과 같은 반도체 재료로 구성된 기판내에 일체형 회로를 형성하는 것이 용이하지 않았던 전원 회로를 형성하는 것을 가능케 한다.

Claims (13)

  1. 표면을 가진 기판;
    상기 기판의 표면상에 장착 및 부착된 유전체 재료로 구성되며, 다수의 유전체 재료로 구성된 층이 함께 부착되어 형성된 몸체;
    상기 몸체의 적어도 하나의 층의 표면상에 위치하며 적어도 하나의 커패시터 또는 레지스터를 형성하는 도전체 재료;
    상기 몸체의 적어도 하나의 층상에 위치하는 트랜스포머; 및
    상기 커패시터, 레지스터 및 트랜스포머를 전원 회로에 전기 결합시키는 수단을 포함하는 것을 특징으로 하는 전원 일체형 전자모듈.
  2. 제 1 항에 있어서, 상기 적어도 하나의 커패시터, 레지스터 및 트랜스포머를 결합시키는 상기 수단은 상기 몸체의 적어도 하나의 층의 표면상에 도전체 재료로 구성된 상호결합부를 구비하는 것을 특징으로 하는 전원 일체형 전자모듈.
  3. 제 1 항에 있어서, 상기 적어도 하나의 커패시터, 레지스터 및 트랜스포머를 결합시키는 상기 수단은 상기 몸체의 층을 통해 연장하는 도전체 재료로 구성된 비아를 더 포함하는 것을 특징으로 하는 전원 일체형 전자모듈.
  4. 제 1 항에 있어서, 상기 도전체 재료는 커패시터를 형성하고, 상기 커패시터중 적어도 일부는 도전체 재료로 구성된 영역에 의해 상기 커패시터의 유전체를 형성하는 층을 가진 상기 몸체의 층의 마주하는 측면상에 형성되는 것을 특징으로 하는 전원 일체형 전자모듈.
  5. 제 1 항에 있어서, 상기 전원 일체형 전자모듈은 상기 몸체의 표면상에 장착되며, 상기 적어도 하나의 커패시터, 레지스터 및 트랜스포머에 전기 결합되어, 상기 전원 회로를 형성하는 다이오드 및 트랜지스터와 같은 불연속 전자소자를 더 포함하는 것을 특징으로 하는 전원 일체형 전자모듈.
  6. 제 1 항에 있어서, 상기 트랜스포머는 자성 재료로 구성된 코어 및 상기 코어의 주위를 따라 나선형 경로로 연장하는 도전체 재료를 구비하는 것을 특징으로 하는 전원 일체형 전자모듈.
  7. 제 6 항에 있어서, 상기 전원 일체형 전자모듈은 상기 코어의 주위를 따라 나선형 경로로 연장하는 두 세트의 이격한 도전체 스트립을 더 포함하는 것을 특징으로 하는 전원 일체형 전자모듈.
  8. 제 7 항에 있어서, 상기 코어는 폐경로로 연장하며, 상기 도전체 스트립은 상기 코어의 분리된 부분 주위에 위치하는 것을 특징으로 하는 전원 일체형 전자모듈.
  9. 제 6 항에 있어서, 상기 몸체의 층중 적어도 하나내에 가늘고 긴 홈이 위치하며, 제 1 세트의 다수의 이격한 평행 도전체 스트립은 상기 홈의 표면상에 코팅되며, 상기 트랜스포머의 코어는 상기 홈내에 및 상기 제 1 세트의 도전체 스트립 상부에 위치하며, 및 제 2 세트의 이격한 평행 도전체 스트립은 상기 코어 상부로 연장하고 상기 제 1 세트의 도전체 스트립에 전기 결합되어 상기 코어 주위를 따라 나선형으로 연장하는 도전체를 형성하는 것을 특징으로 하는 전원 일체형 전자모듈.
  10. 제 9 항에 있어서, 상기 코어는 상기 층내의 상기 홈의 표면상에 및 상기 제 1 세트의 도전체 스트립 상부에 코팅된 자성 재료로 구성된 층인 것을 특징으로 하는 전원 일체형 전자모듈.
  11. 제 1 항에 있어서, 상기 트랜스포머는 스위치를 통해 함께 전기 결합되는 다수의 커패시터를 구비하는 것을 특징으로 하는 전원 일체형 전자모듈.
  12. 제 11 항에 있어서, 상기 커패시터는 상기 몸체의 층의 표면상에 이격한 관계로 도전체 재료로 구성된 섹션을 구비하는 것을 특징으로 하는 전원 일체형 전자모듈.
  13. 제 11 항에 있어서, 상기 스위치는 상기 몸체상에 장착되며 상기 커패시터에 전기 결합된 트랜지스터인 것을 특징으로 하는 전원 일체형 전자모듈.
KR10-2000-7006637A 1997-12-18 1998-12-18 소형 전원 KR100522907B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/993,292 US6011330A (en) 1997-12-18 1997-12-18 Miniature power supply
US08/993,292 1997-12-18
PCT/US1998/026896 WO1999031789A1 (en) 1997-12-18 1998-12-18 Miniature power supply

Publications (2)

Publication Number Publication Date
KR20010024741A KR20010024741A (ko) 2001-03-26
KR100522907B1 true KR100522907B1 (ko) 2005-10-24

Family

ID=25539354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7006637A KR100522907B1 (ko) 1997-12-18 1998-12-18 소형 전원

Country Status (7)

Country Link
US (1) US6011330A (ko)
EP (1) EP1040554A1 (ko)
JP (1) JP2002509364A (ko)
KR (1) KR100522907B1 (ko)
AU (1) AU2001999A (ko)
CA (1) CA2310251A1 (ko)
WO (1) WO1999031789A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553662B2 (en) 2001-07-03 2003-04-29 Max Levy Autograph, Inc. Method of making a high-density electronic circuit
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
AU2003284329A1 (en) 2002-10-22 2004-05-13 Isys Technologies Robust customizable computer processing system
CN1729734B (zh) 2002-10-22 2011-01-05 贾森·A·沙利文 用于提供动态模块处理单元的系统及方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
WO2005086532A2 (en) * 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP2005268447A (ja) * 2004-03-17 2005-09-29 Matsushita Electric Ind Co Ltd コイル内蔵多層回路基板
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
CN101867311B (zh) * 2009-04-17 2012-03-07 凹凸电子（武汉）有限公司 电源系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4218968A1 (de) * 1992-06-10 1993-12-16 Technology Service Inc Elektrische Stromversorgungseinheit zur Versorgung leistungsschwacher Verbraucher
DE4222068C1 (ko) * 1992-07-04 1993-06-09 Abb Patent Gmbh, 6800 Mannheim, De
JPH07312414A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE19517703A1 (de) * 1995-05-13 1996-11-14 Friwo Geraetebau Gmbh Hydridschaltkreis mit integrierten elektronischen Bauelementen und einem Keramiksubstrat

Also Published As

Publication number Publication date
WO1999031789A1 (en) 1999-06-24
KR20010024741A (ko) 2001-03-26
AU2001999A (en) 1999-07-05
US6011330A (en) 2000-01-04
JP2002509364A (ja) 2002-03-26
CA2310251A1 (en) 1999-06-24
EP1040554A1 (en) 2000-10-04

Similar Documents

Publication Publication Date Title
KR100522907B1 (ko) 소형 전원
TW475196B (en) Apparatus and method for an integrated circuit having high Q reactive components
US9697950B2 (en) Assembled circuit and electronic component
JP4376493B2 (ja) プリント回路ボード
US7932800B2 (en) Method and apparatus for three-dimensional integration of embedded power module
US7280024B2 (en) Integrated transformer structure and method of fabrication
CN100382309C (zh) 模块部件
KR930010076B1 (ko) 다층혼성집적회로
US6549409B1 (en) Power converter assembly
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
US4734819A (en) Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package
US20050207133A1 (en) Embedded power management control circuit
US20110291785A1 (en) Power inductor structure
WO2003032389A1 (en) Voltage conversion module
US8791501B1 (en) Integrated passive device structure and method
JP2002233140A (ja) 超小型電力変換装置
KR20090083568A (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
US7911318B2 (en) Circuit boards with embedded resistors
US7545021B1 (en) Apparatus and method for making integrated circuit packages having integrated circuits mounted onto passive electrical components
JPH0210598B2 (ko)
Chen et al. A study of the high frequency performance of thin film capacitors for electronic packaging
Lostetter et al. Polymer thick film (PTF) and flex technologies for low cost power electronics packaging
JPH05226506A (ja) 表面実装型複合部品及びその製造方法
TWI231020B (en) Substrate with embedded passive components and method for fabricating the same
Bui et al. High density surface mounting power supply

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee