KR20000071919A - 다층 멀티칩 모듈 - Google Patents

다층 멀티칩 모듈 Download PDF

Info

Publication number
KR20000071919A
KR20000071919A KR1020000008822A KR20000008822A KR20000071919A KR 20000071919 A KR20000071919 A KR 20000071919A KR 1020000008822 A KR1020000008822 A KR 1020000008822A KR 20000008822 A KR20000008822 A KR 20000008822A KR 20000071919 A KR20000071919 A KR 20000071919A
Authority
KR
South Korea
Prior art keywords
ground line
layer
passive element
metal layer
chip module
Prior art date
Application number
KR1020000008822A
Other languages
English (en)
Other versions
KR100308872B1 (ko
Inventor
권영세
Original Assignee
이상헌
텔레포스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이상헌, 텔레포스 주식회사 filed Critical 이상헌
Priority to KR1020000008822A priority Critical patent/KR100308872B1/ko
Priority to AU10602/01A priority patent/AU1060201A/en
Priority to PCT/KR2000/001211 priority patent/WO2001063646A2/en
Priority to EP00123414A priority patent/EP1128434A3/en
Priority to TW089123047A priority patent/TW466745B/zh
Priority to JP2000338062A priority patent/JP2001244402A/ja
Publication of KR20000071919A publication Critical patent/KR20000071919A/ko
Application granted granted Critical
Publication of KR100308872B1 publication Critical patent/KR100308872B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors

Abstract

본 발명의 다층 멀티 칩 모듈은 기판, 기판 위에 형성되는 제1 접지선, 수동소자를 가지며 제1 접지선 위에 형성되는 수동소자층, 수동소자층 위에 형성되는 제2 접지선, 수동소자와 전기적으로 연결되는 연결도선을 가지며 제2 접지선 위에 형성되는 상호연결층, 상호연결층 위에 형성되는 제3 접지선, 연결도선과 전기적으로 연결되며 제3 접지선 외부에 형성되는 다수의 범퍼, 및 범퍼 위에 형성되는 다수의 집적회로를 포함한다. 여기서, 다수의 집적회로는 고주파 대역의 신호를 처리하는 하나 이상의 집적회로와 베이스 밴드 신호를 처리하는 하나 이상의 집적회로를 포함할 수 있다.
본 발명에 따르면 베이스 밴드의 신호를 처리하는 기저 대역부와 고주파의 신호를 처리하는 고주파부를 하나의 모듈로 형성할 수 있으며, 집적회로와 수동소자가 다른 층에 형성되기 때문에 모듈의 크기를 줄일 수 있다.

Description

다층 멀티칩 모듈{Multi-Layered Multi-chip Module}
본 발명은 멀티칩 모듈(Multi-chip Module; 이하 'MCM'라 한다)에 관한 것으로서, 특히 RF(radio frequency) 대역의 주파수를 처리하는 소자와 베이스 밴드(base band) 신호를 처리하는 위한 소자를 함께 실장한 다층의 MCM에 관한 것이다.
이동통신 단말기는 보통 고주파(RF) 대역의 주파수를 처리하기 위한 고주파부와, 고주파 신호를 기저대역의 신호로 변환시키거나 기저대역의 신호를 고주파 신호로 변환시키기 위한 기저대역부, 퀄컴사의 MSM과 같이 기저대역의 신호를 처리하기 위한 프로세서를 포함한다. 최근 이동통신 단말기의 소형화가 급진전됨에 따라 각 단말기 제조회사는 여러 통신 부품을 하나의 모듈로 형성하여 단말기의 크기를 줄이려고 노력하고 있다.
그러나, 종래에는 주파수의 간섭등의 영향으로 베이스 밴드의 신호를 처리하는 기저대역부와 고주파의 신호를 처리하기 위한 고주파부를 별도의 모듈로 형성하였으며, 이에 따라 단말기의 크기를 줄이는데 일정한 한계가 있었다.
본 발명이 이루고자 하는 기술적 과제는 이와 같은 문제점을 해결하기 위한 것으로서, 베이스 밴드의 신호를 처리하는 기저 대역부와 고주파의 신호를 처리하는 고주파부를 하나의 모듈로 형성하기 위한 다층의 MCM을 제공하기 위한 것이다.
도1은 본 발명의 실시예에 따른 다층 멀티칩 모듈의 구조를 나타내는 도면이다.
도2a 및 도2b는 본 발명의 실시예에 따른 범퍼와 연결도선과의 연결관계를 나타내는 도면이다.
도3은 본 발명의 실시예에 따른 연결도선과 수동소자와의 연결관계를 나타내는 도면이다.
도4는 도3을 C-C'선으로 자른 단면도이다.
도5는 본 발명의 실시예에 따른 인덕터를 나타내는 도면이다.
도6은 본 발명의 하나의 실시예에 따른 커패시터를 나타내는 도면이다.
도7은 본 발명의 다른 실시예에 따른 커패시터를 나타내는 도면이다.
이와 같은 목적을 달성하기 위한 본 발명의 특징에 따른 다층 멀티칩 모듈은
기판, 상기 기판 위에 형성되는 제1 접지선, 수동소자를 가지며 상기 제1 접지선 위에 형성되는 수동소자층, 상기 수동소자층 위에 형성되는 제2 접지선, 상기 수동소자와 전기적으로 연결되는 연결도선을 가지며 상기 제2 접지선 위에 형성되는 상호연결층, 상기 상호연결층 위에 형성되는 제3 접지선, 상기 연결도선과 전기적으로 연결되며 상기 제3 접지선 외부에 형성되는 다수의 범퍼, 및 상기 범퍼 위에 형성되는 다수의 집적회로를 포함한다.
여기서, 상기 제3 접지선은 개방된 영역을 가지며, 상기 개방된 영역을 통해 상기 연결도선과 상기 범퍼가 전기적으로 연결된다. 또한 상기 제2 접지선은 개방된 영역을 가지며, 상기 개방된 영역을 통해 상기 연결도선과 상기 수동소자가 전기적으로 연결된다.
여기서, 상기 다수의 집적회로는 고주파 대역의 신호를 처리하는 하나 이상의 집적회로와 베이스 밴드 신호를 처리하는 하나 이상의 집적회로를 포함할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 상세하게 설명한다.
도1은 본 발명의 실시예에 따른 다층 MCM 구조를 나타내는 도면이다.
도1에 도시한 바와 같이, 본 발명의 실시예에 따른 다층 MCM 구조는 반도체 기판(100), 제1 접지선(200), 수동소자(passive element)층(300), 제2 접지선(400), 상호연결(interconnection)층(500), 제3 접지선(600), 범퍼(700) 및 다수의 집적회로(IC1, IC2,....,ICn)를 포함한다.
반도체 기판(100)은 하부가 평탄한 홈(groove)(210)을 가지며, 제1 접지선(200)은 반도체 기판(100)의 표면 및 상기 홈의 표면위에 형성된다.
수동소자층(300)은 저항, 인덕터 및 커패시터의 수동소자(310)가 형성되는 층으로서 제1 접지선(200) 및 제2 접지선(400) 사이에 형성된다. 이때, 수동소자(310)는 도시하지 않은 지지수단에 의해 제1 접지선으로부터 지지되어 있다.
제2 접지선(400)은 수동 소자층(300) 위에 형성되어 있으며, 도시하지 않은 지지수단에 의해 지지되어 있다. 여기서, 제1 및 제2 접지선(200, 400)은 접지되거나 바이어스 전압이 인가되며, 수동소자(310)를 전기적으로 차폐하는 역할을 한다.
상호 연결층(500)은 수동소자(310) 상호간 및 수동 소자와 다른 층에 있는 집적회로를 연결하기 위한 연결도선(510)이 형성되는 층으로서 제2 접지선(400) 및 제3 접지선(600) 사이에 형성된다. 이때, 연결도선(510)은 도시하지 않은 지지수단에 의해 지지되어 있다.
제3 접지선(600)은 상호 연결층(500) 위에 형성되어 있으며, 도시하지 않은 지지수단에 의해 지지되어 있다. 여기서, 제3 접지선(600)은 접지되거나 바이어스 전압이 인가되며, 제2 접지선 및 제3 접지선(400, 600)에 의해 연결도선(510)이 전기적으로 차폐된다.
범퍼(700)는 연결도선(510)과 집적회로(IC)에 전기적으로 연결된다.
집적회로(IC1, IC2,, ...ICn)는 범퍼(700)를 통해 연결도선(510)에 전기적으로 연결된다. 본 발명의 실시예에 따르면 범퍼에 연결되는 집적회로는 고주파 신호를 처리하는 고주파 IC(예를 들어, MMIC)와 베이스 밴드 신호를 처리하는 IC를 포함하며, 이외에 FET(field effect transistor)와 BJT(bipolar junction transistor)등과 같은 개별소자들도 포함한다.
다음은 도2a 및 도2b를 참조하여 범퍼(700)와 연결도선(510)과의 연결관계를 상세하게 설명한다.
도2a에 도시한 바와 같이, 연결도선(510) 위에는 도전성의 지지수단(550)이 형성되어 있으며, 이 지지수단(550)은 제3 접지선(600)의 개방된 영역을 통해 제3 접지선 밖으로 돌출되어 있다. 범퍼(700)는 이 지지수단(550) 위에 형성되며, 지지수단(550)을 통해 연결도선(510)과 전기적으로 연결된다.
도2b는 도2a를 B-B' 선으로 자른 단면도이다. 도2b에 도시한 바와 같이, 본 발명의 실시예에 따르면 연결도선(510)이 제2 및 제3 접지선(400, 600)에 의해 둘러싸여 전기적으로 차폐되기 때문에, 연결도선과 외부의 집적회로 사이 또는 연결도선과 수동소자 사이의 신호 간섭을 줄일 수 있다.
다음은 도3을 참조하여 연결도선(510)과 수동소자(310)의 연결관계를 상세하게 설명한다.
도3에 도시한 바와 같이, 수동소자(310)는 연결도선(520)과 연결되어 있으며, 이 연결도선(520)은 제2 접지선(400)의 개방된 영역을 통해 연결도선(510)과 연결된다. 이에 따라, 수동소자(310)는 연결도선(510, 520)을 통해 직접회로(IC1, ..., ICn)에 전기적으로 연결된다.
도4는 도3을 C-C' 선으로 자른 단면도이다. 도4에 도시한 바와 같이, 본 발명의 실시예에 따르면 수동소자(310)가 제1 및 제2 접지선(200, 400)에 의해 둘러싸여 전기적으로 차폐되기 때문에, 수동소자(310)와 연결도선(510) 사이의 신호 간섭을 줄일 수 있다.
다음은 본 발명의 실시예에 따른 수동소자를 설명한다.
본 발명의 실시예에 따른 수동 소자(310)는 저항, 인덕터 및 커패시터를 포함한다.
저항값은 수동소자(310)의 재질 및 수동 소자(310)의 물리적 구조 즉, 수동소자의 넓이 및 길이에 의해 결정되는데, 본 발명의 실시예에서는 필요한 저항값을 주로 수동소자의 물리적 구조를 최적화함으로써 얻는다.
인덕터는 도5에 도시한 바와 같이 금속의 수동소자를 평면상에 지그재그로 배열함으로써 얻을 수 있으며, 이외에 여러 가지 방법으로 수동소자의 물리적 구조를 변경함으로써 얻을 수 있다. 이와 같은 인덕터는 이 발명이 속하는 기술분야의 전문가라면 쉽게 알 수 있으므로 보다 자세한 설명은 생략한다.
도6은 본 발명의 실시예에 따른 커패시터를 나타내는 도면이다.
도6에 도시한 바와 같이, 본 발명의 실시예에 따른 커패시터는 제1 금속층(312)과 제2 금속층(314)을 각각 제1 및 제2 접지선(200, 400) 사이에 형성하고, 제1 금속층(312)과 제2 금속층(314)이 중첩되는 부분에 유전체(316)가 삽입되도록 함으로써 형성한다.
이때, 제1 금속층(312)과 제2 금속층(314) 사이이 거리를 α라 하고, 제2 금속층(314)과 제2 접지선(400) 사이의 거리를 β라 하면, β/α를 1보다 충분히 크게 설계하는 것이 바람직하다. 또한, 제1 접지선(200)과 제1 금속층(312) 사이의 거리와 제2 접지선(400)과 제2 금속층(314)과의 거리를 거의 같도록 하는 것이 바람직하다.
한편, 커패시터를 반도체 기판의 평탄한 부분위에 형성하면, 도6에 도시한 바와 같이 제1 접지선(200)과 제1 금속층(312)은 평탄한 반면, 제2 접지선(400)과 제2 금속층(314)은 굴곡이 생기게 되어 이후의 공정 진행을 어렵게 하는 문제점이 있을 수 있다.
따라서, 도7에 도시한 바와 같이 커패시터를 반도체 기판의 홈(210) 부분위에 형성하는 것이 바람직하다. 이와 같이 하면, 도7에 도시한 바와 같이 제1 접지선(200)과 제1 금속층(312)은 굴곡이 생기게 되지만, 제2 접지선(400)과 제2 금속층(314)은 평탄하게 할 수 있기 때문에 이후의 공정 진행이 매끄러울 수 있다는 장점이 있다. 이때, 제2 접지선과 제2 금속층을 평탄화하기 위해 CMP(Chemical Mechanical Polishing) 공정을 사용하는 것이 바람직하다.
이와 같이 본 발명의 실시예에 따른 다층 MCM 구조에 따르면, 고주파 신호를 처리하는 IC와 베이스밴드 신호를 처리하는 IC를 범퍼 위에 각각 실장하고, 저항, 커패시터, 인덕터와 같은 수동소자를 IC와는 다른 수동소자층에 형성하고, 이 수동소자와 IC를 상호연결층에 있는 연결도선을 통해 연결하기 때문에 단말기의 소형화를 도모할 수 있다.
또한, 본 발명의 실시예에 따르면 수동 소자와 연결 도선은 각각 전기적으로 차폐되기 때문에 신호간섭의 영향도 줄일 수 있다.
이상에서는 본 발명의 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 외에 다양한 변경이나 변경도 가능하다.
예를 들어, 본 발명의 실시예에서는 반도체 기판만을 설명하였으나, 그 외의 다른 형태의 기판일수도 있다.
이상에서 설명한 바와 같이 본 발명에 따르면 베이스 밴드의 신호를 처리하는 기저 대역부와 고주파의 신호를 처리하는 고주파부를 하나의 모듈로 형성할 수 있다.
또한, 본 발명에 따르면 집적회로와 수동소자가 다른 층에 형성되기 때문에, 모듈의 크기를 줄일 수 있다.

Claims (12)

  1. 기판;
    상기 기판 위에 형성되는 제1 접지선;
    수동소자를 가지며 상기 제1 접지선 위에 형성되는 수동소자층;
    상기 수동소자층 위에 형성되는 제2 접지선;
    상기 수동소자와 전기적으로 연결되는 연결도선을 가지며 상기 제2 접지선 위에 형성되는 상호연결층;
    상기 상호연결층 위에 형성되는 제3 접지선;
    상기 연결도선과 전기적으로 연결되며 상기 제3 접지선 외부에 형성되는 다수의 범퍼; 및
    상기 범퍼 위에 형성되는 다수의 집적회로를 포함하는 다층 멀티 칩 모듈.
  2. 제1항에 있어서,
    상기 제3 접지선은 개방된 영역을 가지며, 상기 개방된 영역을 통해 상기 연결도선과 상기 범퍼가 전기적으로 연결되는 것을 특징으로 하는 다층 멀티 칩 모듈.
  3. 제2항에 있어서,
    상기 연결도선에 연결되며, 상기 범퍼를 지지하기 위한 도전성 지지수단을 추가로 포함하는 다층 멀티칩 모듈.
  4. 제1항에 있어서,
    상기 제2 접지선은 개방된 영역을 가지며, 상기 개방된 영역을 통해 상기 연결도선과 상기 수동소자가 전기적으로 연결되는 것을 특징으로 하는 다층 멀티 칩 모듈.
  5. 제3항에 있어서,
    상기 수동소자는 저항, 인덕터, 커패시터 중의 하나 이상인 것을 특징으로 하는 다층 멀티 칩 모듈.
  6. 제3항에 있어서,
    상기 수동소자는 커패시터이며,
    상기 커패시터는
    상기 제1 접지선 위에 형성되는 제1 금속층;
    상기 제1 금속층 위 및 상기 제2 접지선 밑에 형성되며 상기 제1 금속층과 일부 영역이 중첩되는 제2 금속층; 및
    상기 제1 금속층과 제2 금속층이 중첩되는 영역에 형성되는 유전체를 포함하는 다층 멀티 칩 모듈.
  7. 제6항에 있어서,
    상기 제1 접지선과 상기 제1 금속층 사이의 거리와 상기 제2 접지선과 상기 제2 금속층 사이의 거리는 거의 같은 것을 특징으로 하는 다층 멀티 칩 모듈.
  8. 제7항에 있어서,
    상기 제1 접지선과 상기 제1 금속층 사이의 거리가 상기 제1 및 상기 제2 금속층 사이의 거리보다 큰 것을 특징으로 하는 다층 멀티 칩 모듈.
  9. 제6항에 있어서,
    상기 기판은 하부가 평탄한 홈을 가지는 것을 특징으로 하는 다층 멀티 칩 모듈.
  10. 제9항에 있어서,
    상기 커패시터는 상기 홈에 대응하는 부분에 형성되는 것을 특징으로 하는 다층 멀티 칩 모듈.
  11. 제10항에 있어서,
    상기 제2 접지선 및 상기 제2 금속층은 평탄한 것을 특징으로 하는 다층 멀티 칩 모듈.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 다수의 집적회로는
    고주파 대역의 신호를 처리하는 하나 이상의 집적회로와 베이스 밴드 신호를 처리하는 하나 이상의 집적회로를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈.
KR1020000008822A 2000-02-23 2000-02-23 다층 멀티칩 모듈 KR100308872B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020000008822A KR100308872B1 (ko) 2000-02-23 2000-02-23 다층 멀티칩 모듈
AU10602/01A AU1060201A (en) 2000-02-23 2000-10-26 Multi-layered multi-chip module
PCT/KR2000/001211 WO2001063646A2 (en) 2000-02-23 2000-10-26 Multi-layered multi-chip module
EP00123414A EP1128434A3 (en) 2000-02-23 2000-11-02 Multi-layered multi-chip module for high frequencies
TW089123047A TW466745B (en) 2000-02-23 2000-11-02 Multi-layered multi-chip module
JP2000338062A JP2001244402A (ja) 2000-02-23 2000-11-06 多層マルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008822A KR100308872B1 (ko) 2000-02-23 2000-02-23 다층 멀티칩 모듈

Publications (2)

Publication Number Publication Date
KR20000071919A true KR20000071919A (ko) 2000-12-05
KR100308872B1 KR100308872B1 (ko) 2001-11-03

Family

ID=19649253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008822A KR100308872B1 (ko) 2000-02-23 2000-02-23 다층 멀티칩 모듈

Country Status (6)

Country Link
EP (1) EP1128434A3 (ko)
JP (1) JP2001244402A (ko)
KR (1) KR100308872B1 (ko)
AU (1) AU1060201A (ko)
TW (1) TW466745B (ko)
WO (1) WO2001063646A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828244B1 (ko) * 2000-09-14 2008-05-07 소니 가부시끼 가이샤 고주파 모듈 장치 및 그 제조 방법
EP1342398A4 (en) * 2000-12-15 2008-10-29 X2Y Attenuators Llc ENERGY GAUGES FOR ENERGY TREATMENT

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
SE0200715D0 (sv) * 2001-12-14 2002-03-11 Optillion Ab Feedthrough Interconnection Assembly
US6744129B2 (en) * 2002-01-11 2004-06-01 Microtune (San Diego), Inc. Integrated ground shield
EP2455011A3 (en) 2002-08-21 2017-09-13 Olympus Corporation Ligating device for biological tissue
US7817397B2 (en) 2005-03-01 2010-10-19 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
GB2439861A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Internally overlapped conditioners
EP1991996A1 (en) * 2006-03-07 2008-11-19 X2Y Attenuators, L.L.C. Energy conditioner structures
KR101382768B1 (ko) * 2007-08-20 2014-04-17 엘지이노텍 주식회사 스태킹 구조의 칩 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661704B2 (ja) * 1992-04-01 2005-06-22 株式会社村田製作所 多層セラミック基板
JPH06125180A (ja) * 1992-10-09 1994-05-06 Ngk Spark Plug Co Ltd キャパシタ内蔵多層配線基板
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JPH07335779A (ja) * 1994-06-08 1995-12-22 Fujitsu Ltd マルチチップモジュール
JPH088393A (ja) * 1994-06-23 1996-01-12 Fujitsu Ltd 半導体装置
US5777383A (en) * 1996-05-09 1998-07-07 Lsi Logic Corporation Semiconductor chip package with interconnect layers and routing and testing methods
JPH1145977A (ja) * 1997-07-28 1999-02-16 Hitachi Ltd マルチチップモジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828244B1 (ko) * 2000-09-14 2008-05-07 소니 가부시끼 가이샤 고주파 모듈 장치 및 그 제조 방법
EP1342398A4 (en) * 2000-12-15 2008-10-29 X2Y Attenuators Llc ENERGY GAUGES FOR ENERGY TREATMENT

Also Published As

Publication number Publication date
EP1128434A3 (en) 2008-05-07
AU1060201A (en) 2001-09-03
KR100308872B1 (ko) 2001-11-03
WO2001063646A3 (en) 2002-05-30
WO2001063646A2 (en) 2001-08-30
EP1128434A2 (en) 2001-08-29
JP2001244402A (ja) 2001-09-07
TW466745B (en) 2001-12-01

Similar Documents

Publication Publication Date Title
US7518228B2 (en) Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US6418032B2 (en) Printed wiring board
US5513072A (en) Power module using IMS as heat spreader
KR100308872B1 (ko) 다층 멀티칩 모듈
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
KR20010110421A (ko) 집적 고주파 능력을 갖는 다중 칩 모듈
US7557445B2 (en) Multilayer substrate and the manufacturing method thereof
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US7638419B2 (en) Method of fabricating a via attached to a bond pad utilizing a tapered interconnect
US6215171B1 (en) IC module
US20040125580A1 (en) Mounting capacitors under ball grid array
KR20010049422A (ko) 고주파 모듈
KR102652073B1 (ko) 고주파 ic 대응 mlcc 실장기술
CN218525585U (zh) 电子器件
JP2001167974A (ja) 回路基板およびそれを用いた回路モジュールおよびそれを用いた電子装置
US10756027B1 (en) Semiconductor structure and method for forming the same
JP3211756B2 (ja) 半導体集積回路装置
EP1111969B1 (en) Method and structure for reducing power noise
JPH05211279A (ja) 混成集積回路
JP2007129122A (ja) 半導体装置
KR20000022250A (ko) 인덕턴스로 제어되는 상호접속부 설계
JP2000200850A (ja) 電子デバイス
JP2004327697A (ja) 半導体パッケージ及びこれを用いた無線通信装置
JPH03261079A (ja) 混成集積回路

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee