JP2000200850A - 電子デバイス - Google Patents
電子デバイスInfo
- Publication number
- JP2000200850A JP2000200850A JP135299A JP135299A JP2000200850A JP 2000200850 A JP2000200850 A JP 2000200850A JP 135299 A JP135299 A JP 135299A JP 135299 A JP135299 A JP 135299A JP 2000200850 A JP2000200850 A JP 2000200850A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- chip
- electrodes
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 チップのサイズや種類、搭載数によらず、パ
ッケージ基板の設計変更をする必要のない電子デバイス
を提供する。 【解決手段】 絶縁体からなる基体２２の一方主面と他
方主面に複数の第１および第２の電極２３、２４を対向
させて形成し、両者をスルーホール２５で接続してなる
パッケージ基板２１と、基体２２の一方主面上に、２つ
以上の第１の電極２３にまたがってチップ２７を搭載し
て構成する。 【効果】 チップのサイズや種類によらず、高周波特性
の劣化がなく、パッケージ基板の設計変更をする必要が
ないためパッケージ基板を汎用化し、低コスト化を図る
ことができる。また、電子デバイスの設計期間の短縮を
図ることができる。
ッケージ基板の設計変更をする必要のない電子デバイス
を提供する。 【解決手段】 絶縁体からなる基体２２の一方主面と他
方主面に複数の第１および第２の電極２３、２４を対向
させて形成し、両者をスルーホール２５で接続してなる
パッケージ基板２１と、基体２２の一方主面上に、２つ
以上の第１の電極２３にまたがってチップ２７を搭載し
て構成する。 【効果】 チップのサイズや種類によらず、高周波特性
の劣化がなく、パッケージ基板の設計変更をする必要が
ないためパッケージ基板を汎用化し、低コスト化を図る
ことができる。また、電子デバイスの設計期間の短縮を
図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子デバイス、特
にパッケージ基板にチップを搭載してなる高周波用の電
子デバイスに関する。
にパッケージ基板にチップを搭載してなる高周波用の電
子デバイスに関する。
【０００２】
【従来の技術】近年の携帯機器の発達にともなって、高
周波用の小型の電子デバイスが必要とされるようになっ
てきている。
周波用の小型の電子デバイスが必要とされるようになっ
てきている。
【０００３】図５に、従来の電子デバイスを示す。この
うち、図５（ａ）は平面図を、図５（ｂ）は図５（ａ）
におけるＡ−Ａ断面図を、図５（ｃ）は底面図を表して
いる。図５において、電子デバイス１はパッケージ基板
２に半導体のチップ９を搭載して構成されている。
うち、図５（ａ）は平面図を、図５（ｂ）は図５（ａ）
におけるＡ−Ａ断面図を、図５（ｃ）は底面図を表して
いる。図５において、電子デバイス１はパッケージ基板
２に半導体のチップ９を搭載して構成されている。
【０００４】ここで、図６に、パッケージ基板２を示
し、先に説明する。なお、図６（ａ）は平面図を、図６
（ｂ）は図６（ａ）におけるＢ−Ｂ断面図を、図６
（ｃ）は底面図を表している。図６において、パッケー
ジ基板２はセラミックや樹脂などの絶縁体からなる基体
３と、基体３の一方主面の略中央部に形成されたチップ
搭載電極４と、その周囲に形成された複数の第１の電極
５と、基体３の他方主面に第１の電極５と対向して形成
された複数の第２の電極６と、基体３の内部において第
１の電極５と第２の電極６を接続して形成されたスルー
ホール７と、第２の電極６に設けられたボール端子８か
ら構成されている。なお、ボール端子８はバンプ実装用
の端子として機能する。
し、先に説明する。なお、図６（ａ）は平面図を、図６
（ｂ）は図６（ａ）におけるＢ−Ｂ断面図を、図６
（ｃ）は底面図を表している。図６において、パッケー
ジ基板２はセラミックや樹脂などの絶縁体からなる基体
３と、基体３の一方主面の略中央部に形成されたチップ
搭載電極４と、その周囲に形成された複数の第１の電極
５と、基体３の他方主面に第１の電極５と対向して形成
された複数の第２の電極６と、基体３の内部において第
１の電極５と第２の電極６を接続して形成されたスルー
ホール７と、第２の電極６に設けられたボール端子８か
ら構成されている。なお、ボール端子８はバンプ実装用
の端子として機能する。
【０００５】図５に戻って、電子デバイス１は基体３の
一方主面に形成されたチップ搭載電極４にチップ９を接
着剤１０で固定して搭載し、チップ９上のランド９ａと
パッケージ基板２の第１の電極５をワイヤー１１で接続
して構成されている。なお、図５では示していないが、
チップ９とワイヤー１１を保護するために、通常は基体
３の一方主面にカバーを設けたり、一方主面を樹脂で覆
ったりする。
一方主面に形成されたチップ搭載電極４にチップ９を接
着剤１０で固定して搭載し、チップ９上のランド９ａと
パッケージ基板２の第１の電極５をワイヤー１１で接続
して構成されている。なお、図５では示していないが、
チップ９とワイヤー１１を保護するために、通常は基体
３の一方主面にカバーを設けたり、一方主面を樹脂で覆
ったりする。
【０００６】そして、電子デバイス１は、例えば実装基
板にバンプ実装され、チップ９は、ランド９ａ、ワイヤ
ー１１、第１の電極５、スルーホール７、第２の電極
６、およびボール端子８を介して実装基板上の回路と接
続される。
板にバンプ実装され、チップ９は、ランド９ａ、ワイヤ
ー１１、第１の電極５、スルーホール７、第２の電極
６、およびボール端子８を介して実装基板上の回路と接
続される。
【０００７】
【発明が解決しようとする課題】図５に示した電子デバ
イス１においては、パッケージ基板２のチップ搭載電極
４と第１の電極５が目的を明確に分けて形成されている
ため、例えばチップサイズが小さくなった場合には、チ
ップサイズに合わせてパッケージ基板の設計をやり直す
必要がある。この場合にはパッケージ基板の設計をやり
直すための費用が必要となるという問題がある。さら
に、再設計や試作のための時間も必要となるため、開発
期間が長くなるという問題もある。
イス１においては、パッケージ基板２のチップ搭載電極
４と第１の電極５が目的を明確に分けて形成されている
ため、例えばチップサイズが小さくなった場合には、チ
ップサイズに合わせてパッケージ基板の設計をやり直す
必要がある。この場合にはパッケージ基板の設計をやり
直すための費用が必要となるという問題がある。さら
に、再設計や試作のための時間も必要となるため、開発
期間が長くなるという問題もある。
【０００８】あるいは、小さいチップを従来のパッケー
ジ基板にそのまま搭載するということも不可能ではな
い。しかしながら、その場合にはチップと第１の電極を
接続するためのワイヤーが必要以上に長くなるため、ワ
イヤーのインダクタンス成分が大きくなり、特に高周波
での使用において電子デバイス自身の特性を劣化させる
原因になるという問題もある。
ジ基板にそのまま搭載するということも不可能ではな
い。しかしながら、その場合にはチップと第１の電極を
接続するためのワイヤーが必要以上に長くなるため、ワ
イヤーのインダクタンス成分が大きくなり、特に高周波
での使用において電子デバイス自身の特性を劣化させる
原因になるという問題もある。
【０００９】また、特に図示はしていないが、１つのパ
ッケージ基板に複数のチップを搭載する場合には、それ
ぞれのチップに合わせてチップ搭載電極を含めて全ての
構造を設計することになるため、チップのサイズ変更や
種類変更などに対するパッケージ基板側の自由度がほと
んどないという問題もある。
ッケージ基板に複数のチップを搭載する場合には、それ
ぞれのチップに合わせてチップ搭載電極を含めて全ての
構造を設計することになるため、チップのサイズ変更や
種類変更などに対するパッケージ基板側の自由度がほと
んどないという問題もある。
【００１０】そこで、本発明は、チップのサイズや種
類、搭載数によらず、パッケージ基板の設計変更をする
必要のない電子デバイスを提供する。
類、搭載数によらず、パッケージ基板の設計変更をする
必要のない電子デバイスを提供する。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子デバイスは、絶縁体からなる基体の一
方主面に複数の第１の電極を形成し、前記基体の他方主
面に前記複数の第１の電極と対向して複数の第２の電極
を形成し、前記基体の内部に前記複数の第１の電極と前
記複数の第２の電極をそれぞれ接続するスルーホールを
形成してなるパッケージ基板と、前記基体の一方主面上
に、２つ以上の前記第１の電極にまたがって搭載された
チップからなることを特徴とする。
に、本発明の電子デバイスは、絶縁体からなる基体の一
方主面に複数の第１の電極を形成し、前記基体の他方主
面に前記複数の第１の電極と対向して複数の第２の電極
を形成し、前記基体の内部に前記複数の第１の電極と前
記複数の第２の電極をそれぞれ接続するスルーホールを
形成してなるパッケージ基板と、前記基体の一方主面上
に、２つ以上の前記第１の電極にまたがって搭載された
チップからなることを特徴とする。
【００１２】また、本発明の電子デバイスは、前記基体
の一方主面上に、２つ以上の前記チップが搭載されてい
ることを特徴とする。
の一方主面上に、２つ以上の前記チップが搭載されてい
ることを特徴とする。
【００１３】このように構成することにより、本発明の
電子デバイスにおいては、低コスト化を図ることができ
る。
電子デバイスにおいては、低コスト化を図ることができ
る。
【００１４】
【発明の実施の形態】図１に、本発明の電子デバイスの
一実施例を示す。このうち、図１（ａ）は平面図を、図
１（ｂ）は図１（ａ）におけるＣ−Ｃ断面図を、図１
（ｃ）は底面図を表している。図１において、電子デバ
イス２０はパッケージ基板２１に半導体のチップ２７を
搭載して構成されている。
一実施例を示す。このうち、図１（ａ）は平面図を、図
１（ｂ）は図１（ａ）におけるＣ−Ｃ断面図を、図１
（ｃ）は底面図を表している。図１において、電子デバ
イス２０はパッケージ基板２１に半導体のチップ２７を
搭載して構成されている。
【００１５】ここで、図２に、パッケージ基板２１を示
し、先に説明する。なお、図２（ａ）は平面図を、図２
（ｂ）は図２（ａ）におけるＤ−Ｄ断面図を、図２
（ｃ）は底面図を表している。図２において、パッケー
ジ基板２１はセラミックや樹脂などの絶縁体からなる基
体２２と、基体２２の一方主面に形成された複数の第１
の電極２３と、基体２２の他方主面に第１の電極２３と
対向して形成された複数の第２の電極２４と、基体２２
の内部において第１の電極２３と第２の電極２４をそれ
ぞれ接続して形成されたスルーホール２５と、第２の電
極２４に設けられたボール端子２６から構成されてい
る。なお、ボール端子２６はバンプ実装用の端子として
機能する。
し、先に説明する。なお、図２（ａ）は平面図を、図２
（ｂ）は図２（ａ）におけるＤ−Ｄ断面図を、図２
（ｃ）は底面図を表している。図２において、パッケー
ジ基板２１はセラミックや樹脂などの絶縁体からなる基
体２２と、基体２２の一方主面に形成された複数の第１
の電極２３と、基体２２の他方主面に第１の電極２３と
対向して形成された複数の第２の電極２４と、基体２２
の内部において第１の電極２３と第２の電極２４をそれ
ぞれ接続して形成されたスルーホール２５と、第２の電
極２４に設けられたボール端子２６から構成されてい
る。なお、ボール端子２６はバンプ実装用の端子として
機能する。
【００１６】図１に戻って、電子デバイス２０は基体２
２の一方主面において、複数の第１の電極２３にまたが
ってチップ２７を導電性の接着剤２８で固定して搭載
し、チップ２７上のランド２７ａとパッケージ基板２１
の第１の電極２３をワイヤー２９で接続して構成されて
いる。なお、図１では示していないが、チップ２７とワ
イヤー２９を保護するために、通常は基体２２の一方主
面にカバーを設けたり、一方主面全体を樹脂で覆ったり
する。
２の一方主面において、複数の第１の電極２３にまたが
ってチップ２７を導電性の接着剤２８で固定して搭載
し、チップ２７上のランド２７ａとパッケージ基板２１
の第１の電極２３をワイヤー２９で接続して構成されて
いる。なお、図１では示していないが、チップ２７とワ
イヤー２９を保護するために、通常は基体２２の一方主
面にカバーを設けたり、一方主面全体を樹脂で覆ったり
する。
【００１７】このように構成された電子デバイス２０
は、例えば実装基板にバンプ実装され、チップ２７は、
ランド２７ａ、ワイヤー２９、第１の電極２３、スルー
ホール２５、第２の電極２４、およびボール端子２６を
介して実装基板上の回路と接続される。また、第１の電
極２３のうち、導電性の接着剤２８でチップ２７が搭載
された部分は全てが導通するため、これに対向する第２
の電極２４に設けられたボール端子２６は、チップ２７
の裏面がグランド電極になっている場合にはグランド端
子として使用することができる。
は、例えば実装基板にバンプ実装され、チップ２７は、
ランド２７ａ、ワイヤー２９、第１の電極２３、スルー
ホール２５、第２の電極２４、およびボール端子２６を
介して実装基板上の回路と接続される。また、第１の電
極２３のうち、導電性の接着剤２８でチップ２７が搭載
された部分は全てが導通するため、これに対向する第２
の電極２４に設けられたボール端子２６は、チップ２７
の裏面がグランド電極になっている場合にはグランド端
子として使用することができる。
【００１８】次に、図３に、本発明の電子デバイスの別
の実施例の平面図を示す。図３において、図１と同一も
しくは同等の部分には同じ記号を付し、その説明を省略
する。図３において、電子デバイス３０は基体２２の一
方主面上において、複数の第１の電極２３にまたがって
チップ３１を接着剤３２で固定して搭載し、チップ３１
上のランド３１ａとパッケージ基板２１の第１の電極２
３をワイヤー３３で接続して構成されている。
の実施例の平面図を示す。図３において、図１と同一も
しくは同等の部分には同じ記号を付し、その説明を省略
する。図３において、電子デバイス３０は基体２２の一
方主面上において、複数の第１の電極２３にまたがって
チップ３１を接着剤３２で固定して搭載し、チップ３１
上のランド３１ａとパッケージ基板２１の第１の電極２
３をワイヤー３３で接続して構成されている。
【００１９】このように構成された電子デバイス３０
は、例えば実装基板にバンプ実装され、チップ３１は、
ランド３１ａ、ワイヤー３３、第１の電極２３、スルー
ホール２５、第２の電極２４、およびボール端子２６を
介して実装基板上の回路と接続される。
は、例えば実装基板にバンプ実装され、チップ３１は、
ランド３１ａ、ワイヤー３３、第１の電極２３、スルー
ホール２５、第２の電極２４、およびボール端子２６を
介して実装基板上の回路と接続される。
【００２０】ここで、図３に示した電子デバイス３０を
図１に示した電子デバイス２０と比較すると、チップ３
１は、チップ２７より小さなサイズに形成されている。
そのため、チップ３１はチップ２７より少ない数の第１
の電極２３上に搭載されている。また、電子デバイス２
０においては、ワイヤー２９は基体２２の一方主面の最
外周に形成された第１の電極２３に接続されていたが、
電子デバイス３０においては、ワイヤー３３はそれより
内側の、よりチップ３１に近い第１の電極２３に接続さ
れている。
図１に示した電子デバイス２０と比較すると、チップ３
１は、チップ２７より小さなサイズに形成されている。
そのため、チップ３１はチップ２７より少ない数の第１
の電極２３上に搭載されている。また、電子デバイス２
０においては、ワイヤー２９は基体２２の一方主面の最
外周に形成された第１の電極２３に接続されていたが、
電子デバイス３０においては、ワイヤー３３はそれより
内側の、よりチップ３１に近い第１の電極２３に接続さ
れている。
【００２１】このように、電子デバイス３０において
は、チップサイズが小さくなった分だけワイヤー３３の
接続相手となる第１の電極２３をチップ３１に近いもの
に変更することができる。すなわち、チップサイズが小
さくなったからといってワイヤー長が長くなるというこ
とはなく、高周波においても電子デバイス３０の特性が
劣化するということはない。そのため、チップのサイズ
や種類によらずパッケージ基板を新たに設計する必要が
なく、パッケージ基板を汎用化し、電子デバイスの低コ
スト化を図ることができる。また、パッケージ基板の新
たな設計が不要になるために、電子デバイスの設計期間
を短縮することができ、設計コストを削減することもで
きる。
は、チップサイズが小さくなった分だけワイヤー３３の
接続相手となる第１の電極２３をチップ３１に近いもの
に変更することができる。すなわち、チップサイズが小
さくなったからといってワイヤー長が長くなるというこ
とはなく、高周波においても電子デバイス３０の特性が
劣化するということはない。そのため、チップのサイズ
や種類によらずパッケージ基板を新たに設計する必要が
なく、パッケージ基板を汎用化し、電子デバイスの低コ
スト化を図ることができる。また、パッケージ基板の新
たな設計が不要になるために、電子デバイスの設計期間
を短縮することができ、設計コストを削減することもで
きる。
【００２２】また、電子デバイス３０においては、基体
２２の一方主面上におけるチップを搭載する位置は必ず
しも略中央付近に限定する必要はない。そのため、チッ
プの搭載位置に関する自由度が大きくなるというメリッ
トもある。
２２の一方主面上におけるチップを搭載する位置は必ず
しも略中央付近に限定する必要はない。そのため、チッ
プの搭載位置に関する自由度が大きくなるというメリッ
トもある。
【００２３】図４に、本発明の電子デバイスの別の実施
例の平面図を示す。図４において、図１と同一もしくは
同等の部分には同じ記号を付し、その説明を省略する。
図４において、電子デバイス４０は基体２２の一方主面
上において、複数の第１の電極２３にまたがってチップ
４１を接着剤４２で固定して搭載し、チップ４１上のラ
ンド４１ａとパッケージ基板２１の第１の電極２３をそ
れぞれワイヤー４３で接続し、さらに、同じく複数の第
１の電極２３にまたがってチップ４４を接着剤４５で固
定して搭載し、チップ４４上のランド４４ａとパッケー
ジ基板２１の第１の電極２３をそれぞれワイヤー４３で
接続して構成されている。
例の平面図を示す。図４において、図１と同一もしくは
同等の部分には同じ記号を付し、その説明を省略する。
図４において、電子デバイス４０は基体２２の一方主面
上において、複数の第１の電極２３にまたがってチップ
４１を接着剤４２で固定して搭載し、チップ４１上のラ
ンド４１ａとパッケージ基板２１の第１の電極２３をそ
れぞれワイヤー４３で接続し、さらに、同じく複数の第
１の電極２３にまたがってチップ４４を接着剤４５で固
定して搭載し、チップ４４上のランド４４ａとパッケー
ジ基板２１の第１の電極２３をそれぞれワイヤー４３で
接続して構成されている。
【００２４】すなわち、電子デバイス４０は、電子デバ
イス２０および３０と同じパッケージ基板２１に２つの
チップ４１および４４を搭載してマルチチップモジュー
ルとして構成されている。
イス２０および３０と同じパッケージ基板２１に２つの
チップ４１および４４を搭載してマルチチップモジュー
ルとして構成されている。
【００２５】そして、電子デバイス４０は、例えば実装
基板にバンプ実装され、チップ４１および４４は、それ
ぞれランド３１ａまたは４１ａ、ワイヤー３３または４
６、第１の電極２３、スルーホール２５、第２の電極２
４、およびボール端子２６を介して実装基板上の回路と
接続される。
基板にバンプ実装され、チップ４１および４４は、それ
ぞれランド３１ａまたは４１ａ、ワイヤー３３または４
６、第１の電極２３、スルーホール２５、第２の電極２
４、およびボール端子２６を介して実装基板上の回路と
接続される。
【００２６】このように構成された電子デバイス４０に
おいては、２つのチップを基体２２の一方主面上におい
て比較的自由に配置することができる。そのため、同一
のパッケージ基板に別のさまざまな組み合わせのチップ
を搭載するなどして多品種に対応することができ、電子
デバイスの低コスト化を図ることができる。
おいては、２つのチップを基体２２の一方主面上におい
て比較的自由に配置することができる。そのため、同一
のパッケージ基板に別のさまざまな組み合わせのチップ
を搭載するなどして多品種に対応することができ、電子
デバイスの低コスト化を図ることができる。
【００２７】なお、電子デバイス４０においては１つの
パッケージ基板上に２つのチップを搭載していたが、２
つに限られるものではなく、３つ以上のチップを搭載し
ても構わないものである。
パッケージ基板上に２つのチップを搭載していたが、２
つに限られるものではなく、３つ以上のチップを搭載し
ても構わないものである。
【００２８】また、上記の各実施例におけるチップとし
ては、ＩＣやＬＳＩなどの半導体チップだけでなく、例
えば弾性表面波素子や、あるいは高誘電率の誘電体基板
上あるいは内部にフィルタやインダクタ、キャパシタな
どの素子を形成した誘電体チップなども含まれる。
ては、ＩＣやＬＳＩなどの半導体チップだけでなく、例
えば弾性表面波素子や、あるいは高誘電率の誘電体基板
上あるいは内部にフィルタやインダクタ、キャパシタな
どの素子を形成した誘電体チップなども含まれる。
【００２９】また、上記の各実施例においては、チップ
をパッケージ基板に固定する接着剤が導電性のものであ
るとしていたが、これは絶縁性の接着剤であっても構わ
ず、その場合にはチップを実装した第１の電極に対向す
る第２の電極に設けられたボール端子は、どこにも接続
されないダミー端子となる。
をパッケージ基板に固定する接着剤が導電性のものであ
るとしていたが、これは絶縁性の接着剤であっても構わ
ず、その場合にはチップを実装した第１の電極に対向す
る第２の電極に設けられたボール端子は、どこにも接続
されないダミー端子となる。
【００３０】また、上記の各実施例においては、基体の
他方主面側の第２の電極にボール端子を設けて、いわゆ
るボール・グリッド・アレイ構造の電子デバイスとして
いたが、第２の電極にピン端子を立てて、いわゆるピン
・グリッド・アレイ構造の電子デバイスとしても構わな
いものである。また、第２の電極に何も設けない、いわ
ゆるランド・グリッド・アレイ構造の電子デバイスとし
ても構わないものである。
他方主面側の第２の電極にボール端子を設けて、いわゆ
るボール・グリッド・アレイ構造の電子デバイスとして
いたが、第２の電極にピン端子を立てて、いわゆるピン
・グリッド・アレイ構造の電子デバイスとしても構わな
いものである。また、第２の電極に何も設けない、いわ
ゆるランド・グリッド・アレイ構造の電子デバイスとし
ても構わないものである。
【００３１】
【発明の効果】本発明の電子デバイスによれば、絶縁体
からなる基体の一方主面と他方主面に複数の第１および
第２の電極を対向させて形成し、両者をスルーホールで
接続してなるパッケージ基板と、基体の一方主面上に、
２つ以上の第１の電極にまたがって搭載されたチップか
ら構成することによって、チップのサイズや種類によら
ず、高周波特性の劣化がなく、パッケージ基板の設計変
更をする必要がないためパッケージ基板を汎用化し、低
コスト化を図ることができる。また、電子デバイスの設
計期間の短縮を図ることができる。
からなる基体の一方主面と他方主面に複数の第１および
第２の電極を対向させて形成し、両者をスルーホールで
接続してなるパッケージ基板と、基体の一方主面上に、
２つ以上の第１の電極にまたがって搭載されたチップか
ら構成することによって、チップのサイズや種類によら
ず、高周波特性の劣化がなく、パッケージ基板の設計変
更をする必要がないためパッケージ基板を汎用化し、低
コスト化を図ることができる。また、電子デバイスの設
計期間の短縮を図ることができる。
【００３２】また、基体の一方主面上に２つ以上のチッ
プを搭載することによって、マルチチップモジュールを
実現することができ、しかも１つのパッケージ基板で多
品種に対応することができるため低コスト化を図ること
ができる。
プを搭載することによって、マルチチップモジュールを
実現することができ、しかも１つのパッケージ基板で多
品種に対応することができるため低コスト化を図ること
ができる。
【図１】本発明の電子デバイスの一実施例を示す図であ
る。
る。
【図２】図１の電子デバイスに用いたパッケージ基板を
示す図である。
示す図である。
【図３】本発明の電子デバイスの別の実施例を示す図で
ある。
ある。
【図４】本発明の電子デバイスのさらに別の実施例を示
す図である。
す図である。
【図５】従来の電子デバイスを示す図である。
【図６】図５の電子デバイスに用いたパッケージ基板を
示す図である。
示す図である。
２０、３０、４０…電子デバイス ２１…パッケージ基板 ２２…基体 ２３…第１の電極 ２４…第２の電極 ２５…スルーホール ２６…ボール端子 ２７、３１、４１、４４…チップ ２７ａ、３１ａ、４１ａ、４４ａ…ランド ２８、３２、４２、４５…樹脂 ２９、３３、４３、４６…ワイヤー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 市川 敬一 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (2)
- 【請求項１】 絶縁体からなる基体の一方主面に複数の
第１の電極を形成し、前記基体の他方主面に前記複数の
第１の電極と対向して複数の第２の電極を形成し、前記
基体の内部に前記複数の第１の電極と前記複数の第２の
電極をそれぞれ接続するスルーホールを形成してなるパ
ッケージ基板と、 前記基体の一方主面上に、２つ以上の前記第１の電極に
またがって搭載されたチップからなることを特徴とする
電子デバイス。 - 【請求項２】 前記基体の一方主面上に、２つ以上の前
記チップが搭載されていることを特徴とする、請求項１
に記載の電子デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP135299A JP2000200850A (ja) | 1999-01-06 | 1999-01-06 | 電子デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP135299A JP2000200850A (ja) | 1999-01-06 | 1999-01-06 | 電子デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200850A true JP2000200850A (ja) | 2000-07-18 |
Family
ID=11499112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP135299A Pending JP2000200850A (ja) | 1999-01-06 | 1999-01-06 | 電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005050735A1 (ja) * | 2003-11-19 | 2005-06-02 | Sanyo Electric Co., Ltd. | ランドグリッドアレイ型パッケージ |
-
1999
- 1999-01-06 JP JP135299A patent/JP2000200850A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005050735A1 (ja) * | 2003-11-19 | 2005-06-02 | Sanyo Electric Co., Ltd. | ランドグリッドアレイ型パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656856A (en) | Reduced noise semiconductor package stack | |
| US7005747B2 (en) | Semiconductor device having additional functional element and method of manufacturing thereof | |
| JP2002009225A (ja) | 高周波モジュール | |
| JP2003297961A (ja) | 半導体装置 | |
| US6215171B1 (en) | IC module | |
| JP5527623B2 (ja) | 電子部品 | |
| WO2005122257A1 (ja) | コンデンサを内蔵した半導体装置及びその製造方法 | |
| JP2005521228A (ja) | 横方向接続キャパシタを有する電子アセンブリ及びその製造方法 | |
| JPH09260537A (ja) | フリップチップセラミック基板 | |
| KR20000071919A (ko) | 다층 멀티칩 모듈 | |
| JP4190111B2 (ja) | 高周波モジュール | |
| CN110634826A (zh) | 半导体器件 | |
| JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
| JP2000200850A (ja) | 電子デバイス | |
| KR100764682B1 (ko) | 집적회로 칩 및 패키지. | |
| US20050012226A1 (en) | Chip package structure | |
| WO2006011068A1 (en) | Electronic device comprising an integrated circuit and a capacitance element | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| KR101305581B1 (ko) | 차폐 부재 및 이를 포함하는 인쇄회로기판 | |
| JPH05211279A (ja) | 混成集積回路 | |
| KR100764684B1 (ko) | 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법 | |
| KR20230060092A (ko) | 패키지 기판 및 이를 포함하는 반도체 패키지 | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| US6256189B1 (en) | Heat slug design which facilitates mounting of discrete components on a package without losing lands or pins in the package | |
| JP2001044367A (ja) | Ｉｃチップおよび高周波部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041209 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A02 | Decision of refusal |
Effective date: 20060815 Free format text: JAPANESE INTERMEDIATE CODE: A02 |